JPS58112122A - Channel device of floating connection - Google Patents
Channel device of floating connectionInfo
- Publication number
- JPS58112122A JPS58112122A JP21436781A JP21436781A JPS58112122A JP S58112122 A JPS58112122 A JP S58112122A JP 21436781 A JP21436781 A JP 21436781A JP 21436781 A JP21436781 A JP 21436781A JP S58112122 A JPS58112122 A JP S58112122A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- connection
- input
- output
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は、本体処理装置と入出力装置群との間をつなぐ
チャネル装置と、入出力装置群との対応関係を浮動にし
、入出力要求に対して動的にチャネル装置を割当て可能
にして効率化を図った浮動接続チャネル装置に関する啄
のである。DETAILED DESCRIPTION OF THE INVENTION (1) Technical field of the invention The present invention floats the correspondence between a channel device that connects a main body processing device and an input/output device group and the input/output device group, and This article concerns a floating connection channel device that can dynamically allocate a channel device to improve efficiency.
（３）技術の背景
一般に、チャネル装置は主記憶装置を含む本体処理装置
と、例えば磁気ディスク装置、磁気テープ装置、回線制
御処理装置等の入出力装置との間のデータ転送および制
御情報の転送等のインタフェースとして用いられるもの
であシ、下位装置である上記入出力装置の制御情報の内
容Ｋまで直接関与するものではないので、例えばブロッ
ク・マルチ魯・拳プレクサ・チャネル装置（ＢＭＣ）等
、本来、入出力装置の種類によらず共通化して使用で事
るものである。(3) Technical Background In general, a channel device is used to transfer data and control information between a main processing unit including a main storage device and an input/output device such as a magnetic disk device, magnetic tape device, or line control processing device. It is used as an interface for the above-mentioned input/output devices, which are lower-level devices, and is not directly involved in the control information content K of the above input/output devices, so for example, block, multirouter, fist plexer, channel device (BMC), etc. Originally, it should be used in common regardless of the type of input/output device.
（３）従来技術と問題点
従来、チャネル装置は、人出、力装置群とケーブルで接
続されて、固定的に対応づけられるようにされていた。(3) Prior Art and Problems Conventionally, a channel device has been connected to a group of output and force devices by a cable, so that they are fixedly associated with each other.
そのため、チャネル装置と入出力装置との対応関係に柔
軟性、融通性がなく、システム設計においてチャネル装
置の台数を決定するにあたっても、各チャネル装置側々
の最大負荷を予想して決定しなければならず、無駄が生
じる原因となった。特に、大規模なデータ処理システム
においては、同一種類のチャネル装置を多数設置するに
もかかわらす、サービス時において実際に同時に稼動す
るチャネル装置はあまり多くはない。As a result, there is no flexibility or flexibility in the correspondence between channel devices and input/output devices, and when determining the number of channel devices in system design, the maximum load on each channel device must be anticipated and determined. This resulted in waste. In particular, in a large-scale data processing system, although a large number of channel devices of the same type are installed, there are not so many channel devices that actually operate simultaneously during service.
具体例に従って説明すると以下の通りである。A specific example will be explained as follows.
第１図は従来方式の例を示す。図中、１は本体処理装置
、２は中央処理装置、３は主配憶装置、４はチャネル制
御装置、５−１ないし５−３はチャネル装置、６−１な
いし６−３は入出力データ７−１ないし７−３は入出力
制御装置を表わす。FIG. 1 shows an example of a conventional method. In the figure, 1 is a main processing unit, 2 is a central processing unit, 3 is a main storage unit, 4 is a channel control unit, 5-1 to 5-3 are channel devices, and 6-1 to 6-3 are input/output data. 7-1 to 7-3 represent input/output control devices.
第１図において、中央処理装置２は主記憶装置３上に格
納された命令をフェッチして実行し、また入出力装置群
６−１ 、６−２ 、６−３に対して、、・□
のデータの入出力を行う。入出力データの転送は、チャ
ネル装置５−１等を介して行われるが、例えば入出力装
置群６−１はチャネル装置５−１とだけ固定的に接続さ
れるため、入出力装置群６−１の中に含めることのでき
る入出力装置の数は、チャネル装置５−１の最大負荷に
よって定められることになる。換言すれば、チャネル装
置は、最大負荷を前置して個々に分割された入出力装置
群のそれぞれに対応して必要とされることになる。従っ
て、チャネル装置は、入出力装置全体の負荷合計に比べ
て余分に必要となり、無駄が生じることになる。In FIG. 1, the central processing unit 2 fetches and executes instructions stored on the main memory 3, and also provides input/output device groups 6-1, 6-2, 6-3,... Input/output data. Transfer of input/output data is performed via the channel device 5-1 etc., but for example, since the input/output device group 6-1 is fixedly connected only to the channel device 5-1, the input/output device group 6-1 The number of input/output devices that can be included in one is determined by the maximum load of the channel device 5-1. In other words, a channel device is required for each of the individually divided input/output device groups with the maximum load in front. Therefore, the channel devices are required in excess of the total load of all input/output devices, resulting in waste.
（４）発明の目的
本発明は、上記問題点の解決を図９１チャネル装置と入
出力装置群との接続を動的に切替えることができるよう
にし、空きチャネル装置の有効利用を図って、効率よく
チャネル装置を使用できるようにすることを目的として
いる。(4) Purpose of the Invention The present invention solves the above problems by making it possible to dynamically switch connections between channel devices and input/output device groups, and by effectively utilizing vacant channel devices. Aims to be able to use channel equipment well.
（５） 発明の構成
上記目的達成のため、本発明の浮動接続チャネル装置は
、複数のチャネル装置と、上記複数のチャネル装置のう
ちのいずれかに接続されてデータの入出力を行う複数の
入出力装置群と、本体処理装置とをそなえたデータ処理
システムにおいて、上記各入出力装置群を上記複数のチ
ャネル装置のうちのいずれかに動的に接続する制御を行
う接続制御部と、上記複数のチャネル装置の本体処理装
置−および入出力装置側のそれぞれに接続されて設けら
れ上記接続制御部の制御の下に上記本体処理装置と上記
チャネル装置との接続および上記チャネル装置と上記入
出力装置群との接続を対応して切替える接続切替部とを
そなえ、上記チャネル装置と上記入出力装置群との接続
を浮動にしたことを特徴としている。(5) Structure of the Invention In order to achieve the above object, the floating connection channel device of the present invention includes a plurality of channel devices and a plurality of input/output devices that are connected to any one of the plurality of channel devices and input/output data. In a data processing system comprising an output device group and a main processing device, a connection control unit that performs control to dynamically connect each input/output device group to one of the plurality of channel devices; The main processing device and the channel device are connected to each other, and the channel device and the input/output device are connected to each other, and the main processing device and the channel device are connected to each other, and the channel device and the input/output device are connected to each other. The device is characterized in that it includes a connection switching unit that switches the connection with the group correspondingly, and the connection between the channel device and the input/output device group is made floating.
（６）発明の実施例 以下図面を参照しつつ説明する。(6) Examples of the invention This will be explained below with reference to the drawings.
第２図は本発明の一実施例概要説明図を示す。FIG. 2 shows a schematic explanatory diagram of an embodiment of the present invention.
図中、符号１．５−１ 、５−２ 、６−１ないし６−
３は第１図に対応し、８は接続制御部、９は上位接続切
替部、１０は下位接続切替部を表わす。In the figure, symbols 1.5-1, 5-2, 6-1 to 6-
3 corresponds to FIG. 1, 8 represents a connection control section, 9 represents an upper connection switching section, and 10 represents a lower connection switching section.
本体処理装置１および各入出力装置群６−１゜６−２．
６−３間の制御情報の転送または入出力データの転送に
は、予めどのチャネル装置５−１゜５−２が使用される
かは固定化しておらず、本体処理装置１または各入出力
装置群６−１．・・・がらの転送要求があった場合に動
的に決定される。すなわち、例えば本体処理装置１が、
入出力装ｆ群６−２内にある入出力装置にデータ出力の
要求を出したとする。接続制御部８は、その要求を検出
して、物理的に存在するチャネル装＠５−１および５−
２のうち、いずれでもよいがら空いているほうの装置を
選択し、そのチャネル装置５−１または５−２を経由し
て、入出力装置群６−２の入出力装置へデータ出力を行
うことができるよう、上位接続切替部９および下位接続
切替部１０に対し同様な内容を持つ切替えのための制御
信号を出力する。仁の制御信号によって上位接続切替部
９および下位接続切替部９が対になって切替処理を行い
、本体処理装置１と選択されたチャネル装置５−１また
は５−２および骸チャネル装置と入出力装置群６−２と
がそれぞれ接続されて、パスが確立するようにされる〇
なお、上記処理において、本体処理装置１はつ通約なチ
ャネル装置５−１．・・・がシステムに何台存在するか
など伺んら意識する孫賛はなく、入出力装置群６−１
、６−２ 、６−３に対応して、仮想の論理チャネル装
置Ｌ（、：０．ＬＣＩ 、ＬＣ２があるものとして処理
を実行すればよい。従って、第１図に図示した従来の場
合と全く同様に、本体処理装置１０入出力制御部（図示
省略）等何んら変更することなく、そのまま処理するこ
とが可能である。Main processing device 1 and each input/output device group 6-1゜6-2.
It is not fixed in advance which channel device 5-1 or 5-2 is used for the transfer of control information or input/output data between the main processing device 1 or each input/output device. Group 6-1. ... is dynamically determined when there is a transfer request. That is, for example, the main body processing device 1
Assume that a data output request is issued to an input/output device in input/output device group f 6-2. The connection control unit 8 detects the request and connects the physically existing channel devices @5-1 and 5-
2, select any available device and output data to the input/output device of the input/output device group 6-2 via the channel device 5-1 or 5-2. A control signal for switching having the same content is output to the upper connection switching unit 9 and the lower connection switching unit 10 so that the above connection switching unit 9 and the lower connection switching unit 10 can perform the same operation. The upper connection switching unit 9 and the lower connection switching unit 9 pair up and perform switching processing according to the control signal from the controller, and input/output between the main processing device 1, the selected channel device 5-1 or 5-2, and the Mukuro channel device. The device group 6-2 is connected to each other to establish a path. In the above process, the main processing device 1 is connected to the common channel device 5-1. ... is present in the system, Sonsan does not pay any attention to it, and input/output device group 6-1
, 6-2, 6-3, the process can be executed assuming that there is a virtual logical channel device L (,:0.LCI, LC2. Therefore, the conventional case shown in FIG. In exactly the same way, it is possible to process as is without changing the input/output control section (not shown) of the main processing device 10 or the like.
第３図は本発明の一実施例構成を示す。図中、符号２，
３．５−１．５−２．７−１ないし７−３．８は第１図
および第２図に対応する。また、符号１１は浮動接続チ
ャネル制御装置、■は第２図図示上位接続切替部９に相
当する上位マトリックス拳スイッチ、１３は第２図図示
下位接続切替部１０に相当する下位マトリックス・スイ
ッチ、 １４は接続状態レジスタ、１５−１ないし１５
−３はそれぞれ□
論理チャネル対応にもうけられるＣＰＵインタフェース
制御部、１６−１ないし１６−３はそれぞれ論理チャネ
ル対応にもうけられるＩ／（Ｊインタフェース制御部を
表わす。FIG. 3 shows the configuration of an embodiment of the present invention. In the figure, numerals 2,
3.5-1.5-2.7-1 to 7-3.8 correspond to FIGS. 1 and 2. Reference numeral 11 denotes a floating connection channel control device, ■ indicates an upper matrix switch corresponding to the upper connection switching section 9 shown in FIG. 2, and 13 indicates a lower matrix switch corresponding to the lower connection switching section 10 shown in FIG. 2; 14 are connection status registers, 15-1 to 15
-3 represents a CPU interface control unit provided for each □ logical channel, and 16-1 to 16-3 represent an I/(J interface control unit provided for each logical channel).
浮動接続チャネル制御装置１１は、実際に存在する物理
的なチャネル装置といくつかの仮想の物理チャネル装置
とを、任意に対応づけて浮動接続チャネル装置を実現す
るものである。第３図図示実施例においては、物理的な
チャネル装置１５−１゜５−２は２佃、また論理チャネ
ル装置１．ＣＯ，ＬＣｌ、Ｌ、０２は３個存在するもの
としている。外部からは、論理チャネル装＠ＬＣＯ、Ｌ
ＣＩ 、ＬＣ２があたかも従来の通常のチャネル装置で
あるかのように見えるが、実際には内部に同一仕様の物
理的なチャネル装置５−１．５−２を２個内蔵してプー
ルしていて、これらが入出力要求の出された時点で上記
論理チャネル装置に動的に対応づけられることになる。The floating connection channel control device 11 realizes a floating connection channel device by arbitrarily associating an actually existing physical channel device with some virtual physical channel devices. In the embodiment shown in FIG. 3, the physical channel devices 15-1 and 5-2 are the two logical channel devices 1. It is assumed that there are three CO, LCl, L, and 02. From the outside, logical channel equipment @LCO, L
CI and LC2 look as if they are conventional normal channel devices, but in reality they have two built-in physical channel devices 5-1.5-2 with the same specifications and are pooled. , these will be dynamically associated with the logical channel device at the time an input/output request is issued.
例えば、中央処理装置２からのスター）Ｉｌｏ（８Ｉ（
Ｊ）命令、あるいは入出力制御装置７−１゜７−２．７
−３から、、のデバイス・エンド（１）ＶＥ）信号など
が、チャネル装置接続の契機となる。このとき、中央処
理装置２＠からの要求であれば、ＣＰＵインタフェース
制御部１５−１．１５−２．１５−３が、その論理チャ
ネルに対して物理チャネルを割当ててｉｔ Ｌい旨の接
続要求信号を接続制御部８に伝える。また、入出力装置
側からの接続要求であればＩ１０インタフェース制御部
１６−１．１６−２．１６−３が、接続要求信号を接続
制御部８に伝える。接続制御部８は接続状態レジスタ１
４に表わされている物理チャネル装置５−１．５−２と
論理チャネル装置ＬＬ、：Ｏ，ＬＣＩ 、ＬＣ２との現
在の対応状態を読取り、空いている物理チャネル装置が
あれば、それを割当てて、接続状態レジスタ１４を変更
する。接続状態レジスタ１４の内容は、２つのマトリッ
クス・スイッチ、すなわち上位マトリックス・スイッチ
１２および下位マトリックス−スイッチ１３を直接制御
している。従って、接続状態レジスタ１４の変更により
、切替信号が送出されて、上位マトリックス・スイッチ
１２および下位マトリックス拳スイッチ１３が対応して
駆動され、今費求のあった論理チャネルと物理チャネル
装置５−１または５−２が接続されて対応づけられるこ
とになる。すなわち、中央処理装置２と入出力制御装置
７−１．・・・との間に、物理チャネル装置５−１また
は５−２が直結されることとなり、データ転送または制
御情報転送の実際のルートが確立される。接続制御部８
は、上記切替えが完了した時点で、その旨を要求をあげ
てきたＣＰＵインタフェース制御部１５−１．１り−２
，１６−３またはｌ・１０インタフエース制御部１６−
１ 、１６−２ 、１６−３に伝達し、ＣＰυインタフ
ェース制御部１５−１゜・・・等は、選択された物理チ
ャネル装置５−１または５−２に、命令、アドレス、デ
ータ、制御信号等を送９、実行させる。For example, the star from central processing unit 2)Ilo(8I(
J) Command or input/output control device 7-1゜7-2.7
The device end (1) VE) signals from -3 to , etc. are the trigger for channel device connection. At this time, if the request is from the central processing unit 2@, the CPU interface control unit 15-1.15-2.15-3 allocates a physical channel to the logical channel and sends an it L connection request. The signal is transmitted to the connection control section 8. If the connection request is from the input/output device side, the I10 interface control section 16-1.16-2.16-3 transmits the connection request signal to the connection control section 8. Connection control unit 8 connects connection status register 1
The current correspondence status between the physical channel device 5-1.5-2 and the logical channel device LL, :O, LCI, LC2 shown in 4 is read, and if there is an empty physical channel device, it is used. Allocate and change the connection status register 14. The contents of the connection status register 14 directly control the two matrix switches, the upper matrix switch 12 and the lower matrix switch 13. Therefore, by changing the connection state register 14, a switching signal is sent out, and the upper matrix switch 12 and the lower matrix switch 13 are driven accordingly, and the logical channel and physical channel device 5-1 that have just been requested are Or 5-2 will be connected and associated. That is, the central processing unit 2 and the input/output control unit 7-1. ..., the physical channel device 5-1 or 5-2 is directly connected, and an actual route for data transfer or control information transfer is established. Connection control section 8
When the above switching is completed, the CPU interface control unit 15-1.1-2 that has made the request to that effect
, 16-3 or l.10 interface control unit 16-
1, 16-2, 16-3, and the CPυ interface control unit 15-1°...etc. transmits commands, addresses, data, and control signals to the selected physical channel device 5-1 or 5-2. etc.9, and execute it.
例えば８ＩＯ命令が実行されて、命令が入出力制御装置
７−１．・・・に伝わったとき、チャネルを切ってよい
状態となる。いわゆる「チャネルエンド状態」を中央処
理装置２への通知することがあるのは、このタイミング
であるが、このようにチャネルの処理が完了した時点で
、物理チャネル装置５−１または５−２は、接続制御部
８へ処理完了信号を送る。接続制御部８はこの処理完了
信号を受信したならば、接続状態レジスタ１４を変更し
切替信号を上位マトリックス・スイッチνおよび下位マ
トリックス・スイッチ１３に送出して、物理チャネル装
置ＩＬ５−１または５−２を切り離す。切り離された物
理チャネル装置５−１または５−２は、空き状態となる
。For example, when the 8IO instruction is executed, the instruction is sent to the input/output controller 7-1. When the message is transmitted to ..., the channel can be turned off. It is at this timing that the so-called "channel end state" is sometimes notified to the central processing unit 2, but when the channel processing is completed in this way, the physical channel device 5-1 or 5-2 , sends a processing completion signal to the connection control unit 8. When the connection control unit 8 receives this processing completion signal, it changes the connection status register 14, sends a switching signal to the upper matrix switch ν and the lower matrix switch 13, and switches the physical channel device IL5-1 or IL5- Separate 2. The separated physical channel device 5-1 or 5-2 becomes vacant.
物理チャネル装＄１５−１．５−２がすべて使用されて
いるときに、更にもうひとつの論理チャネルからの接続
要求がくると、接続制御部８は接続不可信号を返す。中
央処理装置２または入出力装置群＠７−１．・・・に対
しては、いわゆる「チャネル・ビジー状態」となること
になる。このような、チャネルの空き待ち事象が発生し
たことを、ＣＰＵインタフェース制御部１５−１．１ｆ
）−２，１５−３ま九は１／（Ｊインタフェース制御＠
１６−１．１６−２、Ｔｏ−３のその論理チャネルに対
応するフリップ＠７０ツブ（図示省略）Ｋ記憶し、いず
れかの物理チャネル装置５−１１鷲は５−２の処理が完
了したときに、その完了した旨の信号を送出するように
して、再度接続要求を出す契機を与える。When all the physical channel devices $15-1.5-2 are used, if a connection request is received from yet another logical channel, the connection control unit 8 returns a connection impossible signal. Central processing unit 2 or input/output device group @7-1. . . . will be in a so-called "channel busy state." The CPU interface control unit 15-1.1f notifies that such a channel free wait event has occurred.
)-2,15-3 maku is 1/(J interface control @
16-1.16-2, store the flip @70 knob (not shown) K corresponding to that logical channel of To-3, and any physical channel device 5-11 when the process of 5-2 is completed. A signal to the effect that the connection has been completed is then sent, giving an opportunity to issue a connection request again.
（７）発明の詳細
な説明した如く、本発明によれば、物理的なチャネル装
置の台数は、入出力装置全体の負狗合計の最大値から決
定でき、効率のよいチャネル装置の利用が可能となる。(7) As described in detail, according to the present invention, the number of physical channel devices can be determined from the maximum value of the total number of input/output devices, making it possible to use channel devices efficiently. becomes.
ｔｆｃ、経済的であるはかりでなく、チャネル障害時に
もアクセス・バスの障害に直ちにつながることはなく、
システムの筒信頼性を図ることができる。TFC is not economical and does not immediately lead to failure of the access bus in the event of a channel failure;
The cylinder reliability of the system can be improved.
第１図は従来方式の例、第２図は本発明の一実施例概要
説明図、第３図は本発明の一夾施例桝成を示す。
図中、１は本体処理装置、２は中央処理装置、３は主記
憶装置、４はチャネル制御装置、５−１ないし５−３は
チャネル装置、６−１ないし６−３は入出力装置群、７
−１ないし７−３は入出力制御装置、８は接続制御部、
９は上位接続切替狐１０は下位接続切ｉ゛部、１１は浮
動接続チャネル制御装置、１２は上位マトリックス・ス
イッチ、１３は下位マトリックス・スイッチ、１４は接
続状態レジメタ、１５−１ないし１５−２はＣＰＬＩイ
ンタフェース制御部、１６−１ないし１６−２はＩ１０
インタフェース制御部を表わす。
：ｉ’ＺｍFIG. 1 shows an example of a conventional system, FIG. 2 is a schematic explanatory diagram of an embodiment of the present invention, and FIG. 3 shows the construction of a further embodiment of the present invention. In the figure, 1 is a main processing unit, 2 is a central processing unit, 3 is a main storage device, 4 is a channel control device, 5-1 to 5-3 are channel devices, and 6-1 to 6-3 are input/output device groups. ,7
-1 to 7-3 are input/output control devices, 8 is a connection control unit,
9 is an upper connection switching unit; 10 is a lower connection switching unit; 11 is a floating connection channel controller; 12 is an upper matrix switch; 13 is a lower matrix switch; 14 is a connection state register; 15-1 to 15-2. is a CPLI interface control unit, 16-1 and 16-2 are I10
Represents an interface control unit. :i'Zm
Claims (1)
のいずれかに接続されてデータの入出力を行う複数の入
出力装置群と、本体処理装置とをそなえたデータ処理シ
ステムにおいて、上記各入出力装置群を上記複数のチャ
ネル装置のうちのいずれかに動的に接続する制御を行う
接続制御部と、上記複数のチャネル装置の本体処理装置
備および入出力装置側のそれぞれに接続されて設けられ
上記接続制御部の制御の下に上記本体処理装置と上記チ
ャネル装置との接続および上記チャネル装置と上記入出
力装置群との接続を対応して切替える接続切替部とをそ
なえ、上記チャネル装置と上記入出力装置群との接続を
浮動にしたことを特徴とする浮動接続チャネル装置。In a data processing system that includes a plurality of channel devices, a plurality of input/output device groups that are connected to any of the plurality of channel devices and perform data input/output, and a main processing device, each of the above input/output A connection control unit that dynamically controls the connection of a device group to one of the plurality of channel devices, and a connection control unit that is connected to each of the main body processing device equipment and input/output device side of the plurality of channel devices. A connection switching unit is provided for switching the connection between the main body processing device and the channel device and the connection between the channel device and the input/output device group under the control of the connection control unit, and A floating connection channel device characterized by floating connection to a group of input/output devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21436781A JPS6040062B2 (en) | 1981-12-25 | 1981-12-25 | floating connection channel device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21436781A JPS6040062B2 (en) | 1981-12-25 | 1981-12-25 | floating connection channel device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112122A true JPS58112122A (en) | 1983-07-04 |
| JPS6040062B2 JPS6040062B2 (en) | 1985-09-09 |
Family
ID=16654607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21436781A Expired JPS6040062B2 (en) | 1981-12-25 | 1981-12-25 | floating connection channel device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040062B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247752A (en) * | 1988-08-09 | 1990-02-16 | Fujitsu Ltd | Channel switching system |
-
1981
- 1981-12-25 JP JP21436781A patent/JPS6040062B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247752A (en) * | 1988-08-09 | 1990-02-16 | Fujitsu Ltd | Channel switching system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6040062B2 (en) | 1985-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4096572A (en) | Computer system with a memory access arbitrator | |
| US4028675A (en) | Method and apparatus for refreshing semiconductor memories in multi-port and multi-module memory system | |
| KR900018794A (en) | Data Processing System and Its Processing Method | |
| JPS61196351A (en) | Interface unit for device controller | |
| JPS5853379B2 (en) | Multiprocessing device microcomputer | |
| JPS6035696B2 (en) | Bus control device in data processing equipment | |
| JPH0142415B2 (en) | ||
| KR100316190B1 (en) | Increasing i/o performance through storage of packetized operational information in local memory | |
| JPS58112122A (en) | Channel device of floating connection | |
| JP2001167058A (en) | Information processor | |
| CN111258763B (en) | Server system and control method and device thereof | |
| EP0067519B1 (en) | Telecommunications system | |
| US6795911B1 (en) | Computing device having instructions which access either a permanently fixed default memory bank or a memory bank specified by an immediately preceding bank selection instruction | |
| EP0318270B1 (en) | A multiprocessor system and corresponding method | |
| JP2002032326A (en) | Extended slot hot plug controller | |
| JPH0769882B2 (en) | Input / output control system having cross-call function and dynamic configuration change method in the system | |
| JPS61118847A (en) | Simultaneous access control system of memory | |
| JPH056333A (en) | Multi-processor system | |
| JPH0576821B2 (en) | ||
| JPS6136861A (en) | Memory device | |
| JPH02201559A (en) | Hierarchical memory controller | |
| JPS6232795A (en) | Exchange of multiprocessor system | |
| JPS60221846A (en) | Main storage device | |
| JPH0237458A (en) | Bus control system for redundant bus constitution | |
| JPH05158859A (en) | Information processor |