(54) МУЛЬТИПЛЕКСНЫЙ КАНАЛ МНОГОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ центрального прсщессора многопроцессорной системы. В известных вычислительных системах указанна возможность реализуетс во внешкизс устройствах (например, в устройстве сопр жени с накопител ми на магзЕшткых дисках или на кшгннтны лентах), нмекшшх возможность подключений к двум каналам кнтерфейса , ввода/вывода. Дл обеспечени переключени устройства при работе с каналом испол;ьзук)тс комйнды рвзераированне и { азъединение , 1Подавл кхцее же больший- ство угггройстБ ввода/вывода этих систем имеют возможность подключеЕШ только к одному каналу и не отражают специфига мно гопронессорных систем. Создание общего пол дл нескольких процессоров из таких знешких устройств при применеггаи стандартных каналов требует |;)азработки сггециальных устройств сопр жени . Недостйтками известного технического решеки , ориентированного только на повышении надежности, вл отс : необходимость установлени конфигуращш системы (св зей определенных внешних устройств с определенкьгми каналами ввода/вывода) с помошью специальной команды до начале работы внешних устройств-по обмену данными, т.е. статкчес сой настройки системы, что требует , наличи в центральном процессоре, канале и самоё аппаратуре соответствующих воэмож ностей; распределен-ие внешних устройств между каналами ввода/вывода (и далее цен«. тральными процессорами) возможно только с дискретностью до интерфейса ввода/вывода т.е. неско/гькнх внешних устройств, поэтому все устройства, подключенные к данному интерфейсу ввода/вывода, доступны только каЛалу , в конфигурацию которого он в этот мо мент входЕЕТ, поэтому некоторые внешние устройства могут быть ке ;загру кены (или вообще не работать), но другюму каналу до изменени конфигурации они не доступны; изменение конфигурации при отказе внешнего устройства возможно только по команде центрального процессора, который делает ВЬЕ вод об исправности внешних устройств к ре конфигурирует систему. Цель изобретени - повышение степени использовани оборудовани мультиплексного канала. Это достигаетс тем, что в канал введены регистр признака работы, первый вход которого соединен с вторым выходом блока сопр жени с центральным процессором, вто рой вход подключен к выходу блока местной пам ти, регистр неисправности центральной оперативной пам ти, вход которого соединен с четвертым выходом блока сопр жени с нейтральной оперативной пам тью, блок со- Ijpsi/tUMiHH с вторым каналом, первый вход и выход которого подключены соответственно к п тым входу и выходу канала, второй блок сопр жени с внешни.ч-ш устройствами, пер- .i вый вход и выход которого соединены: соответственно с шестым входом и выходом канала , блок коммутации входной HiBfiopMauHK, вход которого подключен к третьему выходу первого блока сопр жени с внешними устройствами, второй вход соединен с вторым В1.1ХОДОМ второго блока сопр жени с внешними устройствами, а выход подключен к второму входу рзегистра подканала, третьему входу регистра И1в|юрмакии и второму входу, блока сопр жени с вторым каналом , блок коммутации выходной информации , первые четыре входа которого соединены соответственно с вторым выходом регнс тра управлени , вторым выходом регистра информации, выходрм регистра подканала и вторым выходом блока сопр жени с вторым каналом, выход подключен к третьему входу регистра подканала, второму входу первого блока сопр жени с внешними устройствами и второму входу второго блока сопр жени с внешними устройствами, блок выдачи последовательности сигналов зан того внешнего устройства, три входа которого соединены соответственно с вторым выходом регистра управлени , выходом триггера монопольного режима и выходом регистра подканала, выход подключен к третьему входу блока коммутации входной информации, л блок опрюделени приоритетов, четыре первых входа которого подключены соответственно к второму выходу первого блока сопр жени с внешю ми устройствами, третьему выходу второго блока сопр жени с устройстЕЗмн, третьему выходу блока сопр жени с центральным процессором и, третьим выходом блока сопр жени с вторым каналом, п тый вход соединен с выходами регистра признака работы и регистра неисправности централ ной оперативной пам ти, выход подключен к третьему входу блока сопр жени с центральИз м процессором, третьему входу блока со- iipsDKeHHH с вторым каналом, четвертому 6хо« ду I блока коммутации входной информации и п тому входу коммутации выходной информации. Это позвол ет без применени специальных команд (требуквдих доработки центрального процессора) распредел ть внешние устройства общего пол между центральными процессорами и дискретностью до внешнего устройства. На фиг. 1 показана структурна схлма мультиплексного канала (канал I и/ш каналИ) многопроцессорной вычислительной системы; на фиг. 2 - структурна схема общего пол устройств ввода/вывода, (внешней пам ти) многопроцессорной системы, образованного с применением мультиплексного канала, на которых обозначены: 1 «- шиног св зи канала с центральным гфоцессороК;} 2 - шина сигнала неисправности центральной опвра тивной пам ти; 3 - выходные и;ины адреса чейки центральной оперативной пам .и; 4- выходные шины ,мации., поступаюшей от центральной оперативной , пам ти; 5-. выходные шины информации, передавд емой в центральную оперативную пам ть; 6- интерфейс ввода/вывода сопр жещ с каналом ff; 7 интерфейс ввода/вывода со-, пр жени с внеиншми устройствами канапа 8 интерфейс ввода/вывода дл кошслюч НИИ внешних устройств каната I , Структурна схема мультиплексного ка нагш (фиг. l) содержит блок 9 сопр жени с центральнь М процессором; блок 10 сокр жэ1т с центральной оперативной пам тью; „регистр 11 подканала; регистр 12 признака работы;регистр 13 неисправности центральной оперативной пам ти (или канала Ц, кро ме схем сопр жеш5 с каналом Н ), сигнал неисправности поступает по шине 2 и вырабатываетсй в канале; триггер 14 монопольного режима; блок 15 выдачи последователь ности сигналов зан того внешнего устройства; регистр 16 информации; блок 17 комму таднл входной информации; блок 18 сопр же ни с вторым каналом; регистр 19 управлвни , фиксирующий ключ зашиты, адрес унрав л юшего слова канала (адрес данных), код операции, флажки, счет данных; блок 2О кок мутации выходной информации; блок 21 моди фикации; блок 22 определени приоритетов, которые распределены следующим образом: трюбование абонента на обслуживание от соб ственных внешних устройств канала Е , HHCTV. рукци от собственного центрального процессора , инструкци от второго центрального процессора через канал Я ; блок 2 3 сопр жени с внешними устройствами блок 24 мест ной пам ти; блок 25 сопр жени с внешними устройствами. Дл получени общего пол внешних уст- ройств (фиг. 2) два мультиплексных канала (один из которых условно назван канал, другой - канал ц) соей га ютс с помошью интерфейсов 6 и 7 ввода/вывода между собой , к интерфейсу 8 ввода/вывода подключены внешние устройства 27 и устройства 28 управлени внешними устройствами. Мультиплексный канал управл етс инcf рукци ми и вьшолн ет все операции по вводу/выводу информации, определ емые коман- дами единой системы электр чных вычислительных машин (ЕС-ЭВМ). Инструкци состоит из 32 разр дов О-31 ((разр ды0-7- код инструкции, разр ды 16-18 - адрес канала, разр д 23 (24) признак работы с рнешаим устройством второго канала, разр ды 24-31 - адрес вне1№него устройства). Адресное слово канала содержит- 32 разр да 0-31 (разр ды 0-3 - ключ защиты, разр ды . « адрес управл юшего слова канала). Управл ющее слово канала состоит из 64 разр дов О-63 (разр ды 0-7 - код опер)ации , разр ды 8-31 - адрес данных, paapstдь 32-36 флажки, разр ды 47-63 данчьтх). Работа канала с внешни у устройством начинаетс по инструкции начать ввод/вывод , поступающей от центрального процеосора в блок 9 сопр жени с центральным процессором через .шины 1. Инструкци фиксируетс в блоке 9 и при отсугствки сигналов более высокого приоритета на входе блока 22 определедда приоритетоа , адрес внешнего устройства переписываетс на регистр 11 подканшш, а признак работы с внешним устройством канала If на регистр 12. При отсутствии на регистр® 12 признака работы с внешним устройством каиала и по адресу на регистре 11 начинаетс выборка упрЗЕШ ющей информации из блока 24 местной пам ти на регистр 19 управлени . При отсутствии в управл ющей н 1формации признака работы данного внешнего устроййтва начинаетс его начальна выборка: адрес внешнего устройства через блок 2 О коммр. тации выходкой т1формации выдаетс в блок 25 сопр жени с внешними устройствами, Блок 25 осуществл ет выборку, получает оъ« веткый адрес по шинам 8 интерфейса ввода/ вывода, сравнивает его. Параллельно в центральную одеративную пам ть выдаетс на ишны 3 адрес чейки йентральной оперативной пам ти, формируемый блоком 1О сопр жени с центральной -оперативной-пам тью. По этому адресу на регистр ТГ9 прочитываетс адресное слово канала далее по этому адресу управл ющее слово канала. Изме нение ;адресов производитс блоком 21 модификации . В процессе фиксации на регистре 19 управл ющей информации последн записываетс в блок 24 местной пам ти в зону, отведенную дл ее хранени . Команда с регистра 19 выдаетс через блок 20 в блок25 и далее внешнему устройству. Полученный, от внешнего устройства нулевой байт состо ни анализируетс блоком 25, соответствукший сигнал через блок 22 выдаетс в блок 9, где используетс дл формировани и выдачи в центральный процессор по шинам 1 коа услови начала и продолжени операции. сли на регистре 12 зафиксирован признак аботы с внешним устройством II , означаюишй , что инструкци адресуетс внешнему устройству канала Н, то по сигналу из блока 22 через блок 20 адрес пересылаетс в блок 23 сопр жени канала с внешними устройствами . Далее процесс установлени канала с внешним устройством канала ЦТ не отличаетс от описанного выше. Только в разр де зоны блока 24 местной пам ти мультиплексного канала, отведенной дл фик- сащш состо ни регистра 12, записываетс работы с внешним устройством канала И . Сигнал начальной выборки с адресом внешнего устройства, приход щий в блок 18 сопр жени с вторым каналом из интерфейса 6 воспринимаетс как поступление команды (инструкции) от канала 1Г , направленной к внешним устройствам канала I . Анёлизиру- етс состо ние триггера 14 монопольного регистра и при наличии монопольного режима блоком 15 выдачи последовательности сигналов зан того внешнего устройства выдаетс через блок 17 и блок 18 в канал по интерфейсу 6 байт состо ни Внешнее устройство зан то. При отсутствии на входе блока 22 сигналов с вьюшим приоритетом из блока 24 выбираетс управл юща информаци адресуемого подканала и подканал анализируетс на зан тость. Если подканал (внешнее устройство) зан т, то блок 15 через блоки 17 и 18 и интерфейс 6 выдает байт состо ни Внешнее устройство зан то каналу И . Если подканал не зан т, адрес внешнего устройства и сигнал начальной выборки блоком 20 транслируетс в блок 25 и далее во внешнее устройство. Поступающи от внешнего устройства сигналы через интер фейс 8 ввода/вывода, блоки 25 1-7 транспируютс в блок 18 и далее в канал Л без анализа их в канале I . При поступлении в блок 2 5 и далее на вход блока 22 требовани от абонента на обслуживание блок 25 осуществл ет выборк адреса этого абонента. Адрес абонента чере блок 17 заноситс на регистр 11 подканала Из блока 24 считываетс управл юща информаци подканала на регистры 19, 12. При отсутствии на регистре 12 признака ра боты с внешним устройством кан&ла Я , на регистре 13 признака неисправности канала (центральной оперативной пам ти) и наличии на регистре 19 команды определ етс , что данное внешнее устройство работает с кана- . Дальнейша работа записи(или считывани ) дашпз1х ведетс каналом.I . В соот(54) MULTIPLEX CHANNEL MULTIPROCESSOR COMPUTING SYSTEM of the central processor of the multiprocessor system. In the well-known computing systems, this possibility is realized in external devices (for example, in a interface with drives on magnetic disks or on tape ribbons), which makes it impossible to connect to two interface channels, I / O. To ensure the switching of the device when working with the channel; szuk) ts, the teams are reversed and {unified, 1 Suppressing the greater amount of input / output systems of these systems have the ability to connect only to one channel and do not reflect the specific multipurpose systems. Creating a common field for several processors from such external devices when using standard channels requires |;) development of conjugate interface devices. The disadvantages of the well-known technical solution, which is focused only on improving reliability, are: the need to establish system configurations (connections of certain external devices with defined input / output channels) with the help of a special command before the start of operation of external devices for data exchange, i.e. static configuration of the system, which requires the presence of appropriate capabilities in the central processor, channel and equipment itself; the distribution of external devices between input / output channels (and further price “. main processors) is possible only with discreteness up to the input / output interface, i.e. several external devices, so all devices connected to this I / O interface are available only to the cabal, in which configuration it enters at this time, so some external devices may be loaded or not (but not working at all), but they are not available to the other channel before the configuration change; configuration change in case of external device failure is possible only at the command of the central processor, which makes WIE of the health of external devices to re configures the system. The purpose of the invention is to increase the degree of utilization of the multiplex channel equipment. This is achieved by inputting the operation flag register, the first input of which is connected to the second output of the interface unit with the central processor, the second input is connected to the output of the local memory block, the fault register of the central RAM, the input of which is connected to the fourth output a neutral memory unit, a co-module Ijpsi / tUMiHH with a second channel, the first input and output of which are connected respectively to the fifth input and output of the channel, the second interface unit with external external devices, the first out d and the output of which is connected: respectively to the sixth input and output of the channel, the switching unit of the input HiBfiopMauHK, the input of which is connected to the third output of the first interface box with external devices, the second input is connected to the second В1.1 INPUT of the second interface unit with external devices, and the output is connected to the second input of the subchannel subchannel, the third input of the I1V | Yurmakia register and the second input, the interface unit with the second channel, the output information switching unit, the first four inputs of which are connected respectively to the second control regula, second information register output, subchannel register output and second interface block output with the second channel, the output is connected to the third input of the subchannel register, second input of the first interface block with external devices, and second input of the second interface block with external devices , a unit for issuing a sequence of signals of a occupied external device, whose three inputs are connected respectively to the second output of the control register, the output of the monopole trigger and the output of the register under channel, the output is connected to the third input of the input information switching unit, l priority detection unit, the four first inputs of which are connected respectively to the second output of the first interface block with external devices, the third output of the second interface block with the device, the third output of the interface block the central processor and, the third output of the interface unit with the second channel, the fifth input is connected to the outputs of the operation flag register and the central operational memory fault register, the output is connected to The main input of the interface unit with the central processor, the third input of the iipsDKeHHH unit with the second channel, the fourth 6 x du i of the input information switching unit and the fifth input switching output. This allows, without the use of special commands (requiring the revision of the central processor) to distribute the external devices of the common field between the central processors and the discreteness to the external device. FIG. 1 shows the structural scheme of a multiplex channel (channel I and / w channel) of a multiprocessor computing system; in fig. 2 is a schematic diagram of a common field of input / output devices (external memory) of a multiprocessor system formed using a multiplex channel, on which are marked: 1 "- busbar communication link with the central computer;} 2 - bus signal of the central opamp memory ti; 3 - days off and; other addresses of the central operative memory cell; 4 output bus, mation., Coming from the central operational memory; five-. output bus information transmitted to the central random access memory; 6- input / output interface with channel ff; 7 I / O interface with a co-driver with out-of-edge devices; 8 I / O interface for a scientific research institute for external I cable devices; A multiplexed block diagram (Fig. 1) contains an interface unit 9 with a central M processor; unit 10, abracte with central operational memory; “Register 11 subchannels; register 12 of the operation flag; register 13 of the central operating memory fault (or channel C, except for the circuits matching channel 5 H), the fault signal is received via bus 2 and is generated in the channel; trigger 14 monopoly mode; a unit 15 for issuing a sequence of signals of a busy external device; register 16 information; block 17 comm of input information; block 18 matches the second channel; register 19 control, the locking key is sewn up, the address of the third channel word (data address), the operation code, flags, data count; block 2O kok mutations output; block 21 modification; block 22 for determining priorities, which are distributed as follows: subscriber subscription for service from own external devices of channel E, HHCTV. hands from own central processor, instructions from the second central processor through channel I; block 2 3 interface with external devices block 24 local memory; unit 25 interface with external devices. To obtain a common field of external devices (Fig. 2), two multiplex channels (one of which is conventionally named a channel, the other is channel c) are exchanged using interfaces 6 and 7 of the I / O between themselves, to the input / output interface 8 external devices 27 and external devices 28 are connected. The multiplex channel is controlled by the instruc- tions and performs all information input / output operations defined by the commands of the unified system of electronic computers (EC-COMPUTER). The instruction consists of 32 bits O-31 ((bits 0-7 is instruction code, bits 16-18 are the channel address, bit 23 (24) is a sign of working with the second channel's device, bits 24-31 are the address out1 Device number. The channel address word contains 32 bits 0–31 (bits 0–3 are a protection key, bits. The address of the control word of the channel). The channel control word consists of 64 bits O-63 ( bits 0-7 - the code of operation, bits 8-31 - data address, paapst 32-36 flags, bits 47-63 dunk). The operation of the channel with an external device starts, according to the instructions, to begin input / output coming from the central processor to the interface 9 with the central processor via bus 1. The instruction is recorded in block 9 and when signals of a higher priority are received at the input of block 22, the address of the external device is rewritten to the register 11 subkanshsh, and the sign of working with the external device of the If channel to the register 12. If there is no sign of the register® 12 to work with the external device of the channel and the address on register 11, ts sampling of control information from the local memory block 24 to the control register 19. If there is no indication in the control information of the operation of this external device, its initial sampling begins: the address of the external device through block 2 About com. This trick is issued to interface 25 with external devices, Block 25 takes a sample, gets a branch address on the bus 8 of the I / O interface, compares it. At the same time, the address of the central operating memory cell, which is formed by the IO interface unit with the central -operative memory, is issued to central 3 oderative memory. At this address, the channel address word is read into the TG9 register, then the channel control word is then read at this address. A change in the addresses is carried out by the modification unit 21. In the process of latching on the control information register 19, the latter is recorded in the local memory block 24 in the area allocated for its storage. A command from register 19 is issued via block 20 to block 25 and then to an external device. The zero byte received from the external device is analyzed by block 25, the corresponding signal through block 22 is output to block 9, where it is used to generate and output to the central processor via bus 1 the conditions for the start and continuation of the operation. If a sign of operation with an external device II is fixed on register 12, meaning that the instruction is addressed to an external device of channel H, then the signal from block 22 through block 20 sends the address to block 23 to interface the channel with external devices. Further, the process of establishing a channel with an external device of a DH channel is not different from that described above. Only in the discharge zone of the block 24 of the local memory of the multiplex channel allocated for the fixed state of the register 12 does the operation with the external device of the channel I record. The initial sampling signal with the address of an external device coming to interface 18 with the second channel from interface 6 is perceived as a command (instruction) from channel 1G directed to external devices of channel I. The trigger status 14 of the monopole register is analyzed and, in the presence of the exclusive mode, the block 15 issuing a sequence of signals from a busy external device is output through block 17 and block 18 to the channel via the interface 6 bytes of the state External device is busy. In the absence of a signal with a priority priority at the input of block 22, control information of the addressed subchannel is selected from block 24 and the subchannel is analyzed for occupation. If the subchannel (external device) is occupied, then block 15 through blocks 17 and 18 and interface 6 outputs the state byte. External device is occupied by channel I. If the subchannel is not occupied, the address of the external device and the initial sampling signal are transmitted by block 20 to block 25 and further to an external device. The signals coming from the external device via the I / O interface 8, blocks 25 1-7 are transferred to block 18 and further to channel L without analyzing them in channel I. Upon receipt at block 2 5 and further at the input of block 22, the demand from the service subscriber, block 25 takes the address of that subscriber. The subscriber's address over block 17 is entered into subchannel register 11. From control block 24, the subchannel control information for registers 19, 12 is read out. ti) and the presence of the command in register 19 determines that this external device operates from a channel. Further recording (or reading) operation is carried out by the channel. According to
ветствии с управл юшей информацией подканала байты данных при операции Записать из регистра 16 информации чер.эз блоки 20 и 25 пересылаютс внешнему устройству. При операции Считать байты данных изIn accordance with the control information of the subchannel, the data bytes in the operation Write from the register 16 information of the black. blocks 20 and 25 are transferred to the external device. During the operation, read data bytes from
чество используемых устройств не должно превосходить числа подканалов канала, а суммарна производительность одновременно работающих устройств не должна превышать производительности работающего канала. блока 25 через блок 17 поступают на регистр 16. После сформировани полного сло ва (или пересылки его внешнему устройству) следует модификаци адреса блоком 21 модификации и запись (чтение) нового слова в (из) центральной оперативной пам ти. Байт состо ьш и прерывание при работе внешнего устройства на канал I выдаютс в этот канал. При наличии на регистре 12 признака работы с каналом Ц , или на регистре 13 признака неисправности канала Ц (центральной оперативной пам ти) и отсутствии на регистре 19 команды, требование абонента из блока 25 транслируетс через блоки 17 и 18 в каналП. По сигналу выборки адрес через блоки 17 и 18 также выдаетс в канал Н . Обмен дальт нейшей информацией , в том числе и прием байтов состо ни через блоки 25, 17 и 18 (или блоки 18, 2О и 25 в зависимости от направлени передачи информации) идет между внешними устройствами канала I и каналом П. Требование, абонента на обслуживание, поступающее от канала П через блок 23 начинает отрабатыватьс при отсутствии на входе блока 22 сигнала запроса абонента на обслуживание своего :комплекта внешних устройств . В блоке 23 формируетс последовательность сигналов выборки и выдаетс в канал Н через интерфейс ввода/вывода 7, Полученный блоком 23 адрес через блок 17 пересылаетс на регистр 11 и из блока 24 выбираетс управл юща информаци . При наличии на регистре 12 признака работы с внешним устройством канала If организуетс через блок 17 (или блок 20) обмен данными между регистром 16 и блоком 23.Посту-. пивший байт состо ни и сигнал прерывани из блока 23 через блок 17 выдаетс в оперативную пам ть и центральный процессор, с которым работает внешнее устройство. Следует заметить, что каналы позвол ют организовать два независимых потока обмена информацией в следующих, двух случа х: первый централь1шй процессор (оперативна пам ть) - канал 1 - внешние устройства канала и второй центральный процессор (оперативна пам ть) - канал Я - внешние устройства канала Л; первый центральный процессор (оперативна пам ть) - канал I - канал II - внещнне устройства канала Ц и второй центральный процессор (оперативна пам ть) - канал П канал I - внешние устройства канала Т . При работе же одного из каналов с ойдим полем внешних устройств суммарное коли- изобретени Ди-льтиплексиыЯ канал многопроцессорно вычислительной системы, содержащий блок сопр жени с центральным процессором, пе{ вые вход и выход которого соединены ветственно с первыми входом и выходом канала , блок сопр51жени с центральной оперативной пам тью, первый в второй входы которого подключены соответственно к втором и третьему входам канала, первый в второй выходы соединены соответственно с вторым и третьим выходакш канала, первый блок со пр жени - с внешними устройствами, первые вход и выход которого подключены соответственно к четвертым входу и выходу кан ла, регистр подканала, первый вход которог соединен с вторым выходом блсжа сопрежен с центральным процессором, блок местной пам ти, первый вход которого соединен с вторым входом блока сопр жени с централь ным процессором и выxoдo { регистра подка нала, регистр информаиии, первый вход которого пошслючен к третьему выходу блока сопр жени с центральной оперативной пам тью , второй вход соединен с выходом блока местной пам ти, первый выход пооключен к третьему входу блока сопр жени с центральной оперативной пам тью и второму входу блока местной пам ти, регистр управлени , первый вход которого соединен с выходом блока местной пам ти, второй вход подключен к третьему выходу блока сопр жени с центральной оперативной па м тью, первый выход соединен с вторым входом блока местной пам ти, блок модификации , вход которого подключен к первому выходу регистра управлени , выход соединен с четвертым входом блока сопр жени с центральной оперативной пам тью, триггер монопольного режима, вход которого пооключен к второму выходу первого блока сопр жени с внешними устройствами, о iw личающийс тем, что, с целью повышени степени использовани оборудовани , в него введены регистр признака работы, первый вход которого соединен с вторым выходом блока сопр жени с центральным процессором, второй вход подключен к выходу блока местной пам ти, регистр неисправности центральной оперативной пам ти, вход которого соединен с четвертьп выходом блока сопр жени с центральной оперативной пам тью, блок сопр жени СОвторым каналом, первый вход и которого подключены соответственно к п тым входу и выходу канала, второй блок сопр жени с внеишими устройствами, первый вход и выход которого соединены соответ ствонно с шестым входом и выходом канала, блок коммутации входной информации, первый вход которого подключен к третьему выходу первого блока сопр жени с внешними устройствами , второй вход соединен с вторым выходом второго блока сопр жени с внешними устройствами, выход подключен к второму входу регистра подканала, третьему входу регистра информации второму входу блока сопр жени , с вторым каналом, блок коммутации выходной информащш, первые четыре входа которого соединены соответс- вен но с вторым выходом управлени , вторым выходом регистра информации, выходом регистра подканала и вторым выходом блока сопр жени , с вторым каналом, выход подключен к третьему входу регистра подканала, второму входу первого блока сопр жени с внешними устройствами и второ{му входу второго блока сопр же|ш с внешними устройствами, блок выдачи последовательности сигналов зан того внешнего устройства, три входа JKOToporo соединены соответственно с вторым выходом регистра упраэлени , вь ходом триггера монопольного режима и дом регистра пощсанала, выход подключе : к третьему входу блока коммутаци входной информации, и блок определени приоритетов четыре первых входа которого подключены соответственно к второму выходу первогс блока сопр жени с внешними устройствбмв, третьему I выходу; второго блока сопр женн с внешними устройствами, третьему выходу второго блока сопр жени с внешними устройствами , третьему выходу блока сопр ж ни с центральным процессором в третьему выходу блока сопр жени с вторым каналом, п тый вход соединен с-1 выходами регистра прихшака работы и регистра не1асправйос « центральной оперативной пам ти, выход ключен к третьему входу блока сопр же н с центральным процессором, третьему вход блока сопр жени с вторым каналом, четзэртому входу блока коммутации входной фор махши и nsrroMy входу блока коммутации к ходной информации.the number of devices used should not exceed the number of channel subchannels, and the total performance of simultaneously operating devices should not exceed the performance of a working channel. block 25 through block 17 is transferred to register 16. After the complete word has been formed (or sent to an external device), the address is modified by the modification block 21 and the new word is written (read) to (from) the central RAM. A byte of state and an interrupt during operation of an external device on channel I are output to this channel. If register 12 has a sign of operation with channel C, or register 13 indicates that channel C is faulty (central operating memory) and there is no command on register 19, the subscriber’s requirement from block 25 is transmitted through blocks 17 and 18 to channel. By the sampling signal, the address through blocks 17 and 18 is also provided to channel H. The exchange of the smallest information, including the reception of status bytes through blocks 25, 17 and 18 (or blocks 18, 2 O and 25 depending on the direction of information transfer) goes between external devices of channel I and channel P. Requirement for service subscriber arriving from channel P through block 23 begins to be processed when there is no input signal from subscriber’s request to service its own: a set of external devices. In block 23, a sequence of sampling signals is generated and outputted to channel H via an input / output interface 7, the address obtained by block 23 is transferred via block 17 to register 11, and control information is selected from block 24. If there is a sign in the register 12 with the external device, the If channel is organized through block 17 (or block 20) the data exchange between the register 16 and block 23. Post. The drunk status byte and the interrupt signal from block 23 through block 17 are output to the RAM and the central processor with which the external device operates. It should be noted that the channels allow organizing two independent flows of information exchange in the following two cases: the first central processor (random-access memory) —Channel 1 — external devices of the channel and the second central processor (random-access memory) —C channel I — external devices channel L; the first central processor (random-access memory) —a channel I — channel II — external devices of the C channel and the second central processor (random-access memory) — channel P channel I — external devices of the T channel. When one of the channels with the external field is going to work, the total number of the invention of the Multiplexed channel of the multiprocessor computer system containing the interface block with the central processor, the first input and output of which are connected with the first input and output of the channel, the interface block central operational memory, the first to the second inputs of which are connected respectively to the second and third inputs of the channel, the first to the second outputs are connected respectively to the second and third output of the channel, the first block with with external devices, the first input and output of which are connected respectively to the fourth input and output of the channel, the subchannel register, the first input of which is connected to the second output of the power unit is connected to the central processor, the local memory unit, the first input of which is connected to the second input of the unit interface to the central processor and the output of the {podkkal] register, the information register, the first input of which is connected to the third output of the interface block with the central operational memory, the second input is connected to the output of the local memory block AM, the first output is connected to the third input of the interface with the central RAM and the second input of the local memory, the control register, the first input of which is connected to the output of the local memory, the second input is connected to the third output of the interface the first output is connected to the second input of the local memory block, the modification block whose input is connected to the first output of the control register, the output is connected to the fourth input of the interface block with the central random access memory, An exclusive mode igger, whose input is connected to the second output of the first interface unit, iw is characterized in that, in order to increase equipment utilization, the operation flag register is entered into it, the first input of which is connected to the second output of the interface unit the central processor, the second input is connected to the output of the local memory block, the fault register of the central RAM, whose input is connected to the quarter-output of the interface block with the central RAM, the interface block The second channel, the first input and which are connected respectively to the fifth input and output of the channel, the second interface unit with external devices, the first input and output of which are connected respectively to the sixth input and output channel, the input information switching unit, the first input of which connected to the third output of the first interface unit, the second input is connected to the second output of the second interface unit, the output is connected to the second input of the subchannel register, the third input of the reg information path to the second input of the interface unit, with the second channel, the output information switching unit, the first four inputs of which are connected respectively with the second control output, the second information register output, the output of the subchannel register and the second output of the interface unit, with the second channel, the output is connected to the third input of the subchannel register, the second input of the first interface unit with external devices, and the second input of the second unit with external devices, the output unit of the signal sequence occupied outside its devices, three JKOToporo inputs are connected respectively to the second output of the control register, the monopolistic trigger trigger and the register register house, the output is connected: to the third input of the input information switching unit, and the priority determination unit whose first four inputs are connected respectively to the second output of the first unit interface with external devices, third I output; the second unit is interfaced with external devices, the third output of the second interface unit with external devices, the third output of the interface unit or the central processor to the third output of the interface unit with the second channel, the fifth input is connected to the -1 outputs of the workout register and register incorrect central memory, the output is connected to the third input of the unit with the central processor, the third input of the interface unit with the second channel, the fourth input of the switching unit, the input format and the nsrroMy input of the unit switching to working information.
ii
t t «Иt t "and