JPS58112115A - 制御回路 - Google Patents
制御回路Info
- Publication number
- JPS58112115A JPS58112115A JP57219338A JP21933882A JPS58112115A JP S58112115 A JPS58112115 A JP S58112115A JP 57219338 A JP57219338 A JP 57219338A JP 21933882 A JP21933882 A JP 21933882A JP S58112115 A JPS58112115 A JP S58112115A
- Authority
- JP
- Japan
- Prior art keywords
- switching device
- terminal
- coupled
- output terminal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/26—Modifications for temporary blocking after receipt of control pulses
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Transmitters (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は以下のものとともに用いる制御回路に係る。す
なわち、比較的高抵抗率のバルク部、第１の導電形と比
較的低抵抗の第１の領域、第１の導電形と相対する第２
の導電形の第２及び第３の領域を有し、第１及び第３の
領域は第１のスイッチングデバイスの出力端子に接続さ
れ、第２の領域はスイッチングデバイスの制御端子に結
合され、第１．第２及び第３の領域は半導体基体のバル
ク部分により相互に分離されている型の第１のゲートダ
イオード・スイッチングデバイス。該第１のスイッチン
グデバイスと同じ形で本質的に同じ電気的特性をもつ第
２のゲートダイオード・スイッチングデバイス。第２の
スイッチングデバイスの出力端子は、第１のスイッチン
グデバイスの第１の出力端子に結合される。
なわち、比較的高抵抗率のバルク部、第１の導電形と比
較的低抵抗の第１の領域、第１の導電形と相対する第２
の導電形の第２及び第３の領域を有し、第１及び第３の
領域は第１のスイッチングデバイスの出力端子に接続さ
れ、第２の領域はスイッチングデバイスの制御端子に結
合され、第１．第２及び第３の領域は半導体基体のバル
ク部分により相互に分離されている型の第１のゲートダ
イオード・スイッチングデバイス。該第１のスイッチン
グデバイスと同じ形で本質的に同じ電気的特性をもつ第
２のゲートダイオード・スイッチングデバイス。第２の
スイッチングデバイスの出力端子は、第１のスイッチン
グデバイスの第１の出力端子に結合される。
従来技術
米国特許第４，２５０，４０９号は’５００Ｖモノリシ
ツク二方向性２×２交差アレイ′と題する論文、１９８
０アイ・イーイーイー・インＩｎｔｅｒｎａｔｉｏｎａ
ｌ ５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓＣｏｎ
ｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃ
ａｌ Ｐａｐｅｒｓ ）１７０及び１′７１ＶＣ述べら
、れているようなゲートダイオード・スイッチ（ＧＤＳ
’ｓ）のような高電圧及び高電流容量固体スイッチ用の
制御回ＮＫついて述べている。この特許が指摘している
ように、ＧＤＳを制御する上での特殊な問題が、デバイ
スをＯＦＦ状態にスイッチするために、ゲートに大きな
電流を供給したりあるいは除去する必要性から生じる。
ツク二方向性２×２交差アレイ′と題する論文、１９８
０アイ・イーイーイー・インＩｎｔｅｒｎａｔｉｏｎａ
ｌ ５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓＣｏｎ
ｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃ
ａｌ Ｐａｐｅｒｓ ）１７０及び１′７１ＶＣ述べら
、れているようなゲートダイオード・スイッチ（ＧＤＳ
’ｓ）のような高電圧及び高電流容量固体スイッチ用の
制御回ＮＫついて述べている。この特許が指摘している
ように、ＧＤＳを制御する上での特殊な問題が、デバイ
スをＯＦＦ状態にスイッチするために、ゲートに大きな
電流を供給したりあるいは除去する必要性から生じる。
制御回路はめる程度の数のトランジスタ及び電流リミッ
タ要素から成る。この制御回路に伴う一つの問題は、電
流リミッタ中の変化のために、付随した負荷スイッチ及
び回路中に。
タ要素から成る。この制御回路に伴う一つの問題は、電
流リミッタ中の変化のために、付随した負荷スイッチ及
び回路中に。
かなりの好ましくない電流が注入されることでろる。
上に述べた制御回路と基本的には同じ機能を果すが、電
流リミッタを必要とせず、必要とする要素の数が少く、
かつ実現するために必要なシリコンの面積が少い回路が
望ましい。
流リミッタを必要とせず、必要とする要素の数が少く、
かつ実現するために必要なシリコンの面積が少い回路が
望ましい。
発明の構成
本発明に従うと、これらの問題は以下の点を特徴とする
制御回路において解決される。
制御回路において解決される。
すなわち、それぞれが制御端子と第１及び第２の出力端
子をもつ第３及び第４のスイッチングデバイスが含まれ
る。制御回路はあらかじめ選択されたレベルの電流を、
第２のスイッチングデバイス中に供給することができる
。
子をもつ第３及び第４のスイッチングデバイスが含まれ
る。制御回路はあらかじめ選択されたレベルの電流を、
第２のスイッチングデバイス中に供給することができる
。
第３のスイッチングデバイスの制御端子及び第４のスイ
ッチングデバイスの第１の出力端子は、第１の制御回路
入力端子に結合される。
ッチングデバイスの第１の出力端子は、第１の制御回路
入力端子に結合される。
第４のスイッチングデバイスの第２の出力端子は、第２
のスイッチングデバイスの第１の出力端子に結合される
。第４のスイッチングデバイスの制御端子及び第３のス
イッチングデバイスの第１の出力端子は、ともに結合さ
れ、第２の制御回路端子に結合される。第３のスイッチ
ングデバイスの第２の出力端子は第２のスイッチングデ
バイスの制御端子に結合される。
のスイッチングデバイスの第１の出力端子に結合される
。第４のスイッチングデバイスの制御端子及び第３のス
イッチングデバイスの第１の出力端子は、ともに結合さ
れ、第２の制御回路端子に結合される。第３のスイッチ
ングデバイスの第２の出力端子は第２のスイッチングデ
バイスの制御端子に結合される。
本発明は出力端子により、同様の負荷スイッチ（ＧＤＳ
ＬＩ又はＧＤＳＬ２ ）の制御端子に結合された制御ス
イッチ（ＧＤＳＣ）ａともに用いられる。制御回路に係
る。制御及び負荷スイッチはそれぞれ制御端子及び第１
．第２の出力端子を有する。好ましい実施例において。
ＬＩ又はＧＤＳＬ２ ）の制御端子に結合された制御ス
イッチ（ＧＤＳＣ）ａともに用いられる。制御回路に係
る。制御及び負荷スイッチはそれぞれ制御端子及び第１
．第２の出力端子を有する。好ましい実施例において。
これらのスイッチはその出力端子が７ノード及びカソー
ドで、制御端子がゲートでるるゲートダイオード・スイ
ッチでるる。本発明の制御回路は、本質的ＶＣ２個のス
イッチングデバイス（Ｑ２及びＱ３）から成り、それぞ
れが制御端子及び第１．第２の出力端子を有する。一実
施例において、第１及び第２のスイッチングデバイスは
、ｐ−ｎ−ｐ形バイポーラ・トランジスタでるる。Ｑ２
のベース及びＱ３のエミッタは、ともに入力端子に結合
される。
ドで、制御端子がゲートでるるゲートダイオード・スイ
ッチでるる。本発明の制御回路は、本質的ＶＣ２個のス
イッチングデバイス（Ｑ２及びＱ３）から成り、それぞ
れが制御端子及び第１．第２の出力端子を有する。一実
施例において、第１及び第２のスイッチングデバイスは
、ｐ−ｎ−ｐ形バイポーラ・トランジスタでるる。Ｑ２
のベース及びＱ３のエミッタは、ともに入力端子に結合
される。
Ｑ２のエミッタ及びＱ３のベースは共通端子に結合され
る。Ｑ３のコレクタはＧＤＳＣの７／−ド匠結合され、
Ｑ２のコレクタはＧＤＳ Ｃのゲートに結合される。Ｑ
２及びＱ３は本質的ＫＧＤＳＣの状態を制御する働きを
する。
る。Ｑ３のコレクタはＧＤＳＣの７／−ド匠結合され、
Ｑ２のコレクタはＧＤＳ Ｃのゲートに結合される。Ｑ
２及びＱ３は本質的ＫＧＤＳＣの状態を制御する働きを
する。
実施例
第１図を参照すると、スイッチング・システム１０が示
されており、それは制御回路１２（最も大きな長方形の
線）から成り、それは出力端子３４に、ｃり一対の高電
圧負荷（通過）ゲートダイオード・スイッチングデバイ
ス（ＧＤＳＬＩ）及び（ＧＤＳＬ２）のゲートに結合さ
れる。（ＧＤＳＬＩ）の７ノード及び（ＣＤＳＬ２）の
カソードは、端子（ｘｏ）及び抵抗（Ｒ３）の第１の端
子に・結合される。（Ｒ３）の第２の端子は、端子３６
及び電位源（ｖｌ）に結合される。（ＧＤＳＬ２）の７
ノード及び（ＧＤＳＬｌ）のカソードは、端子（ｙｏ）
及び抵抗（Ｒ４）の第１の端子に結合される。（Ｒ４）
の第２の端子は端子３８及び電位源（ｖ２）に結合され
る。（ＧＤＳＬｌ）及び（ＧＤＳＬ２）の組み合せによ
り、二方向性スイッチとして働き、（ＣＤＳＬＩ）又は
（ＧＤＳＬ２）を通る比較的低抵抗路を経て、端子（Ｘ
Ｏ）及び（ＹＯ）間を選択的に導電性にする。説明のた
め、これらのスイッチはゲートダイオード・スイッチと
仮定する。制御回路１２は端子３４及び（ＸＯ）に必要
な電位を供給し、（ＣＤＳＬＩ）及び（ＧＤＳＬ２）の
状態を制御するのに必要な電位及び電流源又は電流シン
クを供給する働きをする。
されており、それは制御回路１２（最も大きな長方形の
線）から成り、それは出力端子３４に、ｃり一対の高電
圧負荷（通過）ゲートダイオード・スイッチングデバイ
ス（ＧＤＳＬＩ）及び（ＧＤＳＬ２）のゲートに結合さ
れる。（ＧＤＳＬＩ）の７ノード及び（ＣＤＳＬ２）の
カソードは、端子（ｘｏ）及び抵抗（Ｒ３）の第１の端
子に・結合される。（Ｒ３）の第２の端子は、端子３６
及び電位源（ｖｌ）に結合される。（ＧＤＳＬ２）の７
ノード及び（ＧＤＳＬｌ）のカソードは、端子（ｙｏ）
及び抵抗（Ｒ４）の第１の端子に結合される。（Ｒ４）
の第２の端子は端子３８及び電位源（ｖ２）に結合され
る。（ＧＤＳＬｌ）及び（ＧＤＳＬ２）の組み合せによ
り、二方向性スイッチとして働き、（ＣＤＳＬＩ）又は
（ＧＤＳＬ２）を通る比較的低抵抗路を経て、端子（Ｘ
Ｏ）及び（ＹＯ）間を選択的に導電性にする。説明のた
め、これらのスイッチはゲートダイオード・スイッチと
仮定する。制御回路１２は端子３４及び（ＸＯ）に必要
な電位を供給し、（ＣＤＳＬＩ）及び（ＧＤＳＬ２）の
状態を制御するのに必要な電位及び電流源又は電流シン
クを供給する働きをする。
周知のように、ゲートダイオード・スイッチ（ＧＤＳ）
は第１の導電形及び比較的高抵抗のバルク部分、第１の
導電形及び比較的低抵抗を有する７ノード領域、第１の
導電形とは反対の第２の導電形のゲート及びカソード領
域な有する半導体基体から成る。７ノード及びカソード
領域は、スイッチの出力端子に接続されている。ゲート
領域はスイッチの制御端子に接続されている。７ノード
、ゲート及びカソード領域は、半導体基体のバルクの一
部により、相互に分離されている。オン状態中のカソー
ド及び７ノ一ド領域間の伝導は、導電性プラズマを形成
する二重キャリヤ注入による。７ノード及びカソード領
域間のバルク部分から、キャリヤを空乏化するのに十分
な電圧を、ゲート領シ印加することにより。
は第１の導電形及び比較的高抵抗のバルク部分、第１の
導電形及び比較的低抵抗を有する７ノード領域、第１の
導電形とは反対の第２の導電形のゲート及びカソード領
域な有する半導体基体から成る。７ノード及びカソード
領域は、スイッチの出力端子に接続されている。ゲート
領域はスイッチの制御端子に接続されている。７ノード
、ゲート及びカソード領域は、半導体基体のバルクの一
部により、相互に分離されている。オン状態中のカソー
ド及び７ノ一ド領域間の伝導は、導電性プラズマを形成
する二重キャリヤ注入による。７ノード及びカソード領
域間のバルク部分から、キャリヤを空乏化するのに十分
な電圧を、ゲート領シ印加することにより。
デバイスはオフ状態に変えられる。
制御回路１２は本質的に、高電圧スイッチ（ＧＤＳＣ）
、（破線の長方形内に示された）第１の電圧分枝回路１
４及び（もう一つの破線の長方形内に示された）第２の
電圧分枝回路１６から成る。説明のため、（ＧＤＳＣ）
はゲートダイオード・スイッチと仮定する。分枝回路１
４は（ＧＤＳＬＩ）及び（ＧＤＳＬ２）を選択的にオン
状態に保ち、それＫよりもし７ノード及びカソード端子
の電位が、導通を維持するのに十分であるならば、一方
又は他方の（ＧＤＳＬ）を通る導通が起る。あるいは、
それは負荷スイッチをオフ状態に維持することにより、
両方の負荷スイッチを通る導通を阻止することができる
。また、（ＧＤＳＬＩ）又は（ＧＤＳＬ２）を通る電流
が比較的小さい場合、それは該電流を阻止すること（Ｇ
ＤＳＬの一つを、オフ状態にするこ七）ができる。
、（破線の長方形内に示された）第１の電圧分枝回路１
４及び（もう一つの破線の長方形内に示された）第２の
電圧分枝回路１６から成る。説明のため、（ＧＤＳＣ）
はゲートダイオード・スイッチと仮定する。分枝回路１
４は（ＧＤＳＬＩ）及び（ＧＤＳＬ２）を選択的にオン
状態に保ち、それＫよりもし７ノード及びカソード端子
の電位が、導通を維持するのに十分であるならば、一方
又は他方の（ＧＤＳＬ）を通る導通が起る。あるいは、
それは負荷スイッチをオフ状態に維持することにより、
両方の負荷スイッチを通る導通を阻止することができる
。また、（ＧＤＳＬＩ）又は（ＧＤＳＬ２）を通る電流
が比較的小さい場合、それは該電流を阻止すること（Ｇ
ＤＳＬの一つを、オフ状態にするこ七）ができる。
分枝回路１６は（ＧＤＳＬＩ）及び（ＧＤＳＬ２）を本
質的にオフ状態にスイッチする働きをし、従って、電位
があらかじめ選択された範囲内にある限り、（ＸＯ）及
び（ＹＯ）端子に印加される電位とは独立に、それらの
間の比較的大きな電流を、阻止（しゃ断）する働きなす
ｌる。
質的にオフ状態にスイッチする働きをし、従って、電位
があらかじめ選択された範囲内にある限り、（ＸＯ）及
び（ＹＯ）端子に印加される電位とは独立に、それらの
間の比較的大きな電流を、阻止（しゃ断）する働きなす
ｌる。
分枝回路１４はｐ−ｎ−ｐトランジスタ（Ｑｌ。
Ｑ２．Ｑ３）、ｎ−ｐ−ｎ トラン゛ジスタ（Ｑ４）及
び抵抗（Ｒ１，Ｒ２）から成る。Ｖｉｎ入力端子。
び抵抗（Ｒ１，Ｒ２）から成る。Ｖｉｎ入力端子。
１８は（Ｒ１）の第１の端子に結合されている。（Ｒ１
）の第２の端子は（Ｑｌ）及び（Ｑ２）のベース、（Ｑ
３）のエミッタ及び端子２０に結合されている。（Ｑｌ
）のエミッタは（Ｒ２）の第１の端子及び端子２２に結
合されている。。
）の第２の端子は（Ｑｌ）及び（Ｑ２）のベース、（Ｑ
３）のエミッタ及び端子２０に結合されている。（Ｑｌ
）のエミッタは（Ｒ２）の第１の端子及び端子２２に結
合されている。。
（Ｒ２）の第２の端子は（Ｑ２）のエミッタ、（Ｑ３）
のベース及び端子２６に結合され、端子２６は電源（ｖ
＋＋）ＶＣ結合されている。（Ｑｌ）のコレクタは（Ｑ
４）のベース及び端子２４に結合されている。（Ｑ２）
のコレクタは（ＧＤＩ５ＳＣ）のゲート及び端子２８に
結合されている。（Ｑ３）のコレクタは（ＧＤＳＣ）の
アノード及び端子３０に結合されている。（Ｑ４）のエ
ミッタは（ＸＯ）Ｋ結合され、（Ｑ４）のコレクタは（
ＧＤＳＬＩ）及び（ＧＤＳＬ２）のゲー□ト、（ＧＤＳ
Ｃ）のカソード及び出力端子４３４に結合されている。
のベース及び端子２６に結合され、端子２６は電源（ｖ
＋＋）ＶＣ結合されている。（Ｑｌ）のコレクタは（Ｑ
４）のベース及び端子２４に結合されている。（Ｑ２）
のコレクタは（ＧＤＩ５ＳＣ）のゲート及び端子２８に
結合されている。（Ｑ３）のコレクタは（ＧＤＳＣ）の
アノード及び端子３０に結合されている。（Ｑ４）のエ
ミッタは（ＸＯ）Ｋ結合され、（Ｑ４）のコレクタは（
ＧＤＳＬＩ）及び（ＧＤＳＬ２）のゲー□ト、（ＧＤＳ
Ｃ）のカソード及び出力端子４３４に結合されている。
分枝回路１６は本質的にダイオード（Ｄｌ）から成り、
そのカソードは端子３０に接続され、７ノードは端子３
２及び電源（Ｖ）Ｋ結合されている。典型的な場合、電
源（Ｖ ）は電源（ｖ＋ 十）より電位は低い。
そのカソードは端子３０に接続され、７ノードは端子３
２及び電源（Ｖ）Ｋ結合されている。典型的な場合、電
源（Ｖ ）は電源（ｖ＋ 十）より電位は低い。
システム１０の基本的な動作は、以下のとうりでらる。
（ＧＤＳＬＩ）及び（ＧＤＳＬ２）は導通状態ではなく
、入力端子１８へ印加される電圧は’１’（それは典型
的な場合、■より２．５ボルト正である）でらると仮定
すると、（Ｑｌ、 Ｑ２）及び（Ｑ４）はオフにバイア
スされ、（Ｑ３）はオンにバイアスされる。
、入力端子１８へ印加される電圧は’１’（それは典型
的な場合、■より２．５ボルト正である）でらると仮定
すると、（Ｑｌ、 Ｑ２）及び（Ｑ４）はオフにバイア
スされ、（Ｑ３）はオンにバイアスされる。
（ＧＤＳＣ）はその７ノード゛（端子３０）がＶ＋＋に
近い電位にめるため、オンにバイアスされ、ゲート端子
は典型的な場合、■ 又はそれより低い正電位に浮いて
いる。（ＧＤＳＬｌ）及び（ＧＤＳＬ２）の漏れ電流は
、端子１８から（Ｑ３）のエミッターコレクタ、（ＧＤ
ＳＣ）のアノード−カソードを通って、（ＧＤＳＬＩ）
１及び（ＧＤＳＬ２）のゲートに流れる。はぼｖ＋十
の電位が、端子３４に現われる。（ＧＤＳＬＩ）及び（
ＧＤＳＬ２）はオフにバイアスされ、導電性となること
が妨げられる。
近い電位にめるため、オンにバイアスされ、ゲート端子
は典型的な場合、■ 又はそれより低い正電位に浮いて
いる。（ＧＤＳＬｌ）及び（ＧＤＳＬ２）の漏れ電流は
、端子１８から（Ｑ３）のエミッターコレクタ、（ＧＤ
ＳＣ）のアノード−カソードを通って、（ＧＤＳＬＩ）
１及び（ＧＤＳＬ２）のゲートに流れる。はぼｖ＋十
の電位が、端子３４に現われる。（ＧＤＳＬＩ）及び（
ＧＤＳＬ２）はオフにバイアスされ、導電性となること
が妨げられる。
Ｖｉｎが’ｌ’ カラ’Ｑ’ へスイ”）チ（’０’電
位は典型的な場合Ｖ＋＋より２．２ボルト低い）すると
仮定すると、（Ｑｌ、Ｑ２）及び（Ｑ４）はオンにバイ
アスされ、（Ｑ３）はオフにバイアスされる。（Ｑ２）
はバイアス・オシになるカラ、（ＧＤＳＣ）（端子２８
）のゲート電位はほぼＶ＋ ＋ 、Ｃ増加する。（ＧＤ
ＳＣ）及び（Ｑ４）の両方がオンでるるから、はぼＶ＋
＋でめった（ＧＤＳＣ）の７ノード（端子３０）の電
位は、下りはじめる。（ＧＤＳＣ）の７ノード及びカソ
ードの電位は、（ＧＤＳＣ）のゲート電位より約２０ボ
ルト低くなるまで下りその後（ＧＤＳＣ）はオフになる
。すると、（Ｑ４）はオンであるから、端子３４は端子
（ＸＯ）の電位に下るまで、放電を続ける。
位は典型的な場合Ｖ＋＋より２．２ボルト低い）すると
仮定すると、（Ｑｌ、Ｑ２）及び（Ｑ４）はオンにバイ
アスされ、（Ｑ３）はオフにバイアスされる。（Ｑ２）
はバイアス・オシになるカラ、（ＧＤＳＣ）（端子２８
）のゲート電位はほぼＶ＋ ＋ 、Ｃ増加する。（ＧＤ
ＳＣ）及び（Ｑ４）の両方がオンでるるから、はぼＶ＋
＋でめった（ＧＤＳＣ）の７ノード（端子３０）の電
位は、下りはじめる。（ＧＤＳＣ）の７ノード及びカソ
ードの電位は、（ＧＤＳＣ）のゲート電位より約２０ボ
ルト低くなるまで下りその後（ＧＤＳＣ）はオフになる
。すると、（Ｑ４）はオンであるから、端子３４は端子
（ＸＯ）の電位に下るまで、放電を続ける。
Ｖｌが＋２００Ｖ、Ｖ２が接地電位にるり。
Ｖ＋＋＝ ＋３１５ボルト及びＶ”＝＋２７５ホルトと
仮定する。端子３４が端子（Ｘｏ）の電位の約＋２０ボ
ルト以内まで放電するにつれ、（ＣＤＳＬＩ）はオンに
なり、次に急速に端子３４を端子（ＸＯ）のほぼ端子電
位まで放電させる。従って、（ＧＤＳＬＩ）はオしで、
端子（ＸＯ）から端子（ＹＯ）へ電流が流れる。
仮定する。端子３４が端子（Ｘｏ）の電位の約＋２０ボ
ルト以内まで放電するにつれ、（ＣＤＳＬＩ）はオンに
なり、次に急速に端子３４を端子（ＸＯ）のほぼ端子電
位まで放電させる。従って、（ＧＤＳＬＩ）はオしで、
端子（ＸＯ）から端子（ＹＯ）へ電流が流れる。
るるいは、もしＶ２の電位が＋２００Ｖで、ｖｌの電位
が接地になると、（ＧＤＳＬ２）はオンになり、端子（
ＹＯ）がら端子（ＸＯ）へ電流が流れる。
が接地になると、（ＧＤＳＬ２）はオンになり、端子（
ＹＯ）がら端子（ＸＯ）へ電流が流れる。
次に、電流が（ＧＤＳＬＩ） 又は（ＧＤＳＬ２）を流
れると、Ｖｉｎは１０′から′１＃ヘスイッチすると仮
定する。（Ｑｌ、Ｑ２）及び（Ｑ４）はオフにスイッチ
し、（Ｑ３）はオンにスイッチする。最初、（ＧＤＳＣ
）（端子２８）のゲートは約ｙ＋＋ ｖｃろり、７ノー
ド（端子３０）は約２０ボルト低い電位Ｖｃ６る。これ
により、（ＧＤＳＣ）は、ｔ”７状態Ｋ す６゜（ＧＤ
ＳＣ）（７）７ノードは次にｖ ｖｃ向って電位が上り
始め、（ＧＤＳＣ）はオンになる。（ＧＤＳＣ）の７ノ
ード、カソード及びゲート電位は、電流によりオンにな
り、負荷ゲート・ダイオードスイッチ（ＧＤＳＬＩ又は
ＧＤＳＬ２）に流れるにつれ、降下を始める。（ＧＤＳ
Ｃ）が導通状態であるため、（ＧＤＳＣ）のゲート（端
子２８）は（ＧＤＳＣ）の７ノード（４子３０）より、
約０．７ボルト低く保たれる。（ＧＤＳＣ）の７ノード
の電位が、■ の電位よりダイオード約１個分低い電位
まで降下するとともに、（Ｄｌ）は導通状態になり、（
ＧＤＳＣ）を通り端子３４及び（ＧＤＳＬＩ）又は（Ｃ
ＤＳＬ２）のゲート中へ、本質的な電流が供給される。
れると、Ｖｉｎは１０′から′１＃ヘスイッチすると仮
定する。（Ｑｌ、Ｑ２）及び（Ｑ４）はオフにスイッチ
し、（Ｑ３）はオンにスイッチする。最初、（ＧＤＳＣ
）（端子２８）のゲートは約ｙ＋＋ ｖｃろり、７ノー
ド（端子３０）は約２０ボルト低い電位Ｖｃ６る。これ
により、（ＧＤＳＣ）は、ｔ”７状態Ｋ す６゜（ＧＤ
ＳＣ）（７）７ノードは次にｖ ｖｃ向って電位が上り
始め、（ＧＤＳＣ）はオンになる。（ＧＤＳＣ）の７ノ
ード、カソード及びゲート電位は、電流によりオンにな
り、負荷ゲート・ダイオードスイッチ（ＧＤＳＬＩ又は
ＧＤＳＬ２）に流れるにつれ、降下を始める。（ＧＤＳ
Ｃ）が導通状態であるため、（ＧＤＳＣ）のゲート（端
子２８）は（ＧＤＳＣ）の７ノード（４子３０）より、
約０．７ボルト低く保たれる。（ＧＤＳＣ）の７ノード
の電位が、■ の電位よりダイオード約１個分低い電位
まで降下するとともに、（Ｄｌ）は導通状態になり、（
ＧＤＳＣ）を通り端子３４及び（ＧＤＳＬＩ）又は（Ｃ
ＤＳＬ２）のゲート中へ、本質的な電流が供給される。
Ｖ＋に４子３２）の電位及び（ＧＤＳＬＩ）又は（ＧＤ
ＳＬ２）のゲートに供給される電流の両方が、導通ゲー
トダイオード負荷スイッチを通る電流をしゃ断し、従っ
て同じものをオフにするのに十分なように、ろらかじめ
選択される。（ＧＤＳＬＩ）又は（ＧＤＳＬ２）がオフ
になるとともに、そのゲートに流れる電流は、著しく減
少する。これにより、端子３ｏはほぼＶ＋＋の電位まで
上昇し、従って（Ｄｌ）が逆バイアスされる。これはい
からのすべての電流をしゃ断する。
ＳＬ２）のゲートに供給される電流の両方が、導通ゲー
トダイオード負荷スイッチを通る電流をしゃ断し、従っ
て同じものをオフにするのに十分なように、ろらかじめ
選択される。（ＧＤＳＬＩ）又は（ＧＤＳＬ２）がオフ
になるとともに、そのゲートに流れる電流は、著しく減
少する。これにより、端子３ｏはほぼＶ＋＋の電位まで
上昇し、従って（Ｄｌ）が逆バイアスされる。これはい
からのすべての電流をしゃ断する。
（ＧＤＳＬＩ） 又は（ＧＤＳＬ２ ）を通る電流が十
分低いならば、（Ｑ３）を通り（ＧＤＳＣ）に入る比較
的適度の電流は、（ＧＤＳＬＩ）又は（ＧＤＳＬ２）を
通る電流をしゃ断するのに十分で、端子３０の電位は、
（Ｄｌ）を順方向バイアスするほどは降下しない。
分低いならば、（Ｑ３）を通り（ＧＤＳＣ）に入る比較
的適度の電流は、（ＧＤＳＬＩ）又は（ＧＤＳＬ２）を
通る電流をしゃ断するのに十分で、端子３０の電位は、
（Ｄｌ）を順方向バイアスするほどは降下しない。
トランジスタ（Ｑ２）及び（Ｑ３）を組合せると、（Ｇ
ＤＳＣ）が制御され、（ＧＤＳＬＩ）及び（ＧＤＳＬ２
）（７）状態が、■＋及び（ＤＩ）及び（−ｑｌ）と（
Ｑ４）の組合せとは比較的独立に、少くとも部分的に制
御される。これは米国特許第４，２５０，４０９号の対
応するトランジスタと等価である。
ＤＳＣ）が制御され、（ＧＤＳＬＩ）及び（ＧＤＳＬ２
）（７）状態が、■＋及び（ＤＩ）及び（−ｑｌ）と（
Ｑ４）の組合せとは比較的独立に、少くとも部分的に制
御される。これは米国特許第４，２５０，４０９号の対
応するトランジスタと等価である。
（Ｒ３）及び（Ｒ４） は（ＧＤＳＬＩ）又ハ（ＧＤＳ
Ｌ２）を通って流れうる電流を制限し、（ＧＤ５ＬＩ）
又は（ＧＤＳＬ２）がオンで導通状態にらる時、端子（
ＸＯ）及び（ＹＯ）間の電位差が、典型的な場合的２．
２ボルトになるように働く。
Ｌ２）を通って流れうる電流を制限し、（ＧＤ５ＬＩ）
又は（ＧＤＳＬ２）がオンで導通状態にらる時、端子（
ＸＯ）及び（ＹＯ）間の電位差が、典型的な場合的２．
２ボルトになるように働く。
スイッチング・システム１０が製作され、試験され、十
分機能することがわかった。制御回路１２及び（ＣＤＳ
ＬＩ）、（ＧＤＳＬ２）は、誘電体分離を用い、すべて
単一の半導体基板上に製作された。製作された回路はま
た、（Ｑｌ）及び（Ｑ４）と同様の２個のトランジスタ
が追加されるとともに、負荷ゲートダイオード・スイッ
チの第２の対を含んだ。この製作された（ＧＤＳＣ）の
カソードは、本発明と共通の譲渡人を有する米国特許第
４，２５０，４０９号の第４図に示される対応するダイ
オードと同様の一対の追加されたダイオード（図示され
ていない）の７ノ一軒と結合された。
分機能することがわかった。制御回路１２及び（ＣＤＳ
ＬＩ）、（ＧＤＳＬ２）は、誘電体分離を用い、すべて
単一の半導体基板上に製作された。製作された回路はま
た、（Ｑｌ）及び（Ｑ４）と同様の２個のトランジスタ
が追加されるとともに、負荷ゲートダイオード・スイッ
チの第２の対を含んだ。この製作された（ＧＤＳＣ）の
カソードは、本発明と共通の譲渡人を有する米国特許第
４，２５０，４０９号の第４図に示される対応するダイ
オードと同様の一対の追加されたダイオード（図示され
ていない）の７ノ一軒と結合された。
製作された回路において、Ｖ” ＝ ＋３１５ボルト、
Ｖ＋＝＋２７５ボルト、Ｖ１＝±２００ボルト、ｖ２−
±２００ボルト、Ｒ１＝１８にΩ、Ｒ２＝１０にΩ、Ｖ
ｉｎ ’ ｌ ’＝ ＋３１７．５ボルト、Ｖｉｎ ’
Ｏ”＝＋３１２．８ボルトで、ＧＤＳＣ。
Ｖ＋＝＋２７５ボルト、Ｖ１＝±２００ボルト、ｖ２−
±２００ボルト、Ｒ１＝１８にΩ、Ｒ２＝１０にΩ、Ｖ
ｉｎ ’ ｌ ’＝ ＋３１７．５ボルト、Ｖｉｎ ’
Ｏ”＝＋３１２．８ボルトで、ＧＤＳＣ。
ＧＤＳＬＩ及びＧＤＳＬ２はすべて、’ ５００Ｖモノ
リシツク二方向性２×２交差点アレイ“と題する論文、
１９８０アイ・イーイーイー〇インターナショナル・ソ
リッド−ステート・？−キット・コンファレンス−ダイ
ジェストφオブ・テクニカルｅペーパーズ（Ｉｎｔｅｒ
ｎａｔｉｏｎａｌＳｏｌｉｄ ５ｔａｔｅ Ｃ１ｒｃｕ
ｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉｇｅａｔｏｆ Ｔ
ｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ ） １７０及び１７
１頁に述べられている基本構造を有する。
リシツク二方向性２×２交差点アレイ“と題する論文、
１９８０アイ・イーイーイー〇インターナショナル・ソ
リッド−ステート・？−キット・コンファレンス−ダイ
ジェストφオブ・テクニカルｅペーパーズ（Ｉｎｔｅｒ
ｎａｔｉｏｎａｌＳｏｌｉｄ ５ｔａｔｅ Ｃ１ｒｃｕ
ｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉｇｅａｔｏｆ Ｔ
ｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ ） １７０及び１７
１頁に述べられている基本構造を有する。
ここで述べた実施例は、本発明の一般的な原理を説明す
るためのものである。本発明の精神と矛盾なく、各種の
修正が可能でるる。
るためのものである。本発明の精神と矛盾なく、各種の
修正が可能でるる。
たとえば、バイポーラトランジスタ（Ｑｌ、Ｑ２゜Ｑ３
）及び（Ｑ４）は電界効果トランジスタあるいは比較的
高い電圧と適度の電流を扱える他の型のスイッチングデ
バイスでよい。
）及び（Ｑ４）は電界効果トランジスタあるいは比較的
高い電圧と適度の電流を扱える他の型のスイッチングデ
バイスでよい。
更に％（Ｄｌ）の代りにトランジスタ又は他のスイッチ
ングデバイスを置きかえることができる。更になお、米
国特許第４，２５０，４０９号の第４図に示されている
ような電気的又は光学的に駆動されるスイッチを、（Ｄ
ｌ）及び電源ｙ＋’間に挿入することができる。更に、
（ＧＤＳＣ）及び（ＣＤＳＬＩ）又は（ＧＤＳＬ２）、
（Ｒ２）・（Ｑｌ）及び（Ｑ４）の漏れはｉよをｆ除去
でき、回路１４はなお機能できる。更に、端子３４及び
端子（ＸＯ）又は（ＹＯ）間、又は負電源に電流リミッ
タ又は同様の手段を結合することができ、（Ｒ２）、（
Ｑｌ）及び（Ｑ４）はとり除ける。更になお、（ＧＤＳ
Ｃ）又ｔま（ＧＤＳＬＩ）又は（ＧＤＳＬ２）は、ゲー
トダイオード・スイッチ以外のスイッチングデノ（イス
で置きかえることができる。そのようなスイッチは、出
力端子間の導通な妨げる（しゃ断する）ために、制御端
子に印加される高制御電圧及び制御端子への電流を、同
様に必要とすることを特徴とする。
ングデバイスを置きかえることができる。更になお、米
国特許第４，２５０，４０９号の第４図に示されている
ような電気的又は光学的に駆動されるスイッチを、（Ｄ
ｌ）及び電源ｙ＋’間に挿入することができる。更に、
（ＧＤＳＣ）及び（ＣＤＳＬＩ）又は（ＧＤＳＬ２）、
（Ｒ２）・（Ｑｌ）及び（Ｑ４）の漏れはｉよをｆ除去
でき、回路１４はなお機能できる。更に、端子３４及び
端子（ＸＯ）又は（ＹＯ）間、又は負電源に電流リミッ
タ又は同様の手段を結合することができ、（Ｒ２）、（
Ｑｌ）及び（Ｑ４）はとり除ける。更になお、（ＧＤＳ
Ｃ）又ｔま（ＧＤＳＬＩ）又は（ＧＤＳＬ２）は、ゲー
トダイオード・スイッチ以外のスイッチングデノ（イス
で置きかえることができる。そのようなスイッチは、出
力端子間の導通な妨げる（しゃ断する）ために、制御端
子に印加される高制御電圧及び制御端子への電流を、同
様に必要とすることを特徴とする。
出力端子 ・・・ ｘｏ、 ｙ。
第３のスイッチングデバイス ・・・ Ｑ２第４のスイ
ッチングデバイス ・・・ Ｑ３第１の制御回路入力端
子 ・・・ １８１“ｏｘＫ”ｌｆ＞ｙ”ｔ＜４：
Ｘ ＋、＋ ３８の第２の出力端子 第４のスイッチングデバイス の制御端子 ・・・ ２６第２の制御
回路端子 ・・・ Ｖ＋ ＋第３のスイッチン
グデバイス の第２の出力端子 ・・・ ２８分枝回路
・・・ １６第５のスイッチングデ
バイス ・・・ Ｑ１第６のスイッチングデバイス ・
・・ Ｑ４第６のスイッチングデバイス の制御端子 ・・・ ２４第２のスイ
ッチングデバイス の第２の出力端子 ・・・ ３４第１の抵抗
手段 ・・・ Ｒ１第２の抵抗手段
・・・ Ｒ２第１の制御回路の入力端子 ・
・・ Ｖｉｎ第１抵抗手段の第２の端子 ・・・ ２
０第２の抵抗手段の第１の端子 ・・・ ２２第２の抵
抗手段の第２の端子 ・・・′２６出願人： ウェスタ
ーン エレクトリックカムパニー、インコーポレーテッ
ド 安 井 幸 −旬Ｉ劃 ！頁の続き ９発 明 者 ウィリアム・フレデリック・マツクファ
ーソン アメリカ合衆国６０１８フイリノイ ズ・ホイートン・ワレス・ロー ド２７ダブリユ１８４ ０発 明 者 テレンス・ジェームス・リレイアメリカ
合衆国１９６１０ペンシル ヴアニア・ワイオミスイング・ モンロー・アヴ工ニュー１３０４
ッチングデバイス ・・・ Ｑ３第１の制御回路入力端
子 ・・・ １８１“ｏｘＫ”ｌｆ＞ｙ”ｔ＜４：
Ｘ ＋、＋ ３８の第２の出力端子 第４のスイッチングデバイス の制御端子 ・・・ ２６第２の制御
回路端子 ・・・ Ｖ＋ ＋第３のスイッチン
グデバイス の第２の出力端子 ・・・ ２８分枝回路
・・・ １６第５のスイッチングデ
バイス ・・・ Ｑ１第６のスイッチングデバイス ・
・・ Ｑ４第６のスイッチングデバイス の制御端子 ・・・ ２４第２のスイ
ッチングデバイス の第２の出力端子 ・・・ ３４第１の抵抗
手段 ・・・ Ｒ１第２の抵抗手段
・・・ Ｒ２第１の制御回路の入力端子 ・
・・ Ｖｉｎ第１抵抗手段の第２の端子 ・・・ ２
０第２の抵抗手段の第１の端子 ・・・ ２２第２の抵
抗手段の第２の端子 ・・・′２６出願人： ウェスタ
ーン エレクトリックカムパニー、インコーポレーテッ
ド 安 井 幸 −旬Ｉ劃 ！頁の続き ９発 明 者 ウィリアム・フレデリック・マツクファ
ーソン アメリカ合衆国６０１８フイリノイ ズ・ホイートン・ワレス・ロー ド２７ダブリユ１８４ ０発 明 者 テレンス・ジェームス・リレイアメリカ
合衆国１９６１０ペンシル ヴアニア・ワイオミスイング・ モンロー・アヴ工ニュー１３０４
Claims (1)
- 【特許請求の範囲】 １、比較的高抵抗率のバルク部分、第１の導電形と比較
的低抵抗率の第１の領域及び第１の導電形とは反対の第
２の導電形の第２及び第３の領域を備え、第１及び第３
の領域は第１のスイッチングデバイスの出力端子に接続
され、第２の領域は第１のスイッチングデバイスの制御
端子に結合され、第１、第２及び第３の領域は、半導体
基体のバルク部分により相互に分離された型の第１のゲ
ートダイオード・スイッチングデバイス及び該第１のス
イッチングデバイスと同じ型で、本質的に同じ電気的特
性をもつ第２のゲートダイオード・スイッチングデバイ
スとともに用い、第２のスイッチングデバイスの出力端
子は第１のスイッチングデバイスの制御端子に結合され
た制御回路において、 それぞれが制御端子及び第１．第２の出力端子゛をもつ
第３及び第４のスイッチングデバイス及び第２のスイッ
チングデバイスＶｃＩらかしめ選択された値まで電流を
供給できる回路が含まれ・、第３のスイッチングデバイ
スの制御端子及び第４のスイッチングデバイスの第１の
出力端子は、第１の制御回路入力端子に結合され、第４
のスイッチングデバイスの第２の出力端子は第２のスイ
ッチングデバイスの第１の出力端子ｔζ結合され、第４
のスイッチングデバイスの制御端′子及び第３のスイッ
チングデバイスの第１の出力端子は、ともに第２の制御
回路端子に結合され、第３のスイッチングデバイスの第
２の出力端子は、第２のスイッチングデバイスの制御端
子に結合されることを特徴とする制御回路。 ２、特許請求の範囲第１項に記載された制御回路におい
て、 第２のスイッチングデバイスに結合され、第２のスイッ
チングデバイス中への電流値が、あらかじめ選択された
値に達した場合にのみ、めらかじめ選択された値より本
質的に大きな値の電流を、第２のスイッチングデバイス
に供給可能な分枝回路、それぞれが制御端子及び第１．
第２の出力端子を有し、比較的高電圧動作が可能な第５
及び第６のスイッチングデバイスが含まれ、第５のスイ
ッチングデバイスの制御端子は第３のスイッチングデバ
イスの制御端子に結合され、第５のスイッチングデバイ
スの第２の出力端子は、第６のスイッチングデバイスの
制御端子に結合され、第５のスイッチングデバイスの第
１の出力端子は、第４のスイッチング、デバイスの制御
端子に結合され、 第６のスイッチングデバイスの第１の出力端子は、第１
のスイッチングデバイスの出力端子の一つに結合され、
第６のスイッチングデバイスの第２の出力端子は、第２
のスイッチングデバイスの第２の出方端子に結合される
ことを更に特徴とする制御回路。 ５、特許請求の範囲第２項に記載された制御回路におい
て、 第１及び第２の抵抗手段は、それぞれ第１及び第２の端
子を有し、第１の抵抗手段の第１の端子は第１の制御回
路の大刀端子に結合され、第１の抵抗手段の第２の端子
は第３及び第５のスイッチングデバイスの制御端子及び
第４の第１の出方端子に結合され、第２の抵抗手段の第
１の端子は第５のスイッチングデバイスの第１の出方端
子に結合され、第２の抵抗手段の第２の端子は、第３の
スイッチングデバイスの第１の出力端子及び第４のスイ
ッチングデバイスの制御端子に結合されることを更Ｖｃ
％徴とする制御回路。 ４、特許請求の範囲第３項に記載された制御回路におい
て、 第１及び第２のスイッチングデバイスは構造的に高電圧
及び比較的高電流動作に適し、第３．第４．第５及び第
６のスイッチングデバイスは、構造的に高電圧及び適度
の電流動作に適し、第１及び第２の抵抗手段は、第１及
び第２の抵抗でるることを特徴とする制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/333,434 US4447744A (en) | 1981-12-22 | 1981-12-22 | Control circuitry for high voltage solid-state switches |
| US333434 | 1981-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112115A true JPS58112115A (ja) | 1983-07-04 |
| JPH0744439B2 JPH0744439B2 (ja) | 1995-05-15 |
Family
ID=23302763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57219338A Expired - Lifetime JPH0744439B2 (ja) | 1981-12-22 | 1982-12-16 | 制御回路 |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US4447744A (ja) |
| JP (1) | JPH0744439B2 (ja) |
| KR (1) | KR840003165A (ja) |
| AU (1) | AU549074B2 (ja) |
| BE (1) | BE895409A (ja) |
| CA (1) | CA1177890A (ja) |
| CH (1) | CH658758A5 (ja) |
| DE (1) | DE3246810A1 (ja) |
| ES (1) | ES518410A0 (ja) |
| FR (1) | FR2518851B1 (ja) |
| GB (1) | GB2112226B (ja) |
| HK (1) | HK7386A (ja) |
| IE (1) | IE53860B1 (ja) |
| IL (1) | IL67522A (ja) |
| IT (1) | IT1155045B (ja) |
| NL (1) | NL188827C (ja) |
| SE (1) | SE450068B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020730U (ja) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | ストロ−付き水筒 |
| JPS6020732U (ja) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | ストロ−付き水筒 |
| JPS6020729U (ja) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | ストロ−付き水筒 |
| JPS6163924U (ja) * | 1985-05-23 | 1986-05-01 | ||
| US9765736B2 (en) | 2012-12-20 | 2017-09-19 | Man Diesel & Turbo Se | Fuel supply system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162631A (en) * | 1979-05-31 | 1980-12-18 | Siemens Ag | Electronic sensor switching switch |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4250409A (en) * | 1979-12-28 | 1981-02-10 | Bell Telephone Laboratories, Incorporated | Control circuitry using a pull-down transistor for high voltage field terminated diode solid-state switches |
| US4349751A (en) * | 1980-02-11 | 1982-09-14 | Bell Telephone Laboratories, Incorporated | Control circuitry using a pull-down transistor for high voltage solid-state switches |
| US4345163A (en) * | 1980-05-15 | 1982-08-17 | Bell Telephone Laboratories, Incorporated | Control circuitry for high voltage solid-state switches |
-
1981
- 1981-12-22 US US06/333,434 patent/US4447744A/en not_active Expired - Lifetime
-
1982
- 1982-12-02 AU AU91090/82A patent/AU549074B2/en not_active Ceased
- 1982-12-07 GB GB08234873A patent/GB2112226B/en not_active Expired
- 1982-12-08 CA CA000417289A patent/CA1177890A/en not_active Expired
- 1982-12-10 SE SE8207087A patent/SE450068B/sv not_active IP Right Cessation
- 1982-12-14 FR FR8220935A patent/FR2518851B1/fr not_active Expired
- 1982-12-16 JP JP57219338A patent/JPH0744439B2/ja not_active Expired - Lifetime
- 1982-12-17 CH CH7383/82A patent/CH658758A5/de not_active IP Right Cessation
- 1982-12-17 KR KR1019820005667A patent/KR840003165A/ko unknown
- 1982-12-17 DE DE19823246810 patent/DE3246810A1/de active Granted
- 1982-12-20 IL IL67522A patent/IL67522A/xx unknown
- 1982-12-20 BE BE0/209768A patent/BE895409A/fr not_active IP Right Cessation
- 1982-12-21 IT IT24891/82A patent/IT1155045B/it active
- 1982-12-21 IE IE3048/82A patent/IE53860B1/en not_active IP Right Cessation
- 1982-12-21 NL NLAANVRAGE8204929,A patent/NL188827C/xx not_active IP Right Cessation
- 1982-12-21 ES ES518410A patent/ES518410A0/es active Granted
-
1986
- 1986-01-30 HK HK73/86A patent/HK7386A/xx unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162631A (en) * | 1979-05-31 | 1980-12-18 | Siemens Ag | Electronic sensor switching switch |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020730U (ja) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | ストロ−付き水筒 |
| JPS6020732U (ja) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | ストロ−付き水筒 |
| JPS6020729U (ja) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | ストロ−付き水筒 |
| JPH0127697Y2 (ja) * | 1983-07-18 | 1989-08-22 | ||
| JPH0127698Y2 (ja) * | 1983-07-18 | 1989-08-22 | ||
| JPH0127696Y2 (ja) * | 1983-07-18 | 1989-08-22 | ||
| JPS6163924U (ja) * | 1985-05-23 | 1986-05-01 | ||
| JPH0216664Y2 (ja) * | 1985-05-23 | 1990-05-09 | ||
| US9765736B2 (en) | 2012-12-20 | 2017-09-19 | Man Diesel & Turbo Se | Fuel supply system |
Also Published As
| Publication number | Publication date |
|---|---|
| CH658758A5 (de) | 1986-11-28 |
| IT8224891A0 (it) | 1982-12-21 |
| SE8207087L (sv) | 1983-06-23 |
| IE53860B1 (en) | 1989-03-29 |
| GB2112226B (en) | 1984-12-05 |
| NL8204929A (nl) | 1983-07-18 |
| SE8207087D0 (sv) | 1982-12-10 |
| IE823048L (en) | 1983-06-22 |
| KR840003165A (ko) | 1984-08-13 |
| FR2518851B1 (fr) | 1986-02-28 |
| AU9109082A (en) | 1983-06-30 |
| NL188827B (nl) | 1992-05-06 |
| IL67522A (en) | 1986-02-28 |
| FR2518851A1 (fr) | 1983-06-24 |
| BE895409A (fr) | 1983-04-15 |
| DE3246810C2 (ja) | 1991-05-02 |
| ES8402126A1 (es) | 1984-01-16 |
| CA1177890A (en) | 1984-11-13 |
| IT1155045B (it) | 1987-01-21 |
| GB2112226A (en) | 1983-07-13 |
| DE3246810A1 (de) | 1983-06-30 |
| US4447744A (en) | 1984-05-08 |
| HK7386A (en) | 1986-02-07 |
| JPH0744439B2 (ja) | 1995-05-15 |
| NL188827C (nl) | 1992-10-01 |
| SE450068B (sv) | 1987-06-01 |
| AU549074B2 (en) | 1986-01-09 |
| ES518410A0 (es) | 1984-01-16 |
| IT8224891A1 (it) | 1984-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005604B1 (ko) | 인터페이스 회로 | |
| EP0026051B1 (en) | A fundamental logic circuit | |
| GB1589414A (en) | Fet driver circuits | |
| JPH02119416A (ja) | 二方向性モノリシックスイッチ | |
| US4945266A (en) | Composite semiconductor device | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| US4581550A (en) | TTL tristate device with reduced output capacitance | |
| DE69410929D1 (de) | Überspannungsschutzschaltung | |
| GB1599261A (en) | Switching circuit | |
| EP0139904B1 (en) | Improved tristate control circuitry for a driver circuit | |
| EP0021141B1 (en) | Bipolar inverter and its use in a logic circuit | |
| JPS58112115A (ja) | 制御回路 | |
| US3979607A (en) | Electrical circuit | |
| US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
| US4677325A (en) | High voltage MOSFET switch | |
| US4837458A (en) | Flip-flop circuit | |
| US4406956A (en) | FET Circuit for converting TTL to FET logic levels | |
| WO1981001925A1 (en) | Control circuitry using a pull-down transistor for high voltage solid-state switches | |
| JPH0345579B2 (ja) | ||
| JPS61157115A (ja) | 「シユートスルー」電流抑制手段を具備したｃｍｏｓ | |
| JPS5928296B2 (ja) | 電流スイツチ論理回路 | |
| CA1245304A (en) | Enhanced schottky diode field effect transistor logic circuits | |
| US3790823A (en) | High-speed transistor digital gating | |
| JPS63115420A (ja) | バイポ−ラ論理回路 | |
| US4359654A (en) | Alternating polarity power supply control apparatus |