JPS58112115A - Control circuit - Google Patents
Control circuitInfo
- Publication number
- JPS58112115A JPS58112115A JP57219338A JP21933882A JPS58112115A JP S58112115 A JPS58112115 A JP S58112115A JP 57219338 A JP57219338 A JP 57219338A JP 21933882 A JP21933882 A JP 21933882A JP S58112115 A JPS58112115 A JP S58112115A
- Authority
- JP
- Japan
- Prior art keywords
- switching device
- terminal
- coupled
- output terminal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/26—Modifications for temporary blocking after receipt of control pulses
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Transmitters (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は以下のものとともに用いる制御回路に係る。す
なわち、比較的高抵抗率のバルク部、第１の導電形と比
較的低抵抗の第１の領域、第１の導電形と相対する第２
の導電形の第２及び第３の領域を有し、第１及び第３の
領域は第１のスイッチングデバイスの出力端子に接続さ
れ、第２の領域はスイッチングデバイスの制御端子に結
合され、第１．第２及び第３の領域は半導体基体のバル
ク部分により相互に分離されている型の第１のゲートダ
イオード・スイッチングデバイス。該第１のスイッチン
グデバイスと同じ形で本質的に同じ電気的特性をもつ第
２のゲートダイオード・スイッチングデバイス。第２の
スイッチングデバイスの出力端子は、第１のスイッチン
グデバイスの第１の出力端子に結合される。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control circuit for use with: That is, a bulk portion having a relatively high resistivity, a first region having a first conductivity type and a relatively low resistance, and a second region opposite to the first conductivity type.
conductivity type, the first and third regions are coupled to an output terminal of the first switching device, the second region is coupled to a control terminal of the switching device, and the first and third regions are coupled to an output terminal of the first switching device; 1. A first gated diode switching device of the type in which the second and third regions are separated from each other by a bulk portion of the semiconductor body. A second gated diode switching device having the same shape and essentially the same electrical characteristics as the first switching device. An output terminal of the second switching device is coupled to a first output terminal of the first switching device.
従来技術
米国特許第４，２５０，４０９号は’５００Ｖモノリシ
ツク二方向性２×２交差アレイ′と題する論文、１９８
０アイ・イーイーイー・インＩｎｔｅｒｎａｔｉｏｎａ
ｌ ５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓＣｏｎ
ｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃ
ａｌ Ｐａｐｅｒｓ ）１７０及び１′７１ＶＣ述べら
、れているようなゲートダイオード・スイッチ（ＧＤＳ
’ｓ）のような高電圧及び高電流容量固体スイッチ用の
制御回ＮＫついて述べている。この特許が指摘している
ように、ＧＤＳを制御する上での特殊な問題が、デバイ
スをＯＦＦ状態にスイッチするために、ゲートに大きな
電流を供給したりあるいは除去する必要性から生じる。Prior Art U.S. Pat. No. 4,250,409 is a paper entitled '500V Monolithic Bidirectional 2x2 Cross Array', 198
0 I E E E E I Internationala
l 5olid-8tate C1rcuitsCon
ference Digest of Technic
Gated diode switch (GDS) as described in 170 and 1'71
A control circuit NK for high voltage and high current capacity solid state switches such as 's) is described. As this patent points out, special problems in controlling GDSs arise from the need to supply or remove large currents to the gate in order to switch the device to the OFF state.
制御回路はめる程度の数のトランジスタ及び電流リミッ
タ要素から成る。この制御回路に伴う一つの問題は、電
流リミッタ中の変化のために、付随した負荷スイッチ及
び回路中に。It consists of as many transistors and current limiter elements as fit the control circuit. One problem with this control circuit is due to changes in the current limiter and associated load switches and circuits.
かなりの好ましくない電流が注入されることでろる。This is caused by the injection of a considerable amount of undesirable current.
上に述べた制御回路と基本的には同じ機能を果すが、電
流リミッタを必要とせず、必要とする要素の数が少く、
かつ実現するために必要なシリコンの面積が少い回路が
望ましい。It basically performs the same function as the control circuit described above, but does not require a current limiter and requires fewer elements.
It is also desirable to have a circuit that requires less silicon area to implement.
発明の構成
本発明に従うと、これらの問題は以下の点を特徴とする
制御回路において解決される。Structure of the Invention According to the present invention, these problems are solved in a control circuit characterized by the following points.
すなわち、それぞれが制御端子と第１及び第２の出力端
子をもつ第３及び第４のスイッチングデバイスが含まれ
る。制御回路はあらかじめ選択されたレベルの電流を、
第２のスイッチングデバイス中に供給することができる
。That is, third and fourth switching devices are included, each having a control terminal and first and second output terminals. The control circuit controls the current at a preselected level.
A second switching device can be provided in the second switching device.
第３のスイッチングデバイスの制御端子及び第４のスイ
ッチングデバイスの第１の出力端子は、第１の制御回路
入力端子に結合される。A control terminal of the third switching device and a first output terminal of the fourth switching device are coupled to the first control circuit input terminal.
第４のスイッチングデバイスの第２の出力端子は、第２
のスイッチングデバイスの第１の出力端子に結合される
。第４のスイッチングデバイスの制御端子及び第３のス
イッチングデバイスの第１の出力端子は、ともに結合さ
れ、第２の制御回路端子に結合される。第３のスイッチ
ングデバイスの第２の出力端子は第２のスイッチングデ
バイスの制御端子に結合される。The second output terminal of the fourth switching device is connected to the second output terminal of the fourth switching device.
is coupled to a first output terminal of a switching device. The control terminal of the fourth switching device and the first output terminal of the third switching device are coupled together and coupled to the second control circuit terminal. A second output terminal of the third switching device is coupled to a control terminal of the second switching device.
本発明は出力端子により、同様の負荷スイッチ（ＧＤＳ
ＬＩ又はＧＤＳＬ２ ）の制御端子に結合された制御ス
イッチ（ＧＤＳＣ）ａともに用いられる。制御回路に係
る。制御及び負荷スイッチはそれぞれ制御端子及び第１
．第２の出力端子を有する。好ましい実施例において。The present invention uses a similar load switch (GDS) by means of an output terminal.
A control switch (GDSC) a coupled to the control terminal of LI or GDSL2) is used. Related to control circuit. The control and load switches are connected to the control terminal and the first
．． It has a second output terminal. In a preferred embodiment.
これらのスイッチはその出力端子が７ノード及びカソー
ドで、制御端子がゲートでるるゲートダイオード・スイ
ッチでるる。本発明の制御回路は、本質的ＶＣ２個のス
イッチングデバイス（Ｑ２及びＱ３）から成り、それぞ
れが制御端子及び第１．第２の出力端子を有する。一実
施例において、第１及び第２のスイッチングデバイスは
、ｐ−ｎ−ｐ形バイポーラ・トランジスタでるる。Ｑ２
のベース及びＱ３のエミッタは、ともに入力端子に結合
される。These switches are gated diode switches whose output terminals are the 7 node and cathode, and whose control terminals are gate terminals. The control circuit of the present invention essentially consists of VC2 switching devices (Q2 and Q3), each with a control terminal and a first . It has a second output terminal. In one embodiment, the first and second switching devices are pnp bipolar transistors. Q2
The base of Q3 and the emitter of Q3 are both coupled to the input terminal.
Ｑ２のエミッタ及びＱ３のベースは共通端子に結合され
る。Ｑ３のコレクタはＧＤＳＣの７／−ド匠結合され、
Ｑ２のコレクタはＧＤＳ Ｃのゲートに結合される。Ｑ
２及びＱ３は本質的ＫＧＤＳＣの状態を制御する働きを
する。The emitter of Q2 and the base of Q3 are coupled to a common terminal. Q3's collector is combined with GDSC's 7/- de Takumi,
The collector of Q2 is coupled to the gate of GDS C. Q
2 and Q3 essentially serve to control the state of KGDSC.
実施例
第１図を参照すると、スイッチング・システム１０が示
されており、それは制御回路１２（最も大きな長方形の
線）から成り、それは出力端子３４に、ｃり一対の高電
圧負荷（通過）ゲートダイオード・スイッチングデバイ
ス（ＧＤＳＬＩ）及び（ＧＤＳＬ２）のゲートに結合さ
れる。（ＧＤＳＬＩ）の７ノード及び（ＣＤＳＬ２）の
カソードは、端子（ｘｏ）及び抵抗（Ｒ３）の第１の端
子に・結合される。（Ｒ３）の第２の端子は、端子３６
及び電位源（ｖｌ）に結合される。（ＧＤＳＬ２）の７
ノード及び（ＧＤＳＬｌ）のカソードは、端子（ｙｏ）
及び抵抗（Ｒ４）の第１の端子に結合される。（Ｒ４）
の第２の端子は端子３８及び電位源（ｖ２）に結合され
る。（ＧＤＳＬｌ）及び（ＧＤＳＬ２）の組み合せによ
り、二方向性スイッチとして働き、（ＣＤＳＬＩ）又は
（ＧＤＳＬ２）を通る比較的低抵抗路を経て、端子（Ｘ
Ｏ）及び（ＹＯ）間を選択的に導電性にする。説明のた
め、これらのスイッチはゲートダイオード・スイッチと
仮定する。制御回路１２は端子３４及び（ＸＯ）に必要
な電位を供給し、（ＣＤＳＬＩ）及び（ＧＤＳＬ２）の
状態を制御するのに必要な電位及び電流源又は電流シン
クを供給する働きをする。DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1, a switching system 10 is shown consisting of a control circuit 12 (largest rectangular line) that connects a pair of high voltage load (pass) gates to an output terminal 34. Coupled to the gates of diode switching devices (GDSLI) and (GDSL2). The 7 node of (GDSLI) and the cathode of (CDSL2) are coupled to the terminal (xo) and the first terminal of the resistor (R3). The second terminal of (R3) is terminal 36
and coupled to a potential source (vl). (GDSL2) No.7
The node and the cathode of (GDSLl) are connected to the terminal (yo)
and a first terminal of a resistor (R4). (R4)
A second terminal of is coupled to terminal 38 and potential source (v2). The combination of (GDSLl) and (GDSL2) acts as a bidirectional switch, passing through a relatively low resistance path through (CDSLI) or (GDSL2) to terminal (X
selectively conductivity between O) and (YO). For purposes of illustration, these switches are assumed to be gated diode switches. Control circuit 12 serves to supply the necessary potentials to terminals 34 and (XO), and to provide the necessary potentials and current sources or sinks to control the states of (CDSLI) and (GDSL2).
周知のように、ゲートダイオード・スイッチ（ＧＤＳ）
は第１の導電形及び比較的高抵抗のバルク部分、第１の
導電形及び比較的低抵抗を有する７ノード領域、第１の
導電形とは反対の第２の導電形のゲート及びカソード領
域な有する半導体基体から成る。７ノード及びカソード
領域は、スイッチの出力端子に接続されている。ゲート
領域はスイッチの制御端子に接続されている。７ノード
、ゲート及びカソード領域は、半導体基体のバルクの一
部により、相互に分離されている。オン状態中のカソー
ド及び７ノ一ド領域間の伝導は、導電性プラズマを形成
する二重キャリヤ注入による。７ノード及びカソード領
域間のバルク部分から、キャリヤを空乏化するのに十分
な電圧を、ゲート領シ印加することにより。As is well known, gated diode switch (GDS)
is a bulk portion of a first conductivity type and a relatively high resistance; a seven-node region having a first conductivity type and a relatively low resistance; a gate and cathode region of a second conductivity type opposite to the first conductivity type; It consists of a semiconductor substrate having a 7 node and the cathode region are connected to the output terminal of the switch. The gate region is connected to a control terminal of the switch. The 7 node, gate and cathode regions are separated from each other by a portion of the bulk of the semiconductor body. Conduction between the cathode and seven node regions during the on-state is due to double carrier injection forming a conductive plasma. 7 by applying a voltage sufficient to deplete carriers from the bulk portion between the node and the cathode region to the gate region.
デバイスはオフ状態に変えられる。The device is turned off.
制御回路１２は本質的に、高電圧スイッチ（ＧＤＳＣ）
、（破線の長方形内に示された）第１の電圧分枝回路１
４及び（もう一つの破線の長方形内に示された）第２の
電圧分枝回路１６から成る。説明のため、（ＧＤＳＣ）
はゲートダイオード・スイッチと仮定する。分枝回路１
４は（ＧＤＳＬＩ）及び（ＧＤＳＬ２）を選択的にオン
状態に保ち、それＫよりもし７ノード及びカソード端子
の電位が、導通を維持するのに十分であるならば、一方
又は他方の（ＧＤＳＬ）を通る導通が起る。あるいは、
それは負荷スイッチをオフ状態に維持することにより、
両方の負荷スイッチを通る導通を阻止することができる
。また、（ＧＤＳＬＩ）又は（ＧＤＳＬ２）を通る電流
が比較的小さい場合、それは該電流を阻止すること（Ｇ
ＤＳＬの一つを、オフ状態にするこ七）ができる。Control circuit 12 is essentially a high voltage switch (GDSC)
, the first voltage branch circuit 1 (shown within the dashed rectangle)
4 and a second voltage branch circuit 16 (shown within another dashed rectangle). For clarification, (GDSC)
is assumed to be a gated diode switch. Branch circuit 1
4 selectively keeps (GDSLI) and (GDSL2) in the on state, and if it K 7 node and cathode terminal potentials are sufficient to maintain continuity, one or the other (GDSL) Conduction occurs through. or,
By keeping the load switch in the off state, it
Conduction through both load switches can be prevented. Also, if the current through (GDSLI) or (GDSL2) is relatively small, it is possible to block the current (GDSLI) or (GDSL2).
It is possible to turn one of the DSLs off.
分枝回路１６は（ＧＤＳＬＩ）及び（ＧＤＳＬ２）を本
質的にオフ状態にスイッチする働きをし、従って、電位
があらかじめ選択された範囲内にある限り、（ＸＯ）及
び（ＹＯ）端子に印加される電位とは独立に、それらの
間の比較的大きな電流を、阻止（しゃ断）する働きなす
ｌる。Branch circuit 16 serves to switch (GDSLI) and (GDSL2) essentially to the off state, so that as long as the potential is within a preselected range, the voltage applied to the (XO) and (YO) terminals is It acts to block relatively large currents between them, independent of the potential between them.
分枝回路１４はｐ−ｎ−ｐトランジスタ（Ｑｌ。The branch circuit 14 is a p-n-p transistor (Ql).
Ｑ２．Ｑ３）、ｎ−ｐ−ｎ トラン゛ジスタ（Ｑ４）及
び抵抗（Ｒ１，Ｒ２）から成る。Ｖｉｎ入力端子。Q2. Q3), an npn transistor (Q4), and resistors (R1, R2). Vin input terminal.
１８は（Ｒ１）の第１の端子に結合されている。（Ｒ１
）の第２の端子は（Ｑｌ）及び（Ｑ２）のベース、（Ｑ
３）のエミッタ及び端子２０に結合されている。（Ｑｌ
）のエミッタは（Ｒ２）の第１の端子及び端子２２に結
合されている。。18 is coupled to the first terminal of (R1). (R1
) is the base of (Ql) and (Q2), (Q
3) is coupled to the emitter and terminal 20 of. (Ql
) is coupled to the first terminal of (R2) and to terminal 22. .
（Ｒ２）の第２の端子は（Ｑ２）のエミッタ、（Ｑ３）
のベース及び端子２６に結合され、端子２６は電源（ｖ
＋＋）ＶＣ結合されている。（Ｑｌ）のコレクタは（Ｑ
４）のベース及び端子２４に結合されている。（Ｑ２）
のコレクタは（ＧＤＩ５ＳＣ）のゲート及び端子２８に
結合されている。（Ｑ３）のコレクタは（ＧＤＳＣ）の
アノード及び端子３０に結合されている。（Ｑ４）のエ
ミッタは（ＸＯ）Ｋ結合され、（Ｑ４）のコレクタは（
ＧＤＳＬＩ）及び（ＧＤＳＬ２）のゲー□ト、（ＧＤＳ
Ｃ）のカソード及び出力端子４３４に結合されている。The second terminal of (R2) is the emitter of (Q2), (Q3)
is coupled to the base and terminal 26 of the power supply (v
++) VC coupled. The collector of (Ql) is (Q
4) is coupled to the base and terminal 24 of. (Q2)
The collector of is coupled to the gate of (GDI5SC) and terminal 28. The collector of (Q3) is coupled to the anode of (GDSC) and terminal 30. The emitter of (Q4) is (XO)K coupled, and the collector of (Q4) is (
GDSLI) and (GDSL2) gates, (GDS
C) and to the output terminal 434.
分枝回路１６は本質的にダイオード（Ｄｌ）から成り、
そのカソードは端子３０に接続され、７ノードは端子３
２及び電源（Ｖ）Ｋ結合されている。典型的な場合、電
源（Ｖ ）は電源（ｖ＋ 十）より電位は低い。The branch circuit 16 essentially consists of a diode (Dl),
Its cathode is connected to terminal 30, and the 7 node is connected to terminal 3
2 and power supply (V) K are coupled. Typically, the power supply (V) is at a lower potential than the power supply (V+).
システム１０の基本的な動作は、以下のとうりでらる。The basic operation of system 10 is as follows.
（ＧＤＳＬＩ）及び（ＧＤＳＬ２）は導通状態ではなく
、入力端子１８へ印加される電圧は’１’（それは典型
的な場合、■より２．５ボルト正である）でらると仮定
すると、（Ｑｌ、 Ｑ２）及び（Ｑ４）はオフにバイア
スされ、（Ｑ３）はオンにバイアスされる。Assuming that (GDSLI) and (GDSL2) are not conducting and the voltage applied to input terminal 18 is '1' (which is typically 2.5 volts more positive than ■), then ( Ql, Q2) and (Q4) are biased off and (Q3) is biased on.
（ＧＤＳＣ）はその７ノード゛（端子３０）がＶ＋＋に
近い電位にめるため、オンにバイアスされ、ゲート端子
は典型的な場合、■ 又はそれより低い正電位に浮いて
いる。（ＧＤＳＬｌ）及び（ＧＤＳＬ２）の漏れ電流は
、端子１８から（Ｑ３）のエミッターコレクタ、（ＧＤ
ＳＣ）のアノード−カソードを通って、（ＧＤＳＬＩ）
１及び（ＧＤＳＬ２）のゲートに流れる。はぼｖ＋十
の電位が、端子３４に現われる。（ＧＤＳＬＩ）及び（
ＧＤＳＬ２）はオフにバイアスされ、導電性となること
が妨げられる。(GDSC) is biased on so that its 7th node (terminal 30) is at a potential close to V++, and the gate terminal is typically floating at a positive potential of 2 or lower. The leakage current of (GDSLl) and (GDSL2) is from terminal 18 to (Q3) emitter collector, (GDSL1) and (GDSL2).
SC) through the anode-cathode of (GDSLI)
1 and (GDSL2). A potential of V+10 appears at terminal 34. (GDSLI) and (
GDSL2) is biased off and prevented from becoming conductive.
Ｖｉｎが’ｌ’ カラ’Ｑ’ へスイ”）チ（’０’電
位は典型的な場合Ｖ＋＋より２．２ボルト低い）すると
仮定すると、（Ｑｌ、Ｑ２）及び（Ｑ４）はオンにバイ
アスされ、（Ｑ３）はオフにバイアスされる。（Ｑ２）
はバイアス・オシになるカラ、（ＧＤＳＣ）（端子２８
）のゲート電位はほぼＶ＋ ＋ 、Ｃ増加する。（ＧＤ
ＳＣ）及び（Ｑ４）の両方がオンでるるから、はぼＶ＋
＋でめった（ＧＤＳＣ）の７ノード（端子３０）の電
位は、下りはじめる。（ＧＤＳＣ）の７ノード及びカソ
ードの電位は、（ＧＤＳＣ）のゲート電位より約２０ボ
ルト低くなるまで下りその後（ＧＤＳＣ）はオフになる
。すると、（Ｑ４）はオンであるから、端子３４は端子
（ＸＯ）の電位に下るまで、放電を続ける。Assuming that Vin is 'l' to 'Q' (the '0' potential is typically 2.2 volts below V++), (Ql, Q2) and (Q4) are biased on. , (Q3) is biased off. (Q2)
is the bias voltage, (GDSC) (terminal 28
) increases by approximately V+ + ,C. (G.D.
Both SC) and (Q4) are on, so V+
The potential of the 7th node (terminal 30) of + (GDSC) begins to fall. The potential at the 7 node and cathode of (GDSC) falls until it is about 20 volts lower than the gate potential of (GDSC), after which (GDSC) is turned off. Then, since (Q4) is on, the terminal 34 continues to discharge until the potential drops to the terminal (XO).
Ｖｌが＋２００Ｖ、Ｖ２が接地電位にるり。Vl is +200V and V2 is at ground potential.
Ｖ＋＋＝ ＋３１５ボルト及びＶ”＝＋２７５ホルトと
仮定する。端子３４が端子（Ｘｏ）の電位の約＋２０ボ
ルト以内まで放電するにつれ、（ＣＤＳＬＩ）はオンに
なり、次に急速に端子３４を端子（ＸＯ）のほぼ端子電
位まで放電させる。従って、（ＧＤＳＬＩ）はオしで、
端子（ＸＯ）から端子（ＹＯ）へ電流が流れる。Assume V++ = +315 volts and V'' = +275 volts. As terminal 34 discharges to within about +20 volts of the potential at terminal (Xo), (CDSLI) turns on and then rapidly pulls terminal 34 to terminal ( (XO) is discharged to almost the terminal potential.Therefore, (GDSLI) is turned on,
Current flows from the terminal (XO) to the terminal (YO).
るるいは、もしＶ２の電位が＋２００Ｖで、ｖｌの電位
が接地になると、（ＧＤＳＬ２）はオンになり、端子（
ＹＯ）がら端子（ＸＯ）へ電流が流れる。Rurui: If the potential of V2 is +200V and the potential of vl is grounded, (GDSL2) will be turned on and the terminal (
Current flows from YO) to terminal (XO).
次に、電流が（ＧＤＳＬＩ） 又は（ＧＤＳＬ２）を流
れると、Ｖｉｎは１０′から′１＃ヘスイッチすると仮
定する。（Ｑｌ、Ｑ２）及び（Ｑ４）はオフにスイッチ
し、（Ｑ３）はオンにスイッチする。最初、（ＧＤＳＣ
）（端子２８）のゲートは約ｙ＋＋ ｖｃろり、７ノー
ド（端子３０）は約２０ボルト低い電位Ｖｃ６る。これ
により、（ＧＤＳＣ）は、ｔ”７状態Ｋ す６゜（ＧＤ
ＳＣ）（７）７ノードは次にｖ ｖｃ向って電位が上り
始め、（ＧＤＳＣ）はオンになる。（ＧＤＳＣ）の７ノ
ード、カソード及びゲート電位は、電流によりオンにな
り、負荷ゲート・ダイオードスイッチ（ＧＤＳＬＩ又は
ＧＤＳＬ２）に流れるにつれ、降下を始める。（ＧＤＳ
Ｃ）が導通状態であるため、（ＧＤＳＣ）のゲート（端
子２８）は（ＧＤＳＣ）の７ノード（４子３０）より、
約０．７ボルト低く保たれる。（ＧＤＳＣ）の７ノード
の電位が、■ の電位よりダイオード約１個分低い電位
まで降下するとともに、（Ｄｌ）は導通状態になり、（
ＧＤＳＣ）を通り端子３４及び（ＧＤＳＬＩ）又は（Ｃ
ＤＳＬ２）のゲート中へ、本質的な電流が供給される。Next, assume that when current flows through (GDSLI) or (GDSL2), Vin switches from 10' to '1#. (Ql, Q2) and (Q4) switch off and (Q3) switch on. At first, (GDSC
) (terminal 28) is about y++vc, and the 7 node (terminal 30) is about 20 volts lower, Vc6. As a result, (GDSC) becomes t”7 state K so6° (GD
SC) (7) The potential of the 7 node begins to rise in the direction of v vc, and (GDSC) turns on. The (GDSC) 7 node, cathode and gate potentials begin to drop as the current turns on and flows through the load gated diode switch (GDSLI or GDSL2). (G.D.S.
Since C) is in a conductive state, the gate (terminal 28) of (GDSC) is connected to the 7th node (4 children 30) of (GDSC),
It is kept low by about 0.7 volts. The potential of the 7th node of (GDSC) drops to a potential that is approximately one diode lower than the potential of ■, and (Dl) becomes conductive, and (
GDSC) through terminal 34 and (GDSLI) or (C
A substantial current is supplied into the gate of DSL2).
Ｖ＋に４子３２）の電位及び（ＧＤＳＬＩ）又は（ＧＤ
ＳＬ２）のゲートに供給される電流の両方が、導通ゲー
トダイオード負荷スイッチを通る電流をしゃ断し、従っ
て同じものをオフにするのに十分なように、ろらかじめ
選択される。（ＧＤＳＬＩ）又は（ＧＤＳＬ２）がオフ
になるとともに、そのゲートに流れる電流は、著しく減
少する。これにより、端子３ｏはほぼＶ＋＋の電位まで
上昇し、従って（Ｄｌ）が逆バイアスされる。これはい
からのすべての電流をしゃ断する。The potential of 4 children 32) on V+ and (GDSLI) or (GD
Both of the currents supplied to the gate of SL2) are preselected to be sufficient to interrupt the current through the conducting gate diode load switch and thus turn it off. As (GDSLI) or (GDSL2) turns off, the current flowing through its gate decreases significantly. As a result, the potential of the terminal 3o rises to approximately V++, so that (Dl) is reverse biased. This will cut off all current from the tube.
（ＧＤＳＬＩ） 又は（ＧＤＳＬ２ ）を通る電流が十
分低いならば、（Ｑ３）を通り（ＧＤＳＣ）に入る比較
的適度の電流は、（ＧＤＳＬＩ）又は（ＧＤＳＬ２）を
通る電流をしゃ断するのに十分で、端子３０の電位は、
（Ｄｌ）を順方向バイアスするほどは降下しない。If the current through (GDSLI) or (GDSL2) is low enough, a relatively modest current into (GDSC) through (Q3) will be sufficient to interrupt the current through (GDSLI) or (GDSL2). , the potential of the terminal 30 is
It does not drop enough to forward bias (Dl).
トランジスタ（Ｑ２）及び（Ｑ３）を組合せると、（Ｇ
ＤＳＣ）が制御され、（ＧＤＳＬＩ）及び（ＧＤＳＬ２
）（７）状態が、■＋及び（ＤＩ）及び（−ｑｌ）と（
Ｑ４）の組合せとは比較的独立に、少くとも部分的に制
御される。これは米国特許第４，２５０，４０９号の対
応するトランジスタと等価である。When transistors (Q2) and (Q3) are combined, (G
(DSC) is controlled, (GDSLI) and (GDSL2
) (7) The states are ■+ and (DI) and (-ql) and (
Q4) is at least partially controlled relatively independently of the combination. This is equivalent to the corresponding transistor of US Pat. No. 4,250,409.
（Ｒ３）及び（Ｒ４） は（ＧＤＳＬＩ）又ハ（ＧＤＳ
Ｌ２）を通って流れうる電流を制限し、（ＧＤ５ＬＩ）
又は（ＧＤＳＬ２）がオンで導通状態にらる時、端子（
ＸＯ）及び（ＹＯ）間の電位差が、典型的な場合的２．
２ボルトになるように働く。(R3) and (R4) are (GDSLI) and (GDS
L2) limits the current that can flow through (GD5LI)
Or when (GDSL2) is on and in a conductive state, the terminal (
In the typical case 2.
It works to make it 2 volts.
スイッチング・システム１０が製作され、試験され、十
分機能することがわかった。制御回路１２及び（ＣＤＳ
ＬＩ）、（ＧＤＳＬ２）は、誘電体分離を用い、すべて
単一の半導体基板上に製作された。製作された回路はま
た、（Ｑｌ）及び（Ｑ４）と同様の２個のトランジスタ
が追加されるとともに、負荷ゲートダイオード・スイッ
チの第２の対を含んだ。この製作された（ＧＤＳＣ）の
カソードは、本発明と共通の譲渡人を有する米国特許第
４，２５０，４０９号の第４図に示される対応するダイ
オードと同様の一対の追加されたダイオード（図示され
ていない）の７ノ一軒と結合された。Switching system 10 has been constructed, tested, and found to be satisfactorily functional. Control circuit 12 and (CDS
LI), (GDSL2) were all fabricated on a single semiconductor substrate using dielectric isolation. The fabricated circuit also included a second pair of load-gated diode switches, with the addition of two transistors similar to (Ql) and (Q4). The cathode of this fabricated (GDSC) has a pair of additional diodes (not shown) similar to the corresponding diodes shown in FIG. 4 of U.S. Pat. It was combined with 7 no Ichiken (not yet).
製作された回路において、Ｖ” ＝ ＋３１５ボルト、
Ｖ＋＝＋２７５ボルト、Ｖ１＝±２００ボルト、ｖ２−
±２００ボルト、Ｒ１＝１８にΩ、Ｒ２＝１０にΩ、Ｖ
ｉｎ ’ ｌ ’＝ ＋３１７．５ボルト、Ｖｉｎ ’
Ｏ”＝＋３１２．８ボルトで、ＧＤＳＣ。In the fabricated circuit, V” = +315 volts,
V+=+275 volts, V1=±200 volts, v2-
±200 volts, R1=18Ω, R2=10Ω, V
in 'l' = +317.5 volts, Vin'
O” = +312.8 volts, GDSC.
ＧＤＳＬＩ及びＧＤＳＬ２はすべて、’ ５００Ｖモノ
リシツク二方向性２×２交差点アレイ“と題する論文、
１９８０アイ・イーイーイー〇インターナショナル・ソ
リッド−ステート・？−キット・コンファレンス−ダイ
ジェストφオブ・テクニカルｅペーパーズ（Ｉｎｔｅｒ
ｎａｔｉｏｎａｌＳｏｌｉｄ ５ｔａｔｅ Ｃ１ｒｃｕ
ｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉｇｅａｔｏｆ Ｔ
ｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ ） １７０及び１７
１頁に述べられている基本構造を有する。GDSLI and GDSL2 are all described in a paper entitled '500V Monolithic Bidirectional 2x2 Cross Point Array',
1980 International Solid State? - Kit Conference - Digest φ of Technical ePapers (Inter
nationalSolid 5tate C1rcu
Its Conference Digeatof T
170 and 17
It has the basic structure described on page 1.
ここで述べた実施例は、本発明の一般的な原理を説明す
るためのものである。本発明の精神と矛盾なく、各種の
修正が可能でるる。The embodiments described herein are intended to illustrate the general principles of the invention. Various modifications are possible without inconsistent with the spirit of the invention.
たとえば、バイポーラトランジスタ（Ｑｌ、Ｑ２゜Ｑ３
）及び（Ｑ４）は電界効果トランジスタあるいは比較的
高い電圧と適度の電流を扱える他の型のスイッチングデ
バイスでよい。For example, bipolar transistor (Ql, Q2゜Q3
) and (Q4) may be field effect transistors or other types of switching devices capable of handling relatively high voltages and moderate currents.
更に％（Ｄｌ）の代りにトランジスタ又は他のスイッチ
ングデバイスを置きかえることができる。更になお、米
国特許第４，２５０，４０９号の第４図に示されている
ような電気的又は光学的に駆動されるスイッチを、（Ｄ
ｌ）及び電源ｙ＋’間に挿入することができる。更に、
（ＧＤＳＣ）及び（ＣＤＳＬＩ）又は（ＧＤＳＬ２）、
（Ｒ２）・（Ｑｌ）及び（Ｑ４）の漏れはｉよをｆ除去
でき、回路１４はなお機能できる。更に、端子３４及び
端子（ＸＯ）又は（ＹＯ）間、又は負電源に電流リミッ
タ又は同様の手段を結合することができ、（Ｒ２）、（
Ｑｌ）及び（Ｑ４）はとり除ける。更になお、（ＧＤＳ
Ｃ）又ｔま（ＧＤＳＬＩ）又は（ＧＤＳＬ２）は、ゲー
トダイオード・スイッチ以外のスイッチングデノ（イス
で置きかえることができる。そのようなスイッチは、出
力端子間の導通な妨げる（しゃ断する）ために、制御端
子に印加される高制御電圧及び制御端子への電流を、同
様に必要とすることを特徴とする。Furthermore, a transistor or other switching device can be replaced in place of %(Dl). Still further, an electrically or optically driven switch such as that shown in FIG. 4 of U.S. Pat. No. 4,250,409 (D
l) and the power supply y+'. Furthermore,
(GDSC) and (CDSLI) or (GDSL2),
The leakage of (R2).(Ql) and (Q4) can be removed from i and the circuit 14 can still function. Additionally, a current limiter or similar means may be coupled between terminal 34 and terminal (XO) or (YO) or to the negative power supply, (R2), (
Ql) and (Q4) can be removed. Furthermore, (GDS
C) Also, (GDSLI) or (GDSL2) can be replaced with a switching device other than a gate diode switch.Such a switch can be used to prevent (cut off) continuity between output terminals. , is characterized in that it likewise requires a high control voltage applied to the control terminal and a current to the control terminal.
出力端子 ・・・ ｘｏ、 ｙ。
第３のスイッチングデバイス ・・・ Ｑ２第４のスイ
ッチングデバイス ・・・ Ｑ３第１の制御回路入力端
子 ・・・ １８１“ｏｘＫ”ｌｆ＞ｙ”ｔ＜４：
Ｘ ＋、＋ ３８の第２の出力端子
第４のスイッチングデバイス
の制御端子 ・・・ ２６第２の制御
回路端子 ・・・ Ｖ＋ ＋第３のスイッチン
グデバイス
の第２の出力端子 ・・・ ２８分枝回路
・・・ １６第５のスイッチングデ
バイス ・・・ Ｑ１第６のスイッチングデバイス ・
・・ Ｑ４第６のスイッチングデバイス
の制御端子 ・・・ ２４第２のスイ
ッチングデバイス
の第２の出力端子 ・・・ ３４第１の抵抗
手段 ・・・ Ｒ１第２の抵抗手段
・・・ Ｒ２第１の制御回路の入力端子 ・
・・ Ｖｉｎ第１抵抗手段の第２の端子 ・・・ ２
０第２の抵抗手段の第１の端子 ・・・ ２２第２の抵
抗手段の第２の端子 ・・・′２６出願人： ウェスタ
ーン エレクトリックカムパニー、インコーポレーテッ
ド
安 井 幸 −旬Ｉ劃
！頁の続き
９発 明 者 ウィリアム・フレデリック・マツクファ
ーソン
アメリカ合衆国６０１８フイリノイ
ズ・ホイートン・ワレス・ロー
ド２７ダブリユ１８４
０発 明 者 テレンス・ジェームス・リレイアメリカ
合衆国１９６１０ペンシル
ヴアニア・ワイオミスイング・
モンロー・アヴ工ニュー１３０４Output terminal: xo, y. Third switching device...Q2 Fourth switching device...Q3 First control circuit input terminal...181 "oxK"lf>y"t<4:
X +, + 38 second output terminal 4th switching device control terminal ... 26 2nd control circuit terminal ... V+ + 3rd switching device 2nd output terminal ... 28 minutes branch circuit
... 16th switching device ... Q1 6th switching device ・
... Q4 Control terminal of the sixth switching device ... 24 Second output terminal of the second switching device ... 34 First resistance means ... R1 Second resistance means
... R2 Input terminal of the first control circuit ・
... Vin second terminal of first resistance means ... 2
0 First terminal of the second resistance means...22 Second terminal of the second resistance means...'26 Applicant: Western Electric Company, Inc. Sachi Yasui - Shun I! Continued on page 9 Inventor William Frederick Macpherson 184 D. 27 Wheaton Wallace Road, Illinois, USA 6018 0 Inventor Terence James Relay, Pennsylvania Wyomis Swing Monroe Avenue, USA 19610 1304
Claims (1)
的低抵抗率の第１の領域及び第１の導電形とは反対の第
２の導電形の第２及び第３の領域を備え、第１及び第３
の領域は第１のスイッチングデバイスの出力端子に接続
され、第２の領域は第１のスイッチングデバイスの制御
端子に結合され、第１、第２及び第３の領域は、半導体
基体のバルク部分により相互に分離された型の第１のゲ
ートダイオード・スイッチングデバイス及び該第１のス
イッチングデバイスと同じ型で、本質的に同じ電気的特
性をもつ第２のゲートダイオード・スイッチングデバイ
スとともに用い、第２のスイッチングデバイスの出力端
子は第１のスイッチングデバイスの制御端子に結合され
た制御回路において、 それぞれが制御端子及び第１．第２の出力端子゛をもつ
第３及び第４のスイッチングデバイス及び第２のスイッ
チングデバイスＶｃＩらかしめ選択された値まで電流を
供給できる回路が含まれ・、第３のスイッチングデバイ
スの制御端子及び第４のスイッチングデバイスの第１の
出力端子は、第１の制御回路入力端子に結合され、第４
のスイッチングデバイスの第２の出力端子は第２のスイ
ッチングデバイスの第１の出力端子ｔζ結合され、第４
のスイッチングデバイスの制御端′子及び第３のスイッ
チングデバイスの第１の出力端子は、ともに第２の制御
回路端子に結合され、第３のスイッチングデバイスの第
２の出力端子は、第２のスイッチングデバイスの制御端
子に結合されることを特徴とする制御回路。 ２、特許請求の範囲第１項に記載された制御回路におい
て、 第２のスイッチングデバイスに結合され、第２のスイッ
チングデバイス中への電流値が、あらかじめ選択された
値に達した場合にのみ、めらかじめ選択された値より本
質的に大きな値の電流を、第２のスイッチングデバイス
に供給可能な分枝回路、それぞれが制御端子及び第１．
第２の出力端子を有し、比較的高電圧動作が可能な第５
及び第６のスイッチングデバイスが含まれ、第５のスイ
ッチングデバイスの制御端子は第３のスイッチングデバ
イスの制御端子に結合され、第５のスイッチングデバイ
スの第２の出力端子は、第６のスイッチングデバイスの
制御端子に結合され、第５のスイッチングデバイスの第
１の出力端子は、第４のスイッチング、デバイスの制御
端子に結合され、 第６のスイッチングデバイスの第１の出力端子は、第１
のスイッチングデバイスの出力端子の一つに結合され、
第６のスイッチングデバイスの第２の出力端子は、第２
のスイッチングデバイスの第２の出方端子に結合される
ことを更に特徴とする制御回路。 ５、特許請求の範囲第２項に記載された制御回路におい
て、 第１及び第２の抵抗手段は、それぞれ第１及び第２の端
子を有し、第１の抵抗手段の第１の端子は第１の制御回
路の大刀端子に結合され、第１の抵抗手段の第２の端子
は第３及び第５のスイッチングデバイスの制御端子及び
第４の第１の出方端子に結合され、第２の抵抗手段の第
１の端子は第５のスイッチングデバイスの第１の出方端
子に結合され、第２の抵抗手段の第２の端子は、第３の
スイッチングデバイスの第１の出力端子及び第４のスイ
ッチングデバイスの制御端子に結合されることを更Ｖｃ
％徴とする制御回路。 ４、特許請求の範囲第３項に記載された制御回路におい
て、 第１及び第２のスイッチングデバイスは構造的に高電圧
及び比較的高電流動作に適し、第３．第４．第５及び第
６のスイッチングデバイスは、構造的に高電圧及び適度
の電流動作に適し、第１及び第２の抵抗手段は、第１及
び第２の抵抗でるることを特徴とする制御回路。Claims: 1. A bulk portion of a relatively high resistivity, a first region of a first conductivity type and a relatively low resistivity, and a bulk portion of a second conductivity type opposite to the first conductivity type. a first and a third region;
a region is coupled to an output terminal of the first switching device, a second region is coupled to a control terminal of the first switching device, and the first, second and third regions are coupled by a bulk portion of the semiconductor body. for use with a first gated diode switching device of a mutually isolated type and a second gated diode switching device of the same type and having essentially the same electrical characteristics as the first switching device; The output terminals of the switching devices are arranged in a control circuit coupled to the control terminals of the first switching device, respectively. a third and fourth switching device having a second output terminal and a circuit capable of supplying current to the second switching device VcI to a selected value; A first output terminal of a fourth switching device is coupled to a first control circuit input terminal;
The second output terminal of the switching device tζ is coupled to the first output terminal tζ of the second switching device, and the fourth
The control terminal of the switching device and the first output terminal of the third switching device are both coupled to the second control circuit terminal, and the second output terminal of the third switching device is coupled to the second switching device. A control circuit characterized in that it is coupled to a control terminal of a device. 2. In the control circuit according to claim 1, the control circuit is coupled to a second switching device, and only when the current value flowing into the second switching device reaches a preselected value, a branch circuit capable of supplying a current of a value substantially greater than a selected value to a second switching device, each connected to a control terminal and a first .
The fifth terminal has a second output terminal and is capable of relatively high voltage operation.
and a sixth switching device, the control terminal of the fifth switching device being coupled to the control terminal of the third switching device, and the second output terminal of the fifth switching device being coupled to the control terminal of the sixth switching device. a first output terminal of the fifth switching device is coupled to a control terminal; a first output terminal of the sixth switching device is coupled to a control terminal of the fourth switching device;
is coupled to one of the output terminals of the switching device of
The second output terminal of the sixth switching device is connected to the second output terminal of the sixth switching device.
A control circuit further characterized in that the control circuit is coupled to a second output terminal of the switching device. 5. In the control circuit described in claim 2, the first and second resistance means have first and second terminals, respectively, and the first terminal of the first resistance means is a second terminal of the first resistor means is coupled to a long sword terminal of the first control circuit, a second terminal of the first resistor means is coupled to a control terminal of the third and fifth switching devices and a fourth first output terminal; A first terminal of the resistive means is coupled to a first output terminal of the fifth switching device, and a second terminal of the second resistive means is coupled to the first output terminal of the third switching device and the first output terminal of the third switching device. Vc is coupled to the control terminal of the switching device of 4.
Control circuit with % characteristics. 4. A control circuit according to claim 3, wherein the first and second switching devices are structurally suitable for high voltage and relatively high current operation; and 3. 4th. A control circuit characterized in that the fifth and sixth switching devices are structurally suitable for high voltage and moderate current operation, and the first and second resistance means are first and second resistors.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US333434 | 1981-12-22 | ||
| US06/333,434 US4447744A (en) | 1981-12-22 | 1981-12-22 | Control circuitry for high voltage solid-state switches |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112115A true JPS58112115A (en) | 1983-07-04 |
| JPH0744439B2 JPH0744439B2 (en) | 1995-05-15 |
Family
ID=23302763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57219338A Expired - Lifetime JPH0744439B2 (en) | 1981-12-22 | 1982-12-16 | Control circuit |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US4447744A (en) |
| JP (1) | JPH0744439B2 (en) |
| KR (1) | KR840003165A (en) |
| AU (1) | AU549074B2 (en) |
| BE (1) | BE895409A (en) |
| CA (1) | CA1177890A (en) |
| CH (1) | CH658758A5 (en) |
| DE (1) | DE3246810A1 (en) |
| ES (1) | ES518410A0 (en) |
| FR (1) | FR2518851B1 (en) |
| GB (1) | GB2112226B (en) |
| HK (1) | HK7386A (en) |
| IE (1) | IE53860B1 (en) |
| IL (1) | IL67522A (en) |
| IT (1) | IT1155045B (en) |
| NL (1) | NL188827C (en) |
| SE (1) | SE450068B (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020732U (en) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | water bottle with straw |
| JPS6020729U (en) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | water bottle with straw |
| JPS6020730U (en) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | water bottle with straw |
| JPS6163924U (en) * | 1985-05-23 | 1986-05-01 | ||
| US9765736B2 (en) | 2012-12-20 | 2017-09-19 | Man Diesel & Turbo Se | Fuel supply system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162631A (en) * | 1979-05-31 | 1980-12-18 | Siemens Ag | Electronic sensor switching switch |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4250409A (en) * | 1979-12-28 | 1981-02-10 | Bell Telephone Laboratories, Incorporated | Control circuitry using a pull-down transistor for high voltage field terminated diode solid-state switches |
| US4349751A (en) * | 1980-02-11 | 1982-09-14 | Bell Telephone Laboratories, Incorporated | Control circuitry using a pull-down transistor for high voltage solid-state switches |
| US4345163A (en) * | 1980-05-15 | 1982-08-17 | Bell Telephone Laboratories, Incorporated | Control circuitry for high voltage solid-state switches |
-
1981
- 1981-12-22 US US06/333,434 patent/US4447744A/en not_active Expired - Lifetime
-
1982
- 1982-12-02 AU AU91090/82A patent/AU549074B2/en not_active Ceased
- 1982-12-07 GB GB08234873A patent/GB2112226B/en not_active Expired
- 1982-12-08 CA CA000417289A patent/CA1177890A/en not_active Expired
- 1982-12-10 SE SE8207087A patent/SE450068B/en not_active IP Right Cessation
- 1982-12-14 FR FR8220935A patent/FR2518851B1/en not_active Expired
- 1982-12-16 JP JP57219338A patent/JPH0744439B2/en not_active Expired - Lifetime
- 1982-12-17 DE DE19823246810 patent/DE3246810A1/en active Granted
- 1982-12-17 KR KR1019820005667A patent/KR840003165A/en unknown
- 1982-12-17 CH CH7383/82A patent/CH658758A5/en not_active IP Right Cessation
- 1982-12-20 IL IL67522A patent/IL67522A/en unknown
- 1982-12-20 BE BE0/209768A patent/BE895409A/en not_active IP Right Cessation
- 1982-12-21 IE IE3048/82A patent/IE53860B1/en not_active IP Right Cessation
- 1982-12-21 NL NLAANVRAGE8204929,A patent/NL188827C/en not_active IP Right Cessation
- 1982-12-21 ES ES518410A patent/ES518410A0/en active Granted
- 1982-12-21 IT IT24891/82A patent/IT1155045B/en active
-
1986
- 1986-01-30 HK HK73/86A patent/HK7386A/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162631A (en) * | 1979-05-31 | 1980-12-18 | Siemens Ag | Electronic sensor switching switch |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020732U (en) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | water bottle with straw |
| JPS6020729U (en) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | water bottle with straw |
| JPS6020730U (en) * | 1983-07-18 | 1985-02-13 | 象印マホービン株式会社 | water bottle with straw |
| JPH0127698Y2 (en) * | 1983-07-18 | 1989-08-22 | ||
| JPH0127696Y2 (en) * | 1983-07-18 | 1989-08-22 | ||
| JPH0127697Y2 (en) * | 1983-07-18 | 1989-08-22 | ||
| JPS6163924U (en) * | 1985-05-23 | 1986-05-01 | ||
| JPH0216664Y2 (en) * | 1985-05-23 | 1990-05-09 | ||
| US9765736B2 (en) | 2012-12-20 | 2017-09-19 | Man Diesel & Turbo Se | Fuel supply system |
Also Published As
| Publication number | Publication date |
|---|---|
| NL188827B (en) | 1992-05-06 |
| KR840003165A (en) | 1984-08-13 |
| IT8224891A0 (en) | 1982-12-21 |
| CH658758A5 (en) | 1986-11-28 |
| IL67522A (en) | 1986-02-28 |
| US4447744A (en) | 1984-05-08 |
| SE8207087L (en) | 1983-06-23 |
| IT1155045B (en) | 1987-01-21 |
| AU549074B2 (en) | 1986-01-09 |
| IT8224891A1 (en) | 1984-06-21 |
| FR2518851B1 (en) | 1986-02-28 |
| IE53860B1 (en) | 1989-03-29 |
| GB2112226A (en) | 1983-07-13 |
| IE823048L (en) | 1983-06-22 |
| NL188827C (en) | 1992-10-01 |
| SE450068B (en) | 1987-06-01 |
| JPH0744439B2 (en) | 1995-05-15 |
| AU9109082A (en) | 1983-06-30 |
| SE8207087D0 (en) | 1982-12-10 |
| GB2112226B (en) | 1984-12-05 |
| NL8204929A (en) | 1983-07-18 |
| DE3246810C2 (en) | 1991-05-02 |
| ES8402126A1 (en) | 1984-01-16 |
| ES518410A0 (en) | 1984-01-16 |
| HK7386A (en) | 1986-02-07 |
| DE3246810A1 (en) | 1983-06-30 |
| BE895409A (en) | 1983-04-15 |
| FR2518851A1 (en) | 1983-06-24 |
| CA1177890A (en) | 1984-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005604B1 (en) | Interface circuit | |
| EP0026051B1 (en) | A fundamental logic circuit | |
| GB1589414A (en) | Fet driver circuits | |
| US4945266A (en) | Composite semiconductor device | |
| JPH02119416A (en) | Bidirectional monolithic switch | |
| US4481434A (en) | Self regenerative fast gate turn-off FET | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| US4581550A (en) | TTL tristate device with reduced output capacitance | |
| ATE167337T1 (en) | SURGE PROTECTION CIRCUIT | |
| GB1599261A (en) | Switching circuit | |
| EP0021141B1 (en) | Bipolar inverter and its use in a logic circuit | |
| JPS58112115A (en) | Control circuit | |
| US3979607A (en) | Electrical circuit | |
| US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
| JPS6077520A (en) | Control circuit of drive circuit | |
| US4677325A (en) | High voltage MOSFET switch | |
| US4406956A (en) | FET Circuit for converting TTL to FET logic levels | |
| US4837458A (en) | Flip-flop circuit | |
| WO1981001925A1 (en) | Control circuitry using a pull-down transistor for high voltage solid-state switches | |
| JPH0345579B2 (en) | ||
| JPS61157115A (en) | Cmos including 'chute through' current suppression means | |
| JPS5928296B2 (en) | current switch logic circuit | |
| US3418492A (en) | Logic gates | |
| CA1245304A (en) | Enhanced schottky diode field effect transistor logic circuits | |
| US3790823A (en) | High-speed transistor digital gating |