DE3246810C2

DE3246810C2 -

Info

Publication number: DE3246810C2
Application number: DE3246810A
Authority: DE
Inventors: Adrian Ralph Murray Hill N.J. Us Hartman; James Elwood North Brunswick N.J. Us Kohl; William Frederick Wheaton Ill. Us Macpherson; Terence James Wyomissing Pa. Us Riley
Original assignee: AT&T Technologies Inc
Current assignee: AT&T Corp
Priority date: 1981-12-22
Filing date: 1982-12-17
Publication date: 1991-05-02
Also published as: CH658758A5; FR2518851B1; ES8402126A1; SE8207087D0; KR840003165A; NL188827B; GB2112226B; JPH0744439B2; FR2518851A1; BE895409A; SE8207087L; IT8224891A1; IL67522A; IT1155045B; DE3246810A1; IE53860B1; CA1177890A; IE823048L; AU9109082A; ES518410A0

Description

Die vorliegende Erfindung bezieht sich auf eine Steuerschaltung für eine erste gategesteuerte Diodenschaltvorrichtung, die einen Halbleiterkörper aufweist, der einen Hauptmasseabschnitt mit einem relativ hohen spezifischen Widerstand, eine erste Zone eines ersten Leitungstyps mit einem relativ niedrigen spezifischen Widerstand und eine zweite und eine dritte Zone besitzt, die von einem zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyp sind und die an Ausgangsanschlüsse der ersten Schaltvorrichtung angeschlossen sind, wobei die zweite Zone an einen Steueranschluß der Schaltvorrichtung gekoppelt ist, die erste, die zweite und die dritte Zone durch Abschnitte der Hauptmasse des Halbleiterkörpers voneinander getrennt sind, mit einer zweiten gategesteuerten Diodenschaltvorrichtung desselben Typs und mit im wesentlichen denselben elektrischen Eigenschaften wie die erste Schaltvorrichtung, wobei ein Ausgangsanschluß der zweiten Schaltvorrichtung an den Steueranschluß der ersten Schaltvorrichtung angeschlossen ist.The present invention relates to a control circuit for a first gate-controlled diode switching device, which has a semiconductor body, the one Main mass section with a relatively high specific Resistance, a first zone of a first conduction type with a relatively low resistivity and has a second and a third zone by one second line type opposite to the first line type and to the output connections of the first Switching device are connected, the second Zone coupled to a control connection of the switching device is, the first, the second and the third zone through sections of the main mass of the semiconductor body are separated from each other with a second gate-controlled Diode switching device of the same type and with essentially the same electrical properties as the first switching device, wherein an output terminal the second switching device to the control connection of the first Switching device is connected.

Die US-PS 42 50 409 beschreibt eine Steuerschaltung zum Steuern des Zustands von für den Betrieb bei hoher Spannung und relativ starkem Strom ausgelegten Festkörperschaltern, wie z. B. gategesteuerten Diodenschaltern (GDS), die in dem Artikel "A 500 V Monolithic Bidirectional 2×2 Crosspoint Array" (1980) IEEE International Solid-State Circuits Conference-Digest of Technical Papers, Seiten 170 und 171, beschrieben sind. Wie in der Patentschrift hervorgehoben ist, ergeben sich besondere Probleme beim Steuern der GDS dadurch, daß die Notwendigkeit besteht, beim Ausschalten des Bauelements einen starken Strom bereitzustellen oder aus dem Gate zu ziehen. Die Steuerschaltung besteht aus einer kleineren Anzahl von Transistoren und einem Strombegrenzerelement.The US-PS 42 50 409 describes a control circuit to control the state of for operation at high Voltage and relatively strong current designed Solid state switches, such as. B. gate controlled diode switches (GDS), which is described in the article "A 500 V Monolithic Bidirectional 2 × 2 Crosspoint Array "(1980) IEEE International Solid-State Circuits Conference-Digest of Technical Papers, pages 170 and 171, are described. As highlighted in the patent there are special problems in controlling the GDS in that there is a need to turn off the Component to provide a strong current or from the Pull gate. The control circuit consists of a smaller number of transistors and one Current limiter element.

Die Steuerschaltung weist im wesentlichen einen ersten pnp- Schalttransistor auf, der mit der Basis an den Steuereingang der Steuerschaltung und an die Basis eines zweiten pnp- Transistors angeschlossen ist. Der zweite Schalttransistor wirkt über seinen Kollektoranschluß und den Steueranschluß eines gategesteuerten Diodenschalters auf dessen Schaltzustand ein, wobei er den gategesteuerten Diodenschalter öffnen oder schließen kann. Zwischen dem Kollektoranschluß des zweiten Schalttransistors und dem Anodenanschluß des gategesteuerten Diodenschalters liegt die Kollektoremitterstrecke eines pnp- Schalttransistors.The control circuit essentially has a first pnp Switching transistor on that with the base to the control input the control circuit and to the base of a second pnp Transistor is connected. The second switching transistor acts through its collector connection and the control connection a gate-controlled diode switch on its switching state on, opening the gate controlled diode switch or can close. Between the collector connection of the second Switching transistor and the anode connection of the gate-controlled Diode switch lies the collector emitter path of a pnp Switching transistor.

Der Kathodenanschluß des gategesteuerten Diodenschalters ist zum einen mit dem Steueranschluß eines gategesteuerten Lastdiodenschalters verbunden, zum anderen über die Kollektoremitterstrecke eines weiteren npn- Schalttransistors an den Anodenanschluß des Lastdiodenschalters gekoppelt, wenn die Kollektoremitterstrecke durchgeschaltet ist. Dem weiteren npn- Transistor wird ein Steuersignal über den Kollektoranschluß des ersten pnp-Schalttransistors an seinen Basisanschluß zugeführt.The cathode connection of the gate-controlled Diode switch is on the one hand with the control connection gate-controlled load diode switch connected to the other over the collector emitter path of another npn Switching transistor to the anode connection of the Load diode switch coupled when the Collector emitter path is switched through. The further npn Transistor becomes a control signal through the collector terminal of the first pnp switching transistor to its base terminal fed.

Es ist weiter eine Diode vorgesehen, die mit dem Anodenanschluß des gategesteuerten Diodenschalters so verbunden ist, daß im Durchlaßbetrieb ein Strom über die Diode und den geschlossenen, gategesteuerten Diodenschalter in den gategesteuerten Lastdiodenschalter fließen kann, der gemeinsam mit einer an dem Gateanschluß des Lastdiodenschalters anliegenden Spannung den Stromfluß über die Anodenkathodenstrecke des Lastdiodenschalters unterbrechen kann. Ein Problem bei dieser Steuerschaltung besteht darin, daß Ströme mit unerwünschten Stromstärken in die Lastschalter und die zugehörigen Schaltungsteile aufgrund von Schwankungen in dem Strombegrenzer injiziert werden.There is also a diode provided with the Anode connection of the gate-controlled diode switch so is connected that a current through the diode in forward operation and the closed, gate-controlled diode switch in the gate-controlled load diode switch can flow together with one at the gate terminal of the load diode switch applied voltage the current flow over the Interrupt the anode-cathode section of the load diode switch can. One problem with this control circuit is that currents with unwanted currents in the load switch and the associated circuit parts due to fluctuations are injected into the current limiter.

Es wäre wünschenswert, eine Schaltung zur Verfügung zu haben, die dieselbe grundlegende Funktion hat wie die oben beschriebene Steuerschaltung, die jedoch keinen Strombegrenzer benötigt und weniger Bauelemente und weniger Chipfläche für die Realisierung benötigt.It would be desirable to have a circuit available have the same basic function as that Control circuit described above, but none Current limiter needed and fewer components and less Chip area needed for the realization.

Erfindungsgemäß werden diese Probleme bei einer Steuerschaltung der eingangs genannten Art dadurch gelöst, daß eine dritte und eine vierte Schaltvorrichtung vorgesehen sind, die jeweils einen Steueranschluß und einen ersten und einen zweiten Ausgangsanschluß aufweisen, daß die Steuerschaltung im Stande ist, in die zweite Schaltvorrichtung einen Strom bis zu einer vorgewählten Stärke zu schicken, daß der Steueranschluß der dritten Schaltvorrichtung und ein erster Ausgangsanschluß der vierten Schaltvorrichtung an einen ersten Steuerschaltungs- Eingangsanschluß angeschlossen sind, daß ein zwei ter Ausgangsanschluß der vierten Schaltvorrichtung an einen ersten Ausgangsanschluß der zweiten Schaltvorrichtung angeschlossen ist, daß der Steueranschluß der vierten Schaltvorrichtung und der erste Ausgangsanschluß der dritten Schaltvorrichtung zusammengeschaltet und an einen zweiten Steuerschaltungsanschluß gekoppelt sind, und daß ein zweiter Ausgangsanschluß der dritten Schaltvorrichtung an den Steueranschluß der zweiten Schaltvorrichtung angeschlossen ist.According to the invention, these problems arise in a control circuit of the type mentioned in the beginning, that a third and a fourth switching device are provided are, each a control connection and one have first and a second output connection, that the control circuit is capable of in the second Switching device a current up to a preselected Strength to send the tax connection of the third Switching device and a first output terminal of the fourth switching device to a first control circuit Input connector are connected that a two ter output terminal of the fourth switching device a first output terminal of the second switching device is connected that the control connection of the fourth switching device and the first output terminal the third switching device interconnected and coupled to a second control circuit terminal and that a second output terminal of the third Switching device to the control connection of the second Switching device is connected.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Die einzige Figur zeigt eine Ausführungsform der Erfindung.The following is an embodiment of the invention explained in more detail with reference to the drawing. The only figure shows an embodiment of the invention.

Die vorliegende Erfindung schafft eine Steuerschaltung, die bei einem Steuerschalter GDSC eingesetzt wird, der mit einem Ausgangsanschluß an den Steueranschluß eines ähnlichen Lastschalters GDSL1 oder GDSL2 angeschlossen ist. Steuerschalter und Lastschalter besitzen jeweils einen Steueranschluß und einen ersten und einen zweiten Ausgangsanschluß. In einer bevorzugten Ausführungsform sind diese Schalter gategesteuerte Diodenschalter, deren Ausgangsanschlüsse die Anode und die Kathode sind, während ihr Steueranschluß das Gate ist. Die erfindungsgemäße Steuerschaltung enthält im wesentlichen zwei Schaltvorrichtungen Q2 und Q3, die jeweils einen Steueranschluß und einen ersten und einen zweiten Ausgangsanschluß besitzen. In einer Ausführungsform sind die erste und die zweite Schaltvorrichtung PNP-Bipolartransistoren. Die Basis von Q2 und der Emitter von Q3 sind zusammen an einen Eingangsanschluß gekoppelt. Der Emitter von Q2 und die Basis von Q3 sind an einen gemeinsamen Anschluß gekoppelt. Der Kollektor von Q3 ist an die Anode von GDSC gekoppelt, während der Kollektor von Q2 an das Gate von GDSC gekoppelt ist. Q2 und Q3 dienen im wesentlichen zum Steuern des Zustands von GDSC.The present invention provides a control circuit used in a control switch GDSC which has an output terminal connected to the control terminal of a similar load switch GDSL 1 or GDSL 2 . Control switches and load switches each have a control connection and a first and a second output connection. In a preferred embodiment, these switches are gate controlled diode switches, the output terminals of which are the anode and the cathode, while their control terminal is the gate. The control circuit according to the invention essentially contains two switching devices Q 2 and Q 3 , each having a control connection and a first and a second output connection. In one embodiment, the first and second switching devices are PNP bipolar transistors. The base of Q 2 and the emitter of Q 3 are coupled together at an input terminal. The emitter of Q 2 and the base of Q 3 are coupled to a common terminal. The Q 3 collector is coupled to the GDSC anode while the Q 2 collector is coupled to the GDSC gate. Q 2 and Q 3 essentially serve to control the state of GDSC.

Es soll nun speziell auf Fig. 1 Bezug genommen werden. Die Figur zeigt eine Schaltanordnung 10 mit einer Steuerschaltung 12 (innerhalb des größten Rechtecks), die mit einem Ausgangsanschluß 34 an die Gates eines Paares von gategesteuerten Hochspannungs-(Durchlaß-)Diodenlastschaltvorrichtungen GDSL1 und GDSL2 angeschlossen ist. Die Anode von GDSL1 und die Kathode von GDSL2 sind an einen Anschluß XO und an einen ersten Anschluß eines Widerstands R3 angeschlossen. Ein zweiter Anschluß von R3 ist an einen Anschluß 36 und an eine Potentialquelle V1 angeschlossen. Die Anode von GDSL2 und die Kathode von GDSL1 sind an einen Anschluß YO und an einen ersten Anschluß eines Widerstands R4 angeschlossen. Ein zweiter Anschluß von R4 ist an einen Anschluß 38 und an eine Potentialquelle V2 gekoppelt. Die aus GDSL1 und GDSL2 bestehende Kombination arbeitet als bidirektionaler Schalter, der über einen Pfad relativ niedrigen Widerstands durch GDSL1 oder GDSL2 selektiv ein Leiten zwischen den Anschlüssen XO und YO bewirkt. Als an schauliches Beispiel sei angenommen, daß es sich bei diesen Schaltern um gategesteuerte Diodenschalter handle. Die Steuerschaltung 12 arbeitet so, daß sie die zum Steuern der Zustände von GDSL1 und GDSL2 benötigten Potentiale an den Anschlüssen 34 und XO und die benötigten Potentiale und Stromquellen und -senken bereitstellt.Reference should now be made specifically to FIG. 1. The figure shows a switching arrangement 10 with a control circuit 12 (within the largest rectangle), which is connected with an output connection 34 to the gates of a pair of gate-controlled high-voltage (forward) diode load switching devices GDSL 1 and GDSL 2 . The anode of GDSL 1 and the cathode of GDSL 2 are connected to a terminal XO and to a first terminal of a resistor R 3 . A second connection of R 3 is connected to a connection 36 and to a potential source V 1 . The anode of GDSL 2 and the cathode of GDSL 1 are connected to a connection YO and to a first connection of a resistor R 4 . A second connection of R 4 is coupled to a connection 38 and to a potential source V 2 . The combination consisting of GDSL 1 and GDSL 2 works as a bidirectional switch, which selectively effects conduction between the connections XO and YO via a path of relatively low resistance through GDSL 1 or GDSL 2 . As a vivid example, assume that these switches are gate-controlled diode switches. The control circuit 12 operates to provide the potentials required to control the states of GDSL 1 and GDSL 2 at terminals 34 and XO and the potentials and current sources and sinks required.

Ein gategesteuerter Diodenschalter (GDS) enthält in an sich bekannter Weise einen Halbleiterkörper, der einen Hauptmasseabschnitt eines ersten Leitungstyps und mit einem relativ hohen spezifischen Widerstand, eine Anodenzone des ersten Leitungstyps und mit einem relativ niedrigen spezifischen Widerstand, und eine Gate- und eine Kathodenzone eines zweiten Leitungstyps, der dem ersten Leitungstyp entgegengesetzt ist, aufweist. Die Anoden- und die Kathodenzone sind mit Ausgangsanschlüssen des Schalters verbunden. Die Gatezone ist an einen Steueranschluß des Schalters angeschlossen. Die Anoden-, die Gate- und die Kathodenzone sind durch Abschnitte der Hauptmasse des Halbleiterkörpers voneinander getrennt. Während des EIN-Zustands erfolgt ein Leiten zwischen der Kathoden- und der Anodenzone durch Doppelträgerinjektion, die ein leitendes Plasma bildet. Die Vorrichtung wird dadurch in den AUS-Zustand geschaltet, daß an die Gatezone eine Spannung gelegt wird, die ausreicht, um den Hauptmasseabschnitt zwischen der Anoden- und der Kathodenzone von Trägern zu verarmen.A gate controlled diode switch (GDS) contains in known a semiconductor body, the one Main ground section of a first line type and with a relatively high specific resistance, an anode zone of the first line type and with a relative low resistivity, and a gate and a cathode zone of a second conductivity type, the the first line type is opposite. The Anode and cathode zones are with output connections of the switch connected. The gate zone is at one Control connection of the switch connected. The anode, the gate and cathode zones are through sections of the Main mass of the semiconductor body separated from each other. During the ON state, conduction occurs between the Cathode and anode zones by double carrier injection, which forms a conductive plasma. The device is switched to the OFF state in that the Gatezone is a voltage that is sufficient to the main mass section between the anode and cathode zones impoverished by carriers.

Die Steuerschaltung 12 enthält im wesentlichen einen Hochspannungsschalter GDSC, eine erste Spannungsverzweigungsschaltung 14 (diese ist durch ein gestricheltes Rechteck dargestellt) und eine zweite Spannungsverzweigungsschaltung 16 (diese ist durch ein weiteres gestricheltes Rechteck dargestellt). Als Beispiel sei angenommen, GDSC sei ein gategesteuerter Diodenschalter. Die Verzweigungsschaltung 14 hält GDSL1 und GDSL2 selektiv derart im EIN-Zustand, daß ein Leiten durch entweder GDSL1 oder GDSL2 möglich ist, wenn die Potentiale an dem jeweiligen Anoden- und Kathodenanschluß ausreichen, um den leitenden Zustand zu unterstüzten. Die Verzweigungsschaltung 14 kann ein Leiten durch beide Lastschalter verhindern, indem die Lastschalter im AUS-Zustand gehalten werden, oder sie kann zur Erzielung eines relativ schwachen Stromflusses durch GDSL1 und/oder GDSL2 eine Unterbrechung des Stromflusses verursachen (GDSL1 oder GDSL2 wird in den AUS-Zustand geschaltet). Die Verzweigungsschaltung 14 dient im wesentlichen dazu, GDSL1 und GDSL2 in einen AUS-Zustand zu schalten, sie unterstützt daher das Unterbrechen (Sperren) eines re lativ starken Stroms zwischen den Anschlüssen XO und YO unabhängig von den an sie angelegten Potentialen, solange diese Potentiale innerhalb vorgewählter Grenzen liegen.The control circuit 12 essentially contains a high-voltage switch GDSC, a first voltage branch circuit 14 (this is represented by a dashed rectangle) and a second voltage branch circuit 16 (this is represented by a further dashed rectangle). As an example, assume that GDSC is a gate controlled diode switch. The branch circuit 14 selectively holds GDSL 1 and GDSL 2 in the ON state such that conduction through either GDSL 1 or GDSL 2 is possible if the potentials at the respective anode and cathode connection are sufficient to support the conductive state. The branch circuit 14 can prevent conduction through both load switches by holding the load switch in the OFF state, or it can cause an interruption of the current flow (GDSL 1 or GDSL 2 to achieve a relatively weak current flow through GDSL 1 and / or GDSL 2 switched to the OFF state). The branch circuit 14 serves essentially to switch GDSL 1 and GDSL 2 into an OFF state, it therefore supports the interruption (blocking) of a relatively strong current between the connections XO and YO, regardless of the potentials applied to them, as long as these Potentials lie within preselected limits.

Die Verzweigungsschaltung 14 enthält PNP-Transistoren Q1, Q2 und Q3, einen NPN-Transistor Q4 sowie Widerstände R1 und R2. Ein V_IN-Eingangsanschluß 18 ist an einen ersten Anschluß von R1 angeschlossen. Ein zweiter Anschluß von R1 liegt an der Basis von Q1 und Q2, dem Emitter von Q3 und an einem Anschluß 20. Der Emitter von Q1 ist an einen ersten Anschluß von R1 und an einen Anschluß 22 angeschlossen. Ein zweiter Anschluß von R2 ist an den Emitter von Q1, die Basis von Q3 und an einen Anschluß 26 angeschlossen, der an eine Spannungsquelle V++ gekoppelt ist. Der Kollektor von Q1 ist an die Basis von Q4 und an einen Anschluß 24 gekoppelt. Der Kollektor von Q2 ist an das Gate von GDSC und an einen Anschluß 28 angeschlossen. Der Kollektor von Q3 ist an die Anode von GDSC und an einen Anschluß 30 angeschlossen. Der Emitter von Q4 ist an XO angeschlossen, und der Kollektor von Q4 ist an die Gates von GDSL1 und GDSL2, an die Kathode von GDSC und an einen Ausgangsanschluß 34 angeschlossen. The branch circuit 14 contains PNP transistors Q 1 , Q 2 and Q 3 , an NPN transistor Q 4 and resistors R 1 and R 2 . A V _IN input terminal 18 is connected to a first terminal of R 1 . A second port of R 1 is at the base of Q 1 and Q 2 , the emitter of Q 3, and at a port 20 . The Q 1 emitter is connected to a first terminal of R 1 and to a terminal 22 . A second terminal of R 2 is connected to the emitter of Q 1 , the base of Q 3 and to a terminal 26 which is coupled to a voltage source V ++. The Q 1 collector is coupled to the base of Q 4 and to a terminal 24 . The collector of Q 2 is connected to the gate of GDSC and to a terminal 28 . The Q 3 collector is connected to the GDSC anode and to a terminal 30 . The Q 4 emitter is connected to XO and the Q 4 collector is connected to the GDSL 1 and GDSL 2 gates, the GDSC cathode and an output terminal 34 .

Die Verzweigungsschaltung 16 enthält im wesentlichen eine Diode D1, deren Kathode an den Anschluß 30 und deren Anode an einen Anschluß 32 sowie eine Spannungsversorgung V+ angeschlossen ist. Typischerweise hat die Spannungsversorgung V+ ein weniger positives Potential als die Spannungsversorgung V++.The branch circuit 16 essentially contains a diode D 1 , the cathode of which is connected to the connection 30 and the anode of which is connected to a connection 32 and a voltage supply V +. Typically, the voltage supply V + has a less positive potential than the voltage supply V ++.

Die Anordnung 10 arbeitet grundsätzlich wie folgt: Unter der Annahme, daß GDSL1 und GDSL2 nicht leiten und die an den Eingangsanschluß 18 angelegte Spannung eine "1" ist (was typischerweise gleichbedeutend damit ist, daß diese Spannung 2,5 Volt positiver ist als V++), sind Q1, Q2 und Q4 derart vorgespannt, daß sie ausgeschaltet sind, während Q3 in den eingeschalteten Zustand vorgespannt ist. GDSC ist eingeschaltet, da dessen Anode (Anschluß 30) auf einem nah bei V++ befindlichen Potential liegt und sein Gateanschluß typischerweise bei dem Pegel von V++ oder einem weniger positiven Pegel potentialmäßig schwimmt. Kriechströme von GDSL1 und GDSL2 können vom Anschluß 18 durch die Emitter-Kollektor- Strecke von Q3 über die Anoden-Kathoden-Strecke von GDSC und in die Gates von GDSL1 und GDSL2 fließen. An dem Anschluß 34 erscheint annähernd der Potentialpegel von V++. GDSL1 und GDSL2 sind ausgeschaltet und können keinen Strom leiten. The arrangement 10 basically works as follows: Assuming that GDSL 1 and GDSL 2 are not conducting and that the voltage applied to the input terminal 18 is a "1" (which typically means that this voltage is 2.5 volts more positive than V ++), Q 1 , Q 2 and Q 4 are biased to be off while Q 3 is biased to the on state. GDSC is on because its anode (terminal 30 ) is at a potential close to V ++ and its gate terminal is typically floating at the level of V ++ or a less positive level. Leakage currents from GDSL 1 and GDSL 2 can flow from connection 18 through the emitter-collector section of Q 3 via the anode-cathode section of GDSC and into the gates of GDSL 1 and GDSL 2 . Approximately the potential level of V ++ appears at connection 34 . GDSL 1 and GDSL 2 are switched off and cannot conduct electricity.

Es sei nun angenommen, V_IN schalte von "1" auf "0" (der Spannungspegel "0" ist typischerweise 2,2 Volt weniger positiv als V++). Dann sind Q1, Q2 und Q4 eingeschaltet, während Q3 ausgeschaltet ist. Wenn Q2 eingeschaltet wird, steigt das Potential am Gate von GDSC (Anschluß 28) auf V++. Das Potential der Anode von GDSC (Anschluß 30), das ebenfalls etwa V++ betragen hatte, beginnt abzufallen, da GDSC und Q4 beide eingeschaltet sind. Das Potential der Anode und der Kathode von GDSC fällt ab, bis sie etwa 20 Volt unterhalb des Potentials des Gate von GDSC liegen, und dann schaltet GDSC aus. Da Q4 eingeschaltet ist, fährt dann der Anschluß 34 fort, in Richtung auf das Potential am Anschluß XO entladen zu werden.Now assume V _IN switches from "1" to "0" (the voltage level "0" is typically 2.2 volts less positive than V ++). Then Q 1 , Q 2 and Q 4 are on while Q 3 is off. When Q 2 is turned on, the potential at the gate increases from GDSC (connection 28 ) to V ++. The potential of the anode of GDSC (terminal 30 ), which had also been about V ++, begins to drop as GDSC and Q 4 are both on. The potential of the anode and cathode of GDSC drops until they are about 20 volts below the potential of the gate of GDSC, and then GDSC turns off. Then, since Q 4 is turned on, terminal 34 continues to discharge towards the potential at terminal XO.

Es sei nun angenommen, daß V1 +200 Volt und V2 Erdpotential entspreche, und daß V++=315 Volt und V+=+275 Volt betrage. Wenn der Anschluß 34 auf etwa +20 Volt oberhalb des Potentials am Anschluß XO entladen wird, wird GDSL1 eingeschaltet und veranlaßt dann ein rasches Entladen des Anschlusses 34 auf etwa das Potential am Anschluß XO. Somit ist GDSL1 eingeschaltet und leitet Strom vom Anschluß XO zum Anschluß YO. Wenn alternativ das Potential von V1 +200 Volt und das Potential von V2 Massepotential wäre, würde GDSL2 eingeschaltet werden und Strom vom Anschluß YO zum Anschluß XO leiten.It is now assumed that V 1 corresponds to +200 volts and V 2 to earth potential and that V ++ = 315 volts and V + = + 275 volts. When terminal 34 is discharged to approximately +20 volts above the potential at terminal XO, GDSL 1 is turned on and then causes terminal 34 to rapidly discharge to approximately the potential at terminal XO. GDSL 1 is thus switched on and conducts current from connection XO to connection YO. Alternatively, if the potential of V 1 were +200 volts and the potential of V 2 was ground, GDSL 2 would turn on and conduct current from terminal YO to terminal XO.

Wenn nun Strom entweder durch GDSL1 oder GDSL2 fließt, soll V_IN von "0" auf "1" schalten. Nun werden Q1, Q2 und Q4 ausgeschaltet, während Q3 eingeschaltet wird. Zu Beginn liegt das Gate von GDSC (Anschluß 28) etwa auf V++, und die Anode (Anschluß 30) liegt auf etwa 20 Volt niedrigerem Potential. Dies führt dazu, daß GDSC im AUS-Zustand ist. Dann beginnt das Potential an der Anode von GDSC in Richtung auf V++ anzusteigen, wobei GDSC eingeschaltet wird. Die Potentiale an der Anode, der Kathode und dem Gate von GDSC beginnen nun abzufallen, während Strom in den eingeschalteten und leitenden gategesteuerten Last-Diodenschalter GDSL1 oder GDSL2 fließt. Das Gate (Anschluß 28) von GDSC wird auf etwa 0,7 Volt unterhalb des Potentials der Anode (Anschluß 30) von GDSC gehalten, da GDSC leitet. Wenn das Potential der Anode von GDSC etwa um einen Diodenspannungsabfall unter dem Potentialpegel von V+ abfällt, wird D1 leitend und liefert einen beträchtlichen Strom durch GDSC und in den Anschluß 34 sowie das Gate von GDSL1 oder GDSL2.If current now flows through either GDSL 1 or GDSL 2 , V _IN should switch from "0" to "1". Now Q 1 , Q 2 and Q 4 are turned off while Q 3 is turned on. Initially, the gate of GDSC (terminal 28 ) is approximately V ++ and the anode (terminal 30 ) is approximately 20 volts lower potential. As a result, GDSC is in the OFF state. Then the potential at the anode of GDSC begins to rise towards V ++, whereby GDSC is switched on. The potentials at the anode, the cathode and the gate of GDSC now begin to drop as current flows in the switched-on and conductive gate-controlled load diode switch GDSL 1 or GDSL 2 . The gate (terminal 28 ) of GDSC is maintained at about 0.7 volts below the potential of the anode (terminal 30 ) of GDSC as GDSC conducts. When the potential of the anode of GDSC drops approximately one diode voltage drop below the potential level of V +, D 1 becomes conductive and provides substantial current through GDSC and into terminal 34 and the gate of GDSL 1 or GDSL 2 .

Das Potential von V+ (Anschluß 32) und der in das Gate von GDSL1 oder GDSL2 geschickte Strom sind beide so vorgewählt, daß sie ausreichen, den Stromfluß durch den leitenden gategesteuerten Dioden-Lastschalter zu sperren und den Schalter dadurch auszuschalten. Wenn GDSL1 oder GDSL2 ausgeschaltet wird, wird der in sein Gate fließende Strom signifikant reduziert. Dies ermöglicht, daß das Potential am Anschluß 30 auf etwa den Pegel von V++ ansteigt und dadurch D1 in Sperrichtung vorspannt. Dies sperrt jeglichen Stromfluß von V+.The potential of V + (terminal 32 ) and the current sent to the gate of GDSL 1 or GDSL 2 are both selected so that they are sufficient to block the flow of current through the conductive gate controlled diode load switch and thereby turn the switch off. When GDSL 1 or GDSL 2 is turned off, the current flowing into its gate is significantly reduced. This allows the potential at terminal 30 to rise to approximately the level of V ++, thereby biasing D 1 in the reverse direction. This blocks any current flow from V +.

Wenn der Pegel des Stromflusses durch GDSL1 oder GDSL2 ausreichend niedrig ist, reicht der relativ mäßige, durch Q3 und in GDSC hineinfließende Strom aus, den Stromfluß durch GDSL1 oder GDSL2 zu unterbrechen, und das Potential am Anschluß 30 fällt nicht so weit ab, daß es zum Vorspannen von D1 in Durchlaßrichtung ausreicht.If the level of current flow through GDSL 1 or GDSL 2 is sufficiently low, the relatively moderate current flowing through Q 3 and into GDSC is sufficient to interrupt the current flow through GDSL 1 or GDSL 2 , and the potential at terminal 30 does not drop so that it is sufficient for prestressing D 1 in the forward direction.

Die Kombination der Transistoren Q2 und Q3 steuert GDSC und steuert wenigstens teilweise den Zustand von GDSL1 und GDSL2 relativ unabhängig von V+ und D1 und der Kombination von Q1 und Q4, die den entsprechenden Transistoren gemäß der US-PS 42 50 409 äquivalent sind.The combination of transistors Q 2 and Q 3 controls GDSC and at least partially controls the state of GDSL 1 and GDSL 2 relatively independently of V + and D 1 and the combination of Q 1 and Q 4 that correspond to the corresponding transistors according to US Pat 50 409 are equivalent.

R3 und R4 dienen zum Begrenzen des Stroms, der durch GDSL1 und/oder GDSL2 fließen kann und ermöglichen, daß die Potentialdifferenz zwischen den Anschlüssen XO und YO typischerweise etwa 2,2 Volt beträgt, wenn GDSL1 oder GDSL2 eingeschaltet und leitend ist.R 3 and R 4 serve to limit the current that can flow through GDSL 1 and / or GDSL 2 and enable the potential difference between the connections XO and YO to be typically about 2.2 volts when GDSL 1 or GDSL 2 is switched on and is leading.

Die Schaltanordnung 10 wurde aufgebaut und geprüft, und es stellte sich heraus, daß sie einwandfrei arbeitet. Die Steuerschaltung 12 und GDSL1 und GDSL2 wurden sämtlich auf einem einzigen Halbleitersubstrat unter Verwendung dielektrischer Trennung realisiert. Die hergestellte Schaltung enthielt auch ein zweites Paar von gategesteuerten Last-Diodenschaltern mit zwei zusätzlichen Transistoren ähnlich den Transistoren Q1 und Q4. Die Kathode von GDSC dieser aufgebauten Schaltung war an die Anoden eines Paares zusätzlicher Dioden (nicht dargestellt) gekoppelt, die den entsprechenden Dioden ähnlich waren, die in Fig. 4 der US-PS 42 50 409 dargestellt sind.The switch assembly 10 has been constructed and tested and has been found to work properly. The control circuit 12 and GDSL 1 and GDSL 2 were all implemented on a single semiconductor substrate using dielectric isolation. The circuit fabricated also included a second pair of gate controlled load diode switches with two additional transistors similar to transistors Q 1 and Q 4 . The GDSC cathode of this constructed circuit was coupled to the anodes of a pair of additional diodes (not shown) which were similar to the corresponding diodes shown in Fig. 4 of U.S. Patent 4,250,409.

Bei der realisierten Schaltung betrugen V++=+315 Volt, V+=+275 Volt, V1=±200 Volt, V2=±200 Volt, R1=18k Ohm, R2=10k Ohm, V_IN "1"=+317,5 Volt, V_IN "0"=+312,8 Volt, während GDSC, GDSL1 und GDSL2 sämtlich den grundsätzlichen Aufbau hatten, wie er in dem Artikel "A 500 V Monolithic Bidirectional 2×2 Crosspoint Array", 1980 IEEE International Solid-States Circuits Conference Digest of Technical Papers, Seiten 170 und 171 beschrieben ist.In the circuit implemented, V ++ = + 315 volts, V + = + 275 volts, V 1 = ± 200 volts, V 2 = ± 200 volts, R 1 = 18k ohms, R 2 = 10k ohms, V _IN "1" = + 317.5 volts, V _IN "0" = + 312.8 volts, while GDSC, GDSL 1 and GDSL 2 all had the basic structure as described in the article "A 500 V Monolithic Bidirectional 2 × 2 Crosspoint Array", 1980 IEEE International Solid-States Circuits Conference Digest of Technical Papers, pages 170 and 171.

Die hier beschriebenen Ausführungsbeispiele haben lediglich beispielhaften Charakter. Es sind verschiedene Abweichungen möglich, ohne vom Grundgedanken der Erfindung abzuweichen. Beispielsweise könnten die Bipolartransistoren Q1, Q2, Q3 und Q4 Feldeffekttransistoren oder andere Arten von Schaltvorrichtungen sein, die für den Betrieb mit hohen Spannungen und mäßigen Strömen ausgelegt sind. Weiterhin kann ein Transistor oder eine andere Schaltvorrichtung die Diode D1 ersetzen. Ferner können elektrisch oder optisch aktivierte Schalter, wie sie in Fig. 4 der US-PS 42 50 409 beschrieben sind, zwischen die Diode D1 und die Spannungsversorgung V+ geschaltet werden. Darüber hinaus könnte ein Strombegrenzer oder dergleichen zwischen den Anschluß 34 und die Anschlüsse XO oder YO oder an eine negative Spannungsversorgung gekoppelt werden, und R2, Q1 und Q4 könnten fortgelassen werden. GDSC und/oder GDSL1 und/oder GDSL2 könnten durch Schaltvorrichtungen ersetzt werden, bei denen es sich nicht um gategesteuerte Diodenschalter handelt. Derartige Schalter wären dadurch gekennzeichnet, daß sie eine hohe Steuerspannung zum Anlegen an den Steueranschluß und das Aufnehmen von Strom in den Steueranschluß benötigen, um das Leiten zwischen den Ausgangsanschlüssen der Schalter zu unterbrechen (zu Sper ren).The exemplary embodiments described here have only exemplary character. Various deviations are possible without deviating from the basic idea of the invention. For example, the bipolar transistors Q 1 , Q 2 , Q 3 and Q 4 could be field effect transistors or other types of switching devices that are designed to operate with high voltages and moderate currents. Furthermore, a transistor or another switching device can replace the diode D 1 . Furthermore, electrically or optically activated switches, as described in FIG. 4 of US Pat. No. 4,250,409, can be connected between the diode D 1 and the voltage supply V +. In addition, a current limiter or the like could be coupled between terminal 34 and terminals XO or YO or to a negative voltage supply, and R 2 , Q 1 and Q 4 could be omitted. GDSC and / or GDSL 1 and / or GDSL 2 could be replaced by switching devices that are not gate-controlled diode switches. Such switches would be characterized in that they would require a high control voltage to be applied to the control terminal and to draw current into the control terminal to interrupt the conduction between the output terminals of the switches (to lockers).

Claims

1. A control circuit for a first gate controlled diode switching device (GDSL 1 ), which comprises a semiconductor body having a main ground section with a relatively high resistivity, a first zone of a first conductivity type with a relatively low resistivity and a second and a third zone which are of a second line type, opposite to the first line type, and which are connected to output connections (XO, YO) of the first switching device, the second zone being coupled to a control connection ( 34 ) of the switching device, the first, the second and the third zone separated by portions of the bulk of the semiconductor body, with a second gated diode switching device (GDSC) of the same type and with substantially the same electrical properties as the first switching device, an output terminal of the second switching device to the control terminal ( 34 ) of the first Switching device is connected, characterized in that a third (Q 2 ) and a fourth (Q 3 ) switching device are provided, each having a control connection and a first and a second output connection, that the control circuit is able, in the second switching device Send current to a preselected level such that the control port ( 20 ) of the third switching device and a first output port of the fourth switching device are connected to a first control circuit input port ( 18 ), and a second output port ( 30 ) of the fourth switching device is connected to a first Output connection of the second switching device (GDSC) is connected, that the control connection ( 26 ) of the fourth switching device and the first output connection of the third switching device are connected together and coupled to a second control circuit connection (V ++), and that a second output connection ( 28 ) d he third switching device is connected to the control connection of the second switching device.

2. Control circuit according to claim 1, characterized in that a branch circuit ( 16 ) is connected to the second switching device, which is able to send a current in the second switching device with a strength which is greater than the aforementioned preselected current, if , and only when the strength of the current flowing into the second switching device reaches the preselected current, that a fifth (Q 1 ) and a sixth (Q 4 ) switching device are provided, each having a control connection and a first and a second output connection and for are designed to operate at a relatively high voltage, that the control connection ( 20 ) of the fifth switching device is coupled to the control connection of the third switching device, that the second output connection of the fifth switching device is connected to the control connection ( 24 ) of the sixth switching device, that the first output of the fifth gear is connected to the control connection ( 26 ) of the fourth switching device, that the first output connection of the sixth switching device is connected to one of the output connections (XO) of the first switching device, and that the second output connection of the sixth switching device is connected to the second output connection ( 34 ) of the second Switching device (GDSC) is connected.

3. Control circuit according to claim 2, characterized in that a first (R 1 ) and a second (R 2 ) resistor arrangement are provided, each having a first and a second connection, that the first connection of the first resistor arrangement to the first control circuit Input connection (V _IN ) is connected, that the second connection ( 20 ) of the first resistor arrangement is connected to the control connections of the third (Q 2 ) and the fifth (Q 1 ) switching device and to the first output connection of the fourth switching device (Q 3 ), that the first terminal ( 22 ) of the second resistor arrangement is connected to the first output terminal of the fifth switching device, and that the second terminal ( 26 ) of the second resistor arrangement is connected to the first output terminal of the third switching device and to the control terminal of the fourth switching device.

4. Control circuit according to claim 3, characterized in that the first and second switching devices structurally for operation at high voltage and relative strong current are designed that the third, the fourth, fifth and sixth switching devices structurally designed for high voltage and moderate current, and that the first and the second resistor arrangement is a first or second Resistance is.