JPS58111528A - ロ−パスフイルタ - Google Patents
ロ−パスフイルタInfo
- Publication number
- JPS58111528A JPS58111528A JP56215208A JP21520881A JPS58111528A JP S58111528 A JPS58111528 A JP S58111528A JP 56215208 A JP56215208 A JP 56215208A JP 21520881 A JP21520881 A JP 21520881A JP S58111528 A JPS58111528 A JP S58111528A
- Authority
- JP
- Japan
- Prior art keywords
- output
- sampling
- circuit
- gate
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
- H03M1/0631—Smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はロー・母スフィルタに関し、特にＰＣＭ（パル
スコード変調）信号の復調回路におけるローノやスフィ
ルタに関スル。
スコード変調）信号の復調回路におけるローノやスフィ
ルタに関スル。
ＰＣＭディジタル信号を復号化してアナログ情報とする
ＰＣＭ復調回路は、第１図に示される如くＰＣＭディノ
タル入力をディジタル信号に夫々対応するレベルの量子
化信号に変換すべく Ｄ／Ａ （ディジタル／アナログ
）変換器１が設けられており、とのＤ／Ａ変換器ｌの出
力はディグリッチャ回路２に印加される。ここで、Ｄ／
Ａ変換器１の出力は入力データの変化点でグリッチと呼
ばれるスノｅイク状の歪波形が発生する関係上（第２図
（Ａ）参照）、この出力波形の変動が消滅して整定する
までの間Ｄ／Ａ変換出力０ＬＰＦ （ローパスフィルタ
）３への伝達を阻止すべくディグリッチャ回路２が設け
゛られている。この回路２の出力はＬＰＦ３を経てアナ
ログ情報に変換される。上記ディグリッチャ回路２の動
作を、コントロールすべくタイミングコントロール回路
４が設けられている。
ＰＣＭ復調回路は、第１図に示される如くＰＣＭディノ
タル入力をディジタル信号に夫々対応するレベルの量子
化信号に変換すべく Ｄ／Ａ （ディジタル／アナログ
）変換器１が設けられており、とのＤ／Ａ変換器ｌの出
力はディグリッチャ回路２に印加される。ここで、Ｄ／
Ａ変換器１の出力は入力データの変化点でグリッチと呼
ばれるスノｅイク状の歪波形が発生する関係上（第２図
（Ａ）参照）、この出力波形の変動が消滅して整定する
までの間Ｄ／Ａ変換出力０ＬＰＦ （ローパスフィルタ
）３への伝達を阻止すべくディグリッチャ回路２が設け
゛られている。この回路２の出力はＬＰＦ３を経てアナ
ログ情報に変換される。上記ディグリッチャ回路２の動
作を、コントロールすべくタイミングコントロール回路
４が設けられている。
第２図（Ａ）はＤ／Ａ変換器１の出力波形であシ、Ｄ／
Ａ変換器の回路特性によシ必らずデータの変化点で一定
時間Ｔ、のグリッチが発生することから、第２図（Ｂ）
に示すように当該期間Ｔ１を１く期間Ｔ２の間コントロ
ールノｅルスをコントロール回路４によシ発生し、Ｄ／
Ａ変換出力が整定した時のみＬＰＦ３へ入力するように
している。
Ａ変換器の回路特性によシ必らずデータの変化点で一定
時間Ｔ、のグリッチが発生することから、第２図（Ｂ）
に示すように当該期間Ｔ１を１く期間Ｔ２の間コントロ
ールノｅルスをコントロール回路４によシ発生し、Ｄ／
Ａ変換出力が整定した時のみＬＰＦ３へ入力するように
している。
第３図は第１図の回路の具体例を示す図であり、ディグ
リッチャ回路２はスイッチング回路２１とオにアンプ２
２によるバッファ回路とにより構成されておシ、タイミ
ングコントロール回路４のコントロール信号によ多スイ
ッチング回路２１がオンオフ制御される。ＬＰＦ３はサ
ンプリングコンデンサＣを有するいわゆるスイッチド・
キヤＡ’シタ・フィルタ構成であってその入力部分のみ
が示されている。すなわち、バッファ回路２２の出力が
トランスファーｆ−）３１を介してサンプリングコンデ
ンサＣへ印加されており、このサンプリング出力はトラ
ンスファーデート３２を介してオペアンｆ３３の１人力
となっている。これらｒ−ト３１，３２のオンオフ制御
はサンプリング・ぐルスによりなされるものであシ、前
段デートは正相サンプリング・ぞルスにより、また後段
ダート□は逆相サンプリングパルスにより夫々制御され
る。このサンプリング・ぐルスの周期をＤ／Ａ変換出力
のレベル変化の周期（Ｔ１＋Ｔ２）に対し著しく小とし
ておくことによシ、オペアン７６３３の実効入力波形は
第２図（Ｂ）と等価となり、これが図示せぬ後段の平滑
回路において平均化されてアナログ情報に復調されるも
のである。
リッチャ回路２はスイッチング回路２１とオにアンプ２
２によるバッファ回路とにより構成されておシ、タイミ
ングコントロール回路４のコントロール信号によ多スイ
ッチング回路２１がオンオフ制御される。ＬＰＦ３はサ
ンプリングコンデンサＣを有するいわゆるスイッチド・
キヤＡ’シタ・フィルタ構成であってその入力部分のみ
が示されている。すなわち、バッファ回路２２の出力が
トランスファーｆ−）３１を介してサンプリングコンデ
ンサＣへ印加されており、このサンプリング出力はトラ
ンスファーデート３２を介してオペアンｆ３３の１人力
となっている。これらｒ−ト３１，３２のオンオフ制御
はサンプリング・ぐルスによりなされるものであシ、前
段デートは正相サンプリング・ぞルスにより、また後段
ダート□は逆相サンプリングパルスにより夫々制御され
る。このサンプリング・ぐルスの周期をＤ／Ａ変換出力
のレベル変化の周期（Ｔ１＋Ｔ２）に対し著しく小とし
ておくことによシ、オペアン７６３３の実効入力波形は
第２図（Ｂ）と等価となり、これが図示せぬ後段の平滑
回路において平均化されてアナログ情報に復調されるも
のである。
かかる構成においては、Ｄ／Ａ変換出力波形の変化点に
おけるスパイク状波形を除去するために特別にディグリ
ッチャ回路２を付加する必要があり回路構成が複雑とな
る欠点がある。
おけるスパイク状波形を除去するために特別にディグリ
ッチャ回路２を付加する必要があり回路構成が複雑とな
る欠点がある。
本発明の目的はディグリッチャ回路を特別に付加するこ
となく簡単にＤ／Ａ変換出力波形のス・やイクを除去し
得るロー・ぐスフィルタを提供することである。
となく簡単にＤ／Ａ変換出力波形のス・やイクを除去し
得るロー・ぐスフィルタを提供することである。
本発明によるローフ４スフイルタは、デイノタル信号に
対応したレベルの信号を発生するＤ／Ａ変換器の出力を
所定クロックパルスによりサンプリングしてこのサンプ
リング出力を平均化することによってアナログ情報を得
るロー・母スフィルタであって、サンプリングのための
サンプリングダートをＤ／Ａ変換出力が整定する期間制
御してサンプリングのためのコンデンサへの入力を断と
するようにしたことを特徴とする。
対応したレベルの信号を発生するＤ／Ａ変換器の出力を
所定クロックパルスによりサンプリングしてこのサンプ
リング出力を平均化することによってアナログ情報を得
るロー・母スフィルタであって、サンプリングのための
サンプリングダートをＤ／Ａ変換出力が整定する期間制
御してサンプリングのためのコンデンサへの入力を断と
するようにしたことを特徴とする。
以下に図面に基づき本発明を説明する。
第４図は本発明の実施例の回路図であり、第３図と同等
部分は同一符号にょシ示されている。
部分は同一符号にょシ示されている。
Ｄ／Ａ変換器１の出力（Ａ）は直接ＬＰＦ ３の入力と
なっており、このＬＰＦ３は第３図に示す回路と同一構
成であり、Ｄ／Ａ変換出方とコンデンサＣとの間に設け
られたサンブリングフート３１ト、コンデンサＣとオベ
ア７７’３３との間に設けられた他のサンプリングｆ−
）３２とを有している。両サンプリング？−）３１．３
２は基本的には第３図の場合と同様にサンプリング／や
ルス（Ｃ）の正逆相信号によって夫々オンオフされてＤ
／Ａ変換出力（Ａ）をサングルホールドしそのホールド
出力（Ｄ）をオベアング３３以降の平滑回路部へ伝達す
る。ここで、サンプリング・（ルス（Ｃ）の各グー）３
１，３２への伝達を制御するためにアンドゲート６が付
加されておシ、このｆ−）６０１人力にはサンプリング
ノｅルス（Ｃ）が、また抽入力にはダート−やルス（Ｂ
）が夫々印加されている。
なっており、このＬＰＦ３は第３図に示す回路と同一構
成であり、Ｄ／Ａ変換出方とコンデンサＣとの間に設け
られたサンブリングフート３１ト、コンデンサＣとオベ
ア７７’３３との間に設けられた他のサンプリングｆ−
）３２とを有している。両サンプリング？−）３１．３
２は基本的には第３図の場合と同様にサンプリング／や
ルス（Ｃ）の正逆相信号によって夫々オンオフされてＤ
／Ａ変換出力（Ａ）をサングルホールドしそのホールド
出力（Ｄ）をオベアング３３以降の平滑回路部へ伝達す
る。ここで、サンプリング・（ルス（Ｃ）の各グー）３
１，３２への伝達を制御するためにアンドゲート６が付
加されておシ、このｆ−）６０１人力にはサンプリング
ノｅルス（Ｃ）が、また抽入力にはダート−やルス（Ｂ
）が夫々印加されている。
第５図（Ａ）〜（Ｄ）は第４図の回路の各部信号（Ａ）
〜（Ｄ）の波形を対応して示してお、？、（Ｂ）に示す
ようにケ゛−ト・母ルスを期間Ｔ１だけ低レベルとして
ダート６を閉成し、この間サンプリングｒ −ト３１を
オフに制御するものである。よってこの期間Ｔ１をＤ／
Ａ変換出力（Ａ）の波形整定期間若しくはやや大に選定
しておけば、整定後のＤ／Ａ変換出力（Ａ）のみがＬＰ
Ｆ’ ３０入力部のサンプリング回路へ印加され所期の
目的が達成される。尚、（Ｅ）はオ被アング３３への実
効サンプリング入力波形である。
〜（Ｄ）の波形を対応して示してお、？、（Ｂ）に示す
ようにケ゛−ト・母ルスを期間Ｔ１だけ低レベルとして
ダート６を閉成し、この間サンプリングｒ −ト３１を
オフに制御するものである。よってこの期間Ｔ１をＤ／
Ａ変換出力（Ａ）の波形整定期間若しくはやや大に選定
しておけば、整定後のＤ／Ａ変換出力（Ａ）のみがＬＰ
Ｆ’ ３０入力部のサンプリング回路へ印加され所期の
目的が達成される。尚、（Ｅ）はオ被アング３３への実
効サンプリング入力波形である。
第６図は本発明の他の実施例の回路図であり、Ｄ／Ａ変
換出力をサンプリングダート３１αへ入力し、表−一こ
のｒ−１３１ａ、コンデンサＣ及びダート３１ｂをＤ／
Ａ変換出力を接地点との間に直列となるように設けてい
る。またオペアンｆ３３０入力と接地点との間に、ゲー
ト３２α、コンデンサｃ及びデート３２ｂを直列に設け
ている。そして、ダート３１ａと３１ ｂとをアンドグ
ートロの出力にょシ制御し、またケ’−１３２α、３２
ｂをアンドグートロのインバータ５による逆相出力によ
シ制御するものである。
換出力をサンプリングダート３１αへ入力し、表−一こ
のｒ−１３１ａ、コンデンサＣ及びダート３１ｂをＤ／
Ａ変換出力を接地点との間に直列となるように設けてい
る。またオペアンｆ３３０入力と接地点との間に、ゲー
ト３２α、コンデンサｃ及びデート３２ｂを直列に設け
ている。そして、ダート３１ａと３１ ｂとをアンドグ
ートロの出力にょシ制御し、またケ’−１３２α、３２
ｂをアンドグートロのインバータ５による逆相出力によ
シ制御するものである。
従って、第５図（Ｂ）に示す期間Ｔ１はｆ−）３１Ｇ。
３１ ｂがオフとなりＤ／Ａ変換出力はサンプリングさ
れない。期間Ｔ２ではサンプリングパルス（Ｃ）により
Ｄ／Ａ変換出力（Ａ）がサンプルホールドされる・第７
図は本発明の別の実施例回路図であり、第６図と同等部
分は同一符号により示されている。
れない。期間Ｔ２ではサンプリングパルス（Ｃ）により
Ｄ／Ａ変換出力（Ａ）がサンプルホールドされる・第７
図は本発明の別の実施例回路図であり、第６図と同等部
分は同一符号により示されている。
本例では、Ｄ／Ａ変換出力と接地点との間にケ°−ト３
１ａ、コンデンサＣ及びｆ−ト３２αを直列に設け、ま
たオにアンプ３３と接地点との間にｒ−ト３１ｂ。
１ａ、コンデンサＣ及びｆ−ト３２αを直列に設け、ま
たオにアンプ３３と接地点との間にｒ−ト３１ｂ。
コンデンサＣ及びｆ−）３２６を直列に設けている。
そして、ｒ−ト３１α、３１ｂをアンドグートロの出力
によシ制御し、ゲート３２ａ、３２ｂをアンドダート６
のインバータ５による逆相出力により制御している。
によシ制御し、ゲート３２ａ、３２ｂをアンドダート６
のインバータ５による逆相出力により制御している。
かかる構成においても第３，６図と同等の効果が得られ
ることは明白である。
ることは明白である。
叙上の如く、本発明によれば従来必要アあったいわゆる
ディグリッチャ回路２が不要となって回路構成の簡素化
が図れることになり好都合でありＤ／Ａ変換器とＬＰＦ
’との直結が図れて信号劣化をなくすことができる。
ディグリッチャ回路２が不要となって回路構成の簡素化
が図れることになり好都合でありＤ／Ａ変換器とＬＰＦ
’との直結が図れて信号劣化をなくすことができる。
第１図は従来のＰＣＭ復調回路の例を示す図、第２図は
第１図の回路の動作を示す波形図、第３図は第１図の具
体例の回路図、第４図は本発明の一実施例の回路図、第
５図は第４図の回路の各部動作波形図、第６図及び第７
図は本発明の他の実施例の回路図である。 主要部分の符号の説明 ３・・・ＬＰＦ ６・・・アンドダ
ート３１．３２・・・サンプリングパルストＣ・・・コ
ンデンサ 出願人 ・母イオニア株式会社 代理人 弁理士藤 村 元 彦
第１図の回路の動作を示す波形図、第３図は第１図の具
体例の回路図、第４図は本発明の一実施例の回路図、第
５図は第４図の回路の各部動作波形図、第６図及び第７
図は本発明の他の実施例の回路図である。 主要部分の符号の説明 ３・・・ＬＰＦ ６・・・アンドダ
ート３１．３２・・・サンプリングパルストＣ・・・コ
ンデンサ 出願人 ・母イオニア株式会社 代理人 弁理士藤 村 元 彦
Claims (1)
- ディジタル信号に対応したレベルの信号を発生するディ
ジタル・アナログ変換器の出方を所定クロックツ９ルス
によシサンプリングしてこのサンプリング出力を平均化
することにょシアナログ情報を得るローパスフィルタで
あって、前記サンプリングのためのサンプリング？−）
を前記ディジタル・アナログ変換器の出力信号が整定す
る期間制御して前記サンプリングのためのコンデンサへ
の入力を断とするようにしてなるローパスフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215208A JPS58111528A (ja) | 1981-12-25 | 1981-12-25 | ロ−パスフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215208A JPS58111528A (ja) | 1981-12-25 | 1981-12-25 | ロ−パスフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58111528A true JPS58111528A (ja) | 1983-07-02 |
Family
ID=16668477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56215208A Pending JPS58111528A (ja) | 1981-12-25 | 1981-12-25 | ロ−パスフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111528A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131915A (ja) * | 1984-11-30 | 1986-06-19 | Sony Corp | Ｄ／ａ変換装置 |
| JPH05507590A (ja) * | 1990-07-30 | 1993-10-28 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ディジタル―アナログ変換システム |
| JP2005214786A (ja) * | 2004-01-29 | 2005-08-11 | Topcon Corp | パルス信号の処理装置、パルス信号の処理方法およびプログラム |
| US9859905B2 (en) * | 2014-09-26 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, wireless sensor, and electronic device |
| US10334196B2 (en) | 2016-01-25 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1981
- 1981-12-25 JP JP56215208A patent/JPS58111528A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131915A (ja) * | 1984-11-30 | 1986-06-19 | Sony Corp | Ｄ／ａ変換装置 |
| JPH05507590A (ja) * | 1990-07-30 | 1993-10-28 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ディジタル―アナログ変換システム |
| JP2005214786A (ja) * | 2004-01-29 | 2005-08-11 | Topcon Corp | パルス信号の処理装置、パルス信号の処理方法およびプログラム |
| US9859905B2 (en) * | 2014-09-26 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, wireless sensor, and electronic device |
| US10193563B2 (en) | 2014-09-26 | 2019-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, wireless sensor, and electronic device |
| US10334196B2 (en) | 2016-01-25 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011007B1 (ko) | 음정변환장치 | |
| JPH0516103B2 (ja) | ||
| JPS58111528A (ja) | ロ−パスフイルタ | |
| US4769613A (en) | Digitalized amplitude detection circuit for analog input signal | |
| NO883325L (no) | Digital faselaast sloeyfeklokkeutleder for bipolare signaler | |
| US5254995A (en) | Analog to digital peak detector utilizing a synchronization signal | |
| US4808998A (en) | Distortion reduction circuit for a D/A converter | |
| US5673211A (en) | Digital data reproducing apparatus | |
| JP2592603B2 (ja) | Ｄ／ａ変換装置 | |
| JPS62164314A (ja) | アナログ・デイジタル変換器 | |
| US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
| JPS5829910B2 (ja) | 画像信号の相関処理方式 | |
| JPH0793593B2 (ja) | パルス波形整形器および整形方法 | |
| EP0460775B1 (en) | A circuit for providing a pulsed output signal from three binary input signals | |
| JPH0640271B2 (ja) | 電子楽器の音源回路 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JPS6268380A (ja) | クロツク信号をビデオ信号と結合する方法および装置 | |
| JPS6385910A (ja) | デジタルサ−ボ装置 | |
| JPH0326676Y2 (ja) | ||
| SU726573A2 (ru) | Устройство дл воспроизведени магнитной сигналограммы | |
| JP2569877B2 (ja) | 光ピックアップのブレーキ回路 | |
| JPS6367267B2 (ja) | ||
| JP3687873B2 (ja) | データ抽出回路 | |
| JPS6355811B2 (ja) | ||
| JPS6155291B2 (ja) |