JPS58108874A - Ghost eliminating device - Google Patents
Ghost eliminating deviceInfo
- Publication number
- JPS58108874A JPS58108874A JP56208537A JP20853781A JPS58108874A JP S58108874 A JPS58108874 A JP S58108874A JP 56208537 A JP56208537 A JP 56208537A JP 20853781 A JP20853781 A JP 20853781A JP S58108874 A JPS58108874 A JP S58108874A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- ghost
- reference voltage
- weighting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はテレビジョン受僚機に於いてゴーストを除去す
るのに使用して好適なゴースト除去装置に関し、特に電
源投入時等の過渡状態に於いても正常圧ゴーストの除去
ができるようにしたものであるO
現在、第1図に示す如き映像検波回路から出力される映
像信号を微分型トランスパーサルフィルタを使用して信
号処理することにより映倫信号からゴーストを除去する
様にしたゴースト除去装置が提案されている。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a ghost removal device suitable for use in removing ghosts in a television receiver aircraft, and in particular, to remove normal pressure ghosts even in a transient state such as when the power is turned on. Currently, it is possible to remove ghosts from the video signal by processing the video signal output from the video detection circuit as shown in Figure 1 using a differential transversal filter. A ghost removal device has been proposed.
以下、第1図乃至第5図を参照しこのゴースト除去装置
の例につき説明1.よう。Hereinafter, an example of this ghost removal device will be explained with reference to FIGS. 1 to 5. Good morning.
第1図に於いて、アンテナ(1)からの受信信号がチュ
ーナ(2)、映像中間周波増幅器(3)を通じて映像検
波回路(4)に供給され、映像信号が検波される。In FIG. 1, a received signal from an antenna (1) is supplied to a video detection circuit (4) through a tuner (2) and a video intermediate frequency amplifier (3), where the video signal is detected.
この映像信号が先行ゴーストの検出期間I/C対応する
遅延回路(5)を介して合成器(6)に供給されると共
に、後述するトランパーサルフィルタからのゴーストを
模擬した打消用信号がこの合成器(6)に供給されて、
この合成器(6)からゴーストの除去された映像信号が
出力端子(7)に得られる。This video signal is supplied to a synthesizer (6) via a delay circuit (5) corresponding to the preceding ghost detection period I/C, and a canceling signal simulating a ghost from a transversal filter, which will be described later, is added to this synthesizer. is supplied to the container (6),
A video signal from which ghosts have been removed is obtained from the synthesizer (6) at an output terminal (7).
又、映像検波回路(4)から得られる映像信号がトラン
スパーサルフィルタを構成する夫々重み付は回路(81
) ? (82) s・・・・・・・・・s (8n)
を介して達観回路(9)K供給される。この遅延回路(
9)はサンプリング周期例えばl Q (ns)を単位
とする遅延要素が複数段(n個)接続されると共に1各
段間にn個の入力端子が設けられたものである。Further, the video signal obtained from the video detection circuit (4) is weighted by the circuit (81) which constitutes the transparsal filter.
)? (82) s・・・・・・s (8n)
The visual circuit (9)K is supplied through the circuit (9)K. This delay circuit (
9) is one in which a plurality of stages (n) of delay elements each having a sampling period of, for example, l Q (ns) are connected, and n input terminals are provided between each stage.
一方、合成器16)からの映像信号が減算回路(1Gの
一方の入力端子に供給される。On the other hand, the video signal from the synthesizer 16) is supplied to one input terminal of the subtraction circuit (1G).
更に、映倫検波回路(4)からの映倫イキ号が同期分離
回路Ql)K供給され、分離された垂直同期信号が標準
波形形成回路61JK供給されて垂直同期信号の前縁v
Eの単位ステップ関数にて近似される標準波形が形成さ
れる。この標準波形が減算回路01の他方の入力端子に
供給される。Furthermore, the Eirin Iki signal from the Eirin detection circuit (4) is supplied to the synchronization separation circuit Ql)K, and the separated vertical synchronization signal is supplied to the standard waveform forming circuit 61JK, and the leading edge of the vertical synchronization signal v
A standard waveform approximated by a unit step function of E is formed. This standard waveform is supplied to the other input terminal of the subtraction circuit 01.
この減算回路(1(lからの信号が微分回路(1埠に供
給されてゴーストが検出される。The signal from this subtraction circuit (1) is supplied to a differentiation circuit (1) to detect ghosts.
このゴーストの検出測定用の信号としては、標準テレビ
ジ百ン信号に含まれており、しかもできるだけ長い時間
、他の信号の影響を受けないもの例えば垂直同期信号が
用いられる。即ち、第2図1□
に示すように、垂直同期信号の前縁VEとその前後の±
(1/2)H(Hは水平周期)は他の信号の影響を受け
ない・そこで、この期間の信号から標準波形形成開路α
りからの標準波形を減算し、この減算回路a〔からの減
算信号を微分してゴースト検出信号を検出する。As a signal for detecting and measuring ghosts, a signal that is included in a standard television signal and is not affected by other signals for as long as possible, such as a vertical synchronization signal, is used. That is, as shown in Fig. 2 1□, the leading edge VE of the vertical synchronizing signal and the ±
(1/2)H (H is horizontal period) is not affected by other signals.Therefore, from the signal of this period, standard waveform formation open circuit α
A ghost detection signal is detected by subtracting the standard waveform from the subtracting circuit a and differentiating the subtracted signal from the subtracting circuit a.
例えば遅延時間τで合成映像信号との位相差!(=ω0
τ、但し、ω。は高周波段での映倫搬送角周波数)が4
5°のゴーストが含まれる場合には、第3図Aに示すよ
うな波形の映像信号が現れる。これに対してこの映像信
号が微分され、極性反転されることで第3図Bに示す微
分波形のゴースト検出信号が得られ、この微分波形は近
似的にゴーストのインパルス応答とみなすことができる
。For example, the phase difference with the composite video signal due to the delay time τ! (=ω0
τ, however, ω. is the Eirin carrier angle frequency at the high frequency stage) is 4
When a 5° ghost is included, a video signal with a waveform as shown in FIG. 3A appears. On the other hand, this video signal is differentiated and the polarity is inverted to obtain a ghost detection signal having a differential waveform shown in FIG. 3B, and this differential waveform can be approximately regarded as an impulse response of a ghost.
そして、微分回路03から現れる微分波形のゴースト検
出信号がアンプ04)を介してデマルチプレクサ0!1
9に供給される。このデマルチプレクサcISは遅延回
路(9)と同様にサンプリング周期を単位とする遅延要
素が複数段接続されると共に、各殺間からn個のタップ
が導出されたものである@この各タップの出力が夫□々
□、スイッチ回路(161) 4 (16z)−・−・
。Then, the differential waveform ghost detection signal appearing from the differentiating circuit 03 is sent to the demultiplexer 0!1 via the amplifier 04).
9. Similar to the delay circuit (9), this demultiplexer cIS has a plurality of delay elements connected in units of sampling periods, and n taps are derived from each interval.@Output of each tap Switch circuit (161) 4 (16z) ---
.
(16n)に供給される。(16n).
又、同期分離回路αυからの垂直同期信号がゲートパル
ス発生器0ηに供給され、垂直同期信号の前縁WEから
(1/2)H区間の終端に対応するゲートパルスが形成
され、このゲートパルスによってスイッチ回路(leh
)、(16g) *・== t (16n)がオンとさ
れる〇このスイッチ回路(161) * (162)
*’−”” t (16n)からの信号が夫々アナログ
累算器(181) 、(182) +・・・・・・t(
18n)に供給される0このアナログ累算器(181)
t (182) t・・・・・・、 (18n)から
の信号が夫々バッファ回路(191)l t(192)
−−w (19n)を介し2て重み付は回路(8i)
* (82) 。Further, the vertical synchronization signal from the synchronization separation circuit αυ is supplied to the gate pulse generator 0η, and a gate pulse corresponding to the end of the (1/2) H section from the leading edge WE of the vertical synchronization signal is formed. Switch circuit (leh
), (16g) *・== t (16n) is turned on〇This switch circuit (161) * (162)
*'-"" The signals from t (16n) are sent to analog accumulators (181) and (182) +...t(
18n) this analog accumulator (181)
The signals from t (182) t..., (18n) are sent to buffer circuits (191) and t (192), respectively.
--w (19n) via 2 weighting circuit (8i)
*(82).
・・・・・・e (8n)の重み付は係数を決める一方
の信号入力端子に供給される。又、固定バイアス回路−
からのバイアスが重み付は回路(81)、(82)、・
・・・”*(8n)の重み付は係数を決める他方の信号
入力端子に供給される。そして、アナログ累算器(18
1) 、(182) *=・・・。. . . The weighting of e (8n) is supplied to one signal input terminal which determines the coefficient. Also, fixed bias circuit-
The bias from is weighted by the circuits (81), (82), .
...”*(8n) weighting is supplied to the other signal input terminal which determines the coefficient.Then, the analog accumulator (18
1) , (182) *=...
(18n)からの信号と固定バイアス回路(イ)からの
バイアスとで減算がなされ重み付は回路(81) t
(82) 。Subtraction is performed between the signal from (18n) and the bias from fixed bias circuit (a), and weighting is performed by circuit (81) t
(82).
=・−e (8n)の重み付は係数が決定される・これ
ら重み付は回路(81) 、 (8g) 、t・・−・
* (8n)の出力信号が夫々遅延回路(9)の各タッ
プに供給されて打消用信号が形成される@そして、この
打消用信号が合成器(6)に供給される。=・-e (8n) weighting coefficients are determined・These weightings are circuits (81), (8g), t...
*The output signals of (8n) are respectively supplied to each tap of the delay circuit (9) to form a cancellation signal.@Then, this cancellation signal is supplied to the synthesizer (6).
このように遅延回路(9)、重み付は回路(81) *
(8t)。In this way, the delay circuit (9) and the weighting circuit (81) *
(8t).
・・・・・・t(8n)Kてトランスパーサルフィルタ
が構成され、ゴーストが除去される。この場合、ある垂
直同期信号の前縁VEとその前後の±(1/2)H区間
の波形のひずみを検出して重み付は係数を是めたあと、
それでゴーストの消し残りを減少させるためにアナログ
累算器(181) I (182)・・・・・・* (
18n)が設けられている@
然しなからこの様に構成されたゴースト除去装置の電源
投入時等の過渡状態にあっては、第4図及び第5図に示
すように時刻tQで電源を投入すると、固定バイアス回
路(7)からのバイアスは時定数が極めて小さな単位ス
テップ関数に近似した波形れるスイッチ(16x)、(
16g)、・曲・、(16n)を介して供給される信号
をコンデンサに充電して得ているので指数関数的波形と
なり比較的長時間後の時刻t2<て定常状態となる。こ
の過渡状態であるtQ−1fi期間に於いて、重み付は
回路(8n)に正常な電み付は係数が得られず、この重
み付は回路(8n)に供給される映惜信号に対する正常
な重み付けがなされなくなり、ゴーストが無いときにも
ゴーストが有るかの様に動作してしまうという欠点があ
った・本発明は斯かる点に鑑み電源投入時等の過渡状態
に於いても正常にゴーストの除去ができるものを提案せ
んとするものである。. . . t(8n)K, a transversal filter is constructed, and ghosts are removed. In this case, after detecting the leading edge VE of a certain vertical synchronization signal and the waveform distortion in the ±(1/2) H section before and after it and adjusting the weighting coefficient,
Therefore, in order to reduce the unerased ghost, an analog accumulator (181) I (182)...* (
However, in a transient state such as when the power is turned on for the ghost removal device configured in this way, the power is turned on at time tQ as shown in Figures 4 and 5. Then, the bias from the fixed bias circuit (7) is applied to a switch (16x), (
16g), · Song ·, (16n) is obtained by charging the capacitor, so it becomes an exponential waveform and reaches a steady state at time t2 after a relatively long period of time. During the period tQ-1fi, which is this transient state, the weighting is such that no coefficient can be obtained if the circuit (8n) is normally powered; There was a drawback that the weighting was no longer performed, and the operation was performed as if there was a ghost even when there was no ghost.In view of this, the present invention has the disadvantage that it operates normally even in a transient state such as when the power is turned on. This is an attempt to propose something that can remove ghosts.
以下第6図及び第7図を参照して本発明ゴースト除去装
置の一実施例について説明しよう0この@6図及び第7
図に於いて第1図乃至第5図と対応する部分には同一符
号を付してその詳細な説明を省略する。Hereinafter, an embodiment of the ghost removal device of the present invention will be explained with reference to FIGS. 6 and 7.
In the figures, parts corresponding to those in FIGS. 1 to 5 are designated by the same reference numerals, and detailed explanation thereof will be omitted.
第6図に於いて、@はスイッチ回路を示し、このスイッ
チ回路(2)の一方の接点をアンプ04)の出力@に接
続すると共に、このスイッチ回路(2)の他方の接点を
基準電瓜を得るバイアス回路に)を構成する抵抗器(2
2m)及びコンデンサ(22b)の直列回路を介して接
地する0又、標準波形形成回路(13からの標準波形を
第2のゲートパルス発生器@に供給し、この第2のゲー
トパルス発生器−からの≠−十一ゲートパルスをスイッ
チ回路
6!力にこのスイッチ回路(ハ)を制御するための信号
として供給し、このゲートパルスによりスイッチ回路Q
])がオンとされる。In Fig. 6, @ indicates a switch circuit, one contact of this switch circuit (2) is connected to the output @ of amplifier 04), and the other contact of this switch circuit (2) is connected to the reference voltage resistor (2
2m) and a capacitor (22b) to ground via a series circuit, the standard waveform from the standard waveform forming circuit (13) is supplied to a second gate pulse generator, and this second gate pulse generator - The ≠−11 gate pulse from the switch circuit 6! is supplied as a signal for controlling this switch circuit (c), and this gate pulse causes the switch circuit Q
]) is turned on.
この第2のゲートパルス発生器−は標準波形形成回路0
つから第7図AK示す標準波形が供給されると、第7図
Bに示すような垂直同期信号PIの直前の等化パルスP
2に対し、て連れ時間Tl1例えば10〜25 (us
)、を有するゲートパルスφ(パルス幅:10(ns)
) を発生するように構成する。この遅れ時間Tlの
値はアンプαaから出力される第7図CK示すような波
形の振幅が小さく且つ一様な、なるべく平らな部分をコ
ンデンサ(22b)に供給しようとするものである。又
、ゲートパルスφのパルス幅はアナログ累算器(181
) + (”82) *−−t (18n)の時定数と
抵抗器(22a)及びコンデンサ(22b) Kよる時
定数とを同一に設定した場合に、デマルチプレクサ(1
51の遅延要素1段分の遅延時間と等り、 <設定する
ものである。This second gate pulse generator is a standard waveform forming circuit 0
When the standard waveform shown in FIG. 7AK is supplied from the source, an equalization pulse P just before the vertical synchronization signal PI as shown in FIG. 7B is generated.
2, the time Tl1 is, for example, 10 to 25 (us
), the gate pulse φ (pulse width: 10 (ns)
) to occur. The value of this delay time Tl is designed to supply the capacitor (22b) with a flat portion of the waveform outputted from the amplifier αa, as shown in FIG. 7CK, in which the amplitude is small and uniform. In addition, the pulse width of the gate pulse φ is determined by the analog accumulator (181
) + (''82) *--t When the time constant of (18n) and the time constant of resistor (22a) and capacitor (22b) K are set to be the same, the demultiplexer (1
It is equal to the delay time of one stage of delay elements of 51, and is set as follows.
更に、コンデ/す(22b)に得られる基準電圧をバッ
ファ回路−を介して重み付は回路(81) * (82
) を−・・・・* (8n)の重み付は係数を決める
信号入力端子に夫々供給する0
その他の構成は上述第1図に示すものと同様に構成する
ものである。Furthermore, the weighting circuit (81) * (82
) is -...* The weighting of (8n) is 0, which is supplied to each signal input terminal that determines the coefficient.The other configurations are the same as those shown in FIG. 1 above.
斯かる構成よりなるゴースト除去装置に依れば、電源投
入時等の過渡状態に於いて、アナログ累算器(18i)
t (182) t−””5(18n)には垂直同期
信号毎にデマルチプレクサα9からの信号がスイッチ回
路(16□)。According to the ghost removal device having such a configuration, in a transient state such as when the power is turned on, the analog accumulator (18i)
t (182) t-""5 (18n), the signal from the demultiplexer α9 for each vertical synchronization signal is sent to a switch circuit (16□).
(16t) *−・−・−(16n)を介して階段状に
充電されてI、Nく。この様に階段状に充電されるアナ
ログ累算器(181) t (18z) *=−s (
18n)から出力される信号が重み付は回路(81)、
(8鵞)、・−・(8n)の重み付は係数を決める一方
の端子に供給される。−万、基準電圧を出力するバイア
ス回路(イ)のコンデンサ(22b)にも垂直同期信号
毎にアンプIからの信号がスイッチ回路(2)を介して
階段状に充電されてい〈・この階段状に充電される一バ
イアス回路翰から出力される信号が重み付は回路(81
) s (8*) s・・・・”t(8n)の重み付は
係数を決める他方の端子に基準電圧とじて供給される0
このとき、アナログ累算器(18l)t(18g) 。(16t) *−・−・−(16n) is charged in a stepwise manner to I,N. The analog accumulator (181) t (18z) *=-s (
18n) is weighted by a circuit (81),
The weights (8), . . . (8n) are supplied to one terminal that determines the coefficients. - 10,000, the capacitor (22b) of the bias circuit (a) that outputs the reference voltage is also charged in a stepwise manner with the signal from the amplifier I via the switch circuit (2) for each vertical synchronization signal. The weighting circuit (81
) s (8*) s...” The weighting of t(8n) is 0, which is supplied as a reference voltage to the other terminal that determines the coefficient.
At this time, the analog accumulator (18l) t(18g).
・・・・・・* (18n)から出力される平均的な信
号の電圧とバイアス回路翰から出力される基準電圧とが
ともに同じ時定数で垂直同期信号毎に階段状に充電され
、映偉信号に対する重み付は係数が大きくずれることが
なく、ゴーストが無いと角にもゴーストが有るかの様に
動作することがなく、ゴーストの除去が行なわれる。......* The average signal voltage output from (18n) and the reference voltage output from the bias circuit are both charged in a stepwise manner for each vertical synchronization signal with the same time constant. When weighting signals, the coefficients do not shift significantly, and when there is no ghost, the corner does not act as if there were a ghost, and ghosts are removed.
以上述べた如く本発明に依れば、電源投入時等の過渡状
態に於いても、正常にゴーストの除去を行なうことがで
きる0因みに、本発明に依れば過渡状態から画面のみだ
れがなくなるまでの時間を1分かかつていたところが、
10秒程度に搗悼することができた。As described above, according to the present invention, ghosts can be normally removed even in a transient state such as when the power is turned on.Incidentally, according to the present invention, screen blurring can be eliminated even in a transient state. The time until 1 minute ago,
I was able to mourn for about 10 seconds.
又、第8図及び第10図は本発明ゴースト除去装置の他
の実施例を示す。この第8図及び第10図に於いて、第
1図乃至第5図と対応する部分には同一符号を附してそ
の詳細な説明を省略する。Further, FIGS. 8 and 10 show other embodiments of the ghost removal device of the present invention. In FIGS. 8 and 10, parts corresponding to those in FIGS. 1 to 5 are designated by the same reference numerals, and detailed explanation thereof will be omitted.
この第8図及び第9図に示すものけ、第2のゲートルス
発生器翰から2つのゲートパルスφ及びφ′を発生させ
、ゲートパルスφを上述第68に示すものと同様スイッ
チ回路HeC供給し、ゲートノくルスφ′をアンプa4
に供給する。このゲートノ(ルスφ′を第會図DK示す
ようにゲートノ(ルスφがゲートパルスφ′のパルス幅
内に位置するように発生させる。そして、アンプIを第
2のゲートI(ルス発生器(2)からのゲートパルスφ
′が供給されると、その間微分回路Iからのゴースト検
出信号に左右されることなく第9図CK示すように平ら
な所定レベルの信号を出力する如くする。The Monoke shown in FIGS. 8 and 9 generates two gate pulses φ and φ' from the second gate pulse generator, and supplies the gate pulses φ to the switch circuit HeC similar to that shown in No. 68 above. , gate node φ′ is amplifier a4
supply to. This gate pulse φ' is generated so that the gate pulse φ is located within the pulse width of the gate pulse φ' as shown in Figure DK.Then, the amplifier I is connected to the second gate pulse generator 2) Gate pulse φ from
When ' is supplied, a flat signal of a predetermined level is output as shown in FIG. 9CK without being affected by the ghost detection signal from the differentiating circuit I.
この第8図及び第9図に示す実施例に於いても、ゲート
パルスφにてアンプIからの信号の平均的な値の信号を
バイアス回路(2)K供給することができ、バイアス回
路(2)からの基準電圧とアナログ累算器(18t)s
(lh)s・・・、 (18n)からの平均的な信号の
電圧とが同じ時定数で変化するようKできるため、上述
第6図及び第テIIK示1:すものと同様、電源投入時
勢の過渡状態に於いても、正常に近い状態K【ゴースジ
のW/I11*を行5ことができる。Also in the embodiments shown in FIGS. 8 and 9, a signal having an average value of the signal from the amplifier I can be supplied to the bias circuit (2) K by the gate pulse φ, and the bias circuit ( 2) Reference voltage from analog accumulator (18t)s
Since the voltage of the average signal from (lh)s..., (18n) can be changed with the same time constant, it is possible to Even in a transient state of the times, it is possible to maintain a near-normal state K (W/I11* of Gorsuji).
崗、・上述−施例に於いズは第3のゲートノ(ルス発生
器翰から出力するゲートパルスφのパルス幅をデマルチ
プレクサ09の遅延要素1段分の遅延時間と等し7〈設
定したけれども、第2のゲートパルス発生器(ホ)から
のゲートパルスφのパルス幅ヲ大きくして(第10図に
示すBから)3′にして)、アンプOaからの信号Cの
変化している部分をより多くバイアス回路(イ)に供給
1〜、より平均的なレベルにより基準電圧を形成するを
可とする。この場合、パルス幅を大きくすることにより
バイアス回路翰の時定数が小さくなるため、バイアス回
路(イ)の時定数に関与する抵抗器(22a)を大きく
して、バイアス回路(財)の時定数を他のアナログ累算
器(181) t(182)・・・・・・t (18n
)の時定数に一致する如くするものである。In the above example, the pulse width of the gate pulse φ output from the third gate pulse generator was set equal to the delay time of one stage of the delay element of the demultiplexer 09. However, by increasing the pulse width of the gate pulse φ from the second gate pulse generator (E) (from B to 3' in FIG. 10), the signal C from the amplifier Oa changes. By supplying more of the voltage to the bias circuit (a), it is possible to form the reference voltage at a more average level. In this case, by increasing the pulse width, the time constant of the bias circuit (A) becomes smaller, so by increasing the resistor (22a) that is involved in the time constant of the bias circuit (A), the time constant of the bias circuit (A) is increased. to other analog accumulators (181) t(182)...t (18n
) so as to match the time constant of
尚、上述実施例r於いては、第2のゲートパルス発生器
(ホ)から出力するゲートパルスφを微分回路03から
出力される信号の振幅が小さく且つ一様な、なるべく平
らな部分に一致させて発生させ走けれども、減算回路0
〔からの減算イキ号が微分回路0濁のダイナミックレン
ジの飽和するところにゲートパルスφを発生させるよう
にしてもよいことは勿論である。又、本発明は上述実施
例に限らず本発明の要旨を逸脱することなくその他種々
の構成が取り得ることはいうまでもない0In the above-described embodiment R, the gate pulse φ output from the second gate pulse generator (E) is matched to a flat portion where the amplitude of the signal output from the differentiating circuit 03 is small and uniform. However, the subtraction circuit is 0.
It goes without saying that the gate pulse φ may be generated where the dynamic range of the differential circuit is saturated. Furthermore, it goes without saying that the present invention is not limited to the above-described embodiments, and that various other configurations can be taken without departing from the gist of the present invention.
第1図はゴースト除去装置の例を示す構成図、第2図乃
至第5図は第1図の説明に供する線図、第6図は本発明
ゴースト除去装置の一実施例を示す構成図、蘂婦罎り第
7図は第6図の説明に供する線図、第8図は本発明の他
の実施例を示す構成図、第9図は第8図の説明に供する
線図、第10図は本発明の他の実施例の説明に供する線
図である。
(財)はスイッチ回路、(イ)はバイアス回路、翰は第
2のゲートパルス発生器、翰はバッファ回路である。
第2図
VF
第4図
’4”S 51不j
6;
第71バj
第9図
第+oNFIG. 1 is a configuration diagram showing an example of a ghost removal device, FIGS. 2 to 5 are diagrams for explaining FIG. 1, and FIG. 6 is a configuration diagram showing an embodiment of the ghost removal device of the present invention. Fig. 7 is a line diagram for explaining Fig. 6, Fig. 8 is a configuration diagram showing another embodiment of the present invention, Fig. 9 is a line diagram for explaining Fig. 8, and Fig. 10 is a diagram for explaining Fig. 6. The figure is a diagram for explaining another embodiment of the present invention. (A) is a switch circuit, (A) is a bias circuit, a wire is a second gate pulse generator, and a wire is a buffer circuit. Figure 2 VF Figure 4 '4''S 51 nonj 6; Figure 9 +oN
Claims (1)
のゴーストの検出48号にてトランスパーサルフィルタ
の重み付は係数を調整して上記ゴーストを模擬した打消
用信号を形成し、該打消用信号を上記4r−fti−映
像信号に合成して上記ゴーストの除去を行なうようにし
たゴースト除去装置に於いて、上記トランスパーサルフ
ィルタの重み付は回路の基準電圧を上記ゴーストの検出
信号の所定区間よりサンプリングして得るようにしたこ
とを特徴とするゴースト除去装置〇A ghost is detected using a predetermined section of the combined picture signal, and in this ghost detection No. 48, the weighting coefficient of the transversal filter is adjusted to form a cancellation signal that simulates the ghost, and the ghost is detected. In a ghost removal device that removes the ghost by combining a cancellation signal with the 4r-fti video signal, the weighting of the transversal filter is performed using the reference voltage of the circuit as the ghost detection signal. A ghost removal device is characterized in that the ghost removal device is obtained by sampling from a predetermined section of
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56208537A JPS58108874A (en) | 1981-12-23 | 1981-12-23 | Ghost eliminating device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56208537A JPS58108874A (en) | 1981-12-23 | 1981-12-23 | Ghost eliminating device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58108874A true JPS58108874A (en) | 1983-06-29 |
Family
ID=16557822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56208537A Pending JPS58108874A (en) | 1981-12-23 | 1981-12-23 | Ghost eliminating device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58108874A (en) |
-
1981
- 1981-12-23 JP JP56208537A patent/JPS58108874A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4127874A (en) | Apparatus for removing ghost signals from received video signals | |
JPS6316071B2 (en) | ||
JPS58108874A (en) | Ghost eliminating device | |
US4275420A (en) | Television receiver with a ghost detector | |
US4667241A (en) | Ghost cancelling system | |
JPS58154979A (en) | Ghost eliminating device | |
US4621288A (en) | Reference time detecting circuit | |
JP3670299B2 (en) | Television signal receiver | |
JPS5851675A (en) | Agc circuit | |
JPS6114229Y2 (en) | ||
JPS62216480A (en) | Television signal processing circuit | |
EP0091966A1 (en) | Reference time-detecting circuit | |
JPS5864881A (en) | Reference time detecting circuit | |
JPH0342778Y2 (en) | ||
KR830002199Y1 (en) | Television Receivers with Ghost Detection | |
JPS58157269A (en) | Ghost eliminating device | |
JPS6412433B2 (en) | ||
JPH0223069B2 (en) | ||
Murata et al. | Practical TV Ghost Canceller Using 2-Stage CCD Transversal Filter | |
JPS5860884A (en) | Reference time detecting circuit | |
JPH0519866B2 (en) | ||
JPS6147029B2 (en) | ||
JPS6057776A (en) | Ghost eliminating device | |
JPS60165A (en) | Ghost eliminating device | |
JPH03296368A (en) | Horizontal synchronization changeover circuit |