JPS58108616A - 押下げスイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はキースイッチ操作部などに使用される押下げ
スイッチ回路に関する。

機械的な接点を有する操作スイッチに対しては、チャタ
リング防止回路を設けることが一般的である。この種の
回路としては、従来第１図に示すように単安定マルチバ
イブレータ１５を１− 用いて、スイッチ部１３の出力をとシだす方式のものが
ある。１１は電源が供給される端子であり、抵抗１２を
介してスイッチ部１３に接続される。また１４はインバ
ータである。このような押下げスイッチ回路の動作波形
は、第２図（ａ）（ｂ）のような波形となる。第２図（
ａ）は、インバータ１４の出力波形であり、期間Ｔ１が
スイッチ部１３の操作による実質的なオン時間であり、
この期間Ｔｌ長は、操作する人によって個人差がある。

このオン期間Ｔ１の前後、すなわちスイッチ部１３をオ
ン又はオフ操作した瞬間に第２図（ａ＞中にΔｔで示す
期間に断続的ガパルスによるチャタリングが発生する。

また、第２図（ｂ）は、単安定マルチバイブレーク１５
の出力波形である。単安定マルチバイブレーク１５の出
力は、スイッチ部１３からの最初のトリガで立上シ（図
示ｔｌ　）、これからこの回路の時定数によって決まる
時間’ｒ。

か経過したのちに立下る。通常は、この時間Ｔｏ内に、
スイッチ操作によるチャタリングが２− マスクされることが好ましい。しかしながら、スイッチ
部１３を操作する人によっては、期間Ｔｌが非常に長い
人もいるので、単安定マルチバイブレータ回路１５に設
定された時間Ｔｏでは、チャタリングをマスクすること
ができず信頼性が薄い。つまシ、第２図（Ｃ）に示すよ
うに操作期間Ｔ１１が非常に長かった場合は、チャタリ
ングをマスクすることができない欠点がある。

この発明は上記の事情に鑑みてなされたもので、単安定
マルチバイブレータの時定数が小さくても、スイッチ部
のチャタリングを完全に防止し得る押下げスイッチ回路
を提供することを目的とする。

以下この発明の実施例を図面を参照して説明する 第３図はこの発明の一実施例を示すもので、第１図と同
一部は同符号を付して説明するに、この発明の場合は、
インバータ１４の出力をアンド回路１６の一方の入力端
子に加え、このアンド回路１６の他方の入力端子には発
振器１７の発振出力を加え、このアンド回路１６の出力
を単安定マルチパイプレーク１８に入力するように構成
している。

このように押下げスイッチ回路を構成することによって
、単安定マルチバイブレータ１８の時定数は、少なくと
もチャタリングのトリガ・やルス間をマスクできる程度
の小さいものでよく、また、チャタリング防止効果も確
実に得られるものである。

第４図（ａ）はスイッチ部１３を操作することによって
得られるインバータ１４の出力を示すもので従来回路の
第２図（ａ）に示す出力と実質的に同じものであり、同
図（ｂ）はアンド回路１６の出力、同図（ｃ）は単安定
マルチバイブレータ１８の出力波形を示す。つまシ、ア
ンド回路１６の一方入力には発振器１７からの出力が常
時加えられておシ、又アンド回路１６の他方入力にスイ
ッチ部１３からの操作期間のパルス及びチャタリングの
パルスが選択的に加わる。従ってこれらスイッチ部１３
からのｉ４ルスが加わった場合のみアンド回路１６から
は、チャタリングによるトリガパルス期間Δｔと、実質
的にスイッチ部１３がオンした操作期間Ｔ、に発振器１
７からの出力がそのまま導出される。すなわちいかなる
ノぐルスであってもアンド回路１６の他方入力にパルス
が加わると、このｉ４４ルス間のみ発振器１７の出力が
アンド回路１６の出力側に得られる。このため、単安定
マルチバイブレータ１８はこのアンド回路１６出力、即
ち発振器１７の出力によってトリガされるので操作期間
Ｔ１が非常に長くてもこの間にアンド回路１６の出力が
常に単安定マルチバイブレータ１８に加えられて再トリ
ガされることにな如、従来の如くこの期間で自動的に復
帰してしまうことはない。そして、単安定マルチバイブ
レータ１８の出力が立下がるタイミングｔ４は、スイッ
チ部１３をオフした瞬間に発生するチャタリングによる
トリガフ４ルスの最後のトリガタイミングｔ３から非常
に短い期間ΔＴ５− で生じる。

このため、上記回路によると、操作期間Ｔｌが長くても
完全にチャタリング成分を除去することはもちろんのこ
と、単安定マルチ・々イブレータ１８の時定数を小さく
できるので、スイッチ部１３の速いくシ返し操作に対し
てもチャタリング成分を防止しかつ応答性を向上するこ
とができる。

上記したようにこの発明は、単安定マルチノ々イブレー
タの時定数が小さくても、スイッチ部のチャタリングを
完全に防止し得、またスイッチ出力め応答性も向上し得
る押下げスイッチ回路を提供できる。

【図面の簡単な説明】

第１図は従来の押下げスイッチ回路を示す回路図、第２
図（ａ）〜（Ｃ）は第１図の回路の動作信号波形図、第
３図はこの発明の一実施例を示す回路図、第４図（ａ）
〜（Ｃ）は第３図の回路の動作信号波形図でおる。 １３・・・スイッチ部、１４・・・インノ々−タ、１６
−６＝ ・・・アンド回路、１７・・・発振器、１８・・・単安
定上ノマルチパイブレータ。 出願人代理人　　弁理士　鈴　江　武　彦７− 第１図 第２図 （Ｃ）■１１

Claims (1)

【特許請求の範囲】
1. スイッチ部の操作によるオン期間とこの前後に生じるチ
   ャタリングによる・臂ルス期間に発振器の出力を導出す
   る論理回路と、この論理回路から導出された発振出力に
   よってトリガされ、少なくとも復帰時間を決める時定数
   が前記チャタリングによるパルス間隔より長い時間を設
   定する程度に調整された単安定マルチバイブレータとを
   具備したことを特徴とする押下げスイッチ回路。