JPS58107736A - Time division analog signal reproducer - Google Patents
Time division analog signal reproducerInfo
- Publication number
- JPS58107736A JPS58107736A JP20734981A JP20734981A JPS58107736A JP S58107736 A JPS58107736 A JP S58107736A JP 20734981 A JP20734981 A JP 20734981A JP 20734981 A JP20734981 A JP 20734981A JP S58107736 A JPS58107736 A JP S58107736A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- amplifier
- buffer amplifier
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は複数チャンネルのアナログ信号が−ｊ−の信号
路に時系列的に伝送される装置の受信餌で、複数チャン
ネルを個別に分離してそのアナログ信号を再生する装置
に関する。特に、遠隔測定装置あるいは自動制御装置の
信号伝送装置として適する装置に関するものである。[Detailed description of the invention] [Technical field to which the invention pertains] The present invention is a reception feed for a device in which analog signals of multiple channels are transmitted in time series to a signal path -j-, and the multiple channels are individually separated. The present invention relates to a device for reproducing analog signals. In particular, it relates to a device suitable as a signal transmission device for a telemetry device or an automatic control device.
第１図は従来例装置の構成図であって、入力端子Ｖｉ
Ｋはアナログ信号が時系列的に到来する。FIG. 1 is a block diagram of a conventional device, in which the input terminal Vi
At K, analog signals arrive in time series.
これは例えば遠隔測定器の測定結果であって、一対のケ
ーブルに各別の情報が順次伝送されてくる。This is, for example, the measurement result of a telemeter, and each piece of information is sequentially transmitted through a pair of cables.
入力端子Ｖｉはバッファ増幅器Ｂ・を介して、デマルチ
プレクサＤＭＸの入力ＩＫ与えられる。デマルチプレク
サＤＭＸは７、アナログ信号に同期して上記各別の情報
を順次出力Ｏｏ 、Ｏｓ 、・・・・・・Ｏｎ Ｋ分
配する。The input terminal Vi is applied to the input IK of the demultiplexer DMX via a buffer amplifier B. The demultiplexer DMX 7 sequentially distributes the above-mentioned individual information to outputs Oo, Os, . . . On K in synchronization with the analog signal.
このデマルチプレクサＤＭＸの各出力Ｏｏ〜ＯｎＫは、
入力にそれぞれコンデンサＣ・〜Ｃｎ’を含む保持増幅
器Ａ（１−Ａｎが配置され、上記出力Ｏ０〜Ｏｒ、に与
えられたアナログ信号は、この保持増幅器Ａ・〜輻でそ
れぞれ次に新しいアナログ信号が与えられるまで、その
信号の値を保持して、各出力１ｏ・〜■ｏｎに送出する
。Each output Oo to OnK of this demultiplexer DMX is
A holding amplifier A (1-An) including capacitors C and ~Cn' is arranged at its input, and the analog signals given to the outputs O0 to Or are converted to the next new analog signal by the holding amplifiers A and ~Cn', respectively. The value of the signal is held and sent to each output 1o.about.on until .
このような装置では、バッファ増幅器Ｂ・および保持増
幅器Ａ６−Ａｎにオフセット電圧があると、再生された
アナログ信号の誤差になる。またこのオフセット電圧は
温度により変動するため、誤差が温度により変化するこ
とになる。In such devices, offset voltages in buffer amplifier B and holding amplifier A6-An will result in errors in the reproduced analog signal. Further, since this offset voltage varies depending on the temperature, the error changes depending on the temperature.
従来装置では、その装置に必要な精度に応じて、オフセ
ット電圧の小さい高級な演算増幅器を使用している。こ
のため装置は高価になる。また、オフセット電圧を補償
するために特別な回路を設ける技術も知られているが、
その調整工数は大きく、温度に追従するものはかなり複
雑になる。Conventional devices use high-grade operational amplifiers with low offset voltages, depending on the accuracy required for the device. This makes the device expensive. Also, a technique is known in which a special circuit is provided to compensate for the offset voltage.
The amount of adjustment required is large, and the one that follows the temperature is quite complex.
本発明は数の大きい保持増幅器については、そのオフセ
ット電圧が出力信号に誤差として現われることのない装
置を提供することを目的とする。An object of the present invention is to provide a device in which the offset voltage of a large number of holding amplifiers does not appear as an error in the output signal.
本発明は、装置を簡単化し経済化するとともに１調整工
数の小さい装置を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to simplify the device and make it economical, and to provide a device that requires less man-hours for one adjustment.
本発明は、バッファ増幅器の出力が保持増ＩＩＩＡ器の
入力に与えられている時間に同期して、その保持増幅器
の出力を上記バッファ増幅器の入力に負帰還結合させる
手段を備えたことを特徴とする。The present invention is characterized by comprising means for negative feedback coupling the output of the holding amplifier to the input of the buffer amplifier in synchronization with the time when the output of the buffer amplifier is applied to the input of the holding amplifier IIIA. do.
第２図は本発明実施例装置の構成図である。時系列的に
アナログ信号が到来する入力端子■ｉｏ信号ハ、−（ソ
ファ増幅器Ｂ＠を介して、デマルチプレクサＤＭＸの入
力ＩＫ寿えられ、上記アナログ信号に同期して、そのｎ
４ｍの出力Ｏｏ〜Ｏｎに順次分配接続される。この各出
力Ｏｏ〜Ｏｎは、入力にそれぞれコンデンサＣ・〜Ｃｎ
を含む保持増幅ｉＡ・〜輻に与えられる。この保持増
幅器Ａ・〜Ａｎの出力は、各出力端子Ｖ・・〜■・ｎに
導かれる。FIG. 2 is a block diagram of an apparatus according to an embodiment of the present invention. Input terminal where analog signals arrive in time series ■IO signal C, - (via sofa amplifier B@, input IK of demultiplexer DMX is input, synchronized with the above analog signal, its n
It is sequentially distributed and connected to the 4m outputs Oo to On. Each of these outputs Oo~On has a capacitor C/~Cn at its input.
is given to the retention amplification iA·~. The outputs of the holding amplifiers A·-An are led to respective output terminals V·······n.
ここで本発明の特徴とするところは、この保持増幅器Ａ
＠−Ａｎ Ｃ）’ｔＢ力を、マルチプレクサＭＵＸを介
してバッファ増幅器Ｂ、の入力へ負帰還結合するところ
にある。このマルチプレクサＭＵＸはｎ個の入力１．
、 Ｉｎが、前記デマルチプレクサＤＭＸと共通の制御
信号Ｃ０ＮＴにより制御され同期して動作するように構
成される。すなわちデマルチプレクサＤＭＸが、その人
カニを出力０・−へ、０□、・・・・・・・・・ＯｎＫ
順に掃引接続するに同期して、マルチプレクサＭＵＸは
、その入力Ｉ・、■１、Ｉ３、・・・・・・・・・Ｉ、
１ ｆ １個の出力ＯＫ掃引接続する。デマルチプレク
サＤＭＸの入力Ｉとｍ番目の出力Ｏｍとが接続されてい
る時間には、マルチプレクサＭＵＸのｍ番目の入カニｍ
と出力０とが接続される。実施例ではデマルチプレクサ
ＤＭＸとマルチプレクサＭ Ｕ Ｘに、双方向性の同一
規格の回路が用いられた。Here, the feature of the present invention is that this holding amplifier A
@-An C)'tB power is coupled in negative feedback to the input of the buffer amplifier B, via the multiplexer MUX. This multiplexer MUX has n inputs 1.
, In are controlled by a control signal C0NT common to the demultiplexer DMX and are configured to operate synchronously. In other words, the demultiplexer DMX outputs that person to output 0・-, 0□, ......OnK
In synchronization with the sweep connections in sequence, the multiplexer MUX connects its inputs I・, ■1, I3, ......I,
1 f Connect one output OK sweep. During the time when the input I of the demultiplexer DMX and the m-th output Om are connected, the m-th input Om of the multiplexer MUX is
and output 0 are connected. In the embodiment, bidirectional circuits of the same standard were used for the demultiplexer DMX and the multiplexer MUX.
このような装置の動作を説明すると、上記装置の１個の
チャンネルについての等価回路は第３図のようになる。To explain the operation of such a device, the equivalent circuit for one channel of the device is shown in FIG.
この第３図では、デマルチプレクサＤＭＸが開閉スイッ
チ８１として表わされ、マルチプレクサＭＵＸが同Ｓ−
とじて表わされ、これが同期して開閉する。両スイッチ
Ｓ、、Ｓ、が閉じたときＫは、増幅器Ｂ・およびＡ・が
ともに十分に利得があるとすれば、出力電圧■・は入カ
電圧ｖＩＫ等しくなるよ５に、バッファ増幅器Ｂ・の出
力電圧Ｖ＠Ｂが出力される。In FIG. 3, the demultiplexer DMX is represented as an open/close switch 81, and the multiplexer MUX is
This opens and closes synchronously. When both switches S, , S, are closed, K is equal to the buffer amplifier B. If both amplifiers B and A have sufficient gain, the output voltage will be equal to the input voltage vIK. An output voltage V@B is output.
このとき、出力Ｖ・と入力Ｖｉとの差は、バッファ増幅
器Ｂ・のオフセット電圧ｇＢである。したがってバッフ
ァ増幅器Ｂ・の利得ｆｒ ＫＢとすると、バッファ増幅
器Ｂ・の出力電圧Ｖ＠Ｂは
ＶｅＢ＝ Ｋｍ （Ｖｉ＋ Ｅｉｚ Ｗｅ ） 曲
曲曲（１）と表わすことができる。また、保持増幅器Ａ
、について、そのオフセット電圧１ｉＥム、利得をにム
とすると、
Ｗｅ ＝ ＫＡ （Ｖ＠！Ｉ ＋ ＥＡ −Ｖ＠ ）
”””””” （２）と表わせる。（１）式を（２）
弐に代入して■・Ｂを消去すとなるので、
ＫＡ＞＞ １． Ｋｌｌ＞ ｔとすれば、（３
）式は
■。キｖＨ十ｇ、、 ・・・・・・・・・・・・・・
・（４）となる。（４）式には保持増幅器Ａ６のオフセ
ット電圧Ｂｈ ｋ−切含まない。すなわち、画壇幅器Ｂ
ｏ１Ａ、の利得が十分に大きいときＫは、保持増幅器Ａ
、については、そのオフセット電圧を考慮しな（てよい
ことになる。At this time, the difference between the output V. and the input Vi is the offset voltage gB of the buffer amplifier B. Therefore, if the gain of the buffer amplifier B. is fr KB, the output voltage V@B of the buffer amplifier B. can be expressed as VeB=Km (Vi+Eiz We) (1). Also, the holding amplifier A
, if its offset voltage is 1iEm and its gain is , then We = KA (V@!I + EA -V@)
It can be expressed as “””””” (2). (1) to (2)
Substitute it into 2 and delete ■・B, so KA>> 1. If Kll > t, then (3
) The formula is ■. Ki vH 10g,, ・・・・・・・・・・・・・・・
・(4) becomes. Equation (4) does not include the offset voltage Bh k-off of the holding amplifier A6. In other words, the painting stage width tool B
o1A, when the gain of K is large enough, the holding amplifier A
, the offset voltage need not be considered.
第２図に戻って、保持増幅器ＡＳはその数がｎ個であり
、この増幅器は安価な演算増幅器を用いてよ（、温度に
よってオフセット電圧が変化しても、出力にはその影響
は現われない。したがってバッファ増幅器Ｂ・のみＫつ
いて、オフセット電圧の小さい増幅器を用い、あるいは
オフセット補償回路を用いれば十分であり、その数は１
個のみでよいことＫなる。Returning to Figure 2, there are n holding amplifiers AS, and an inexpensive operational amplifier is used for this amplifier (even if the offset voltage changes with temperature, the effect will not appear on the output. Therefore, it is sufficient to use an amplifier with a small offset voltage or an offset compensation circuit for the buffer amplifiers B and K, and the number of buffer amplifiers is 1.
It is sufficient to only need one.
第４図は本発明の第二実施例の要部構成図である。この
図は第２図の上半分ｔ−表わした図で、この第二実施例
の％徴は、バッファ増幅器Ｂ・の出方と反転入力との間
に、開閉スイッチＳＷを挿入したところＫある。他の構
成は第２図と同様である。FIG. 4 is a diagram showing the main parts of a second embodiment of the present invention. This figure is a diagram showing the upper half of Figure 2, and the percentage characteristic of this second embodiment is K when an on/off switch SW is inserted between the output of the buffer amplifier B and the inverting input. . The other configurations are the same as in FIG. 2.
この開閉スイッチＳＷは、入力ＶｉＯ値が変化する過渡
時Ｋ、実用的には時系列に与えられる入力アナログ信号
のチャンネル変化点で閉じるように構成される。This open/close switch SW is configured to close during a transition K when the input ViO value changes, in practice, at a channel change point of an input analog signal applied in time series.
このようにすることＫより、過渡時の信号変化に対して
スイング量が小さくなるので、全体の負帰還系の応答が
早（なる作用がある。By doing this, the amount of swing becomes smaller in response to a signal change during a transient period, so that the response of the entire negative feedback system becomes faster.
第４図に示す開閉スイッチＳＷに代えて、適当な値の抵
抗器あるいはコンデンサを挿入することＫよっても同様
の作用があり、追従脣性がよくなる効果がある。A similar effect can be obtained by inserting a resistor or capacitor of an appropriate value in place of the open/close switch SW shown in FIG. 4, and the follow-up flexibility can be improved.
上記例はいずれもアナログ信号を電圧信号としだが、電
流信号でも同様に本発明を実施することができる。In all of the above examples, the analog signal is a voltage signal, but the present invention can be similarly implemented using a current signal.
以上説明したように、本発明によれば保持増幅。。いヵ
。□よ、□１□よ。ヨ、アや。、、ｏ７． １系に含
まれることＫなるので、そのオフセット電圧は出力Ｋ１
１Ａ差として現われない。したがって、第 ３ 回
Ｎ４ 図As explained above, according to the present invention, retention amplification is performed. . Ika. □Yo, □1□Yo. Yo, ah. ,,o7. Since K is included in the 1 system, its offset voltage is the output K1
It does not appear as a 1A difference. Therefore, the third N4 figure
Claims (2)
ファ増幅器（ＢＯ）と、このバッファ増幅器の出力を入
力としこの入力の信号を上記アナログ信号に同期して複
数個の出力に順次分配するデマルチプレクサ（ＤＭＸ）
と、このデマルチプレクサの複数個の出力にそれぞれ接
続された保持増幅器（Ａｏ＝Ａｎ）とを備えた時分割ア
ナログ信号再生製電において、上記保持増幅器の入力に
上記バッファ増幅器の出力が与えられている時間に同期
してその保持増幅器の出力を上記バッファ増幅器の入力
に負帰還結合させる手段を備えたことｔ−特徴とする時
分割アナログ信号再生装置。(1) A buffer amplifier (BO) to which a plurality of analog signals are given in time series, and a buffer amplifier that takes the output of this buffer amplifier as an input and sequentially distributes the input signal to a plurality of outputs in synchronization with the analog signal. Multiplexer (DMX)
and a holding amplifier (Ao=An) respectively connected to a plurality of outputs of the demultiplexer, in which the output of the buffer amplifier is applied to the input of the holding amplifier. A time-division analog signal reproducing device characterized in that the apparatus further comprises means for negative feedback coupling the output of the holding amplifier to the input of the buffer amplifier in synchronization with the time at which the holding amplifier is connected.
同期して負帰還を施す手段を含む特許請求の範囲第（１
）項に記載の時分割アナログ信号再生装置。(2) The buffer amplifier K includes means for providing negative feedback in synchronization with the transition of the input analog signal.
) The time-division analog signal reproducing device according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20734981A JPS58107736A (en) | 1981-12-21 | 1981-12-21 | Time division analog signal reproducer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20734981A JPS58107736A (en) | 1981-12-21 | 1981-12-21 | Time division analog signal reproducer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107736A true JPS58107736A (en) | 1983-06-27 |
| JPS6322699B2 JPS6322699B2 (en) | 1988-05-12 |
Family
ID=16538260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20734981A Granted JPS58107736A (en) | 1981-12-21 | 1981-12-21 | Time division analog signal reproducer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107736A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183623A (en) * | 1989-01-10 | 1990-07-18 | Fujitsu Ltd | Sample and hold circuit |
-
1981
- 1981-12-21 JP JP20734981A patent/JPS58107736A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183623A (en) * | 1989-01-10 | 1990-07-18 | Fujitsu Ltd | Sample and hold circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6322699B2 (en) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1392342A (en) | Universal buffer interface for computer controlled test systems | |
| US3688250A (en) | Amplifier system | |
| US4774474A (en) | Device for amplifying and sampling multiplexed analog signals | |
| US5506525A (en) | Sampling circuit for analog signals | |
| US3392345A (en) | Sample and hold circuit | |
| JPS58107736A (en) | Time division analog signal reproducer | |
| US6608583B1 (en) | Analog signal input circuit in analog signal processing apparatus | |
| US5864561A (en) | Circuit arrangement with a multiplexer | |
| US3943296A (en) | Method and apparatus for reducing noise in pam time division networks | |
| JPH0152796B2 (en) | ||
| US4134029A (en) | Analog signal delay system and method | |
| JPS5912719Y2 (en) | Input switching circuit | |
| JPS6051901A (en) | High sensitivity comparator | |
| JPH0248958Y2 (en) | ||
| JPH0339947Y2 (en) | ||
| US3007114A (en) | Delay line having signal sampler which feeds shift register and signal synthesizer, integrator using same | |
| JPS58136135A (en) | Switching circuit | |
| US3051791A (en) | Multiplexing means | |
| JPS62126714A (en) | Analog-digital conversion system | |
| GB964710A (en) | Improvements in or relating to electrical signalling systems | |
| SU1383448A1 (en) | Analog storage unit | |
| SU1257604A1 (en) | Signal shape comparator | |
| SU819957A1 (en) | Digital voltmeter | |
| JPS6333176Y2 (en) | ||
| JPS5815360A (en) | Test system for digital trunk line |