SU1257604A1

SU1257604A1 - Signal shape comparator

Info

Publication number: SU1257604A1
Application number: SU853853689A
Authority: SU
Inventors: Игорь Владимирович Дягель; Алексей Гордеевич Рыжевский; Дмитрий Васильевич Шабалов
Original assignee: Всесоюзный Научно-Исследовательский Институт Организационной Техники; Научно-Производственное Объединение "Автограф"
Priority date: 1985-02-08
Filing date: 1985-02-08
Publication date: 1986-09-15

Abstract

Изобретение относитс к измерительной технике и может быть использовано , в частности, при контроле микросхем по форме переходного процесса динамического тока потреблени . Цель изобретени - повышение точности сравнени формы сигналов и расширение области применени . Устройство содержит группы интеграторов, элемент Н, элементы сравнени , сумматоры, аналоговые запоминающие элементы, усилители , элементы ИСКЛЮЧАКЯЦЕЕ ИЛИ, коммутатор и шины исследуемого и эталонного сигналов. Наличие шины разрешени сравнени , шины программировани результата сравнени , шины программировани чувствительности, шины выбора режима работы, шины разрешени интегрировани входных сигналов, шины .компенсации мультипликативной погрешности, шины слежени -запоминани формы сигнала с компенсацией ади-о тивной погрешности, шины начальной установки, шины запоминани интегральных значений и шины подготовки к интегрированию и соединение их с элементами устройства компенсирует погрешности и расшир ет динамический диапазон сравниваемых, сигналов за счет 5ИФФspeнциaльнoгo сравнени форм сйг напов. 1 ил. ю (ЛThe invention relates to a measurement technique and can be used, in particular, in the control of microcircuits in the form of a transient process of dynamic current consumption. The purpose of the invention is to improve the accuracy of waveform comparison and the expansion of the field of application. The device contains integrator groups, element H, reference elements, adders, analog storage elements, amplifiers, elements EXCLUDING OR, switchboard and buses of the test and reference signals. Comparison resolution bus, comparison result programming bus, sensitivity programming bus, operating mode selection bus, input signal integration resolution bus, multiplicative error compensation bus, tracking bus — waveform compensation with initial installation compensation, bus storing the integral values and the bus for preparation for integration and connecting them with the elements of the device compensates for errors and extends the dynamic range compared to signals, due to the 5 IFPs comparison of the forms of syngapes. 1 il. yu (L

Description

Изобретение относитс к измери-. тельной технике и может быть использовано в радиоэлектронных системах обработки и анализа формы сигналов , в частности при контроле микросхем по форме переходного процесса динамического тока потреблени .This invention relates to measurable. It can be used in electronic systems for processing and analyzing waveforms, in particular, when controlling microcircuits in the form of a transient process of dynamic current consumption.

Целью изобретени вл етс повышение , точности сравнени формы сигналов за счет компенсации погрешностей и расширение области применени путем расширени динамического диапазона сравниваемых сигналов за счет дифференциального сравнени формThe aim of the invention is to increase the accuracy of waveform comparison by compensating for errors and expanding the field of application by expanding the dynamic range of the compared signals by differential comparison of waveforms.

.сигналов. I.signals. I

На чертеже приведена-структурна схема компаратора формы сигналов.The drawing shows a structural diagram of a comparator waveform.

Компаратор формы сигналов содержит п интеграторов первой группы 1-1s...,1-n, п интеграторов второй группы 2-1,...,2-п, п элементов сравнени 3-1,.,.,3-п, элемент И 4, выход которого вл етс выходом 5 устройства , выход каждого г-го интегратора второй группы 2-п подключен к первому входу п-го элемента сравне- . ии 3-п, сум1)аторы 6-1,,.,,6-п, аналоговые запоминающие элементы 7-1, ,,,, 7-п, усилители с программируемым коэффициентом усилени 8-1,,.,, 8-п, интеграторы третьей группы 9-1, ,,,,9-п, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 10-1,,,., 10-п, коммутатор 11, входы которого подключены к шинам исследуемого 12 и эталонных 13 сигналов, а выход подключен к первому входу первого сумматора 6-1 цепи .последовательно-поочередно соединенных сумматоров б-1,,,,,6-п и интеграторов первой .группы 1-1,.,,,1-п, при эТом выход каждого п-го интегратора первой группы 1-п через последовательно соединенные п-й аналоговый запоминающий элемент 7-п и п-й усилитель с программируемым коэс1)фициентом усилени 8-п подсоединен к второму входу п-го элемента сравнени 3-п, а выход п-го элемента сравнени 3-П Подклю-; чен к первому входу п-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10-п и информацион- ,ным входам п-х интеграторов, второй 2-п и третьей 9-п групп, причем выход п-го интегратора третьей группы 9-п подсоединен к второму входу п-го сумматора 6-п, а выходы всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10-1,.,.,10-п подключены к входам элемента И 4, дополнительный вход которого подсоеди57604JThe waveform comparator contains n integrators of the first group 1-1s ..., 1-n, n integrators of the second group 2-1, ..., 2-n, n elements of the comparison 3-1,.,., 3-n, element 4, the output of which is the output 5 of the device, the output of each r-th integrator of the second group 2-n is connected to the first input of the n-th element of the com- par. 3-p, sum1) ators 6-1 ,,. ,, 6-p, analog storage elements 7-1, ,,,, 7-p, programmable gain amplifiers 8-1 ,,. ,, 8- n, integrators of the third group 9-1, ,,, 9 9, elements EXCLUSIVE OR 10-1 ,,,., 10-n, switch 11, the inputs of which are connected to the buses of the studied 12 and 13 reference signals, and the output is connected to the first input of the first adder 6-1 of the circuit. successively-alternately connected adders b-1 ,,,, 6-p and integrators of the first .group 1-1,. ,, 1-p, with this output of each n-th integrator of the first group 1-p through successively connected pth a alogovy storage element 7-n and the nth amplifier with programmable koes1) gain coefficient of 8-n connected to the second input of the nth element of comparison 3-n, and the output of the nth comparator element connected P-3; To the first input of the nth element EXCLUSIVE OR 10-n and informational inputs of n-th integrators, the second 2-n and third 9-n groups, and the output of the n-th integrator of the third group 9-n is connected to the second input The n-th adder is 6-n, and the outputs of all the elements are EXCLUSIVE OR 10-1,.,., 10-n are connected to the inputs of the I 4 element, whose auxiliary input is connected to the 57604J

нен к шине 14 разрешени сравнени , вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10-1,..,,10-п подключены к шинамis not connected to the bus 14 resolution comparison, the second inputs of the elements EXCLUSIVE OR 10-1, .. ,, 10-n are connected to the tires

15программировани результата срав- 5 нени , управл ющие входы усилителей15programmed comparison result, control inputs of amplifiers

с программируемым коэффициентом уси-.- лени 8-1,,..,8-п соединены с шинамиwith a programmable coefficient usi -.- leni 8-1 ,, .., 8-p are connected to the tires

16программировани чувствительности, управл ющие входы коммутатора 11 под10 ключены к шинам 17 выбора режима работы , входы разрешени интегрировани интеграторов первой группы 1-1,16 sensitivity programming, the control inputs of the switch 11 are connected to the operating mode selection buses 17, integrator integration enable inputs of the first group 1-1,

. ..,,1-п соединены с шиной- 18 разрешени интегрировани входных сигна15 лов, входы разрешени интегрировани интеграторов второй группы 2-2, . .,,2-п - с шиной 19 компенсации мультипликативной погрешности, а входы разрешени интегрировани интегра20 торов третьей группы 9-1,,..,9-п . с шиной 20 слежени -запоминани фор- мы сигнала с компенсацией аддитивной погрешности, входы сброса интеграторов второй группы 2-1,,,,, 2-п. .. ,, 1-n are connected to the bus- 18 to integrate the input signals 15, the inputs to integrate the integrators of the second group 2-2,. . ,, 2-п - with the bus 19 of the multiplicative error compensation, and the integration resolution inputs of the integrators of the third group 9-1 ,, .., 9-п. with tracking bus 20 — memory signal storage with additive error compensation, reset inputs for integrators of the second group 2-1 ,,,, 2-p

25 йодключены к шине 21 начальной установки, управл ющие входы аналоговых запоминающих элементов 7-1,.,,, 7-п соединены е шиной 22 запоминани интегральньк значений, входы25 connected to the bus 21 of the initial installation, the control inputs of the analog storage elements 7-1,. ,,, 7-n are connected to the bus 22 storing integral values, the inputs

30 сброса интеграторов первой группы30 reset integrators of the first group

1-1,,,.,1-п подключены к шине 23 подготовки к интегрированию.1-1 ,,,., 1-p are connected to the bus 23 for preparation for integration.

Компаратор формы сигналов работает следующим образом,The waveform comparator works as follows

35 Дл запоминани формы эталонного сигнала на шины 17 выбора режима ра-. боты подаетс комбинаци управл ющих сигналов, обеспечивающа подключение через коммутатор 11 к цепи пос ледоваТельно соединенных сумматоров и первых интеграторов соответственно 6-1,,,,,6-п и 1-1,..,,1-п эталонного сигнала f с шины 13, На шину 20 слежени запоминани формы сигнала по даетс сигнал управлени , соответствующий слежению, т.е. сигнал разрешени интегрировани интеграторами третьей группы 9-1-9-п разности интегральных значений на выходах пер50 вых интеграторов к нулевого уровн сигнала, обеспечиваемого сбросом интеграторов второй группы 2-1,..., 2-п при подаче на шину 21 сигнала, соответствующего начальной установ55 ке устройства. Процесс стхежени осуществл етс за определенное количество циклов интегрировани эталонного входного сигнала f до тех пор.35 To memorize the shape of the reference signal on the bus 17 mode selection pa-. The bots are supplied with a combination of control signals that provide connection through switch 11 to the circuit of the following connected adders and first integrators, respectively 6-1 ,,,, 6-p and 1-1, .. ,, 1-p reference signal f from the bus 13, On the track tracking bar 20, a control signal corresponding to the tracking is given, i.e. the integrator enable signal of integrators of the third group 9-1-9-p of the difference of the integral values at the outputs of the first integrators to the zero level of the signal provided by resetting the integrators of the second group 2-1, ..., 2-p when the signal corresponding to initial setup55 ke device. The stitching process is carried out over a certain number of integration cycles of the reference input signal f until then.

пока на выходах интеграторов первой группы 1-1., ...,1-п не установ тс нулевые значени . При этом на выхо- дах интеграторов третьей группы 9-Г, ...,9-п образуютс средние за врем интегрировани интегральные значени с обратным знаком, которые соответствуют средним интегральньгм значени м эталонного сигнала с учетом аддитивной погрешности всего тракта преобразовани и сравнени . Каждый цикл интегрировани обеспечиваетс выполнением последовательно следующих операций: сброса интеграторов первой группы 1-1,..,,1-п по шине 23 подготовки к интегрированию; интегрировани при подаче сигнала по шине 18 разрешени интегрировани вход- них сигналов} запоминани интегральных значений с их переписью в анало- until the outputs of the integrators of the first group 1-1., ..., 1-n are set to zero. At the same time, at the outputs of the third group of 9-G, ..., 9-n integrators, integral values with the opposite sign are obtained during integration, which correspond to the average integral values of the reference signal, taking into account the additive error of the entire conversion and comparison path. Each integration cycle is performed in succession by the following operations: resetting the integrators of the first group 1-1, .., 1-n via bus 23 for preparation for integration; integration, when the signal is fed through bus 18, the resolution of integrating input signals} storing the integral values with their census in the analog

говые -запоминающие элементы 7-1beefy memorizing elements 7-1

7-п при подаче соответствующего СИ1- нала по шине 22 устройства на их уп- .равл ющие входы с последующим переходом из режима выборки в режим хра- нени .7-p, when the corresponding SI1-channel is fed over the bus 22 of the device to their control inputs with the subsequent transition from the sampling mode to the storage mode.

Процесс слежени заканчиваемс подачей на шину 20 в определенный момент времени сигнала, соответствую . щего переходу интеграторов третьей группы 9-1, .. . ,9-п в режим з апомина- Iни . Компенсаци нестабильности коэффициентов преобразовани , завис щей, в основном, от нестабильности интеграторов первой группы 1-1,...,1-п, осуществл етс регулировкой уровней уставок, значени которых задаютс интеграторами второй группы 2-1,..., 2-п. При подаче на входы 17 выбора режима работы устройства комбинации сигналов, обеспечивающей подключение через коммутатор 11 эталонного сигнала д+ uf, после каждого цикла интегрировани на выходах интеграторов первой группы 1-1, .. ., 1 -п образуютс интегральные значени , соответствующие сигналу i f. Подачей управл ющих сигналов на шины 16 программировани чувствительности осуществл етс задание определенных уровней уставок, ко торые отслеживаютс интеграторами второй группы 2-1,...,2-п, на входы разрешени интегрировани которьш по шине 19 компенсации мультипликативной погрешности подаетс - соответ ствуюшд1й уровень сигнала. При этом сигнал на шине 21 начальной установки снимаетс . В определенный моментThe tracking process ends with a signal to the bus 20 at a certain point in time, corresponding. the transition of integrators of the third group 9-1, ... , 9-n in the mode of s apomin-I. The compensation of the instability of the conversion factors, depending mainly on the instability of the integrators of the first group 1-1, ..., 1-n, is carried out by adjusting the setting levels, the values of which are set by the integrators of the second group 2-1, ..., 2- P. When a combination of signals is applied to the inputs 17 for selecting the device operation mode, which provides the connection through the switch 11 of the reference signal d + uf, after each integration cycle, the integral values corresponding to the signal i are formed at the outputs of the integrators of the first group 1-1, ..., 1-n. f. By supplying control signals to the sensitivity programming buses 16, certain settings are set, which are monitored by integrators of the second group 2-1, ..., 2-n, to the integration resolution inputs of which, via the multiplier error compensation bus 19, is applied - the corresponding level signal. In this case, the signal on the bus 21 of the initial installation is removed. At some point

времеии установки на выходах интеграторов второй группы 2-1,...,2-п требуемых значений уставок снимаетс сигнал на шине 19 устройства и интеграторы второй группы 2-12-пAt the time of setting the required setpoint values at the outputs of the integrators of the second group 2-1, ..., 2-n, the signal on the bus 19 of the device and the integrators of the second group 2-12-p

переход т в режим запоминани . Таким образом, устройство подготовлено к сравнению формы эталонного сигнала f и исследуемого f, так как на интеграторах третьей группы 9-1,,.., 9-п запомнены значени , соответствующие средним интегральным значени м эталонного сигнала с обратным знаком с учетом аддитивной составл ющей погрешности , а на интеграторах второй группы 2-1,,..,2-п - уровни установок сравнени с учетом мультипликативной составл ющей погрешности такта преобразовани . При подаче на шипы 17 выбора режима работы устройства комбинации сигналов, обеспечивающей подключение через коммутатор 11 исследуемого сигнгша f, после первого цикла интегрировани на выходах интеграторов первой группы 1-1,..,,, 1-п образуютс интегральные значени , соответствую1цие разностному сигналу f-fQ, Подачей на шины 16 программировани чувствительности наперед заданной комбинации сигналов осуществл етс масштабирование ожидаемого отличи формы сигнала по отношению к сигналу uf, В зависимости от логики работы последующих устройств может быть интересньм не только результат совпадени формы сигналов, но и их определенные отличи , что обеспечиваетс заданием соответствующих сигналов По вторым входам элементов ИСКЛЮ ЧАЮЩЕЕ ИЛИ 1 О-1,...,10-п. С учетом задержек, вносимых элементами устройства , с по влением установившегос результата сравнени на вход 14 разрешени сравнени подаетс управл ющий сигнал, обеспечивающий вьщачу результата сравнени .go to memory mode. Thus, the device is prepared for comparing the shape of the reference signal f and the test f, since the integrators of the third group 9-1 ,, .., 9-p store the values corresponding to the average integral values of the reference signal with the opposite sign, taking into account the additive component errors, and on the integrators of the second group 2-1, .., 2-n, the levels of the comparator settings, taking into account the multiplicative component of the conversion tact error. When applying to the spikes 17 a device operation mode selection of a combination of signals that provides connection through the switch 11 of the tested signal f, after the first integration cycle at the outputs of the integrators of the first group 1-1, .., 1-n, integral values are formed, corresponding to the difference signal f -fQ; By feeding the sensitivity programming programming to the 16-predetermined signal combination, the expected difference in the waveform with respect to the uf signal is scaled. Depending on the operation logic of subsequent devices ozhet interesnm be not only the result of matching waveforms, but their specific differences that is provided by specifying the respective signals on the second inputs of the OR elements ELIMINATE sistent 1 G-1, ..., 10-p. Taking into account the delays introduced by the elements of the device, with the appearance of the established comparison result, a control signal is supplied to the comparison resolution input 14, which ensures a higher comparison result.

Таким образом, за счет идентичности трактов преобразовани зталонно -о и исслед,уемого сигналов обеспечиваетс возможность компенсации погрешностей и расширени динаш1ческого диапазона пре: Сразовани разностного - сигнала.Thus, due to the identity of the conversion paths of the reference and research signals, it is possible to compensate for errors and broaden the dynasic range of the pre: Discrete difference signal.

Claims

55 claims

A waveform comparator containing bus input and test

signals, n integrators of the first group, n integrators of the second group, n reference elements, the AND element whose output is the output of the device, the input of each nth integrator of the second group is connected to the first input of the nth comparison element, characterized in that In order to improve the accuracy of comparison and the application area dilution by increasing the dynamic range of the compared signals, the comparison resolution bus has been added to it, the programming bus

the result of the comparison, the js bus is connected to the programming bus.

sensitivity, bus mode selection, integration resolution bus, multiplicative error compensation pins, tracking ping-waveform memory with additive error compensation, initial setup bus, integral values memorization bus, preparation for integration, respectively, n adders, n analog storage elements , p amplifiers with a programmable coefficient, gain, n integrators of the third group, and the elements EXCLUSIVE OR, a switch whose inputs are connected to the tires of the test and reference signals, and the output is connected to the first input of the first adder of a circuit of series-alternately connected n adders and n integrators of the first group, with the output of each n-th integrator of the first group — through the serially connected n-th analog storage element and n- A programmable gain amplifier is connected to the second input of the nth reference element, and the output of the nth comparison element is connected to the first input of the nth element} that IC-KEY 11LI and

5 information inputs of n integrators of the second and third groups, the output of the n-th integrator of the third group is connected to the second input of the n-th adder, and the outputs of all elements of the SCRP10 SINGLE OR connected to the corresponding inputs of the AND element, the additional input of which is connected to the resolution bus compare. the second inputs of the EXCLUSIVE OR elements of the comparison result, the control; and the inputs of programmable gain amplifiers are connected to the sensitivity programming buses, the control inputs of the switch are connected to the operation mode selection buses, the integrator resolution inputs of the first group are connected to the integration resolution bus input signals, integrator integration resolution inputs of the second group - with multiplication error compensation, and integral integration resolution inputs the third group of tori - the bus tracking -zapominani waveform compensated additive error, the reset inputs of the integrators of the second group are connected to the primary bus

the settings that control the inputs of the analog storage elements are connected to the bus of storing integral values, the reset inputs of the integrator of the first group are connected to the bus for preparation for integration.