JPS58107590A - Display unit - Google Patents

Display unit

Info

Publication number
JPS58107590A
JPS58107590A JP20758881A JP20758881A JPS58107590A JP S58107590 A JPS58107590 A JP S58107590A JP 20758881 A JP20758881 A JP 20758881A JP 20758881 A JP20758881 A JP 20758881A JP S58107590 A JPS58107590 A JP S58107590A
Authority
JP
Japan
Prior art keywords
character
display
area
register
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20758881A
Other languages
Japanese (ja)
Inventor
安島 信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20758881A priority Critical patent/JPS58107590A/en
Publication of JPS58107590A publication Critical patent/JPS58107590A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発1!Aは、ピットパターンメモリを用いるディスプ
レイ装置に関し、特に文字と図形を混在表示する際にピ
ットパターンメモリの任意の領域だけを切り出そうとす
るものである。
[Detailed description of the invention] (1) Technical field of the invention This invention 1! Method A relates to a display device using a pit pattern memory, and is intended to cut out only an arbitrary area of the pit pattern memory when displaying a mixture of characters and graphics.

(刀技術の背景 文字を表示するには通常文字コードをキャラクタジェネ
レータに与えてここから2次元の文字パターン愛発生す
る。一方、図形を表示すゐには予めビットパターンメモ
リと称されるメモリに所要とする図形パターンt−2次
元的に格納しておく必要がある。蓄積蓋グラフィ、クデ
ィスプレイ装置は一般に両者の機能を兼ね備えtもので
ある。
(To display the background characters of sword technology, a character code is normally given to a character generator and a two-dimensional character pattern is generated from there.On the other hand, to display a figure, a memory called a bit pattern memory is stored in advance.) The required graphic pattern must be stored two-dimensionally.Storage graphic and display devices generally have both functions.

(5)従来技術と問題点 ところで従来のピットパターンメモリを用い九蓄積型グ
ッフィ、クディスプレイ装置では、文字と図形t−混在
表示する場合、文字モードと図形モードを切替えて表示
するか、重ね合わせて表示するかのいずれかであり、画
面の一婦だけに図y#を表示するということはできない
。又、従来の装置社−画面分のピットパターンメモリを
必要とするので、膨大なメモリ容量が要求される欠点が
ある。
(5) Prior art and problems By the way, when displaying a mixture of characters and graphics in a nine-storage display device that uses a conventional pit pattern memory, the character mode and graphics mode must be switched or displayed in an overlapping manner. It is not possible to display figure y# only in one part of the screen. Furthermore, since the conventional device requires pit pattern memory for the screen size, it has the disadvantage of requiring a huge memory capacity.

(4)発l1111q)目的 本発明は、表示画面の任意の領域にピットパターンメモ
リの任意の部分データを表示可能とすると共に、該メモ
リが1画面分の容量でなくとも済むようにするものであ
る。
(4) Issue l1111q) Purpose The present invention makes it possible to display arbitrary partial data of a pit pattern memory in an arbitrary area of a display screen, and also makes it possible for the memory not to have the capacity of one screen. be.

(5)発明の構成 不発snのディスプレイ装置は、図形データを格納した
ピットパターンメモリ上では任意のデータ領域を指定し
、また画面上ではキャラクタジェネレータから発生され
る文字パターンの表示を禁止する任意の窓領域を指定し
、そして該窓領域に前記データ領域から絖み出された図
形データを表示するようにしてなること1i″特徴とす
るものである。
(5) Configuration of the Invention The display device of the unexploited sn specifies an arbitrary data area on the pit pattern memory that stores graphic data, and also specifies an arbitrary data area on the screen that prohibits the display of character patterns generated from a character generator. 1i'' is characterized in that a window area is designated and graphic data drawn out from the data area is displayed in the window area.

(6)発明の実施例 以下、図示の実施例を参照しながら不発@を詳IIIK
説明する。i11図扛不発明の一実施例を示すプロ、り
図である。このうち文字コード格納用の画面パ、ファ1
、核パ、ファから行単位で文字コードを取9出す文字表
示用L812 、与えられた文字コードに対応する文字
パターンを発生するキャラクタジェネレータ3、腋ジェ
ネレータの発生する文字パターンを表示用のラスタに併
せて出方するシフトレジスタ4、は通常の文字ディスプ
レイ装置に含まれる構成である。また図形データを格納
するmXmピ、トのピットパターンメモリ8、七〇Yア
ドレスを指定するレジスタ9、xアドレス【指定するレ
ジスタ10、メモリ8から切9出されたデータをシフト
するシフトレジスタ11、は通常の蓄積型グラフィ、ク
ディスプレイ装置に含まれる構成である。これらはオア
回路6によりて表示モニタ7を共用する。
(6) Embodiments of the invention Hereinafter, the misfire will be explained in detail with reference to the illustrated embodiments.
explain. It is a professional diagram showing an example of the i11 diagram. Of these, the screen page and file 1 for storing character codes
, L812 for character display that extracts character codes line by line from the core P, F, character generator 3 that generates a character pattern corresponding to the given character code, converts the character pattern generated by the armpit generator into a raster for display The shift register 4 that also appears is a structure included in a normal character display device. Also, an mXm pit pattern memory 8 for storing graphic data, a register 9 for specifying the 70Y address, a register 10 for specifying the x address, a shift register 11 for shifting the data extracted from the memory 8, is a configuration included in ordinary storage type graphics and display devices. These share the display monitor 7 through the OR circuit 6.

本発明でにここにアンドグー) 5.12、ロケーショ
ンレジスタ13.ビ、トハターンリードレジスタ14、
タイミング発生回路151追加する。
5.12, location register 13. Bi, Toha turn read register 14,
A timing generation circuit 151 is added.

El ケ−ジョンレジスタ13は第3図に示す表示モニ
タ7の全画面のうち、文字表示を禁止する窓領域7&t
−その文字表示アドレス(行、列)で指定するもので、
開始アドレスは(Rs、Cm)iSS子アドレス(R1
,Cm)である。尚% 7aは文字パターンが表示され
る領域である。ビットパターンリードレジスタ14は第
4図に示すビットパターン/%’J8の全領域から表示
すべき図形データが格納された任意のデータ領域8ムを
指定するもので、その副  。
The case register 13 is a window area 7&t which prohibits character display from the entire screen of the display monitor 7 shown in FIG.
-It is specified by its character display address (row, column),
The starting address is (Rs, Cm) iSS child address (R1
, Cm). Note that %7a is an area where a character pattern is displayed. The bit pattern read register 14 is used to specify an arbitrary data area 8 in which graphic data to be displayed is stored from the entire area of the bit pattern /%'J8 shown in FIG.

始アドレスは(ΔX m 、ΔYs)、終了アドレスは
(Δxm、ΔYm)である。第2図はタイムチャートで
、vRは垂直同期信号、HRfl水平同期信号、CCL
Kは文字クロ、夕、RCは行カウンタ、CCは列カラy
葎、andアント°ゲート5,121排他的に制御する
切換信号である。を九第1図でCKは基本クロック、8
H1、8Hsはシフトクロックである。
The start address is (ΔX m , ΔYs), and the end address is (Δxm, ΔYm). Figure 2 is a time chart, where vR is a vertical synchronization signal, HRfl horizontal synchronization signal, and CCL.
K is character black, evening, RC is row counter, CC is column color y
This is a switching signal that exclusively controls the gates 5 and 121. 9 In Figure 1, CK is the basic clock, 8
H1 and 8Hs are shift clocks.

タイ建ング発生回路15は文字表示用L1i112から
の行9列カウンタRC,CCの内容とロケータ。
The tie generation circuit 15 receives the contents and locators of the row 9 column counters RC and CC from the character display L1i 112.

ンレジスタ13からの開始アドレスR8,CBが一致す
ると、そのタイ電ングで切換信号GPをオンにする。第
2図ではg鵬行第n列でGPオンとなっている。信号G
Pがオンになると、レジスタ14の開始アドレスΔXs
、ΔY−がそれぞれアドレスレジスタ10.9にロード
され、メモリ8のデータ領域8ムからの読出しが開始さ
れる。アドレスレジスタ10.9の内容はデータt−読
出す毎に更新されるので、それがリードレジスタ14の
終了アドレスΔXmlへYlと一致したら読出しt終了
する。
When the start addresses R8 and CB from the start register 13 match, the switching signal GP is turned on at the timing of the tie. In FIG. 2, the GP is turned on in the g-row and n-th column. Signal G
When P turns on, the start address ΔXs of register 14
, .DELTA.Y- are loaded into the address register 10.9, respectively, and reading from the data area 8 of the memory 8 is started. Since the contents of the address register 10.9 are updated every time data t is read, when the end address ΔXml of the read register 14 matches Yl, the read t ends.

尚、信号GPはカウンタRC,CCの内容トロケージ曹
ンレジスタ13の終了アドレスR菖eclが一致したら
オフにする。これは必ずしもデータ領域8aからの読出
し終了とは一致しない。その理由はjIE3図の窓領域
7ムをデータ領域8ムよう広く設定することがあるから
である。このようにして信号GPがオンである期間にゲ
ート12が開となり、窓領域7ムにデータ領域8ムの図
形データが表示される。
Incidentally, the signal GP is turned off when the contents of the counters RC and CC match the end address R ecl of the processing register 13. This does not necessarily coincide with the end of reading from data area 8a. The reason for this is that the window area 7m in the jIE3 diagram may be set as wide as the data area 8m. In this manner, the gate 12 is opened while the signal GP is on, and the graphic data in the data area 8m is displayed in the window area 7m.

Claims (1)

【特許請求の範囲】[Claims] 図形データを格納したビットパターンメモリ上では任意
のデータ領域を指定し、ま九画面上では中ヤツクメジェ
ネレータから発生される文字パターンの表示’is止す
ゐ任意の窓領域を指定し、セして該窓領域に前記データ
領域から読み出された図形デ、−タを表示するようにし
てなること七特徴とするディスプレイ装置。
Specify an arbitrary data area on the bit pattern memory that stores graphic data, and specify an arbitrary window area on the screen to display the character pattern generated from the middle Yatsukume generator. 7. A display device according to claim 7, wherein the graphic data read out from the data area is displayed in the window area.
JP20758881A 1981-12-22 1981-12-22 Display unit Pending JPS58107590A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20758881A JPS58107590A (en) 1981-12-22 1981-12-22 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20758881A JPS58107590A (en) 1981-12-22 1981-12-22 Display unit

Publications (1)

Publication Number Publication Date
JPS58107590A true JPS58107590A (en) 1983-06-27

Family

ID=16542246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20758881A Pending JPS58107590A (en) 1981-12-22 1981-12-22 Display unit

Country Status (1)

Country Link
JP (1) JPS58107590A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01267692A (en) * 1988-04-20 1989-10-25 Hitachi Ltd Image information display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5460527A (en) * 1977-10-24 1979-05-16 Fujitsu Ltd Dispaly device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5460527A (en) * 1977-10-24 1979-05-16 Fujitsu Ltd Dispaly device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01267692A (en) * 1988-04-20 1989-10-25 Hitachi Ltd Image information display device

Similar Documents

Publication Publication Date Title
JPS61249086A (en) Image display method and apparatus for adjacent display zone
JPS58107590A (en) Display unit
JPS6139677B2 (en)
JPS60144789A (en) Character/graphic display controller
KR790001245B1 (en) Letter information synthetic method of the crt terminal device usable as both englisch sentence and writing togetherwith korean
JPS585786A (en) Color display
JPH0131196B2 (en)
KR950000540B1 (en) Window generating method and apparatus therefor
JPS5745636A (en) Control processing system for character pattern
KR900000090B1 (en) Display control method
JPS6239739B2 (en)
JPS63256991A (en) Editing memory
JPS58107583A (en) Display unit
JPS58158687A (en) Information output controller
JPS61172187A (en) Crt display unit
JPS59185A (en) Crt display unit
JPS60205485A (en) Form data memory system
JPS60195588A (en) Display controller
JPH05341757A (en) Device for displaying character
JPS58132786A (en) Display control system
JPS6366671B2 (en)
KR880002072A (en) CRT control circuit
JPS59105683A (en) Display controller
JPH0126071B2 (en)
JPH01272271A (en) Digital image processing circuit