JPS58106959A - デ−タ圧縮回路 - Google Patents

デ−タ圧縮回路

Info

Publication number
JPS58106959A
JPS58106959A JP20570881A JP20570881A JPS58106959A JP S58106959 A JPS58106959 A JP S58106959A JP 20570881 A JP20570881 A JP 20570881A JP 20570881 A JP20570881 A JP 20570881A JP S58106959 A JPS58106959 A JP S58106959A
Authority
JP
Japan
Prior art keywords
register
address
counter
prom
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20570881A
Other languages
English (en)
Inventor
Shigeru Yoshida
茂 吉田
Tadashi Matsuda
松田 忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20570881A priority Critical patent/JPS58106959A/ja
Publication of JPS58106959A publication Critical patent/JPS58106959A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/41Bandwidth or redundancy reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発@Oa術分野 本発明はデータ圧縮回路に係ル、と< K PROM(
プログツマプル・リード・オンリ・メ噌り)コントロー
ラを用−て画像データO参照走査線と符号化走査−の自
IIk−嵩の関係を高速に検出する回路に関するもので
ある。
(2)技術O背景 データ圧縮回路の内で、参照走査線と符号化走査nor
;4縄−素の関係を検出する回路方式として、従来の7
7クシt IJで線次O方式が採られている。
すなわち、■変化画素検出ハードウエアとマイクロプロ
セッサ、■マイクロプログラム制御、■PROMコント
ロニラ、■ワイヤードロジックでるる。
処虐の高速性で社運いHAに■、■、■、■であル、回
路構成の容易さで紘この逆の職序となる。tc置貴の要
求からたとえば1一本幽j150nsl!度の高速で検
査する場合、TTLで回路を構成すると■のワイヤード
ロジック方式を用−ることになる。しかし、ζO方式で
は回路規模が大暑くな)制御も複雑となル、辷れを簡単
化するに拡@厩がある。
これに対しψのPROM:fントローラは九とえば1画
lA轟ル85nsl1mであるから、辷れを高速化して
50nsllffiにで暑れば前記用途に使用で自る。
(荀従未技術と問題点 まず、従来OFROM:ffントローツによる方式のモ
ード検出回路につ龜、簡単の丸め一次元符号化方f:、
を例にとルー明する。
第1図において、FROMコントローラ5oは、PRO
M12とレジスタ15よ)構成される。ラインメモリ1
0からアドレスカウンタ11によ)指定され九アドレス
の画素信号20をPROM12のアドレスに人力する。
FROMコントローラ5(lラインメモリ10中のm1
Atアドレスの小さい方からJ義に白画素か黒ii系か
t検査し、y :/Vン1’ ス(RL) t RLカ
ウンタ14でカウントする。この丸め、PROMコント
ローツ30の!イクロコマンド備考25としてRLカウ
ンタ14のカウントアツプ信号24.クリア備考25と
、アドレスカウンタ11のカウントアツプ信号24 t
−含み、状態アドレス(Toるいは内部状311)li
号21としては画素信号2oの一つ前の白黒状悪をとる
。すなわち、状態アドレス信号21は一2イン22によ
JFROM1ffi07 VvxI/cyイードバック
されてお)、FROM:1ントa −’) 50ハm1
gM号20と状態アドレスから1つ手前の画素信号を用
いてRLカウン/14とアドレスカウンタ110制#七
行なう。
レジスタ1sはPROM12の出方の保持と全ロジック
機能の同期をとる。レジスタ15には通常り形フリップ
70ツブを用いる。
第2図(&)〜(d)はi!igI図のモード検出回路
のタイムチャートを示す。
同図(a)はレジスタ13のクロック(以下これ全率に
クロックという)でるる。クロックの立上ルでレジx1
15tセットし、同図(ロ)のレジスタ15の出力を得
る。この時点でマイクロコマンドがレジス/15から出
力される。アドレスカウント偏号26が出ている場合、
アドレスカウンタ11をカウントアツプし、ラインメモ
リ10から次の繊素データをアクセスする◎そして同図
(c)に示すようにツインメモリ10C)アクセスが終
了し、FROM120入力が確定してから、同vA(d
)に示すようにPROM12の出力がアクセスされて確
定する。
従ってクロックの1サイクル周期Tは、T−(アドレス
カウンタ11のカウントアツプ時間)+(94yl−e
IJ、1007/−*x/(ム)+(PROM12のア
クセスタイム)(l) 以下に紘ならない。クロックの1サイクルが11111
1g当)O白黒状MAo検査時間であるので、この1サ
イクルの時間Tで鵡塩速度の上限が決まる。九とえば、
2インメモリ10として、高速のMO8RAM(409
6ワード×1ビツト、アクセスタイム55 ns) 。
FROMとしてバイポーラROM(1024ワード×4
ビツト、アクセスタイム55 ns)を用い九とすると
、カウンタのカウントアツプ時間を15nsとして1サ
イクル時間嬬85ns@j[かかることになる。
sa#jAに)〜替は籐1図のモード検出回路の11k
tOMコント四−ツO制御手職を、縦方向にクロックに
よる時間毎の状態変化を(1)〜−のm−図で示しえも
ので6j1.左欄の数字0〜6は初期状lIA。
からのりayりOamを示す。各1t@1gl紘PRO
Mコントローツによるアドレスカウンタ11. RLカ
クンメ140#作とツインメ峰す1oのアクセスの状l
l會模式的に示したもo′cesゐ。この説明−紘クロ
ツタが入る直前O状態を示す。鵞九、図中の点−で示し
九制・御および以下説@OPROMコントa −t o
 制御t2り四ツクが入って、し6ジスタ15カセツト
皇れた結果出力盛れるマイク−′:Iマントによる制御
である。
同図(&)でクロック0の初期状朧の時、アドレスカウ
ンタ11.RLカクンタ14は@0″であJ 、FRO
Mコントローラ50内の状態アドレス22(1つ前のa
+素状11A)も10”すなわち白にとる。次にライン
メモリ10中Cζ2,3′fII地が4aim&他の膏
地が白画素が入っている場合を考える。ここで白AII
I系は@0″、411本は@1”に対応づけるものとす
る。
同図中)で1尭目のクロックが入った時、ラインメモリ
10から01il地の自−系がFROMコントローラ5
0に入力されてiる。FROMコントローラ60ハ入力
され九#Ii系と状態アドレスが共に自−累で参るので
、アドレスカウンタ11會1ji号14によpカウント
アツプしてラインメモリ10をアクセスし、同時に信号
24によ〕RLカウンタ14をカウントアツプする。
同II (@)で2尭目のクロックが入つ九時、ライン
メモリ10から1誉地の自画系が入力車れる。入力され
たl1Ii素と状態アドレスが共Kaであル、岡−伽)
と同III/cアドレスカクンjl111とRLカクン
メ14をカウントアツプする。
同図(d)で3角目のクロックが入パうた時、ツインメ
モリ10から2番地の4ili素がPROM Hントロ
ーラ30に入力される。入力され九4画素と、状態アド
レスの白画素とが異なるので、FROMコントローラ5
0は変化画木が検出されたことを知る。そζでPROM
コ/ドロー−)紘RI、カウンタ14の内容を41km
K渡してから、その内容を信号25によ)クリアする。
さもに状態アドレスt@1″すなわち黒に書替える。ア
ドレスカウンタ11とRI、カウンタ14のカウントア
ツプ紘しない。
同図(・)、ゲ)で4.5角目のクロックが入った時は
、ツインメモリ10中02.5着地04111i木#P
ROMコ/ドロー230に入力盛れ、状態アドレスも黒
画素のままなOで、同図(ロ)、(b)と同11にアド
レスカウンタ11とRLカクyり14Vcカウントアツ
プする。
同図(2)で6角目Oり四ツタが入った時、ツインメモ
v10の4喬地紘自iii嵩で61、″状態アドレスは
l#に画素と異なるので、同図け)と同様O部層をする
九九し、状態アドレスの書替えは白−索に蕾替える。以
下同様にしてRLのカウントを続ける。
以上のように従来のFROMコントローラでは前述のよ
うにアドレスカウントアツプ、ライ/メモリアクセス時
間とFROMアクセス時間が直列となるから式(1)で
示した時間T以下にすることができないという間趙点が
めった。
(4)発明の目的 本発明の目的はFROMコントローラt−用いて画像デ
ータの参照走査線と符号化走査様の白黒IIII系の関
係を高速に検出する回路を具え九データ圧鰯回路を提供
することである。
(5)発明の構成 前記目的を達成するため、本発明のデータ圧練回路は画
像データの参照走査線と符号化々査lI8白燕lil木
の関係t−FROM(プログラマブル争リード・オンリ
ーメモリ)コントローラで検出する回路よ〕成るデータ
圧縮回路において1画像データと前記FROMを同時□
にアクセスする手段と、この同時にアクセスした結果0
lll像データの^場の遅れを補償する制御手段とを具
え九ことを特徴とする−のである。
(61)発明の実施例 第4図は本発明の実施例の構成説明図である。
同図が第1図と異なる点は、ラインメモリ10の出力2
0をPROM12でなく直接レジスタ15′に入れ、こ
の結果生ずる鵡理の連れを補償する丸め、第1図のクリ
ア信号250代jlKRI、カウンタ14に11″をロ
ードする信号25′としたFROMコントローラ30′
を設は九ことである。
第SwA(&)〜ば)は本発明owb作を示すタイムチ
ャートである。
同!+1fl(〜のレジスタ13′のクロックの立上)
で同図Φ)をカウントアツプしツインメモリ10をアク
セスし、同図(C)の2インメモリ出力を得ることは第
1図のとおp″ehゐ。しかし1s1図のようにこのラ
インメモリ出力がFROM入力となるので線なく、同図
(d)に示すように、FROM入力は同図Φ)のレジス
タ13′出力とともに行なわれ、同図(C)のツインメ
モリ出力と同図(・)のFROM出力に見られるように
、レジスタ15′のセットとともに、2インメモリ10
とPROM12とが同時にアクセスされる。従ってクロ
ックの1サイクルの周期は、 T1=(アドレスカウンタ110力ウントアツプ時閾)
+(ラインメモリ10のアクセスタイム)・・・(2)
T麿−(PROM12のアクセスタイム)     ・
・・(3)のうち大敬い方の#jII111で決まる。
たとえば、第1図と同じ水子を用い九場合、T1の時間
は50m5゜T3の時間線55 nmでin、1サイク
ル時閾は約50nsになる。これは、@1図O85na
と比べ約60%の高速化が可能となp、ワイヤードロジ
ック方式に匹敵する速度が得られる。同図(f)はこの
時oita運化し九クロックを示す。
第6図体)〜(6)は第4図の実施例のFROMコント
四−ツの制御手職を第3図(IL)〜億)の場合と同様
に模式的に示し九ものである。ツインメモリ10の内容
も同じ例で示した。
同図←)でクロック0の初期状態のとき、アドレスカウ
ンタ11とRLカウンタ14は共に@0′でhル、また
FROMの入力のレジスタ15′、状態アドレス22も
@0″すなわち白11sにとる。
同図中) 、 (41)の1.2発註のクロックが入つ
九時、レジスタ15′にラインメモリ10の1.211
地の内容tセットする。同時にアドレスカウンタ11と
RLカクンタ14をカウントアツプする。FROMコン
トローラ30′はF1m率入力20のレジスタ13′の
出力と、状態アドレス22をみておル、これらが同じ場
合は、アドレスカウンタ11とRLカクンタ14t−カ
ウントアツプし、異なる場合は変化ll1i′IIAを
検出したことt−仰る。
同図(ロ)05発回のクロックでFROMコントローラ
50′は変化1回嵩を検出したことを知る。しかし、レ
ジλり13′をセットし死時点で出力惑れるマイクロコ
マンドにIIi質化−素を検出し死時10#ll場を加
えること唸でl11tkい、このように、画素人力2゜
をレジスタ1M’を介してFROM 12に入力する丸
め、マイクロコマンドはアドレスカウンタ11で指定さ
れる11素よ)、1つ逼れた−単に対するものになる0
本発明では次のクロックで変化一本検出した丸めの部層
を行なう。
同図(・)の4角目のクロックが入った時、PROM1
0Mコントローラ30Lカウンタ14の内容tfikR
に渡し友後、RLカク/りに”1”をロードする。RL
カウンタへの@1”のロードはアドレスカラ/り11で
指示しているIIIJ索と、実−にPROM12で見て
いる一累との邂れt補償するために行なわれる。次に状
態アドレス22を日から黒に壷賛える。
次に、同図(f)〜偽)の第5発目〜第7発目のクロッ
クで、同図(&)〜(0)の場合と1ii1様にライ/
メモ’110中の縄−素のRLをカク/トシて恢1RV
c渡す。このと禽状瞭アドレス22は黒から白に曹普見
られる。
上述し丸ように、ラインメモリ2oとPROM12を同
時にアクセスするとともに、変化画成検出時にアドレス
11で指示されるginと、実際にFROMに入力惑れ
ている1jiii索との遅れを補償することで、処虐O
?j4逮化を図ることができる。
今までの例はli%!明を藺単にする丸め一次元符号化
方式を例示して述べfe、が、モディファイド・リード
(M助方式等O二次元逐次符号化方式にも本91i明t
−迩用することがで目る。
第7図(2))、(6)は本発−の他の実施例の構成説
明−でh)、二次元符号化方式の1例を示す。
二次元符号化方式のモード検出回路で唸与えられ友参照
走f、*と符号化走査線の白黒l1li素の関係を求め
る丸め、両画像データから一直、水平、バスモードの区
別、ランレングス(RL)、 ずれの量さを求める。
J17図−)テ鉱、9471 % IJ (410−1
,(is)10−2がそれぞれ参WA走査線と符号化走
査線の画像データを格納する。アドレスカウンタ11は
ラインメモリ10−1.10−20同一アドl/ スQ
 @素を同時に続出してレジスタ13#に加える。PR
OM10Mコントルv′鉱しジスメ13″を介して参照
走置−と符号化走査−の同一アドレスのiji:IIA
ベア(以下ベアパターlとiう)をアドレスの小ah方
から順次検量する。pij図伽)はベアパター/の樵癲
賜〜脇を示す。
まず、―直、水平、パスモードの区別鉱区0手JIKK
よ1行なう。
FROMコントローラ301はベアパターンを慣査シ、
ベアパターンの種類の遷移によって―直モード。
パスモード、水平モードの区別を知る。下表は参照走査
−と符号化走査線が共に白l1iII木である同図中)
のMeパターンから始まった場合のベアパター/の遷移
によるモード判定の1例を示す。
表 (最初のパターン)→(1回mo迩移)→(2回目O遥
移) を表わす。
鵞九、MaJjA外のベアパターンから始まった場合も
tjlllにモードの判定表を作ることがで龜る。
この手順で、精々21iiilのベアパターンの遷移で
モードが判定でIiゐ丸め、状態アドレス22−1は最
初のベアパターンと1回目の遷移を記憶するために4ピ
ット分を、何回目の遷移かt−指定するために2ピット
分をとる。壜らに、ずれの長さが3よp大の時は水平モ
ードとなるので、ずれ長カウンタ14t−比lR151
7で5よ)大か小かを判定し、この輌釆を状態アドレス
22−2とする丸め1ビット分とる。上記のよ5に、状
態アドレス22’t7ピツトとる仁とによ31、FRO
Mコ/ト四−2301でモードの判定ができる。モード
を判定した結果はモードが確定し先後、モードレジスタ
18に格納し、4kRに渡す。
次KRLのカク/トおよびずれの長10カウントは下記
手職によ)行なう。
2インメ−fr 9(A)、(B) 0レジスタ151
介し丸φ力であるベアパターンが状態アドレス22′の
最新のベアパターンと一致する時、すなわちベアパター
ンの遷移がない場合uRLカクンタ14.アドレスカウ
ンタ11をカウントアツプする。
1回1iilOベアパターンの遷移を検出すると、RL
カウンタ14の内容をRLレジスメ15に移し先後、R
Lカウンタ14に′″1”をロードする。同時に、ずれ
★カウンタ16に11“tロードし、以降ベアパターン
の遷移がない時に、ずれ蚤カウンタ16%カウントアツ
プする。
2回目のベアパターンの遷移を検出すると、モードは確
定し、後段にモードレジスタ18の内容、ずれ長カウン
メ16の内*、RLカウンタ14とRLレジスタ15の
内容を渡した俵、RLカウンタ14に”1”をロードす
る。
1回目、2回目のペアパターン遷移検出後の処理は一次
元符号化方式に本発明【適用した場合と同様に、1クロ
ツク遅れて行なわれる。
[7図(&)のモード検出囲路の動作のタイムチャート
は一次元符号化方式O場合と同様に、第5図と同じm形
で示される。
従って、同様0LIIi速化0@釆が得られる。
(7)発明の効果 以上a明しえように、本発明によれば、−律デ−mlと
FROMを同時に7タセスする手段と、この同時にアク
セスし九結果の1像データの錫層の遅れを補償する制御
子RtAえることにょj)、FROMのアクセスタイム
とフィンメモリのアクセスタイムのどちらか遅い方の時
間にクロックの1サイクルの上繊をとることができるの
で、従来の方式がこれらを直列に加算し死時11a t
−費したのに比べたとえば60%IIIEOA遍化が可
能となル、しかもその構成上の改変はわずかであるから
、とくにIIa運を要求されるデータ圧J11回路に有
効に用いられる。
【図面の簡単な説明】
菖1wA社従来例の構成説明図、第21偽)〜(4)紘
嬉1wIoIIk作を示すタイムチャート、第31伽)
〜(2)線画1図の要部の制御手順説明図、第4図線本
発明の実施例の構成説@図、aS図(a)〜σ)は菖4
−の動作を示すタイムチャート、#16図(JL)〜(
6)は114図OSmの制御手順説明図、縞7図−)、
伽)は本発明の*o*xaso構成説明図であル、図中
、10、10−1.10〜2はラインメモリ、11はア
ドレスカウンタ、12はPRoM113:13″はレジ
スタ、14はRLカウンタ、15はRLレジスタ、16
はずれ長カウンタ、17は比檄湯、18はモードレジス
タ、20紘ラインメモリioo出カ、21.22.22
’は状態アドレス消号、23はマイクロコマンド信号、
24.25aそれぞれカウンタ14のカウントアツプ備
考とクリア備考、26はアドレスカラ/り11のカウン
トアツプ備考、30’、 50“はFROMコントロー
ラを示す。 特許出−人 富士通株式★社 復式1人 弁贋士 1)坂 譬 重 第4図 第7図 (a) 第5図 第61 □−1丁−一 一」占 □l]畳 −」占 一仝、1ir−E 1−だ 一一一」占 □□−隼[]−、−、h 中 □□□−引1d −j占 □□−霊只1寸 一=−−j占 一〜M−L JO′ 4 ・14 1頻′ 4 ・14 46′ 4 ・14 .50′ 1とqsド゛ 25’ 後殺へ 4 JO’ 4 4 6 1斗 tl

Claims (1)

    【特許請求の範囲】
  1. IIli111データの参照走査線と符号化走査線の白
    黒画素の関係をPROM (プロゲラ!プルeリード嗜
    オンリ・メモリ);ントローラで検出する回路よル成る
    データ圧11回路において、画像データと前記FROM
    を同時にアクセスする手段と、この同時にアクセスした
    結果O画像データのjA!1ojlilれを補償する制
    御手段とを^え九ことt特徴とするデータ圧IamW!
JP20570881A 1981-12-19 1981-12-19 デ−タ圧縮回路 Pending JPS58106959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20570881A JPS58106959A (ja) 1981-12-19 1981-12-19 デ−タ圧縮回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20570881A JPS58106959A (ja) 1981-12-19 1981-12-19 デ−タ圧縮回路

Publications (1)

Publication Number Publication Date
JPS58106959A true JPS58106959A (ja) 1983-06-25

Family

ID=16511379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20570881A Pending JPS58106959A (ja) 1981-12-19 1981-12-19 デ−タ圧縮回路

Country Status (1)

Country Link
JP (1) JPS58106959A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373619A (ja) * 1989-08-14 1991-03-28 Sharp Corp ラン長符号符号化回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373619A (ja) * 1989-08-14 1991-03-28 Sharp Corp ラン長符号符号化回路

Similar Documents

Publication Publication Date Title
JPS58106959A (ja) デ−タ圧縮回路
JPH05236455A (ja) 動画像の動きベクトル検出装置
CN115696077B (zh) 成像装置及成像控制方法
JPH01280880A (ja) 画像処理方法
JPS5829194A (ja) 情報処理装置
JP2538095B2 (ja) 同期保護回路
SU526899A1 (ru) Процесс св зи
JP2606206B2 (ja) パターン認識装置
SU1164753A1 (ru) Устройство дл считывани графической информации
SU1270781A1 (ru) Устройство дл распознавани контуров изображений объектов
JPH04128983A (ja) バーコード読取装置
CN119854623A (zh) 图像拍摄方法、装置和电子设备
JP2557043B2 (ja) ビツトパタ−ン検出装置
JPS63169878A (ja) 画像デ−タのベクトル符号化方式
JPS61118077A (ja) 固体撮像素子の欠陥位置検出回路
SU1170447A1 (ru) Цифровой дискриминатор
SU1310840A1 (ru) Устройство дл определени среднего арифметического значени
JPS6216618A (ja) 符号器
JPH03161883A (ja) マイクロプロセッサ
JPS59100648A (ja) 同期確立回路
JPS61260787A (ja) 物体のビデオ信号処理装置
JPS5819955A (ja) 画像メモリ装置
JPS63221487A (ja) スレシユホ−ルドレベル検出装置
JPS62175881A (ja) 画像デ−タの処理方法
JPS59205645A (ja) 情報転送装置