JPS58101544A - Transmission test circuit for input and output device - Google Patents
Transmission test circuit for input and output deviceInfo
- Publication number
- JPS58101544A JPS58101544A JP56200036A JP20003681A JPS58101544A JP S58101544 A JPS58101544 A JP S58101544A JP 56200036 A JP56200036 A JP 56200036A JP 20003681 A JP20003681 A JP 20003681A JP S58101544 A JPS58101544 A JP S58101544A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- input
- output device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 70
- 238000012360 testing method Methods 0.000 title claims abstract description 17
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
（ａｌ 技術分野０１ｌｆｊＩＪ
＊発明はデータ処理装置と、その処理装置から制御され
る入出力装置とを接続するデータ伝送装置とからなるデ
ータ伝送システムの、動作チェックを行なう伝送テスト
回路に関する。Detailed Description of the Invention] (al Technical Field 01lfjIJ *The invention relates to a data transmission system for checking the operation of a data transmission system consisting of a data processing device and a data transmission device that connects an input/output device controlled by the processing device. Regarding test circuits.
（ｂ） 従来技術の説明
製鉄、あるいは製紙、その他あらゆる産業プラントに使
用されている制御装置は、今日計算機を応用してますま
す性能高度化している。また、一方、Ｍ Ｉｌｌ対象で
あるプラントは大規礒化しているため、１１１％１図１
＝示すように計３！磯等で構成されるデータ処理鉄［１
と、実際にプラントを動作させる入出力装置５は、離れ
た位置に設けられる仁とが多い。(b) Description of the Prior Art Today, control devices used in steel manufacturing, paper manufacturing, and all other industrial plants are becoming increasingly sophisticated through the use of computers. In addition, on the other hand, the plant targeted for M Ill is undergoing large-scale oxidation, so 111%1Figure 1
= Total 3 as shown! Data processing iron consisting of rocks etc. [1
In many cases, the input/output device 5 that actually operates the plant is located at a remote location.
かかるプラントでは、・データ伝送装置２と４６＝よっ
て、処理装置ｌと入出力装置５とな伝送ケーブル３にて
接続し、送信側では、出力信号を一旦並列信号から直列
信号へと変換を行なって、伝送ケーブルＣ二は直列信号
を伝送する。また、受信側では、直列信号を再び並列信
号に変換するシリアルデータ伝送装置がひろく使用され
ている。In such a plant, data transmission devices 2 and 46 are connected by a transmission cable 3 to the processing device 1 and input/output device 5, and on the transmitting side, the output signal is once converted from a parallel signal to a serial signal. Therefore, transmission cable C2 transmits a serial signal. On the receiving side, serial data transmission devices that convert serial signals back into parallel signals are widely used.
ところで、入出力装置が要扱う入出力信号の点数が少な
い場合には、集積回路（以後ＩＣと称する）の出力（二
よって直接シ；機器を駆動したｐ、績点などの信号をフ
ィルタを介してＩＣＩｎ人力する回路構成がとられる。By the way, when the number of input/output signals that an input/output device handles is small, the output of an integrated circuit (hereinafter referred to as IC) (therefore, directly output signals; signals such as p that drives the equipment, score, etc.) is passed through a filter. A circuit configuration that is manually operated by ICIn is adopted.
しかし、入出力信号の点数が増大した場合には、データ
伝送回路を共通化すると同時に制御回路によってデータ
処理装置との伝送動体Ｏタイ擢ングと、入出力動作のタ
イ＜ｙグを独立させ、データは双方からアクセスできる
ＩＣＣメジで構成することができる。However, when the number of input/output signals increases, the data transmission circuit is made common, and at the same time, the control circuit makes the transmission moving body O-tie with the data processing device and the input/output operation tie independent. Data can be configured in an ICC format that can be accessed by both sides.
例えば、第２（６）−二示す伝送回路６と入出力回路７
は、共通のＩＣメモリ８を持ち、メモリ８の信号はアド
レス信号１０．データ信号１１の他に制御回路９からの
劇御偽号１２によって動作している。シリアル伝送は、
送信儒でデータ４；続けてパリティピット、マたはチェ
ックコードを付ける。そして他方、受信側では、パリテ
ィピットマたはチェックコードの正幽性仁よって、デー
タが誤っていないかのチェックを行なうのが一般的であ
る。しかし、迭ｌ！回路、伝送ライン、受信回路を含め
たトータルな伝送囲路は、距−的にも離れた場合（二は
、従米製作確鰯が非常４：困−であった。For example, the transmission circuit 6 and input/output circuit 7 shown in 2(6)-2
have a common IC memory 8, and the signals of the memory 8 are the address signals 10. In addition to the data signal 11, it is operated by the control signal 12 from the control circuit 9. Serial transmission is
Data 4 in transmission code; followed by parity pit, ma or check code. On the other hand, on the receiving side, it is common to check whether the data is erroneous using the parity pit mark or the correctness of the check code. But please! The total transmission enclosure, including the circuit, transmission line, and receiving circuit, is difficult to construct if the distance is far away (Secondly, it is very difficult to establish a manufacturing system in the United States).
昏）発明の目的
本発明は上記事由（−基づいてなされ、伝送システムの
総合的な動作をテストすることのできる、前記欠点のな
い伝送テスト回路を提供することを目的とする。OBJECTS OF THE INVENTION The present invention is based on the above reasons and aims to provide a transmission test circuit which does not have the drawbacks mentioned above and is capable of testing the overall operation of a transmission system.
（ｄ） 発明の概要
すなわち、データ処理装置、伝送装置、そして入出力装
置の伝送が正常（−動作するため（二は、（イ）データ
処理装置の送信回路、伝送ライン。(d) Outline of the invention: In order for the data processing device, the transmission device, and the input/output device to perform normal transmission (-operation), (2) (a) the transmission circuit and transmission line of the data processing device;
入出力装置の受信回路が正常１：動作すること。The receiving circuit of the input/output device is normal 1: It is operating.
（ロ）入出力装置の送信回路、伝送ライン、データ旭！
！！装置の受信回路が正常ζ二動作すること。(b) Transmission circuit of input/output device, transmission line, data asahi!
! ! The receiving circuit of the device must operate normally.
がとも６二必要である。このため本発明では、データＩ
Ｉ＆壇装置から送信した信号を入出力装置が受信し、デ
ータをそのまま送信することによｐ、再びデータ処理装
置で受信し、比較一致の処理を行なう、これにより、伝
送システムの動作をチェックする伝送テスト回路を構成
するものである。62 is required. Therefore, in the present invention, data I
The input/output device receives the signal sent from the I&D device, transmits the data as is, receives it again at the data processing device, and performs comparison and matching processing, thereby checking the operation of the transmission system. This constitutes a transmission test circuit.
（・）発明の構成
シリアル伝送は、データＭｌ！！ｌｌｌ＋二対して入出
力装置を１：１４二接続する場合、あるいは複数台の入
出力装置をにＮとマルチドロップ４−接続する場合があ
るが、本発明の一実施例として、第３図に宗すｉルチド
ロップ方式４二ついて述べる。データ処理装置１３０伝
送装置１４は、伝送ライン１５嘔＝よって、入出力装置
１７．１９の伝送装置１６及び１８ Ｅ接続されている
。データＩＩ＆理装置１３は、入出力装置１７及び１９
へ出力する場合シニは、ＷＩ４図ｔａｌｅ （ｂ）に示
すよう６二、入出力装置のアドレスデータＡ、コマンド
データＣ％続いて送信データＤを出力する。(・) Structure of the invention Serial transmission is data Ml! ! There are cases where input/output devices are connected 1:14 to 1:14, or multiple input/output devices are connected to 1:14 to 1:14, or multiple input/output devices are connected to 1:14. There are four multi-drop methods described below. The data processing device 130 and the transmission device 14 are connected to the transmission line 15 and thus to the transmission device 16 and 18E of the input/output device 17, 19. The data II & management device 13 includes input/output devices 17 and 19.
When outputting to 62, the input/output device address data A, command data C%, and then transmission data D are output as shown in WI4 diagram (b).
また、データ処理装置１３は、入出力装置１７及び入出
力装置１９から入力する場合には、ＩＩ４図（ｂｌに示
すよう４；、入出力Ｉｔ＆置のアドレスデータムと、コ
ｉンドデータＣを出力する。In addition, when receiving input from the input/output device 17 and the input/output device 19, the data processing device 13 outputs the address datum of the input/output It & position and the coin data C as shown in Figure II4 (bl). do.
データ処理装９１３ （ｍよって選択された入出力装置
は、コマンドデータ（＝従がって、第４ＷＡ（＠ｌｃ１
場合（二は、データ麩埴装置からのデータをＩＣメモリ
シニ格納する。また、同Ｉｔ （ｂ）の場合１＝・は、
コｉンド１；従がって、ＩＣメモリー二格納されている
データ先データ処理装置へ送信する。又、入出力装置の
伝送テスト回路は、８５図し示すよう（＝構成される。The input/output device selected by the data processing device 913 (m) is the command data (=therefore, the 4th WA (@lc1
In the case (2), the data from the data fuwa device is stored in the IC memory. In addition, in the case of It (b), 1 = .
Coin 1: Therefore, the data stored in IC memory 2 is transmitted to the destination data processing device. Further, the transmission test circuit of the input/output device is configured as shown in Fig. 85.
（ｆ） Ｒｖ４ｔ）作用
入出力装置の受信回路は、１Ｎ５図４＝示すように、直
列信号の受信信号加を、変換器２１によって並列信号２
２に変換する。アドレスデータは、アドレスレジスタｎ
に、コｉンドデータはコマンドレジスタ２４１＝、受信
データはデータレジスタ２５シーセツトされる。ＩＣメ
モリかはアドレス信号ｎ、データ信号路、および制御信
号四によって動作する。また、入出力装置の送信回路は
、ＩＣＣメソ加のデータを変換器３０４＝よって直列信
号３１へ変換し、伝送ラインへ送信する。(f) Rv4t) The receiving circuit of the action input/output device converts the received signal of the serial signal into the parallel signal 2 by the converter 21, as shown in 1N5 Figure 4.
Convert to 2. Address data is address register n
Then, the coin data is set in the command register 241 and the received data is set in the data register 25. The IC memory is operated by an address signal, a data signal path, and a control signal. Further, the transmitting circuit of the input/output device converts the ICC meso-added data into a serial signal 31 using a converter 304, and transmits the serial signal 31 to the transmission line.
諺は入出力装置の伝送テスト回路選択用のスイッチで、
スイッチ敦がポジション調を選択した場合Ｃ二は、ＩＣ
メモリｎのアドレスは、ｓ６図１り示すデータ純理装置
からの受信エリア謁と、データ縄！ｌ装置への送信エリ
アｎから構成されている。スイッチ羽がポジションおを
選択した場合（二は、ＩＣメモリ瀝のアドレス最上位を
ロジック＠１”４：、ｉｉｌ定するため、データ処！装
置からの受信エリアは、送信エリアｒと同一領域となる
。このため、デ−タ処１１装置から受信したデータは、
その壕＼データ処珈装置への送信信号となり、データ処
理装置で送信データと、受信データを比較することによ
り、データ処理装置、伝送ライン、入出力装置から構成
される伝送システムの、総合的な伝送テストを行なうこ
とが出来る。同様にスイッチ諺がボジシ冒ンあを選択し
た場合（二は、ＩＣＣメサ迩のアドレス最上位はロジッ
ク″０−二固定されるため、データ処１１装置からの受
信エリア菖と、送信エリアは同一領域となる。The proverb is a switch for selecting a transmission test circuit for an input/output device.
If switch Atsushi selects position tone, C2 is IC
The address of memory n is the reception area audience from the data purification device shown in s6 figure 1, and the data rope! It consists of a transmission area n to l devices. When the switch blade selects position O (second, in order to determine the highest address of the IC memory with logic @1"4:,iil, the reception area from the data processing device is the same area as the transmission area r). Therefore, the data received from the data processing 11 device is
It becomes a transmission signal to the data processing device, and by comparing the transmitted data and received data in the data processing device, the overall transmission system consisting of the data processing device, transmission line, and input/output device is Transmission tests can be performed. Similarly, if the switch is selected to open, the uppermost address of the ICC Mesa is fixed to logic ``0-2'', so the reception area from the data processing 11 device and the transmission area are the same. It becomes an area.
（ｇ） 他の実施例
次に本発明の他Ｏ実施例について親切する。すなわち、
又、本発明においては、第５図（：示した入出力ｌｉ＆
置の伝送テスト回路４二使用したスイッチ諺は、スイッ
チの代わりに、データ部層装置から（Ｑ ：ｉ ｗノド
４：よって切換えることが出来る。第７図６＝示すアド
レスレジスタ２３の出力は、コマンドレジスタ２４の出
力信号によって制御される。コマンドレジスタスの出力
間、３９がとも一二閘ジツク″０”なら、ＩＣメモリの
アドレス最上位菊は、アドレスレジスタ２３の出力あと
等しくなる。(g) Other Embodiments Next, we will discuss other embodiments of the present invention. That is,
In addition, in the present invention, the input/output li &
The switch used in the transmission test circuit 42 can be changed from the data layer device instead of a switch (Q: i w node 4: Therefore, the output of the address register 23 shown in FIG. It is controlled by the output signal of the command register 24. During the output of the command register, if 39 is ``0'', the most significant address of the IC memory becomes equal after the output of the address register 23.
又、コマンドレジスタ羽がｌ′１″で、出力於が１０″
ならば、アドレス信号恥は１″に固定される。コマンド
レジスタあが０″で謔が１″ならばアドレス信号４０は
＠０”（二固定される。第７図のロジック（ロ）路によ
って′＠５図のスイッチ３２と同一の動作をデータ処理
装置のコマンド（＝で冥行することができる。Also, the command register blade is l'1'' and the output is 10''.
Then, the address signal 40 is fixed at 1". If the command register is 0" and the command register is 1", the address signal 40 is fixed at 0" (2). According to the logic (b) path in FIG. '@5 The same operation as the switch 32 in Figure 5 can be performed using the command (=) of the data processing device.
ｔｈ＋ ａ金的な効果
このよう（二して本発明によれば、データ処ｍ線量σ送
信回路、伝送ライン、入出力錬置Ｏ受４ｘ回路及び入出
力装置の送信回路、伝送ツイン、データ処Ｍ装置の受信
回路から構成される伝送システムの総合的な動作チェッ
クを、データ処理接置での比較テスト（二て実行できる
ため、システムの信頼性を向上させた効果的な伝送テス
ト回路が提供できる。th + a financial effect (Secondly, according to the present invention, data processing m dose σ transmission circuit, transmission line, input/output device O receiver 4x circuit and input/output device transmission circuit, transmission twin, data processing A comprehensive operation check of the transmission system consisting of the receiving circuit of the M device can be performed in a comparative test (double test) in the data processing system, providing an effective transmission test circuit that improves system reliability. can.
弗１図はデータ伝送システムのｉｔｔ明図開園２図は伝
送装置と入出力ｆｃ置の動作説明図、第３図は本発明の
対象とするマルチドロップ方式のデータ伝・送システム
図、第４図は伝送０１号フォーマットを示す図、第５図
は本発明の一笑施例な示す伝送テスト回路図、第６図は
ＩＣメモリアドレスエリア顧、Ｗ＆７図は本Ｉ！？５明
の他の実施例を示すブロック図である。
１．１３・・・データ処理装置、
２、４．６．１４．１６．１８・・・伝送装置、３．１
５・・・伝送ツイン、 ５．１７．１９・・・入出力装
置、８．２５・・・ＩＣメモリ、 ９・・・制御回路
、加、３１・・・直列信号、 ２１．３０・・・変換
器、ｎ・・・並列信号、 ｎ・・・アドレスレジ
スタ、冴・・・コマンドレジスタ、６・・・データレジ
スタ、３２・・・スイッチ、 蕊・・・入出力装
置受信エリア、３７・・・入出力装置送信エリア、ア、
３９・・・テスト選択信号、４０・・・ＩＣメモリアド
レス蝋上信号。
（７３１７）代理人 弁理士 則 近 憲 佑（ほか１
名）１５Figure 1 is a diagram of the data transmission system. Figure 2 is an operational explanatory diagram of the transmission device and input/output fc location. Figure 3 is a diagram of the multi-drop data transmission system that is the subject of the present invention. Figure 4 The figure shows the transmission No. 01 format, Figure 5 is a transmission test circuit diagram showing a simple embodiment of the present invention, Figure 6 is the IC memory address area diagram, and Figures W&7 are the book I! ? FIG. 5 is a block diagram showing another embodiment of the fifth light. 1.13...Data processing device, 2, 4.6.14.16.18...Transmission device, 3.1
5... Transmission twin, 5.17.19... Input/output device, 8.25... IC memory, 9... Control circuit, addition, 31... Series signal, 21.30... Converter, n...Parallel signal, n...Address register, Sae...Command register, 6...Data register, 32...Switch, 蕊...I/O device receiving area, 37...・I/O device transmission area, a.
39...Test selection signal, 40...IC memory address signal. (7317) Agent Patent Attorney Noriyuki Chika (and 1 others)
name) 15
Claims (1)
受信側（二実際（ニブラントを動作させる入出力装置を
配設し、互に伝送装置を介して伝送ケーブル６二接続し
送信側では出力信号を一旦並列信号から１１タＩＩ信号
ζ二変換し、受信側ではこの直列信号なｈび並列信号６
二変換して信号の送受を行なうシリアル伝送装置（二お
いて、前記入出力装置にメモリを設け、このメモリ４二
人力されたアドレスを変換し受信データを送信データと
して送り返す送受信設定回路を設け、伝送ライン及び受
信と送信回路の動作チェックを行なうことを特徴とする
入出力装置の伝送テスト回路。A data processing device consisting of a computer etc. is installed at the sending@,
On the receiving side (2 actual input/output devices for operating the nibrant are installed, two transmission cables 6 and 6 are connected to each other via a transmission device, and on the transmitting side, the output signal is once converted from a parallel signal to an 11-ta II signal ζ2, On the receiving side, this serial signal and parallel signal 6
2. A serial transmission device that converts and transmits and receives signals (2. A memory is provided in the input/output device, and a transmission/reception setting circuit is provided in this memory 4. A transmission test circuit for an input/output device characterized by checking the operation of a transmission line and a receiving and transmitting circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56200036A JPS58101544A (en) | 1981-12-14 | 1981-12-14 | Transmission test circuit for input and output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56200036A JPS58101544A (en) | 1981-12-14 | 1981-12-14 | Transmission test circuit for input and output device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58101544A true JPS58101544A (en) | 1983-06-16 |
Family
ID=16417749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56200036A Pending JPS58101544A (en) | 1981-12-14 | 1981-12-14 | Transmission test circuit for input and output device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101544A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182130U (en) * | 1985-05-02 | 1986-11-13 | ||
| US6857028B1 (en) * | 1999-07-15 | 2005-02-15 | Seiko Epson Corporation | Data transfer control device and electronic equipment |
-
1981
- 1981-12-14 JP JP56200036A patent/JPS58101544A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182130U (en) * | 1985-05-02 | 1986-11-13 | ||
| JPH0510427Y2 (en) * | 1985-05-02 | 1993-03-15 | ||
| US6857028B1 (en) * | 1999-07-15 | 2005-02-15 | Seiko Epson Corporation | Data transfer control device and electronic equipment |
| US7430618B2 (en) | 1999-07-15 | 2008-09-30 | Seiko Epson Corporation | Data transfer control device and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688171A (en) | Serial bus for master/slave computer system | |
| IT1109181B (en) | UNIT OPERATING STATUS SIGNALING EQUIPMENT IN A DATA PROCESSING SYSTEM | |
| JPS58101544A (en) | Transmission test circuit for input and output device | |
| CA1269171A (en) | Circuit for ccis data transfer between a cpu and a plurality of terminal equipment controllers | |
| US4672603A (en) | Combined analog/digital CCIS data transmitter/receiver circuit | |
| JPS62277979A (en) | Data transmission apparatus of pinball game shop | |
| JPS6259825B2 (en) | ||
| JPS6154598A (en) | Disaster prevention system | |
| JPS584427A (en) | Multi-computer system having plural serial bus loops | |
| JPH06119280A (en) | Data processor | |
| JPS58203534A (en) | Electronic computer system | |
| JPS5844523A (en) | Interface adaptor device | |
| JPS6336717B2 (en) | ||
| JPH0152774B2 (en) | ||
| SU1283779A1 (en) | Interface for linking electronic computer with using equipment | |
| SU1198528A1 (en) | Information exchange device | |
| JPH02234517A (en) | Processing method for binary code word capable of parity check,whose digital attennation or code connersion no executed during transmission | |
| JPS59100948A (en) | Communication circuit system | |
| JPS6124093A (en) | P-rom writer | |
| JPS581235A (en) | Transfer system for communication bus data | |
| JPS5947611A (en) | Input data diagnosing circuit | |
| JPS58171795A (en) | Memory check circuit | |
| JPH0390946A (en) | Storage device | |
| JPS58131844A (en) | Data transmitter | |
| JPS61125655A (en) | Memory access controller |