JPS58100895A - Apparatus for converting 7-segment display signal into hexanary signal - Google Patents

Apparatus for converting 7-segment display signal into hexanary signal

Info

Publication number
JPS58100895A
JPS58100895A JP20045381A JP20045381A JPS58100895A JP S58100895 A JPS58100895 A JP S58100895A JP 20045381 A JP20045381 A JP 20045381A JP 20045381 A JP20045381 A JP 20045381A JP S58100895 A JPS58100895 A JP S58100895A
Authority
JP
Japan
Prior art keywords
segment display
signals
signal
microcomputer
hexanary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20045381A
Other languages
Japanese (ja)
Inventor
山根 悦男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20045381A priority Critical patent/JPS58100895A/en
Publication of JPS58100895A publication Critical patent/JPS58100895A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は時計付ラジオ受信機、電卓、各種計測機器等に
使用される7セグメント表示器用の信号を10進数信号
に変換する装置に係り、簡単な構成で正確に10進数信
号を得ることのできる優れた変換装置を提供することを
目的とするものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device that converts a signal for a 7-segment display used in clock radio receivers, calculators, various measuring instruments, etc. into a decimal signal, and has a simple configuration that accurately converts signals into decimal numbers. It is an object of the present invention to provide an excellent conversion device capable of obtaining a base number signal.

一般に7セグメント表示器によって0〜6の表示を行な
う7つの信号を読取り、7セグメント表示器で表示され
ている数値が何であるかを検知する場合、第1図に示す
ように7セグメント表示器用の7つの信号a+  b+
  c* d+ e+  f+ qをそれぞれ7セグメ
ント表示器1の各セグメントA。
In general, when reading seven signals that display 0 to 6 on a 7-segment display and detecting the numerical value displayed on the 7-segment display, the 7-segment display 7 signals a+ b+
c* d+ e+ f+ q for each segment A of the 7-segment display 1.

B、C,D、E、F、Gに印加すると共にこれらの信号
av  b+  c+  d+  e*  ’g (J
)内a又はd。
B, C, D, E, F, G and these signals av b+ c+ d+ e* 'g (J
) a or d.

b、C,@、f、qの6つの信号をマイクロコンピュー
タ2に取入れこのマイクロコンピュータ2によって第2
図に示すような判定を行ない6個の出力を得る゛ように
している。すなわち、7セグメント表示器用の7つの信
号a、  b、  c、  d、  e。
The six signals b, C, @, f, and q are input into the microcomputer 2, and this microcomputer 2 outputs the second signal.
The determination shown in the figure is made to obtain six outputs. Namely, 7 signals a, b, c, d, e for a 7 segment display.

f、qはそれぞれ第3図に示す通りであり、たとえば7
セグメント表示器1が6#を表示する信号a、  b、
  a、  d、  e、  f、  qはそれぞれ1
.o。
f and q are as shown in Figure 3, for example, 7
Segment display 1 displays 6# signals a, b,
a, d, e, f, q are each 1
.. o.

1.1.O,l、1であることがらマイクロコンピュ−
タ2によって入力ポートに印加された信号a又はd*’
+e+f+9が1.0,1,0,1゜1であるか否かを
判定し、1,0,1,0,1゜1であるときに6”とい
う出力を出力するようにしている。しかしながら、この
種のものでは、7セグメント表示器用の7つの信号a、
  b、  C。
1.1. Since O, l, 1, the microcomputer
The signal a or d*' applied to the input port by the controller 2
It is determined whether +e+f+9 is 1.0, 1, 0, 1° 1 or not, and when it is 1, 0, 1, 0, 1° 1, an output of 6" is output. However, , in this kind, seven signals a for a seven segment display,
b, C.

d9  eI  ’v qの内6つの信号をマイクロコ
ンピュータ21に入力しこれらのすべての信号を判定し
ているため、全体として結線も多くなりマイクロコンピ
ュータ2も多くの入力ボートを必要とし、コスト的にき
わめて不利であるという問題があった。
Since six signals out of d9 eI 'v q are input to the microcomputer 21 and all these signals are judged, the number of connections increases as a whole, and the microcomputer 2 also requires many input ports, which reduces the cost. The problem was that it was extremely disadvantageous.

本発明は以上のような従来の欠点を除去するものであり
、簡単な構成で優れた変換装置を提供するものである。
The present invention eliminates the above-mentioned conventional drawbacks and provides an excellent conversion device with a simple configuration.

以下、本発明の変換装置について一実施例の図面ととも
に説明する。第4図は本発明の変換装置の一実施例のブ
ロックダイヤグラムであり、図中3は7セグメント表示
器、4はマイクロコンピュータである。そして、上記実
施例では7セグメント表示器用の7つの信号a、 b、
  C,d、 e、  f。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The conversion device of the present invention will be described below with reference to drawings of an embodiment. FIG. 4 is a block diagram of an embodiment of the conversion device of the present invention, in which numeral 3 represents a 7-segment display and numeral 4 represents a microcomputer. In the above embodiment, seven signals a, b,
C, d, e, f.

qがそれぞれ7セグメント表示器3の各セグメントA、
  B、  C,D、  E、  F、 Gに印加され
、上記7つの信号a+  b、’+  d+  eI 
 f+  qの内2つの信号a又はd、  eがマイク
ロコンビーータ4に入力されている。すなわち、マイク
ロコンピユー6図に示すフローチャートに従って判定さ
れ、その結果”0”から6″までの6個の出力が出力さ
れる。すなわち、第3図よシ明らかなように信号a、 
 eが1.0から1,1に変化すればo、1゜1からo
、oに変化すれば1、o、 oから1,1に変化すれば
2.1,1から1.0に変化すれば3.1.0からo、
 oに変化すれば4、o、 oから1.0に変化すれば
6であるから第6図に示すフローチャートに従って上記
信号a、eの変化を読取り判定することにより容易に“
0”から6″までの6個の出力を得ることができる。
q is each segment A of the 7-segment display 3,
Applied to B, C, D, E, F, G, the above seven signals a+ b, '+ d+ eI
Two signals a, d, and e of f+q are input to the microconbeater 4. That is, the microcomputer makes decisions according to the flowchart shown in Figure 6, and as a result, six outputs from "0" to 6" are output. That is, as is clear from Figure 3, the signals a,
If e changes from 1.0 to 1,1, o, 1°1 to o
, if it changes to o, it is 1, o, from o to 1, if it changes from 1, it is 2.1, if it changes from 1 to 1.0, it is 3.1.0 to o,
If it changes to o, it is 4; if it changes from o to 1.0, it is 6. Therefore, by reading and determining the changes in the signals a and e according to the flowchart shown in FIG.
Six outputs from 0" to 6" can be obtained.

第6図は他の実施例のフローチャートであり、この場合
には最初に第6図と同じように判定し、その後は1個ず
つ順次加算して0”〜゛6”の6個の出力を得るように
している。したがって、時刻表示のように必ず1ずつ増
加する場合には第6図に示すような読込み9判定を行な
うことも可能である。
FIG. 6 is a flowchart of another embodiment. In this case, the judgment is first made in the same manner as in FIG. I'm trying to get it. Therefore, when the time is always incremented by 1, as in the case of time display, it is also possible to perform the reading 9 determination as shown in FIG.

このように、上記実施例によれば7セグメント表示器用
の7つの信号の内2つの信号の状態を判定しているだけ
であるため配線板が従来に比して著しく少なくなり、マ
イクロコンピュータも大巾に小型化することができ、安
価にすることができる。
In this way, according to the above embodiment, since only the status of two of the seven signals for the 7-segment display is judged, the number of wiring boards is significantly reduced compared to the conventional method, and the size of the microcomputer is also increased. It can be made smaller in width and cheaper.

以上、実施例よシ明らかなように本発明の装置は7セグ
メント表示器用の7つの信号内2つの信号の状態を判定
して6進数の信号を得るものであり、したがって従来に
比して配線板を少なくすることができ、マイクロコンピ
ュータを用いた場合その構成を簡単にすることができ、
全体として大巾にコストを低減することができるなど多
くの利点を有する。
As is clear from the above embodiments, the device of the present invention determines the states of two of the seven signals for a seven-segment display to obtain a hexadecimal signal, and therefore requires less wiring than conventional devices. The number of boards can be reduced, and if a microcomputer is used, the configuration can be simplified.
It has many advantages, including the ability to significantly reduce costs overall.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の装置のブロックダイヤグラム、第2図は
同装置に使用するマイクロコンピュータの動作説明図、
第3図は7セグメント表示器用の信号と7セグメント表
示器の表示状態、10進数との関係を示す図、第4図は
本発明の装置における一実施例のブロックダイヤグラム
、第6図は同装置に使用するマイクロコンビーータの動
作説明図、第6図他の実施例の動作説明図である。 1.3・・・・・・7セグメント表示器、2,4・・・
・・・マイクロコンピュータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第4図
Fig. 1 is a block diagram of a conventional device, Fig. 2 is an explanatory diagram of the operation of a microcomputer used in the same device,
Fig. 3 is a diagram showing the relationship between the signals for the 7-segment display, the display state of the 7-segment display, and decimal numbers, Fig. 4 is a block diagram of an embodiment of the device of the present invention, and Fig. 6 is the same device. FIG. 6 is an explanatory diagram of the operation of the microconbeater used in FIG. 6, and an explanatory diagram of the operation of another embodiment. 1.3...7 segment display, 2,4...
...Microcomputer. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 7セグメント表示器によって0〜6の6つの表示を行な
うだめの7つの信号a、b、C,d、e。 f、qの内2つの信号a(又はd)、eの状態を検知し
、これらの信号の状態を判定して6個の出力を取出すよ
うに構成した7セグメント表示器用信号を6進数信号に
変換する装置。
[Scope of Claims] Seven signals a, b, C, d, and e for displaying six displays from 0 to 6 on a 7-segment display. Converts a 7-segment display signal configured to detect the states of two signals a (or d) and e out of f and q, determine the state of these signals, and take out six outputs into a hexadecimal number signal. Device to convert.
JP20045381A 1981-12-11 1981-12-11 Apparatus for converting 7-segment display signal into hexanary signal Pending JPS58100895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20045381A JPS58100895A (en) 1981-12-11 1981-12-11 Apparatus for converting 7-segment display signal into hexanary signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20045381A JPS58100895A (en) 1981-12-11 1981-12-11 Apparatus for converting 7-segment display signal into hexanary signal

Publications (1)

Publication Number Publication Date
JPS58100895A true JPS58100895A (en) 1983-06-15

Family

ID=16424549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20045381A Pending JPS58100895A (en) 1981-12-11 1981-12-11 Apparatus for converting 7-segment display signal into hexanary signal

Country Status (1)

Country Link
JP (1) JPS58100895A (en)

Similar Documents

Publication Publication Date Title
JPS58100895A (en) Apparatus for converting 7-segment display signal into hexanary signal
JPS58100894A (en) Apparatus for converting 7-segment display signal into decimal signal
JPS58100893A (en) Apparatus for converting 7-segment display signal into hexanary signal
JP3057275B2 (en) Waveform display device
JPS5825692A (en) Display unit
JPS5874298U (en) tuner
JPS6126098A (en) Scale detector
JPH0418045Y2 (en)
JP2730087B2 (en) Register file address circuit
JPS5912193U (en) tuning device
JP2638014B2 (en) Signal detection circuit
JPS6114315U (en) Signal indicating device for alarm
JPS59147212A (en) Graphic display
JPS59161017U (en) digital panel meter
JPS59178795U (en) Process operating status display mechanism
JPS60169973U (en) Video equipment operation display device
JPS6061675U (en) Sequential circuit tester
JPS58184676U (en) pulse measuring instrument
JPS59161016U (en) Display alarm setting circuit
JPS62261970A (en) Diagnosis device
JPS5857969U (en) logging tester
JPS60181634U (en) electronic thermometer
JPS59178709U (en) monitoring device
JPS58127314U (en) Automotive fuel level display device
JPH0375805B2 (en)