JPH1197350A - Method of heat treating semiconductor film - Google Patents

Method of heat treating semiconductor film

Info

Publication number
JPH1197350A
JPH1197350A JP25162697A JP25162697A JPH1197350A JP H1197350 A JPH1197350 A JP H1197350A JP 25162697 A JP25162697 A JP 25162697A JP 25162697 A JP25162697 A JP 25162697A JP H1197350 A JPH1197350 A JP H1197350A
Authority
JP
Japan
Prior art keywords
layer
semiconductor film
forming
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25162697A
Other languages
Japanese (ja)
Inventor
Toshiyuki Samejima
俊之 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo University of Agriculture and Technology NUC
Tokyo University of Agriculture
Original Assignee
Tokyo University of Agriculture and Technology NUC
Tokyo University of Agriculture
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo University of Agriculture and Technology NUC, Tokyo University of Agriculture filed Critical Tokyo University of Agriculture and Technology NUC
Priority to JP25162697A priority Critical patent/JPH1197350A/en
Publication of JPH1197350A publication Critical patent/JPH1197350A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To make an electronic device such as transistors superior in characteristics, by forming a semiconductor film on a layer formed on a substrate, partly including voids, and irradiating a pulse energy beam on the semiconductor film. SOLUTION: A method comprises steps of forming a layer 20 composed of voids 22, support layer 24 and base support layer 26 partly including voids on a substrate 10, forming an amorphous semiconductor layer 30 on the layer 20, and irradiating a pulse energy 40 on the semiconductor layer 30 to heat the sample, where the heat generated in the semiconductor layer 30 hardly conducts at the voids 22 but rapidly conducts at the solid support layer 24 to the substrate, i.e., the heat generated in the semiconductor layer 30 conducts laterally therein and to the substrate 10 via the support layer 24. Thus, it is possible to always cause the crystallization on the support layer 24 and control the crystallization.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体薄膜の熱処
理方法に係り、特に、優れた特性を有する半導体装置を
製造するための半導体薄膜の熱処理を効率良く行う方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for heat treating a semiconductor thin film, and more particularly to a method for efficiently performing a heat treatment on a semiconductor thin film for manufacturing a semiconductor device having excellent characteristics.

【0002】[0002]

【従来の技術】電子デバイスを構成する素子として、単
結晶シリコンを用いたバイポーラ及びMOS型トランジ
スタ、更には多結晶シリコンを用いた薄膜トランジスタ
が広く用いられている。これらトランジスタは、いずれ
も結晶性半導体上に形成されるので、結晶性半導体の形
成は極めて重要である。特に、絶縁体及び絶縁層上に形
成される薄膜トランジスタにとっては、結晶化技術は重
要である。
2. Description of the Related Art Bipolar and MOS transistors using single crystal silicon and thin film transistors using polycrystalline silicon are widely used as elements constituting an electronic device. Since these transistors are all formed on a crystalline semiconductor, formation of a crystalline semiconductor is extremely important. In particular, a crystallization technique is important for a thin film transistor formed over an insulator and an insulating layer.

【0003】従来の薄膜結晶化技術として、電気炉内に
おいて、600〜1000℃の高温で2〜20時間加熱
する方法、或いは薄膜にパルスレーザを照射して薄膜を
短時間で溶融し、固化結晶化する方法が知られている。
これらの技術を用いることにより、0.1〜5μmの大
きさの結晶粒が得られている。
As a conventional thin film crystallization technique, a method of heating at a high temperature of 600 to 1000 ° C. for 2 to 20 hours in an electric furnace, or a method of irradiating a pulse laser to the thin film to melt the thin film in a short time, There is a known method for converting the data.
By using these techniques, crystal grains having a size of 0.1 to 5 μm have been obtained.

【0004】[0004]

【発明が解決しようとする課題】上述の結晶化技術は、
良質の多結晶シリコン膜の形成を実現するが、結晶成長
方向及び結晶粒界形成をコントロールすることが困難で
あるという問題があった。従って、このようにして得た
多結晶シリコン膜に形成されたトランジスタ内の欠陥密
度にばらつきが生じ、しきい値、移動度、リーク電流
等、トランジスタ特性にばらつきを生じるという欠点が
あった。
The above-mentioned crystallization technique is
Although a high-quality polycrystalline silicon film can be formed, it is difficult to control the crystal growth direction and the formation of crystal grain boundaries. Therefore, the defect density in the transistor formed on the polycrystalline silicon film thus obtained varies, and the transistor characteristics such as threshold voltage, mobility, and leak current vary.

【0005】本発明の目的は、かかる問題を解決し、優
れた特性のトランジスタ等の電子デバイスの作製を可能
にする、半導体薄膜の熱処理方法を提供することにあ
る。
An object of the present invention is to provide a heat treatment method for a semiconductor thin film which solves such a problem and enables fabrication of an electronic device such as a transistor having excellent characteristics.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するた
め、本発明(請求項1)は、基板上に部分的に空隙を有
する層を形成する工程と、この部分的に空隙を有する層
上に半導体膜を形成する工程と、この半導体膜にパルス
的エネルギー線を照射することにより前記半導体膜を加
熱する工程とを具備することを特徴とする半導体膜の熱
処理方法を提供する。
In order to solve the above-mentioned problems, the present invention (claim 1) comprises a step of forming a layer having a partial void on a substrate and a step of forming a layer having a partial void on the substrate. Forming a semiconductor film, and irradiating the semiconductor film with a pulsed energy beam to heat the semiconductor film.

【0007】本発明(請求項2)は、上述の半導体膜の
熱処理方法(請求項1)において、前記部分的に空隙を
有する層は、空隙が横方向に周期的に形成された層であ
ることを特徴とする。
According to the present invention (claim 2), in the above-described method for heat treating a semiconductor film (claim 1), the partially voided layer is a layer in which voids are periodically formed in a lateral direction. It is characterized by the following.

【0008】本発明(請求項3)は、上述の半導体膜の
熱処理方法(請求項1)において、前記パルス的エネル
ギー線の照射は、1nsないし100msの照射時間で
行われることを特徴とする。
The present invention (Claim 3) is characterized in that in the above-described method for heat treating a semiconductor film (Claim 1), the irradiation with the pulsed energy beam is performed for an irradiation time of 1 ns to 100 ms.

【0009】本発明(請求項4)は、上述の半導体膜の
熱処理方法(請求項3)において、前記パルス的エネル
ギー線は、レーザビーム光であることを特徴とする。
The present invention (claim 4) is characterized in that, in the above-mentioned heat treatment method for a semiconductor film (claim 3), the pulsed energy ray is a laser beam light.

【0010】本発明(請求項5)は、上述の半導体膜の
熱処理方法(請求項3)において、前記パルス的エネル
ギー線の照射は、ガス燃焼を用いて行われることを特徴
とする。
The present invention (Claim 5) is characterized in that in the above-mentioned method for heat treating a semiconductor film (Claim 3), the irradiation of the pulsed energy beam is performed using gas combustion.

【0011】本発明(請求項6)は、基板上に部分的に
空隙を有する層を形成する工程と、この部分的に空隙を
有する層上に半導体膜を形成する工程と、この半導体膜
にパルス的エネルギー線を照射することにより前記半導
体膜を加熱し、結晶化して結晶性膜を形成する工程と、
この結晶性膜をチャネル層として用いてMOS型トラン
ジスタを形成する工程とを具備することを特徴とする薄
膜半導体装置の製造方法を提供する。
According to the present invention (claim 6), a step of forming a layer partially having a gap on a substrate, a step of forming a semiconductor film on the layer partially having a gap, Heating the semiconductor film by irradiating a pulsed energy beam, and crystallizing to form a crystalline film;
Forming a MOS transistor using the crystalline film as a channel layer.

【0012】本発明(請求項7)は、基板上に部分的に
空隙を有する層を形成する工程と、この部分的に空隙を
有する層上に半導体膜を形成する工程と、この半導体膜
を加熱して結晶性膜を形成する工程と、この結晶性膜に
選択的に不純物を導入する工程と、前記結晶性膜にパル
ス的エネルギー線を照射することにより前記結晶性膜を
加熱して前記不純物を活性化し、前記結晶性膜にソース
領域およびドレイン領域を形成する工程とを具備するこ
とを特徴とする薄膜半導体装置の製造方法を提供する。
According to the present invention (claim 7), a step of forming a layer partially having a gap on a substrate, a step of forming a semiconductor film on the layer partially having a gap, Heating to form a crystalline film, selectively introducing impurities into the crystalline film, and heating the crystalline film by irradiating the crystalline film with a pulsed energy ray, Activating impurities to form a source region and a drain region in the crystalline film.

【0013】本発明(請求項8)は、基板上に部分的に
空隙を有する層を形成する工程と、この部分的に空隙を
有する層上に不純物を含む半導体膜を形成する工程と、
この半導体膜にパルス的エネルギー線を照射することに
より前記半導体膜を加熱し、前記半導体膜を結晶化およ
び/または前記不純物を活性化する工程とを具備するこ
とを特徴とする太陽電池素子の製造方法を提供する。
According to the present invention (claim 8), a step of forming a layer partially having a gap on a substrate, a step of forming a semiconductor film containing impurities on the layer partially having a gap,
Irradiating the semiconductor film with a pulsed energy beam to heat the semiconductor film to crystallize the semiconductor film and / or activate the impurities, thereby manufacturing a solar cell element. Provide a way.

【0014】以上のように構成される本発明の半導体膜
の熱処理方法および薄膜半導体装置または太陽電池素子
の製造方法においては、部分的に空隙を有する層上に形
成された半導体膜にパルス的エネルギー線を照射するこ
とにより半導体膜が加熱される。その結果、半導体膜は
結晶化されるか、半導体膜に含まれる不純物が活性化さ
れるか、またはそれらの双方が行われる。
In the method for heat-treating a semiconductor film and the method for manufacturing a thin-film semiconductor device or a solar cell element according to the present invention, the pulse-like energy is applied to the semiconductor film formed on the partially voided layer. The semiconductor film is heated by irradiating the line. As a result, the semiconductor film is crystallized, impurities contained in the semiconductor film are activated, or both are performed.

【0015】本発明の方法が適用される半導体装置とし
て、例えば薄膜トランジスタ、MOS型FET、バイポ
ーラトランジスタ、それらを用いた回路、および太陽電
池素子、それを用いた回路等を例示することができる。
As a semiconductor device to which the method of the present invention is applied, for example, a thin film transistor, a MOS FET, a bipolar transistor, a circuit using them, a solar cell element, a circuit using the same, and the like can be exemplified.

【0016】本発明の半導体膜の熱処理方法は、まず、
基板上に部分的に空隙を有する層を形成する。部分的に
空隙を有する層は、例えば、クロム、モリブデン、タン
グステン等からなる層を形成した後、この層を選択的に
エッチング等により除去して空隙部を形成し、次いで、
空隙部をレジスト、ポリイミド等の溶剤により可溶な物
質で埋め込み、次に、全面に酸化シリコン、窒化シリコ
ン等からなる保護層を形成し、最後に溶剤により前記空
隙部に埋め込まれた物質を除去することにより、形成す
ることができる。
The method for heat treating a semiconductor film according to the present invention comprises:
A layer having a partial void is formed on a substrate. The layer having partial voids, for example, after forming a layer made of chromium, molybdenum, tungsten, etc., selectively removes this layer by etching or the like to form voids,
The voids are filled with a substance soluble in a solvent such as a resist or polyimide, and then a protective layer made of silicon oxide, silicon nitride, or the like is formed on the entire surface, and finally, the substances embedded in the voids are removed with a solvent. By doing so, it can be formed.

【0017】次に、部分的に空隙を有する層上に半導体
膜を形成し、この半導体膜にパルス的エネルギー線を照
射する。半導体膜としては、非晶質半導体、結晶性半導
体のいずれをも用いることが出来る。半導体膜として非
晶質半導体を用いる場合には、パルス的エネルギー線の
照射は、非晶質半導体の結晶化のために行われ、結晶性
半導体を用いる場合には、パルス的エネルギー線の照射
は、結晶性半導体に導入された不純物の活性化のために
行われる。
Next, a semiconductor film is formed on the layer partially having voids, and the semiconductor film is irradiated with pulsed energy rays. As the semiconductor film, any of an amorphous semiconductor and a crystalline semiconductor can be used. When using an amorphous semiconductor as the semiconductor film, irradiation with pulsed energy rays is performed for crystallization of the amorphous semiconductor, and when using a crystalline semiconductor, irradiation with pulsed energy rays is performed. Is performed to activate the impurities introduced into the crystalline semiconductor.

【0018】パルス的エネルギー線の照射時間は、1n
sないし100msが好ましい。
The irradiation time of the pulse energy beam is 1n
s to 100 ms are preferred.

【0019】パルス的エネルギーの照射として、レーザ
ビームの照射、ガス燃焼加熱等を用いることが可能であ
る。
As the irradiation of the pulse energy, irradiation of a laser beam, gas combustion heating, or the like can be used.

【0020】部分的に空隙を有する層において、空隙部
分の熱伝導は固体材料により形成される部分の熱伝導に
比べて著しく小さい。従って、パルス的エネルギーの照
射により半導体膜を加熱すると、空隙部分において熱の
拡散を制御し、温度勾配を生じせしめることができる。
その結果、この温度勾配により、結晶化方向を制御し
て、所望の位置に結晶性薄膜を形成することができる。
In a partially voided layer, the thermal conductivity of the void is significantly lower than that of the portion formed of the solid material. Therefore, when the semiconductor film is heated by irradiation with pulsed energy, it is possible to control the diffusion of heat in the voids and generate a temperature gradient.
As a result, the crystallization direction can be controlled by the temperature gradient to form a crystalline thin film at a desired position.

【0021】本発明の方法の好ましい態様として、空隙
部が横方向に周期的に形成された層を用いることが挙げ
られる。このような層を用いることにより、性質が周期
的に一様な結晶性半導体膜の形成が可能となり、特性の
ばらつきの少ない半導体素子の形成が可能となる。
A preferred embodiment of the method of the present invention is to use a layer in which voids are formed periodically in the lateral direction. By using such a layer, a crystalline semiconductor film having periodically uniform properties can be formed, and a semiconductor element with less variation in characteristics can be formed.

【0022】[0022]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0023】最初に、図1を参照して、本発明の基本的
概念について説明する。
First, the basic concept of the present invention will be described with reference to FIG.

【0024】まず、基板10上に、部分的に空隙部を有
する層20を形成する。この部分的に空隙部を有する層
20は、空隙部22、支持層24および下地支持層26
により構成される。次いで、層20上に非晶質半導体層
30を形成する。次に、非晶質半導体層30にパルス状
エネルギー40を照射し、試料を加熱する(図1
(a))。この場合、パルス状エネルギ−40の照射加
熱による非晶質半導体層20の温度上昇は、パルスエネ
ルギーの強度、照射時間、及び下部基板への熱伝導によ
って決定される。
First, a layer 20 having a partially void portion is formed on a substrate 10. The partially voided layer 20 comprises the void 22, the support layer 24 and the underlying support layer 26.
It consists of. Next, the amorphous semiconductor layer 30 is formed over the layer 20. Next, the amorphous semiconductor layer 30 is irradiated with pulsed energy 40 to heat the sample (FIG. 1).
(A)). In this case, the temperature rise of the amorphous semiconductor layer 20 due to the irradiation heating of the pulse energy 40 is determined by the intensity of the pulse energy, the irradiation time, and the heat conduction to the lower substrate.

【0025】一般に、空隙部は固体に比べて熱伝導率が
著しく小さい。例えば、空気の熱伝導率は2.4×10
-2Wm-1-1であり、これに対してシリコンの熱伝導率
は168Wm-1-1、石英ガラスの熱伝導率は1.4W
-1-1であり、空気の熱伝導に比べて非常に大きい。
In general, the voids have a significantly lower thermal conductivity than solids. For example, the thermal conductivity of air is 2.4 × 10
A -2 Wm -1 K -1, which the thermal conductivity of silicon for the 168Wm -1 K -1, heat conductivity of quartz glass is 1.4W
m −1 K −1, which is much larger than the heat conduction of air.

【0026】従って、パルス状エネルギー照射によって
非晶質半導体層30に発生した熱は、空隙部22では下
方に伝わりにくいが、固体支持領域24では速やかに基
板に熱が伝導する。このため、非晶質半導体層30の温
度は、下方に空隙部のある部分は非常に高くなり、下方
が固体支持領域の部分は温度があまり上がらない。従っ
て、図1(b)に示すように、横方向に温度勾配が生じ
る。
Therefore, the heat generated in the amorphous semiconductor layer 30 by the pulsed energy irradiation is less likely to be transmitted downward in the gap 22, but is quickly transmitted to the substrate in the solid support region 24. For this reason, the temperature of the amorphous semiconductor layer 30 is extremely high in a portion having a gap below, and the temperature is not so high in a portion of the solid support region below. Therefore, as shown in FIG. 1B, a temperature gradient occurs in the lateral direction.

【0027】パルスエネルギーの照射によって非晶質半
導体層30に発生した熱は、矢印50に示すように非晶
質半導体層30内を横方向に伝わり、矢印52に示すよ
うに固体支持層24を通って基板10に伝導する。十分
なパルスエネルギーの照射によって非晶質半導体層30
の温度が結晶化に必要な温度に達した時、図1(c)に
おいて矢印60に示すように、結晶化は熱の伝導方向と
逆向き横方向に生ずることになる。
The heat generated in the amorphous semiconductor layer 30 by the irradiation of the pulse energy is transmitted laterally in the amorphous semiconductor layer 30 as shown by an arrow 50 and is transmitted through the solid support layer 24 as shown by an arrow 52. Through the substrate 10. Irradiation of sufficient pulse energy allows the amorphous semiconductor layer 30
When the temperature reaches the temperature required for crystallization, crystallization occurs in the lateral direction opposite to the direction of heat conduction, as shown by arrow 60 in FIG.

【0028】この場合、適当な位置に空隙を形成し、半
導体層へのエネルギー照射により、結晶化の発生を常に
固体支持領域24上から生ぜしめることができ、結晶化
の制御が可能となる。また、十分なパルスエネルギーの
照射によって半導体層を溶融すると、半導体層の固化は
常に空隙部22上から生じるので、それによっても結晶
化の制御が可能となる。図1(c)において、参照符号
32は結晶化領域を示し、34は未だ結晶化されていな
い非晶質領域を示す。
In this case, a void is formed at an appropriate position, and crystallization can always be caused to occur from above the solid support region 24 by irradiating the semiconductor layer with energy, whereby crystallization can be controlled. In addition, when the semiconductor layer is melted by irradiation with sufficient pulse energy, solidification of the semiconductor layer always occurs from the gap 22, so that crystallization can be controlled. In FIG. 1C, reference numeral 32 indicates a crystallized region, and reference numeral 34 indicates an amorphous region that has not been crystallized yet.

【0029】半導体層30の温度勾配は、パルスエネル
ギー照射の時間に依存する。照射時間が長すぎると、熱
の伝導が十分行われ、試料全体が等温状態となる。照射
時間が短すぎ、半導体層の極表面層のみしか加熱されな
い場合は、空隙による熱伝導制御効果が小さくなる。電
子デバイスとして用いられる半導体薄膜の厚さ10nm
〜200μmを考慮した場合、好適な照射時間は、1n
sないし100msが好適である。
The temperature gradient of the semiconductor layer 30 depends on the pulse energy irradiation time. If the irradiation time is too long, heat conduction is sufficiently performed, and the entire sample becomes an isothermal state. When the irradiation time is too short and only the very surface layer of the semiconductor layer is heated, the effect of controlling the heat conduction by the voids is reduced. 10nm thickness of semiconductor thin film used as electronic device
Considering ~ 200 µm, the preferred irradiation time is 1n
s to 100 ms are preferred.

【0030】パルス状エネルギー照射手段としてパルス
レーザ光を例示することができる。パルスレーザ光を用
いた半導体薄膜の結晶化は、短時間の結晶化法として広
く用いられている(文献1)。この方法によると、パル
ス幅によってns〜μsの加熱が可能である。
A pulsed laser beam can be exemplified as the pulsed energy irradiation means. Crystallization of a semiconductor thin film using a pulsed laser beam is widely used as a short-time crystallization method (Reference 1). According to this method, heating of ns to μs is possible depending on the pulse width.

【0031】CWレーザ光を用いても、レーザビームを
掃引することにより、パルス状エネルギー照射を行うこ
とができる。
Even when a CW laser beam is used, pulsed energy irradiation can be performed by sweeping the laser beam.

【0032】パルス状エネルギー照射手段として、ビー
ム状ガス燃焼炎を例示することができる(文献2)。例
えば、図2に示すように、水素と笑気ガス(N2 O)の
混合ガス70を収容する容器80内で、放電90等によ
りガスを着火すると、燃焼が容器80内全体に広がり、
試料100を短時間に加熱することができる。この方法
により、1〜100msの加熱が可能である。
As the pulse energy irradiation means, a beam gas combustion flame can be exemplified (Reference 2). For example, as shown in FIG. 2, when a gas is ignited by a discharge 90 or the like in a container 80 containing a mixed gas 70 of hydrogen and laughing gas (N 2 O), combustion spreads throughout the container 80,
The sample 100 can be heated in a short time. With this method, heating for 1 to 100 ms is possible.

【0033】文献1:T.Sameshima,M.H
ara and S.Usui:“XeCl Exci
mer Laser Annealing Used
to Fabricate Poly−Si TFT
s”,Jpn.J.Appl.Phys.,28(19
89)1789−1793. 文献2:T.Sameshima Y.Sunaga
N.Takashima and A.Tajim
a,:“Rapid Thermal Anneali
ng Using the Combustion o
f H2 withN2 O”Appl.Phys.Let
t.69(1996)1205−1207. パルス状エネルギー照射手段として、定常的ガス照射ビ
ームを掃引することによっても、パルス状エネルギー照
射を行うことができる。
Reference 1: T.I. Sameshima, M .; H
ara and S.A. Usui: “XeCl Exci
mer Laser Annealing Used
to Fabric Poly-Si TFT
s ", Jpn. J. Appl. Phys., 28 (19
89) 1789-1793. Reference 2: T. Sameshima Y. Sunaga
N. Takashima and A. Tajim
a ,: "Rapid Thermal Anneali
ng Use the Combustion o
f H 2 withN 2 O "Appl.Phys.Let
t. 69 (1996) 1205-1207. Pulsed energy irradiation can also be performed by sweeping a stationary gas irradiation beam as pulsed energy irradiation means.

【0034】図3に、リソグラフィー技術を用いて部分
的に空隙を有する層構造を形成する方法について示す。
まず、基体110上に空隙層構造を有する膜120を形
成する(図3(a))。膜材料としては、例えばクロム
等の金属を例示することが出来る。しかし、本発明の方
法はクロムに限定されず、他の様々な材料を選択するこ
とができる。成膜方法としては、例えばスパッタリング
法を挙げることが出来る。しかし、成膜方法も、スパッ
タリング法に限定することはなく、他の最適の成膜法を
選択することができる。
FIG. 3 shows a method of forming a layer structure having a partial void by using a lithography technique.
First, a film 120 having a void layer structure is formed on the base 110 (FIG. 3A). Examples of the film material include metals such as chromium. However, the method of the present invention is not limited to chromium, and various other materials can be selected. As a film forming method, for example, a sputtering method can be given. However, the film formation method is not limited to the sputtering method, and another optimum film formation method can be selected.

【0035】次いで、リソグラフィー及びエッチング技
術を用いて、膜120をパターニングし、例えば図3
(b)に示すように、膜120を部分的に除去する。
Next, the film 120 is patterned using lithography and etching techniques.
As shown in (b), the film 120 is partially removed.

【0036】次に、図3(c)及び(d)に示すよう
に、レジスト等、溶剤に可溶性の強い物質130を塗布
し、さらにエッチングによって物質130の一部を除去
し、膜120が表面に露出するように平坦化を行う。
Next, as shown in FIGS. 3C and 3D, a substance 130 that is highly soluble in a solvent such as a resist is applied, and a part of the substance 130 is removed by etching. Is flattened so as to be exposed to light.

【0037】その後、この平坦面の保護層として、EC
RプラズマCVD、スパッタリング等の低温で膜形成可
能な手法を用いて、膜140を図3(e)に示すように
形成する。膜140の材料としては、例えば酸化シリコ
ンを例示することが出来る。しかし、本発明の方法は、
この材料に限定されず、他の種々の材料を選択すること
ができる。
Thereafter, EC is used as a protective layer for the flat surface.
The film 140 is formed as shown in FIG. 3E by using a method capable of forming a film at a low temperature, such as R plasma CVD and sputtering. As a material of the film 140, for example, silicon oxide can be exemplified. However, the method of the present invention
The material is not limited to this, and various other materials can be selected.

【0038】膜140を形成した後、溶剤によって物質
130を除去して、図3(f)に示すような、部分的に
空隙135を有する層構造を形成することができる。
After the formation of the film 140, the substance 130 can be removed by a solvent to form a layer structure having a partial gap 135 as shown in FIG.

【0039】なお、周期的に空隙を有する層構造を形成
し、周期的に結晶膜を作製する場合、必ず一方向から結
晶化を生ぜしめるために、図4に示すように、非晶質半
導体層30の一部を除去することにより、結晶化の方向
を矢印150に示すように特定させることが好適であ
る。
When a layer structure having voids is formed periodically and a crystalline film is formed periodically, an amorphous semiconductor film must be formed as shown in FIG. It is preferred that the direction of crystallization be specified as indicated by arrow 150 by removing a portion of layer 30.

【0040】しかし、空隙を有する層構造及半導体層の
形状は上記例に限定されず、適宜変更することができ
る。例えば、図5に示すように、基板10上に点状の固
体支持層160を形成し、その上に下地支持層26を介
して、点状の固体支持層160を中心とする円形の半導
体層170を形成すると、結晶化は中心の支持層160
から矢印180の方向に生じ、円形に拡がる結晶化領域
を形成することができる。
However, the layer structure having voids and the shape of the semiconductor layer are not limited to the above examples, and can be changed as appropriate. For example, as shown in FIG. 5, a dot-like solid support layer 160 is formed on a substrate 10, and a circular semiconductor layer centered on the dot-like solid support layer 160 is formed thereon via a base support layer 26. Upon formation of 170, crystallization occurs in the central support layer 160.
From the direction of arrow 180, and can form a crystallized region expanding in a circle.

【0041】また、図6に示すように、矩形点状の固体
支持層200を形成し、その上に下地支持層26を介し
て、矩形点状の固体支持層200に対応する部分が一端
となるように、矩形の半導体層190を形成し、パルス
状エネルギーを照射した場合、半導体層190内の熱の
流れが支持層の方向に集中するようにコントロールする
ことができる。従って、結晶化は、矢印210の方向
に、矩形点状の固体支持層200に対応する領域から開
始し、半導体層190の全体に結晶化を拡げることがで
きる。この方法は、粒界の無い、単一結晶の形成に有効
である。
As shown in FIG. 6, a rectangular point-shaped solid support layer 200 is formed, and a portion corresponding to the rectangular point-shaped solid support layer 200 is formed on one end of the solid support layer 200 via an underlayer support layer 26. Thus, when the rectangular semiconductor layer 190 is formed and pulsed energy is applied, the heat flow in the semiconductor layer 190 can be controlled so as to concentrate in the direction of the support layer. Therefore, the crystallization can be started from the region corresponding to the rectangular solid support layer 200 in the direction of the arrow 210, and can be extended to the entire semiconductor layer 190. This method is effective for forming a single crystal without grain boundaries.

【0042】次に、本発明の具体的応用例として、トラ
ンジスタ素子及びそれを用いた回路の作製について示
す。図7に、メタルオキサイドセミコンダクター(MO
S)型結晶性薄膜トランジスタ(TFT)を作製する例
を示す。
Next, as a specific application example of the present invention, the production of a transistor element and a circuit using the same will be described. FIG. 7 shows a metal oxide semiconductor (MO)
An example of manufacturing an S) type crystalline thin film transistor (TFT) will be described.

【0043】まず、本発明の方法により、空隙構造を有
する下地層220上に形成した半導体層を結晶化して、
結晶性半導体膜230を形成する(図7(a))。次い
で、結晶性半導体膜230上にゲート絶縁膜240を形
成し、結晶性半導体膜230への不純物のドーピングに
より、ソース領域250およびドレイン領域252を形
成する。次に、ゲート電極260、ソース電極262、
およびドレイン電極264を形成し、さらに層間絶縁膜
270,272、パッシベーション層274、及びトラ
ンジスタと外部回路との金属配線280,282の形成
を行うことにより、TFTが得られる(図7(b))。
First, the semiconductor layer formed on the underlying layer 220 having the void structure is crystallized by the method of the present invention,
A crystalline semiconductor film 230 is formed (FIG. 7A). Next, a gate insulating film 240 is formed over the crystalline semiconductor film 230, and a source region 250 and a drain region 252 are formed by doping impurities into the crystalline semiconductor film 230. Next, the gate electrode 260, the source electrode 262,
And drain electrodes 264, and further, by forming interlayer insulating films 270 and 272, a passivation layer 274, and metal wirings 280 and 282 between the transistor and an external circuit, a TFT is obtained (FIG. 7B). .

【0044】本発明の方法は、非晶質半導体層の結晶化
にだけでなく、不純物の活性化にも適用することができ
る。図8に、本発明に係る加熱処理方法を不純物の活性
化に適用したTFTの作製例を示す。
The method of the present invention can be applied not only to crystallization of an amorphous semiconductor layer but also to activation of impurities. FIG. 8 shows an example of manufacturing a TFT in which the heat treatment method according to the present invention is applied to the activation of impurities.

【0045】まず、空隙構造を有する下地層220上に
結晶性シリコン膜230を形成する(図8(a))。結
晶性シリコン膜の形成法としては、本発明の方法で用い
るようなパルス的エネルギー線の照射に限らず、通常の
電気炉による加熱法を採用することもできる。
First, a crystalline silicon film 230 is formed on the underlying layer 220 having a void structure (FIG. 8A). The method for forming the crystalline silicon film is not limited to the irradiation with pulsed energy rays as used in the method of the present invention, and a heating method using a normal electric furnace can also be employed.

【0046】次に、結晶性シリコン膜230上にゲート
絶縁膜240を形成した後、イオン注入等により結晶性
シリコン膜230中に不純物を導入し、不純物層29
0,292を形成する。そして、パルス状エネルギー線
を照射して、本発明による加熱処理を行うことにより、
不純物の活性化を行い、ソース領域250、ドレイン領
域252を形成する(図8(b))。その後、ゲート電
極260、ソース電極262、ドレイン電極264を形
成し、さらには層間絶縁膜270,272、パッシベー
ション層274、及びトランジスタと外部回路との金属
配線280,282を形成して、TFTを得る(図8
(c))。
Next, after forming the gate insulating film 240 on the crystalline silicon film 230, an impurity is introduced into the crystalline silicon film 230 by ion implantation or the like, and the impurity layer 29 is formed.
0,292. Then, by irradiating a pulsed energy beam and performing a heat treatment according to the present invention,
Activation of the impurities is performed to form a source region 250 and a drain region 252 (FIG. 8B). Thereafter, a gate electrode 260, a source electrode 262, and a drain electrode 264 are formed, and further, interlayer insulating films 270 and 272, a passivation layer 274, and metal wirings 280 and 282 between the transistor and an external circuit are formed to obtain a TFT. (FIG. 8
(C)).

【0047】本発明の他の応用例として、結晶性太陽電
池素子の製造を挙げることができる。図9に、本発明の
方法を結晶性太陽電池素子の製造に適用し、本発明に係
る熱処理により、非晶質層の結晶化と不純物の活性化を
同時に行う例を示す。
As another application example of the present invention, production of a crystalline solar cell element can be mentioned. FIG. 9 shows an example in which the method of the present invention is applied to the manufacture of a crystalline solar cell element, and the heat treatment according to the present invention simultaneously performs crystallization of the amorphous layer and activation of impurities.

【0048】まず、空隙構造を有する下地層220上に
電極300、P型高濃度不純物層310、P型半導体層
320、n型不純物層330を順次形成し、パルス状エ
ネルギー線の照射により、結晶化と活性化を行う(図9
(a))。
First, an electrode 300, a P-type high-concentration impurity layer 310, a P-type semiconductor layer 320, and an n-type impurity layer 330 are sequentially formed on a base layer 220 having a void structure. Activation and activation (Fig. 9
(A)).

【0049】次に、電極340を形成し、さらにはパッ
シベーション層350及び外部回路との金属配線360
を形成することにより、結晶性太陽電池素子を得る(図
9(b))。
Next, an electrode 340 is formed, and a passivation layer 350 and a metal wiring 360 for connecting to an external circuit are formed.
Is formed to obtain a crystalline solar cell element (FIG. 9B).

【0050】[0050]

【発明の効果】以上説明したように、本発明の方法によ
れば、部分的に空隙を有する層上に形成された半導体膜
にパルス的エネルギー線を照射することにより、良好な
結晶性を有する半導体膜を簡単な工程で形成することが
できる。また、同様に、部分的に空隙を有する層上に形
成された、不純物を含む半導体膜にパルス的エネルギー
線を照射することにより、不純物を効率良く活性化する
ことが可能である。
As described above, according to the method of the present invention, a semiconductor film formed on a partially voided layer has good crystallinity by irradiating it with pulsed energy rays. A semiconductor film can be formed by a simple process. Similarly, by irradiating a pulsed energy ray to a semiconductor film containing an impurity which is formed over a layer partially having a void, the impurity can be efficiently activated.

【0051】このように、本発明の方法によれば、良好
な結晶性を有する、優れた特性の半導体素子を、簡単な
工程で、効率良く得ることが出来る。
As described above, according to the method of the present invention, a semiconductor device having good crystallinity and excellent characteristics can be efficiently obtained by a simple process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の基本的概念を説明する断面図。FIG. 1 is a cross-sectional view illustrating a basic concept of the present invention.

【図2】本発明に使用されるパルス状ガス燃焼加熱装置
を示す図。
FIG. 2 is a diagram showing a pulsed gas combustion heating device used in the present invention.

【図3】部分的に空隙を有する層構造を形成する方法を
示す断面図。
FIG. 3 is a cross-sectional view showing a method for forming a layer structure having a partial gap.

【図4】結晶化の方向を特定した結晶化法を示す断面図
および平面図。
FIG. 4 is a cross-sectional view and a plan view showing a crystallization method in which a crystallization direction is specified.

【図5】点状の固体支持層を用いた結晶化法を示す断面
図および平面図。
5A and 5B are a cross-sectional view and a plan view illustrating a crystallization method using a point-like solid support layer.

【図6】矩形の半導体層の一端に熱の流れを制御する固
体支持領域層を形成した結晶化法を示す断面図および平
面図。
6A and 6B are a cross-sectional view and a plan view illustrating a crystallization method in which a solid support region layer for controlling heat flow is formed at one end of a rectangular semiconductor layer.

【図7】本発明の方法によるMOS型結晶性薄膜トラン
ジスタTFTの製造工程を示す断面図。
FIG. 7 is a cross-sectional view showing a manufacturing process of a MOS type crystalline thin film transistor TFT according to the method of the present invention.

【図8】本発明の方法によるMOS型結晶性薄膜トラン
ジスタTFTの製造工程の他の例を示す断面図。本発明
による加熱法を不純物の活性化にも用いメタルオキサイ
ドセミコンダクタ
FIG. 8 is a cross-sectional view showing another example of the manufacturing process of the MOS-type crystalline thin-film transistor TFT according to the method of the present invention. Metal oxide semiconductor using heating method according to the present invention also for impurity activation

【図9】本発明の方法による結晶性太陽電池素子の製造
工程を示す断面図。
FIG. 9 is a cross-sectional view showing a step of manufacturing a crystalline solar cell element according to the method of the present invention.

【符号の説明】[Explanation of symbols]

10,110…基体、20…一部空隙を有する層、22
…空隙領域、24…支持層、26…下地層、30…半導
体層、40…パルス状エネルギー照射、50…横方向熱
伝導方向、52…基板方向熱伝導方向、60…結晶化、
70…水素とN2 Oガスの混合ガス、80…燃焼容器、
90…放電、100…試料、120…空隙層構造を構成
する膜、130…レジスト、140…保護層、150,
180,210…結晶化の方向、160,200…固体
支持層、170,190…半導体層、220…空隙構造
を有する層、230…結晶性半導体膜、240…ゲート
絶縁膜、250…ソース領域、252…ドレイン領域。
260…ゲート電極、262…ソース電極、264…ド
レイン電極、270,272…層間絶縁膜、272…パ
ッシベーション層、280,282…金属配線、290
…不純物層、300,340…電極、310…P型高濃
度不純物層、320…P型半導体層、330…n型不純
物層、340…金属配線、350…パッシベーション
層。
10, 110: base, 20: layer having partial voids, 22
... void region, 24 ... support layer, 26 ... underlayer, 30 ... semiconductor layer, 40 ... pulsed energy irradiation, 50 ... lateral heat conduction direction, 52 ... substrate direction heat conduction direction, 60 ... crystallization,
70: mixed gas of hydrogen and N 2 O gas, 80: combustion vessel,
90: discharge, 100: sample, 120: film constituting the void layer structure, 130: resist, 140: protective layer, 150,
180, 210: direction of crystallization, 160, 200: solid support layer, 170, 190: semiconductor layer, 220: layer having a void structure, 230: crystalline semiconductor film, 240: gate insulating film, 250: source region, 252: drain region.
260 gate electrode, 262 source electrode, 264 drain electrode, 270, 272 interlayer insulating film, 272 passivation layer, 280, 282 metal wiring, 290
.., Impurity layers, 300, 340, electrodes, 310, P-type high-concentration impurity layers, 320, P-type semiconductor layers, 330, n-type impurity layers, 340, metal wirings, and 350, passivation layers.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上に部分的に空隙を有する層を形成
する工程と、この部分的に空隙を有する層上に半導体膜
を形成する工程と、この半導体膜にパルス的エネルギー
線を照射することにより前記半導体膜を加熱する工程と
を具備することを特徴とする半導体膜の熱処理方法。
1. A step of forming a layer partially having a gap on a substrate, a step of forming a semiconductor film on the layer partially having a gap, and irradiating the semiconductor film with pulsed energy rays. And a step of heating the semiconductor film.
【請求項2】 前記部分的に空隙を有する層は、空隙が
横方向に周期的に形成された層であることを特徴とする
請求項1に記載の半導体膜の熱処理方法。
2. The heat treatment method for a semiconductor film according to claim 1, wherein the partially voided layer is a layer in which voids are periodically formed in a lateral direction.
【請求項3】 前記パルス的エネルギー線の照射は、1
nsないし100msの照射時間で行われることを特徴
とする請求項1に記載の半導体膜の熱処理方法。
3. The method according to claim 1, wherein the irradiation of the pulsed energy beam is performed by:
The method according to claim 1, wherein the irradiation is performed for an irradiation time of ns to 100 ms.
【請求項4】 前記パルス的エネルギー線は、レーザビ
ーム光であることを特徴とする請求項3に記載の半導体
膜の熱処理方法。
4. The method according to claim 3, wherein the pulsed energy beam is a laser beam.
【請求項5】 前記パルス的エネルギー線の照射は、ガ
ス燃焼を用いて行われることを特徴とする請求項3に記
載の半導体膜の熱処理方法。
5. The heat treatment method for a semiconductor film according to claim 3, wherein the irradiation of the pulse energy beam is performed using gas combustion.
【請求項6】 基板上に部分的に空隙を有する層を形成
する工程と、この部分的に空隙を有する層上に半導体膜
を形成する工程と、この半導体膜にパルス的エネルギー
線を照射することにより前記半導体膜を加熱し、結晶化
して結晶性膜を形成する工程と、この結晶性膜をチャネ
ル層として用いてMOS型トランジスタを形成する工程
とを具備することを特徴とする薄膜半導体装置の製造方
法。
6. A step of forming a partially voided layer on a substrate, a step of forming a semiconductor film on the partially voided layer, and irradiating the semiconductor film with pulsed energy rays. A step of forming a crystalline film by heating and crystallizing the semiconductor film, and a step of forming a MOS transistor using the crystalline film as a channel layer. Manufacturing method.
【請求項7】 基板上に部分的に空隙を有する層を形成
する工程と、この部分的に空隙を有する層上に半導体膜
を形成する工程と、この半導体膜を加熱して結晶性膜を
形成する工程と、この結晶性膜に選択的に不純物を導入
する工程と、前記結晶性膜にパルス的エネルギー線を照
射することにより前記結晶性膜を加熱して前記不純物を
活性化し、前記結晶性膜にソース領域およびドレイン領
域を形成する工程とを具備することを特徴とする薄膜半
導体装置の製造方法。
7. A step of forming a partially voided layer on a substrate, a step of forming a semiconductor film on the partially voided layer, and heating the semiconductor film to form a crystalline film. Forming, selectively introducing an impurity into the crystalline film, and irradiating the crystalline film with a pulsed energy beam to heat the crystalline film to activate the impurity, Forming a source region and a drain region in the conductive film.
【請求項8】 基板上に部分的に空隙を有する層を形成
する工程と、この部分的に空隙を有する層上に不純物を
含む半導体膜を形成する工程と、この半導体膜にパルス
的エネルギー線を照射することにより前記半導体膜を加
熱し、前記半導体膜を結晶化および/または前記不純物
を活性化する工程とを具備することを特徴とする太陽電
池素子の製造方法。
8. A step of forming a partially voided layer on a substrate, a step of forming a semiconductor film containing impurities on the partially voided layer, and applying a pulsed energy beam to the semiconductor film. Heating the semiconductor film by irradiating the semiconductor film to crystallize the semiconductor film and / or activate the impurities.
JP25162697A 1997-09-17 1997-09-17 Method of heat treating semiconductor film Pending JPH1197350A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25162697A JPH1197350A (en) 1997-09-17 1997-09-17 Method of heat treating semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25162697A JPH1197350A (en) 1997-09-17 1997-09-17 Method of heat treating semiconductor film

Publications (1)

Publication Number Publication Date
JPH1197350A true JPH1197350A (en) 1999-04-09

Family

ID=17225629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25162697A Pending JPH1197350A (en) 1997-09-17 1997-09-17 Method of heat treating semiconductor film

Country Status (1)

Country Link
JP (1) JPH1197350A (en)

Similar Documents

Publication Publication Date Title
JP3221473B2 (en) Method for manufacturing semiconductor device
JP3580473B2 (en) Crystallizing method of amorphous film and thin film transistor
JP3503427B2 (en) Method for manufacturing thin film transistor
JP3195157B2 (en) Semiconductor device manufacturing method and its manufacturing apparatus
TW595003B (en) Thin-film transistor and method for manufacturing same
JPH1140501A (en) Semiconductor device and method for manufacturing it
JP3432187B2 (en) Method for manufacturing semiconductor device
JP2003086604A (en) Thin film semiconductor device, substrate and manufacturing method therefor
WO2006098513A1 (en) Heat treatment method and method for crystallizing semiconductor
WO2003044867A1 (en) Thick-film semiconductor device and its manufacturing method
Giust et al. Laser-processed thin-film transistors fabricated from sputtered amorphous-silicon films
JP2002289520A (en) Pulse energization thermal treatment method by thin film heat generator and thermal treatment device
JP2961375B2 (en) Method for manufacturing semiconductor device
WO2011078005A1 (en) Semiconductor device and process for production thereof, and display device
KR100623693B1 (en) Method for fabricating thin film transistor
JP4165305B2 (en) Crystalline semiconductor material manufacturing method and semiconductor device manufacturing method
KR100305255B1 (en) Method for manufacturing a poly-crystal silicon thin film
JP3994593B2 (en) Thin film element transfer method
JPH1197350A (en) Method of heat treating semiconductor film
RU2333567C2 (en) Method of making thin crystal silicon films for semiconductor devices
JPH11145484A (en) Manufacture of thin-film transistor
JP2811763B2 (en) Method for manufacturing insulated gate field effect transistor
JP3573969B2 (en) Semiconductor device manufacturing method
JP2007115786A (en) Semiconductor substrate and its manufacturing method
JPH1197713A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040726

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20050128