JPH1196110A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 外部機器とパソコンとの間でデジタルデー
タ、アナログデータの入出力を簡単に行うことのできる
データ処理装置を提供し、パソコンの利便性を向上させ
る。 【解決手段】 制御入力端子Ｘから入力される第１の制
御入力信号を受けて並列データ入力端子Ｙから入力され
る第１の並列データ入力信号を記憶する制御用記憶部１
６と、複数の外部出力コネクタ１７、１８にそれぞれ接
続される出力用記憶部２１、２２とを有し、制御用記憶
部１６によって選択された出力用記憶部２１、２２に、
制御入力端子Ｘから入力される第２の制御入力信号によ
って、並列データ入力端子Ｙから入力される第２の並列
データ入力信号を保持させる出力データ処理部１２とを
有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モータ回転数検出
器、温度計測器、モータ制御装置、温度制御装置、及び
表示パネル等の外部機器とパソコンとの間に接続して配
置されるデータ処理装置に関する。

【０００２】

【従来の技術】近来、パーソナルコンピュータ（パソコ
ン）の普及に伴い、ワープロ、通信、表計算、データベ
ース等の処理機能を利用して、多様化した情報の処理を
個人ベースで誰でも簡単に行えるようになった。そし
て、このようなパソコンをデジタルデータ、アナログデ
ータの入出力を行う電子機器等の制御に用いる工業的な
用途の場合には、図７に示すようにパソコン５０の標準
装備の状態では専用の入出力端子が設けられていないた
めに、専用の拡張インタフェースボード等のデータ処理
装置５３を設けて、これを計測器等の外部機器５４と接
続して使用するか、もしくは外部機器５４に接合するイ
ンタフェース端子を備えた専用コンピュータを使用する
のが一般的であった。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
データ処理装置５３においては、以下に示すような問題
があった。 パソコン５０に接続される外部機器５４が多数ある場
合には、データ処理装置５３と外部機器５４間のケーブ
ル接続の形態が複雑となって、並列データを効率的に外
部機器５４に転送することが困難となる。 専用コンピュータを用いる場合には、インタフェース
の端子仕様、例えばピン番号毎にその機能が固定されて
いるために、例えば、外部機器５４の数の変更、８ビッ
トの並列データから１６ビット又は３２ビット等への形
式の変更に対して柔軟に対応させることができない。本
発明はこのような事情に鑑みてなされたもので、外部機
器とパソコンとの間でデジタルデータの入出力を簡単に
行うことのできるデータ処理装置を提供し、パソコンの
利便性を向上させることを目的とする。

【０００４】

【課題を解決するための手段】前記目的に沿う請求項１
記載のデータ処理装置は、パソコンのプリンタ接続用コ
ネクタに接続可能な並列データ入力端子及び制御入力端
子を備えるデータ入力コネクタと、外部機器に接続する
複数の外部出力コネクタとを有するデータ処理装置であ
って、前記制御入力端子から入力される第１の制御入力
信号を受けて前記並列データ入力端子から入力される第
１の並列データ入力信号を記憶する制御用記憶部と、前
記複数の外部出力コネクタにそれぞれ接続される出力用
記憶部とを有し、前記制御用記憶部によって選択された
前記出力用記憶部に、前記制御入力端子から入力される
第２の制御入力信号によって、前記並列データ入力端子
から入力される第２の並列データ入力信号を保持させる
出力データ処理部とを有する。

【０００５】請求項２記載のデータ処理装置は、パソコ
ンのプリンタ接続用コネクタに接続可能な並列データ入
力端子、制御入力端子及び出力端子を備えるデータ入出
力コネクタと、外部機器に接続する１又は２以上の外部
入力コネクタとを有するデータ処理装置であって、前記
１又は２以上の外部入力コネクタからそれぞれ入力され
る外部並列データ入力信号を記憶する１又は２以上の入
力用記憶部と、該１又は２以上の入力用記憶部にそれぞ
れ接続される１又は２以上のセレクタと、該１又は２以
上のセレクタからの出力を並列データ入力とする制御用
セレクタとを有し、前記並列データ入力端子からの第３
の並列データ入力信号によって、前記１又は２以上のセ
レクタ及び前記制御用セレクタを制御して、前記１又は
２以上の入力用記憶部に入力された前記外部並列データ
入力信号を、前記出力端子に出力する入力データ処理部
とを有する。

【０００６】請求項３記載のデータ処理装置は、パソコ
ンのプリンタ接続用コネクタに接続可能な並列データ入
力端子、制御入力端子及び出力端子を備えるデータ入出
力コネクタと、外部機器に接続する１又は２以上の外部
出力コネクタ、及び１又は２以上の外部入力コネクタと
を有するデータ処理装置であって、前記制御入力端子か
ら入力される第１の制御入力信号を受けて前記並列デー
タ入力端子から入力される第１の並列データ入力信号を
記憶する制御用記憶部と、前記１又は２以上の外部出力
コネクタにそれぞれ接続される出力用記憶部とを有し、
前記制御用記憶部によって選択された前記出力用記憶部
に、前記制御入力端子から入力される第２の制御入力信
号によって、前記並列データ入力端子から入力される第
２の並列データ入力信号を保持させる出力データ処理部
と、前記１又は２以上の外部入力コネクタからそれぞれ
入力される外部並列データ入力信号を記憶する１又は２
以上の入力用記憶部と、該１又は２以上の入力用記憶部
にそれぞれ接続される１又は２以上のセレクタと、該１
又は２以上のセレクタからの出力を並列データ入力とす
る制御用セレクタとを有し、前記並列データ入力端子か
らの第３の並列データ入力信号によって、前記１又は２
以上のセレクタ及び前記制御用セレクタを制御して、前
記１又は２以上の入力用記憶部に入力された前記外部並
列データ入力信号を、前記出力端子に出力する入力デー
タ処理部とを有する。

【０００７】プリンタ接続用コネクタとは、例えばセン
トロニクス社準拠規格のコネクタが該当し、複数の並列
データ出力端子、出力端子、及び制御入力端子を有し、
パソコン本体とプリンタとを接続するためのコネクタを
いう。外部機器とはパソコンと接続されるパソコンの外
部装置であって、工作機械等に使用されるモータ回転数
検出器、モータ制御装置、加熱装置における温度計測
器、温度制御装置、位置制御装置及び照明の明るさの制
御装置が該当する。データ入力コネクタ及びデータ入出
力コネクタの並列データ入力端子とは、プリンタ接続用
コネクタの並列データ出力端子から出力される複数ビッ
ト列からなる信号が入力される端子群であって、例えば
８ビットの並列データ入力信号を受ける場合には８本の
ピン（端子）を介して、信号を同時に入力することがで
きる。制御用記憶部、出力用記憶部、及び入力用記憶部
とは、各記憶部の入力側のデータバスを介して入力され
る並列データを記憶する装置であり、制御用端子に入力
される信号が例えば、瞬間的に所定の変化をしたとき、
その時点の並列データを記憶し、次に信号が変化するま
での間、その並列データを出力し続けることができ、こ
の並列データは各記憶部の出力側のデータバスを介して
読み取ることができるようになっている。セレクタと
は、並列入力側の複数の端子群と直列出力側の端子及び
セレクタ入力端子群とを備えたデータのセレクト機能を
有する装置であり、マルチプレクサ等からなる論理回路
が該当する。このセレクタを用いて、セレクタ入力端子
に入力されるセレクタ入力に応じて、並列入力側に入力
された並列データを直列出力側にビット単位の直列デー
タとして順次出力させることができる。例えば、セレク
タ入力として、３ビット列からなるアドレス信号（００
０）、（００１）、（０１０）、（０１１）、（１０
０）、（１０１）、（１１０）、（１１１）をセレクタ
入力端子に順次送ることにより、並列入力側の０〜７ビ
ットまでのデータ信号のなかでアドレス信号に対応する
１ビットのデータ信号を直列出力側に取り出すことがで
きる。制御用セレクタとは、１又は２以上の入力用記憶
部に対応するセレクタを介してビット単位で入力される
直列データを、それぞれの入力用記憶部に対応する並列
入力側の端子に入力し、並列データ出力信号の群をセレ
クタ入力として作動させて、入力用記憶部に入力された
並列データ入力信号をデータ入出力コネクタの出力端子
に順次出力することのできるマルチプレクサ等からなる
データセレクタである。各記憶部は例えば、ビット数に
応じた複数のＤ−ＦＦ（Ｄ型フリップフロップ回路）に
より構成させることができる。このようなＤ−ＦＦと
は、ＤｅｌａｙＦｌｉｐ Ｆｌｏｐと呼ばれるデータ記
憶装置の一種であり、入力データＤの記憶タイミングを
決めるラッチイネーブル信号Ｇ（ゲート入力）によって
出力データＱの記憶操作が制御される。例えば、Ｇ入力
が論理レベル（０）から（１）に立ち上がると、次に論
理レベルが（０）から（１）に立ち上がるまで、Ｑ出力
はその瞬間のＤ入力のままに固定される。つまり、Ｇ＝
１となった瞬間のＤの値をＱに記憶させることができ
る。

【０００８】

【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに図１は本発明の一実施の形態
に係るデータ処理装置のパソコン及び外部機器との接続
使用状況を示す説明図、図２は同データ処理装置のブロ
ック図、図３は同データ処理装置が接続されるプリンタ
接続用コネクタの説明図、図４は同データ処理装置を適
用するデータ入出力方法のフロー図、図５は同データ入
出力方法のタイミングチャート、図６はフリップフロッ
プ回路の説明図である。

【０００９】本発明の一実施の形態に係るデータ処理装
置１０は図１、図２に示すように、パソコン１１のプリ
ンタ接続用コネクタ１４に接続して使用されるデータ入
出力コネクタ１４ａと、パソコン１１から出力される並
列データ出力信号を外部機器の一例である温度制御装置
１１ａ及び温度計測器１１ｂに出力するための出力デー
タ処理部１２と、温度制御装置１１ａ及び温度計測器１
１ｂから入力される外部並列データ入力信号をパソコン
１１に入力するための入力データ処理部１３とを有す
る。出力データ処理部１２は図２に示すように、パソコ
ン１１に設けられたプリンタ接続用コネクタ１４の制御
出力ピン（ＰＳＴＢ）、並列データ出力ピン（ＤＡＴ
Ａ）、及び制御入力ピン（ＢＵＳＹ）とにそれぞれ接続
される制御入力端子Ｘ、並列データ入力端子Ｙ、出力端
子Ｚを備えたデータ入出力コネクタ１４ａと、制御入力
端子Ｘにインバータ１５を介して接続され、制御出力ピ
ン（ＰＳＴＢ）から制御入力端子Ｘを介して入力される
第１の制御入力信号（ＰＳＴＢ信号）に基づいて並列デ
ータ出力ピン（ＤＡＴＡ）から並列データ入力端子Ｙ、
データバスＰを介して入力される第１の並列データ入力
信号（ＤＡＴＡ信号）を記憶させるための複数のフリッ
プフロップ回路（Ｄ−ＦＦ）を有する制御用記憶部１６
と、制御出力ピン（ＰＳＴＢ）から制御入力端子Ｘを介
して入力される第２の制御入力信号（ＰＳＴＢ信号）及
び制御用記憶部１６の出力側のデータバスＱを介して出
力される信号に基づいて作動する論理回路１９、２０
と、外部出力コネクタ１７、１８にそれぞれ接続されデ
ータバスＰを介して入力される第２の並列データ入力信
号（ＤＡＴＡ信号）を論理回路１９、２０からの制御信
号に基づいて保持させるための複数のフリップフロップ
回路（Ｄ−ＦＦ）を有する出力用記憶部２１、２２とを
備えている。

【００１０】入力データ処理部１３は、外部入力コネク
タ２３、２４からそれぞれ入力される外部並列データ入
力信号を、制御入力端子Ｘに入力されるＰＳＴＢ信号に
基づいて記憶するための複数のフリップフロップ回路
（Ｄ−ＦＦ）を有する入力用記憶部２５、２６と、入力
用記憶部２５、２６にそれぞれ接続され、並列データ出
力ピン（ＤＡＴＡ）を介して入力される第３の並列デー
タ入力信号（ＤＡＴＡ信号）の群によって作動する複数
のマルチプレクサからなるセレクタ２７、２８と、セレ
クタ２７、２８からの直列出力を並列データ入力とし
て、第３の並列データ入力信号（ＤＡＴＡ信号）の群を
セレクタ入力に用いて作動し、ビット単位の直列データ
に変換された外部並列データ入力信号を出力端子Ｚを介
してプリンタ接続用コネクタ１４の制御入力ピン（ＢＵ
ＳＹ）にデータ入出力コネクタ１４ａの出力端子Ｚを介
して入力するための制御用セレクタ２９とを備えてい
る。

【００１１】なお、図２において、二重線は８本の信号
線からなるデータバスを表し、各部を結ぶ実線は１本の
信号線を表している。データバスＱは、この場合２本の
信号線で表し、未使用の６本の信号線を省略して示して
いる。また、図１においては、データ処理装置１０に接
続する温度制御装置１１ａ、温度計測器１１ｂのそれぞ
れに外部出力コネクタ１７、１８、外部入力コネクタ２
３、２４を接続する場合を示しているが、それぞれの外
部出力コネクタ１７、１８、外部入力コネクタ２３、２
４に対応する数の外部機器を独立に取付けてもよい。

【００１２】インバータ１５は、基準電圧を例えば１．
５ボルトとして、相当する基準電圧より高くなる論理レ
ベル（１）の状態、又は基準電圧未満となる論理レベル
（０）の状態の何れかよりなるＰＳＴＢ信号を互いに反
転するための回路であり、論理レベル（１）の信号が入
力された時には論理レベル（０）の信号が得られ、逆
に、論理レベル（０）の信号が入力された時には論理レ
ベル（１）の信号が得られるようになっている。論理回
路（アンド回路）１９、２０は、制御出力ピン（ＰＳＴ
Ｂ）及び制御用記憶部１６の出力側のデータバスＱから
それぞれ出力される第２の制御入力信号（ＰＳＴＢ信
号）及びそれぞれの出力側のデータバスＱの信号が共に
論理レベル（１）であるときに論理レベル（１）の信号
を出力し、それ以外の時には論理レベル（０）の信号を
出力する回路である。

【００１３】フリップフロップ回路は、例えば入力され
る制御信号が論理レベル（０）から論理レベル（１）に
変化した時に、８ビットからなる入力側のデータバスＰ
を介して入力するＤＡＴＡ信号の内容を保持して、この
信号を出力し続けることのできる回路であり、この保持
されたＤＡＴＡ信号はフリップフロップ回路に接続する
出力側の端子Ｒを介して読みとることができるようにな
っている。このフリップフロップ回路は図６に示すよう
にデータバスの各信号線に対応する数のＤ−ＦＦを有し
ており、各Ｄ−ＦＦに制御用信号線を介して入力される
ゲート信号Ｇが論理レベル（０）から（１）になった時
に信号線〜のビットデータＤが出力側の信号線´
〜´に保持され、出力し続けるようになっている。な
お、出力側の信号線ａ〜ｈには、信号線〜のビット
データが反転された状態で出力されるが、この場合には
未使用状態としている。

【００１４】プリンタ接続用コネクタ１４は、図３に示
すようにセントロニクス社準拠のプリンタインタフェー
ス端子を有している。ここで、端子番号１（ＰＳＴＢ）
はパソコン１１をプリンタと接続して使用する場合に、
データをプリンタ側が引き取るための同期用信号をパソ
コン１１からプリンタに送るためのピンである。端子番
号２〜９（ＰＤＢ０〜７）は、パソコン１１からプリン
タへの並列データ入力信号の一例である８ビットからな
るＤＡＴＡ信号を送るためのピンである。端子番号１１
（ＢＵＳＹ）は、プリンタ側からパソコン１１にプリン
タの受信不能状態であることを示す制御出力信号の一例
であるＢＵＳＹ信号を送るためのピンである。端子番号
１４（ＧＮＤ）は接地線であり、この接地線の電圧を基
準とする各ピンの電圧が基準電圧以上の時に論理レベル
（１）となり、基準電圧未満の時に論理レベル（０）と
してデジタル評価されるようになっている。端子番号１
０、１２、１３（ＮＣ）は未使用（又は未定義）状態の
ピンを表している。なお、図２においては端子番号１
０、１２〜１４を省略して示している。

【００１５】続いて、前記データ処理装置１０を用いる
データ入出力操作の方法をブロック図（図２）、フロー
図（図４）、及びタイミングチャート（図５）を参照し
ながら説明する。まず、図４に示すステップＳ−１にお
いて、Ｄ−ＦＦからなるデータ出力用の出力用記憶部２
１、２２の全データを初期化しておく。この初期化操作
はパソコン１１のプリンタ接続用コネクタ１４の並列デ
ータ出力ピン（ＤＡＴＡ）を介して、例えば８個のビッ
ト列からなるＤＡＴＡ信号（００００００００）をデー
タバスＰに流しておき、論理回路１９、２０からの制御
信号に基づいて、このＤＡＴＡ信号を出力用記憶部２
１、２２に取り込むことにより行われる。ステップＳ−
２においては、図５（ａ）のに示すようにパソコン１
１から出力されるＰＳＴＢ信号を論理レベル（１）に設
定する。なお、タイミングチャート（図５）の丸数字１
〜１０はフロー図（図４）の丸数字１〜１０にそれぞれ
対応している。また、図５に示すタイミングチャートに
おいて、横軸は時間を示し、縦軸は各端子等の論理レベ
ル（１）と（０）に対応する電圧状態（Ｈ又はＬ）を示
している。論理レベル（１）と論理レベル（０）との中
間位置となっている実線部分では利用しないデータ（不
定データ）が出力又は入力される。斜線部Ａ〜Ｆはパソ
コン１１にこの間で出力又は入力されている利用データ
を意味している。

【００１６】続く、ステップＳ−３においては、図５
（ｂ）に示すように出力先となる外部出力コネクタ１
７、１８の何れかを選択させるための第１の並列データ
入力信号（斜線部Ａ）をプリンタ接続用コネクタ１４の
ＤＡＴＡ端子（プリンタポート）に出力する。外部出力
コネクタ１７を指定する場合には、第０ビット目をこれ
に使用してＤＡＴＡ信号を例えば（０００００００１）
とし、外部出力コネクタ１８を指定する場合には、例え
ば第１ビット目を使用してＤＡＴＡ信号を（０００００
０１０）のようにする。また、外部出力コネクタ１７、
１８を共に指定する場合には、第０ビット及び第１ビッ
ト目を１として、ＤＡＴＡ信号を（００００００１１）
のようにすることも可能である。ここでは外部出力コネ
クタが２個である場合について説明しているが、外部出
力コネクタが３個以上ある場合にも、同様に第２ビット
目を使用してＤＡＴＡ信号を（０００００１００）のよ
うにすることができる。このようにして、それぞれの中
から特定の外部出力コネクタを指定することができる。
なお、以降の説明においても前記と同様に、８ビット列
（００００００００）の最右端のビット位置を第０ビッ
ト目として、各ビットの位置を右から左に順に第１、第
２、第３〜第７ビット目のように表記する。こうして、
データ処理装置１０のデータバスＰに第１の並列データ
入力信号（斜線部Ａ）である所定のＤＡＴＡ信号が流さ
れる。

【００１７】ステップＳ−４では、図５（ａ）のに示
すようにＰＳＴＢ信号を論理レベル（１）から（０）に
変更して、第１の制御入力信号を発生させる。そして、
インバータ１５を介して反転されたＰＳＴＢ信号をトリ
ガ信号として制御用記憶部１６に第１の並列データ入力
信号（斜線部Ａ）、即ち外部出力コネクタのアドレスを
指定する信号が保持され、次に制御入力信号が変化する
までの間、継続的に出力させることができる。これによ
ってデータ出力先となる外部出力コネクタの選択が完了
する（ステップＳ−５）。ここで図５（ｄ）は、制御用
記憶部１６の状態を表しており、第１の並列データ入力
信号（斜線部Ａ）のデータが斜線部Ｅに示すように制御
用記憶部１６に継続して出力されると共に保持される。
ステップＳ−６では図５（ｂ）に示すようにデータを取
り込むための余裕時間であるｔ時間前から外部機器に出
力させるための第２の並列データ入力信号（Ｂ）をプリ
ンタ接続用コネクタ１４の並列データ出力ピン（ＤＡＴ
Ａ端子）から並列データ入力端子Ｙに予め出力してお
く。ステップＳ−７では、論理レベル（０）から論理レ
ベル（１）となる第２の制御入力信号（ＰＳＴＢ信号）
をＰＳＴＢ端子に図５（ａ）のに示すように出力し、
第２の制御入力信号及び制御用記憶部１６のそれぞれの
出力側のデータバスＱに対応する信号線からの信号によ
って論理回路１９、２０を作動させる。このとき、制御
用記憶部１６はインバータ１５を介して入力される第２
の制御入力信号により制御されているので、第２の制御
入力信号（ＰＳＴＢ信号）が（０）から（１）に変化し
ても出力側のデータバスＱに送られるデータは以前の記
憶状態で保持され、出力し続けるようになっている。こ
うして、それぞれの論理回路１９、２０からの論理レベ
ル（１）又は（０）となる出力信号によって、外部出力
コネクタ１７、１８にそれぞれ接続する出力用記憶部２
１、２２のいずれかが選択される。そして、選択された
出力用記憶部に第２の並列データ入力信号（斜線部Ｂ）
が図５（ｅ）の斜線部Ｆに示すように保持され、出力し
続けられる（ステップＳ−８）。これによって、外部出
力コネクタ１７、１８に接続する温度制御装置１１ａ、
温度計測器１１ｂ側に第２の並列データ入力信号（斜線
部Ｂ）を出力できるようになる。

【００１８】以上のように出力データ処理部１２での出
力操作を終了した後、ステップＳ−９においては、パソ
コン１１のＤＡＴＡ端子から外部入力コネクタ２３、２
４のアドレスに対応する第３の並列データ入力信号の群
（斜線部Ｃ）を並列データ入力端子Ｙを介してデータバ
スＰに送る（図５（ｂ）参照）。ここで、８ビット列か
らなる第３の並列データ入力信号は、外部入力コネクタ
２３、２４にそれぞれ接続する入力用記憶部２５、２６
を指定するための第３〜第５ビット目までのビット列
と、セレクタ２７、２８に入力される並列データ入力を
ビット単位で取り出すためのセレクタ入力となる第０〜
第２ビットまでのビット列とを有している。外部入力コ
ネクタ２３のアドレスを第３の並列データ入力信号の第
３〜第５ビット目のビット信号により（０００）のよう
に指定して、これに接続する入力用記憶部２５に保持さ
れている外部並列データ入力信号を順次取り出す場合に
は、第３の並列データ入力信号は（００００００００）
→（０００００００１）→（００００００１０）→（０
０００００１１）→（０００００１００）→（００００
０１０１）→（０００００１１０）→（０００００１１
１）の順に入力する。また、外部入力コネクタ２４を第
３〜第５ビット目のビット信号により（００１）で指定
して、これに接続する入力用記憶部２６に入力される外
部並列データ入力信号を順次取り出す場合には、第３の
並列データ入力信号は（００００１０００）〜（０００
０１１１１）のように順次変化する合計８個の信号群と
なる。なお、第３の並列データ入力信号における第６及
び第７ビット目の２ビットの信号はこの場合無視するよ
うになっている。

【００１９】一方、温度計測器１１ｂから随時入力され
る外部並列データ入力信号は、例えば論理レベル（０）
から論理レベル（１）となるＰＳＴＢ信号を契機とする
トリガ信号によって、入力されている外部並列データ入
力信号を入力用記憶部２５、２６にそれぞれ保持させる
ことができる。そして、ＤＡＴＡ端子を介して前記第３
の並列データ入力信号が、図５（ｂ）に示すようにデー
タバスＰに流されると、第３の並列データ入力信号のな
かで第３〜第５ビット目までの信号がセレクタ入力とし
て制御用セレクタ２９で読み取られ、一方、第３の並列
データ入力信号の第０〜第２ビット目までの信号をセレ
クタ入力としてセレクタ２７、２８でそれぞれ読み取ら
れて、制御用セレクタ２９及びセレクタ２７、２８が制
御されるようになっている。即ち、セレクタ２７、２８
では、それぞれのセレクタ入力端子に入力される第３の
並列データ入力信号（斜線部Ｃ）の第０〜第２ビット目
までの信号によって、入力用記憶部２５、２６にそれぞ
れ保持される並列データ入力信号を制御用セレクタ２９
の並列入力側の対応する信号線に１ビット単位で順次出
力する。なお、温度計測器１１ｂから外部入力コネクタ
２３、２４を介して入力される外部並列データ入力信号
は図２に示されるようにＰＳＴＢ信号をトリガ信号とし
て、入力用記憶部２５、２６にラッチ（保持）されるよ
うになっている。制御用セレクタ２９では、各セレクタ
２７、２８から入力される１ビット単位の信号の何れか
を、第３の並列データ入力信号の第３〜第５ビット目ま
での３ビットのアドレス信号により選択する。そして、
こうして得られる入力データ（外部並列データ入力信
号）を、プリンタ接続用コネクタ１４のＢＵＳＹ端子に
図５（ｃ）の斜線部Ｄに示すように１ビット単位で出力
する（ステップＳ−１０）。こうして、前記ステップＳ
−１〜Ｓ−１０の入出力操作を繰り返し行うことによ
り、複数の外部機器１１ａ、１１ｂとパソコン１１間で
データの入出力を行うことができる。

【００２０】なお、外部出力コネクタと出力用記憶部と
の間にデジタル信号をアナログ信号に変換するデジタル
／アナログ変換器を設けて、アナログ信号を外部機器に
出力させることもでき、また、外部入力コネクタを介し
て入力されるアナログ信号をデジタル信号に変換するア
ナログ／デジタル変換器を外部入力コネクタと入力用記
憶部との間に設けることもできる。これによって、外部
機器とパソコンとの間でデジタルデータ、アナログデー
タの入出力を簡単に行うことが可能となり、パソコンの
利便性をさらに向上させることができる。また、データ
入力コネクタ、データ入出力コネクタの例えば未使用端
子を用いて、外部機器とのデータ交換の際のハンドシェ
イク用の信号をパソコンと外部機器との間で送受信させ
ることによりデータ交換を確実に行わせることも可能で
ある。

【００２１】以上説明したように、本発明の実施の形態
に係るデータ処理装置においては、パソコンから出力さ
れる並列データ入力信号、制御入力信号を受けて、外部
機器に接続される外部出力コネクタ及び外部入力コネク
タの中からコネクタを選択して、外部機器とパソコン間
のデータの送受信を効率的に行うことができる。なお、
本発明はこれらの実施の形態に限定されるものではな
く、要旨を逸脱しない条件の変更等は全て本発明の適用
範囲である。例えば、本実施の形態においては、出力デ
ータ処理部及び入力データ処理部を備えるデータ処理装
置について述べたが、出力データ処理部又は入力データ
処理部のみを備えるデータ処理装置とすることもでき
る。なお、出力データ処理のみでデータ処理装置を構成
する場合には、データ入出力コネクタに出力端子は特に
必要でなく、前記データ入出力コネクタに代えて出力端
子を省略したデータ入力コネクタを用いることも可能で
ある。また、外部出力コネクタ及び外部入力コネクタの
数をそれぞれ２としたが、これら数をそれぞれ１、３、
４、５、６、７、８としたり、またこれらを組合せた数
としてもよい。これらの８ビット単位からなる外部出力
コネクタの複数個及び／又は外部入力コネクタの複数個
を結合して、１６ビット、２４ビット又は３２ビット用
のコネクタとして用いることもできる。この場合には、
１６ビット、あるいは３２ビット等を必要とする多様な
外部機器のデータ処理に対応して、パソコンと外部機器
とを簡単かつ安価に並列接続させることができ、データ
を相互に効率的に転送することができる。さらに、本実
施の形態においては、制御用記憶部、出力用記憶部及び
入力用記憶部にＤ−ＦＦを用いる場合について述べた
が、Ｄ−ＦＦとは異なる論理回路で構成したラッチ回路
及びその他のデータ保持回路を適用することもできる。
セレクタには、複数のマルチプレクサを用いた論理回路
の他に、他の形式のデータ選択のための回路を適用する
ことも可能である。

【００２２】

【発明の効果】請求項１記載のデータ処理装置において
は、データ入力コネクタから入力される第１の制御入力
信号及び第１の並列データ入力信号とに基づいて選択さ
れる出力用記憶部に第２の並列データ入力信号を保持さ
せる出力データ処理部を有しているので、第２の並列デ
ータ入力信号を所定の外部機器に振り分けて出力させ、
複数の外部機器に効率的に第２の並列データ入力信号を
送ることができる。

【００２３】請求項２記載のデータ処理装置において
は、データ入出力コネクタから入力される第３の並列デ
ータ入力信号に基づいて選択される入力用記憶部から外
部入力コネクタを介して入力される外部並列データ入力
信号をデータ入出力コネクタの出力端子に送る入力デー
タ処理部を有するので、複数の外部機器から入力される
外部並列データ入力信号をパソコンに効率的に取り込む
ことができる。

【００２４】請求項３記載のデータ処理装置において
は、データ入出力コネクタから入力される第１の制御入
力信号及び第１の並列データ入力信号とに基づいて選択
される出力用記憶部に第２の並列データ入力信号を保持
させる出力データ処理部を有しているので、第２の並列
データ入力信号を所定の外部機器に振り分けて出力さ
せ、複数の外部機器に効率的に第２の並列データ入力信
号を送ることができる。さらに、データ入出力コネクタ
から入力される第３の並列データ入力信号に基づいて選
択される入力用記憶部から外部入力コネクタを介して入
力される外部並列データ入力信号をデータ入出力コネク
タの出力端子に送る入力データ処理部を有するので、複
数の外部機器から入力される外部並列データ入力信号を
効率的にパソコンに取り込むことができる。これによっ
て、データ処理装置のハードウエアの動作により多数の
外部機器とパソコンとの間でデータの入出力の操作を行
うことができ、外部機器とパソコン間のデータ交換を簡
単かつ効率的に行うことが可能になる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るデータ処理装置の
パソコン及び外部機器との接続使用状況を示す説明図で
ある。

【図２】同データ処理装置のブロック図である。

【図３】同データ処理装置が接続されるプリンタ接続用
コネクタの説明図である。

【図４】同データ処理装置を適用するデータ入出力方法
のフロー図である。

【図５】同データ入出力方法のタイミングチャートであ
る。

【図６】フリップフロップ回路の説明図である。

【図７】従来例のデータ処理装置の説明図である。

【符号の説明】

１０ データ処理装置 １１ パソコン １１ａ 温度制御装置（外部機器） １１ｂ 温度計測
器（外部機器） １２ 出力データ処理部 １３ 入力データ
処理部 １４ プリンタ接続用コネクタ １４ａ データ入
出力コネクタ １５ インバータ １６ 制御用記憶
部 １７ 外部出力コネクタ １８ 外部出力コ
ネクタ １９ 論理回路 ２０ 論理回路 ２１ 出力用記憶部 ２２ 出力用記憶
部 ２３ 外部入力コネクタ ２４ 外部入力コ
ネクタ ２５ 入力用記憶部 ２６ 入力用記憶
部 ２７ セレクタ ２８ セレクタ ２９ 制御用セレクタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 パソコンのプリンタ接続用コネクタに接
   続可能な並列データ入力端子及び制御入力端子を備える
   データ入力コネクタと、外部機器に接続する複数の外部
   出力コネクタとを有するデータ処理装置であって、 前記制御入力端子から入力される第１の制御入力信号を
   受けて前記並列データ入力端子から入力される第１の並
   列データ入力信号を記憶する制御用記憶部と、前記複数
   の外部出力コネクタにそれぞれ接続される出力用記憶部
   とを有し、前記制御用記憶部によって選択された前記出
   力用記憶部に、前記制御入力端子から入力される第２の
   制御入力信号によって、前記並列データ入力端子から入
   力される第２の並列データ入力信号を保持させる出力デ
   ータ処理部とを有することを特徴とするデータ処理装
   置。
2. 【請求項２】 パソコンのプリンタ接続用コネクタに接
   続可能な並列データ入力端子、制御入力端子及び出力端
   子を備えるデータ入出力コネクタと、外部機器に接続す
   る１又は２以上の外部入力コネクタとを有するデータ処
   理装置であって、 前記１又は２以上の外部入力コネクタからそれぞれ入力
   される外部並列データ入力信号を記憶する１又は２以上
   の入力用記憶部と、該１又は２以上の入力用記憶部にそ
   れぞれ接続される１又は２以上のセレクタと、該１又は
   ２以上のセレクタからの出力を並列データ入力とする制
   御用セレクタとを有し、前記並列データ入力端子からの
   第３の並列データ入力信号によって、前記１又は２以上
   のセレクタ及び前記制御用セレクタを制御して、前記１
   又は２以上の入力用記憶部に入力された前記外部並列デ
   ータ入力信号を、前記出力端子に出力する入力データ処
   理部とを有することを特徴とするデータ処理装置。
3. 【請求項３】 パソコンのプリンタ接続用コネクタに接
   続可能な並列データ入力端子、制御入力端子及び出力端
   子を備えるデータ入出力コネクタと、外部機器に接続す
   る１又は２以上の外部出力コネクタ、及び１又は２以上
   の外部入力コネクタとを有するデータ処理装置であっ
   て、 前記制御入力端子から入力される第１の制御入力信号を
   受けて前記並列データ入力端子から入力される第１の並
   列データ入力信号を記憶する制御用記憶部と、前記１又
   は２以上の外部出力コネクタにそれぞれ接続される出力
   用記憶部とを有し、前記制御用記憶部によって選択され
   た前記出力用記憶部に、前記制御入力端子から入力され
   る第２の制御入力信号によって、前記並列データ入力端
   子から入力される第２の並列データ入力信号を保持させ
   る出力データ処理部と、 前記１又は２以上の外部入力コネクタからそれぞれ入力
   される外部並列データ入力信号を記憶する１又は２以上
   の入力用記憶部と、該１又は２以上の入力用記憶部にそ
   れぞれ接続される１又は２以上のセレクタと、該１又は
   ２以上のセレクタからの出力を並列データ入力とする制
   御用セレクタとを有し、前記並列データ入力端子からの
   第３の並列データ入力信号によって、前記１又は２以上
   のセレクタ及び前記制御用セレクタを制御して、前記１
   又は２以上の入力用記憶部に入力された前記外部並列デ
   ータ入力信号を、前記出力端子に出力する入力データ処
   理部とを有することを特徴とするデータ処理装置。