JPH1185293A

JPH1185293A - 電圧制御回路

Info

Publication number: JPH1185293A
Application number: JP9242687A
Authority: JP
Inventors: Kazuaki Murota; 和明室田
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 1997-09-08
Filing date: 1997-09-08
Publication date: 1999-03-30
Anticipated expiration: 2017-09-08
Also published as: JP3862827B2

Abstract

(57)【要約】【課題】マイクロコンピュータ等を負荷とする電源の電
圧制御回路において、マイクロコンピュータが低電流動
作となる時の、電力消費の低減を図る。【解決手段】電源Ｂ₁の電圧を一定の電圧に変換保持し
て出力端子Ｖ_OUTに出力する、出力トランジスタＱ₁を
用いた電圧制御回路において、負荷が低電流動作である
時には、電圧制御手段に流れる不要電流の一部を出力端
子Ｖ_OUTにバイパスして出力するバイパス出力回路ＢＰ
を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力電圧を変換し
て定電圧をうる電圧制御回路に関する。

【０００２】

【従来の技術】入力電圧を出力電圧に変換して定電圧を
うる電圧制御回路として、図１６、図１７の回路図に示
した出力トランジスタＱ₁を用いたエミッタ・ホロワ型
の電圧制御回路が電子制御機器において広く用いられて
いる。電子制御機器では、負荷の制御機能がアクティブ
（通常電流動作時）である際には所定の電流を消費し、
負荷の制御機能がスタンバイモード（低電流動作時）な
どで休止している時間帯は消費電流が大幅に低下するの
で、電圧制御回路の供給電流も低下する。

【０００３】次に、図１６に示す電圧制御回路を説明す
る。ＮＰＮ型である出力トランジスタＱ₁は、コレクタ
が入力端子Ｖ_INに、ベースがバイアス抵抗Ｒ_Bの下流
に、エミッタが負荷Ｌに接続される。バイアス抵抗Ｒ_B
は、一端が入力電源Ｂ₁に、他端が出力トランジスタＱ
₁のベースとツェナーダイオードＺＤの上流に接続され
る。ツェナーダイオードＺＤは、上流側がバイアス抵抗
Ｒ_Bの下流と出力トランジスタＱ₁のベースとに接続さ
れ、下流側が接地される。負荷Ｌは、出力トランジスタ
Ｑ₁のエミッタに接続される。この負荷は例えば、例え
ばマイクロコンピュータのことである。

【０００４】電圧制御回路は、入力端子Ｖ_INの電圧を所
定の出力端子Ｖ_OUTの電圧に変換して定電圧を出力する
が、この所定の出力端子Ｖ_OUTの電圧は出力トランジス
タＱ ₁のベース電圧に基づいて（出力端子Ｖ_OUTの電圧
＝ベース電圧−ベースエミッタ間電圧Ｖ_BE）として出力
される。このベース電圧は、接続されたツェナーダイオ
ードＺＤのツェナー電圧に等しく定まるものであり、入
力端子Ｖ_INの電圧を一定であると仮定すると、バイアス
抵抗Ｒ_Bには一定のバイアス電流Ｉ_Bが生じることにな
る。また、ツェナーダイオードＺＤには、バイアス電流
Ｉ_BからトランジスタＱ₁のベースへのベース電流Ｉ_BE
を差し引いた電流がツェナー電流Ｉ_Zとして流れる。こ
のように、バイアス電流Ｉ_Bが一定となるよう回路が構
成されているので、電圧制御回路の出力電流が低下した
場合には、（出力トランジスタＱ ₁の直流増幅率ｈ_FEで
換算した割合で）ベース電流Ｉ_BEが減少し、この減少分
に相当する電流がツェナーダイオードＺＤへのツェナー
電流Ｉ_Zとして増加する。

【０００５】なお、スタンバイモードなどの時間帯にお
いても、記憶装置の消費電力など少量の電流供給がある
ので、出力電流Ｉ_Lは低レベルに保持される。このこと
は、図１６、１７に共通している。図１７に示す電源回
路は、高精度の出力電圧がえられる帰還制御方式の電圧
制御回路の例である。図１６において、ツェナーダイオ
ードＺＤが所定の電圧を生じさせ、かつバイアス電流Ｉ
_Bが一定となるようにベース電流Ｉ_BEの変化量をツェナ
ー電流Ｉ_Zを変化させて吸収した役割を、オペアンプＡ
₁に置き換えたもので、オペアンプＡ₁の出力端子への
接続がツェナーダイオードＺＤの上流側への接続に相当
している。

【０００６】オペアンプＡ₁は、−入力が出力トランジ
スタＱ₁のエミッタの電圧の（Ｒ₂÷（Ｒ₁＋Ｒ₂））
の電位である抵抗Ｒ₁の下流に、＋入力が基準電源Ｂ_R
に、作動用の電源端子が出力トランジスタＱ₁のエミッ
タに、出力端子がバイアス抵抗Ｒ_Bの下流に接続され、
接地端子が接地される。抵抗Ｒ₁は、一端が出力トラン
ジスタＱ₁のエミッタに、他端が抵抗Ｒ₂の上流とオペ
アンプＡ₁の−極に接続される。抵抗Ｒ₂は、一端が抵
抗Ｒ₁の下流とオペアンプＡ₁の−入力に接続され、他
端が接地される。他の接続および、作用は図１６と同じ
であるので省略する。また、図１６で説明したよう
に、出力トランジスタＱ₁のエミッタの出力端子Ｖ_OUT
の電圧が一定であるためにはこの回路におけるバイアス
電流Ｉ_Bは一定であり、バイアス電流Ｉ_Bがベース電流
Ｉ_BEとオペアンプ消費電流Ｉ_A1との和である（Ｉ_B＝Ｉ
_BE＋Ｉ_A1）なので、スタンバイモードなどの時間帯にお
いて出力電流Ｉ_Lが下がりベース電流Ｉ_BEが下がると、
ベース電流Ｉ_BEの低下分の電流はオペアンプ消費電流Ｉ
_A1の増加へ振替え、バイアス電流Ｉ_Bが所定のレベルに
保たれる。

【０００７】

【発明が解決しようとする課題】以上説明したように、
従来の電源回路（図１６、図１７）では、スタンバイモ
ードなどの時間帯において負荷電流Ｉ_Lが下がった場合
に、ベース電流Ｉ_BEの低下分だけツェナー電流Ｉ_Zまた
はオペアンプ消費電流Ｉ_A1への電流が増加する。この増
加電流は、所定の電圧を維持する以外には効用のない不
要の余剰電流となる。

【０００８】次に具体例により、図１７に関する一例を
説明する。（図１６については、同様の状況であるので
省略する。）図１７の回路において、出力電流Ｉ_OUTの最大値を３０
ｍＡ、出力端子Ｖ_OUTの電圧を５Ｖ、出力トランジスタ
Ｑ１の有するベース・エミッタ間電圧Ｖ_BEを０．７Ｖ、
出力トランジスタＱ１の直流増幅率ｈ_FEの規格下限値を
３０、同じくｈ _FEの標準値を１００、入力端子Ｖ_INの電
圧を１０Ｖ、また、スタンバイモード時の出力電流Ｉ
_OUTを１ｍＡとする。ここで、出力電流Ｉ_OUTは負荷電
流Ｉ_LにオペアンプＡ₁の電源電流と抵抗Ｒ₁、Ｒ₂へ
の電流を加えたものである。

【０００９】まず、バイアス抵抗Ｒ_Bを次式により計算
する。Ｒ_B＝（Ｖ_INの電圧−Ｖ_OUTの電圧−Ｖ_BE）／（Ｉ_OUT／ｈ_FE下限値）＝（１０−５−０．７）／（３０ｍＡ／３０）＝４．３ｋΩ バイアス抵抗ＲＢは、４．３ｋΩ以下にする必要がある
ので、４．３ｋΩに設定する。

【００１０】即ち、バイアス電流Ｉ_Bの値は次式により
１ｍＡとなる。Ｉ_B＝（Ｖ_INの電圧−Ｖ_OUTの電圧−Ｖ_BE）／４．３ｋ
Ω＝１ｍＡ次に、スタンバイモード時のベース・エミッタ間電流Ｉ
_BEを求める。Ｉ_BE＝Ｉ_OUT／ｈ_FE標準値＝１ｍＡ／１００＝０．０１
ｍＡ従って、バイアス電流Ｉ_B（＝１ｍＡ）一定であるの
で、スタンバイモード時には、０．９９ｍＡ（Ｉ_B−Ｉ
_BE）が不要の余剰電流として通常の電流動作時に比べ増
加してオペアンプ側へ流れ、吸い込まれるように消費さ
れる。

【００１１】電池を電源として動作する電子回路では、
スタンバイモード時に流れる電流をできる限り減らして
電池の消耗を防ぐよう設計することが肝要であるが、図
１６、図１７の回路では負荷への電流が少ない場合にも
前述のバイアス電流Ｉ_B一定のため、接地放流される無
効な電流消費があるのでその有効活用が望まれる。本発
明は、このような問題を解決し、負荷の低電流動作時に
おける電池電力の消耗を抑制することを目的とする。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
め、第１の手段として、電源と、入力端子が前記電源に
接続され且つ出力端子が負荷に接続され、前記電源の電
圧を一定の電圧に変換保持して該出力端子に与える電圧
制御手段とを備えた電圧制御回路において、前記負荷が
低電流動作である時には、前記電圧制御手段に流れる不
要電流の一部を前記出力端子にバイパスするバイパス手
段を備えてなることを特徴とする。

【００１３】また、第２の手段として、前記第１の手段
において、コレクタ側が前記入力端子に接続され且つエ
ミッタ側が前記出力端子にそれぞれ接続された出力トラ
ンジスタと、前記出力トランジスタのコレクタ側とベー
ス側との間に介在されたバイアス手段と、一端が接地さ
れ、他端が前記出力トランジスタのベース側に接続され
たツェナーダイオードとから構成されてなり、前記バイ
パス手段は、前記負荷が低電流動作時であることを検出
する検出手段と、前記出力トランジスタのベース側と前
記出力端子との間に設けられた電流制御手段とを備え、
前記検出手段の検出出力に基づき、前記負荷が低電流動
作時である時には、前記電流制御手段を通電状態にする
よう構成されてなることを特徴とする。

【００１４】また、第３の手段として、前記第１の手段
において、コレクタ側が前記入力端子に接続され且つエ
ミッタ側が前記出力端子にそれぞれ接続された出力トラ
ンジスタと、前記出力トランジスタのコレクタ側とベー
ス側との間に介在されたバイアス手段と、前記出力端子
の電圧と基準電圧との差に応じて前記ベース側における
電位を調整するオペアンプとから構成されてなり、前記
バイパス手段は、前記負荷が低電流動作時であることを
検出する検出手段と、前記出力トランジスタのベース側
と前記出力端子との間に設けられた電流制御手段とを備
え、前記検出手段の検出出力に基づき、前記負荷が低電
流動作時である時には、前記電流制御手段を通電状態に
するよう構成されてなることを特徴とする。

【００１５】また、第４の手段として、前記第２の手段
又は第３の手段において、前記バイパス手段は、前記出
力端子にかかる出力電流を検出する出力電流検出手段
と、前記出力トランジスタのベース側と前記出力端子と
の間に設けられたスイッチングトランジスタとを備え、
前記出力電流検出手段の検出出力に基づき、前記出力電
流が所定値以下であることを検出すると、前記スイッチ
ングトランジスタを通電状態にするよう構成されてなる
ことを特徴とする。

【００１６】また、第５の手段として、前記第２の手段
又は第３の手段において、前記バイパス手段は、前記出
力端子にかかる出力電流を検出する出力電流検出手段
と、前記出力トランジスタのベース側と前記出力端子と
の間に設けられたカレントミラー回路とを備え、前記出
力電流検出手段の検出出力に基づき、前記出力電流が所
定値以下であることを検出すると、前記カレントミラー
回路を通電状態にするよう構成されてなることを特徴と
する。

【００１７】また、第６の手段として、前記第５の手段
において、前記出力電流検出手段は、前記出力電流の大
きさに比例した電圧と所定電圧を比較し、比較結果に応
じてオン／オフ信号を出力する比較器であって、前記カ
レントミラー回路は、少なくとも一対のトランジスタを
備え、一方のトランジスタのエミッタ側が前記出力トラ
ンジスタのベース側に接続され、そのコレクタ側が前記
比較器の出力と接続され、他方のトランジスタのベース
側が前記一方のトランジスタのベース側と接続され、そ
のエミッタ側が前記一方のトランジスタのエミッタ側と
接続され、そのコレクタ側が前記出力端子と接続され、
更に該両トランジスタのベース側が共通して前記一方の
トランジスタのコレクタ側と接続され、前記出力トラン
ジスタのベース側と前記一方のトランジスタのコレクタ
側とが抵抗を介して接続され前記出力電流が所定値以下
であることを検出すると、前記比較器からオン信号が出
力されて前記一方のトランジスタのコレクタ側に電流が
流れるよう構成されてなることを特徴とする。

【００１８】また、第７の手段として、前記第２の手段
又は第３の手段において、前記バイパス手段は、前記出
力端子にかかる出力電流を検出する出力電流検出手段
と、前記出力トランジスタのベース側と前記出力端子と
の間に設けられたカレントミラー回路とを備え、前記出
力電流検出手段の検出出力に基づき、前記出力電流が小
さくなるほど前記カレントミラー回路における通電電流
が大きく変化するよう構成されてなることを特徴とす
る。

【００１９】また、第８の手段として、前記第７の手段
において、前記カレントミラー回路は、少なくとも一対
のトランジスタを備え、一方のトランジスタのエミッタ
側が前記出力トランジスタのベース側に接続され、その
コレクタ側が前記出力電流検出手段の出力と接続され、
他方のトランジスタのベース側が前記一方のトランジス
タのベース側と接続され、そのエミッタ側が前記一方の
トランジスタのエミッタ側と接続され、そのコレクタ側
が前記出力端子と接続され、更に該両トランジスタのベ
ース側が共通して前記一方のトランジスタのコレクタ側
と接続され、前記一方のトランジスタのコレクタ側に前
記出力電流検出手段からの電流が増大しすぎると該電流
を接地側へ流し込む電流制限用トランジスタが接続さ
れ、前記出力電流検出手段の出力に応じて前記一方のト
ランジスタのコレクタ側に流れる電流が変化するよう構
成されてなることを特徴とする。

【００２０】また、第９の手段として、前記第１の手段
において、コレクタ側が前記入力端子に接続され且つエ
ミッタ側が前記出力端子にそれぞれ接続された出力トラ
ンジスタと、前記出力トランジスタのコレクタ側とベー
ス側との間に介在されたバイアス手段と、前記バイアス
手段の下流側と接地との間に介在されたコントロール用
トランジスタと、前記出力端子の電圧と基準電圧との差
に応じて前記コントロール用トランジスタのベース側に
おける電位を調整するオペアンプとから構成されてな
り、前記バイパス手段は、前記コントロール用トランジ
スタに流れるコントロール電流を検出するコントロール
電流検出手段と、前記出力トランジスタのベース側と前
記出力端子との間に設けられた電流制御手段とを備え、
前記コントロール電流検出手段の検出出力に基づき、前
記コントロール電流が大きい時には、前記電流制御手段
を通電状態にするよう構成されてなることを特徴とす
る。

【００２１】また、第１０の手段として、前記第９の手
段において、前記バイパス手段は、前記コントロール用
トランジスタにに流れるコントロール電流の大きさに比
例した電圧と所定電圧を比較し、比較結果に応じてオン
／オフ信号を出力する比較器と、前記出力トランジスタ
のベース側と前記出力端子との間に設けられたスイッチ
ングトランジスタとを備え、前記スイッチングトランジ
スタは前記比較器からのオン／オフ信号に対応して通電
／非通電状態となるように構成されてなることを特徴と
する。

【００２２】また、第１１の手段として、前記第１０の
手段において、前記比較器には発振防止用のヒステリシ
スが設けられてなることを特徴とする。また、第１２の
手段として、前記第９の手段において、前記バイパス手
段は、前記コントロール用トランジスタとカレントミラ
ーを構成するコントロール電流検出用トランジスタと、
前記出力トランジスタのベース側と前記出力端子との間
に設けられたカレントミラー回路とを備え、前記コント
ロール電流検出用トランジスタに流れる電流に基づき、
該電流が大きくなるほど前記カレントミラー回路におけ
る通電電流が大きく変化するよう構成されてなることを
特徴とする。

【００２３】また、第１３の手段として、前記第１２の
手段において、前記カレントミラー回路は、少なくとも
一対のトランジスタを備え、一方のトランジスタのエミ
ッタ側が前記出力トランジスタのベース側に接続され、
他方のトランジスタのベース側が前記一方のトランジス
タのベース側と接続され、そのエミッタ側が前記一方の
トランジスタのエミッタ側と接続され、そのコレクタ側
が前記出力端子と接続され、更に該両トランジスタのベ
ース側が共通して前記一方のトランジスタのコレクタ側
と接続され、前記出力トランジスタのベース側と前記一
方のトランジスタのコレクタ側とが、抵抗を介して接続
され前記コントロール電流検出用トランジスタに流れる
電流が大きくなるほど前記一方のトランジスタのコレク
タ側に流れる電流が大きくなるよう構成されてなること
を特徴とする。

【００２４】また、第１４の手段として、前記第１３の
手段において、前記コントロール電流検出用トランジス
タに流れる電流の増大を制限する電流制限手段が更に設
けられてなることを特徴とする。また、第１５の手段と
して、前記第１４の手段において、前記出力端子にかか
る出力電流の大きさに応じて前記電流制限手段の電流制
限値を変化させる電流制限値可変手段が設けられている
ことを特徴とする。

【００２５】また、第１６の手段として、前記第２の手
段又は第３の手段において、前記負荷はマイクロコンピ
ュータを含むものであって、該マイクロコンピュータに
対して初期化を行うリセット信号を送出するリセット手
段を備え、前記検出手段は、前記リセット信号に基づい
て前記低電流動作を検出するものであることを特徴とす
る。

【００２６】また、第１７の手段として、前記第２の手
段又は第３の手段において、前記負荷はマイクロコンピ
ュータを含むものであって、該マイクロコンピュータに
対してクロックの停止を行うクロック停止信号を送出す
るクロック停止手段を備え、前記検出手段は、前記クロ
ック停止信号に基づいて前記低電流動作を検出するもの
であることを特徴とする。

【００２７】また、第１８の手段として、前記第２の手
段又は第３の手段において、前記負荷はマイクロコンピ
ュータを含むものであって、該マイクロコンピュータに
対して高速／低速のクロックの切替を行うクロック切替
信号を送出するクロック切替手段を備え、前記検出手段
は、前記低速のクロック切替信号に基づいて前記低電流
動作を検出するものであることを特徴とする。

【００２８】また、第１９の手段として、前記第２の手
段又は第３の手段において、車両に対する動作電源を与
えるためのイグニッションスイッチを備え、前記検出手
段は、前記イグニッションスイッチのオフ状態に基づい
て前記低電流動作を検出するものであることを特徴とす
る。また、第２０の手段として、前記第２の手段又は第
３の手段において、車両の動作状態を検出する検出スイ
ッチを備え、前記検出手段は、前記検出スイッチがオフ
状態である時に、前記低電流動作を検出するものである
ことを特徴とする。

【００２９】また、第２１の手段として、前記第２の手
段又は第３の手段において、外部からの入力信号を処理
して車両に対する盗難を含む状態を検出又は非検出する
センサを備え、前記検出手段は、前記センサが非検出状
態である時に、前記低電流動作を検出するものであるこ
とを特徴とする。また、第２２の手段として、前記第２
の手段又は第３の手段において、前記車両の動作状態を
検出する検出スイッチ、及び入力信号を処理して車両に
対する盗難を含む状態を検出又は非検出するセンサを備
え、前記検出手段は、前記検出スイッチ及び前記センサ
の全てがオフ状態及び非検出状態である時に、前記が低
電流動作を検出するものであることを特徴とする。

【００３０】また、第２３の手段として、前記第２０の
手段において、前記検出スイッチは、ドアが開閉すると
オン状態となるカーテシスイッチ、ミラーが開閉すると
オン状態となるミラー作動スイッチ、パーキングブレー
キが引かれるとオン状態となるパーキングブレーキスイ
ッチ、フォグランプが点灯するとオン状態となるフォグ
ランプスイッチ、ヘッドランプが点灯するとオン状態と
なるヘッドランプスイッチ、テールランプが点灯すると
オン状態となるテールランプスイッチ、トランクが開く
とオン状態となるトランクオープナースイッチ、ドアが
ロック状態となるとオン状態となるドアロックスイッ
チ、シート位置を操作するとオン状態となるシート操作
スイッチ、又はキーアンロック状態となるとオン状態と
なるキーアンロックスイッチのうちの少なくとも１つか
ら構成されてなることを特徴とする。

【００３１】また、第２４の手段として、前記第２１の
手段において、前記センサは、ガラスが割れる音等を処
理してガラス割れを検出するガラス割れセンサ、車両内
への人体の侵入を検出する侵入センサ、車両の傾斜を検
出する傾斜センサ、外部無線信号を処理して所定のコー
ド信号を検出するコード信号受信センサのうちの少なく
とも１つから構成されてなることを特徴とする。

【００３２】

【実施例】本発明の実施例について、以下に図面を用い
て説明する。図１は、本発明の電圧制御回路の第１の実
施例を示す回路図である。入力電源Ｂ₁は、一端が接地
され、他端が入力端子Ｖ_INに接続され、ＮＰＮ型の出力
トランジスタＱ₁のコレクタに接続され、さらにバイア
ス抵抗Ｒ_Bを介してベースに接続される。バイアス抵抗
Ｒ_Bは、一端が入力電源Ｂ₁に接続され、他端が出力ト
ランジスタＱ₁のベースおよびツェナーダイオードＺＤ
の上流側に接続されており、ツェナーダイオードＺＤの
他端は接地されている。ここで、ツェナー電圧をＶ_Zと
すると、バイアス抵抗Ｒ_Bには、バイアス電流Ｉ_B＝
（Ｖ_IN−Ｖ_Z）÷Ｒ_Bなる電流が流れ、バイアス電流Ｉ
_BがツェナーダイオードＺＤへのツェナー電流Ｉ_Zとベ
ース・エミッタ電流Ｉ_BEおよびバイパス電流Ｉ_Sに分流
される。ベース・エミッタ電流Ｉ_BEやバイパス電流Ｉ_S
が減少してもツェナー作用によりツェナーダイオードＺ
Ｄの上流電位が変化しないようツェナー電流Ｉ_Zを増加
し、結果としてバイアス電流Ｉ_Bを一定に保持させる。

【００３３】なお、バイアス抵抗Ｒ_Bの下流に発生する
電位がベースに印加される電圧となるが、ベース電圧は
ツェナーダイオードＺＤのツェナー電圧として定まるも
のである。次に、このベース電圧からベース・エミッタ
間電圧（約０．７Ｖ）を減じたものが出力端子Ｖ_OUTの
電圧となる。出力トランジスタＱ₁は、ＮＰＮ型の素子
であって、そのコレクタが入力端子Ｖ_INに接続され、ベ
ースがバイアス抵抗Ｒ_Bの下流、ツェナーダイオードＺ
Ｄ、およびバイパス出力回路ＢＰの入力側に接続され、
エミッタが負荷Ｌとバイパス出力回路ＢＰの出力側に接
続される。なお、出力トランジスタＱ₁では、ベース・
エミッタ電流Ｉ_BEの直流増幅率ｈ_FE倍の電流がコレクタ
からエミッタに流れ、ベース・エミッタ電流Ｉ_BEが増幅
されてエミッタより出力される。以上の出力トランジス
タＱ₁、バイアス抵抗Ｒ_B、ツェナーダイオードＺＤに
より構成した回路は、一般にエミッタホロワ型の電圧制
御回路として知られている。

【００３４】マイクロコンピュータ等からなる負荷Ｌ
は、出力トランジスタＱ₁のエミッタに接続した出力端
子Ｖ_OUT、およびバイパス出力回路ＢＰの出力側に接続
されていて、負荷Ｌの消費する負荷電流Ｉ_Lを供給され
る。なお、従来の技術において説明したように、負荷Ｌ
の消費する負荷電流Ｉ_Lは電子機器の動作状態に従って
変動するものであって、マイクロコンピュータが記憶メ
モリ保持電流のみを供給する時点において、負荷電流Ｉ
_Lが下がり低水準になる。

【００３５】バイパス出力回路ＢＰは、入力側がバイア
ス抵抗Ｒ_Bの下流、ツェナーダイオードＺＤ、出力トラ
ンジスタＱ₁のベースに接続され、図示されていない回
路において負荷電流Ｉ_Lの低下を検出して発生したバイ
パス制御信号（図中矢印）が入力され、出力側が出力端
子Ｖ_OUTに接続される。バイパス制御信号が入力される
とバイパス出力回路切替えスイッチＳ₁がオンされて通
電し、同時に電流調整回路Ｋが調整されて、バイパス電
流Ｉ_Sを所望の電流水準に制御される。なお、負荷電流
Ｉ_Lの値がバイパス電流Ｉ_Sを超える場合には、不足の
電流は通常の電流動作状態と同じく出力トランジスタＱ
₁のエミッタより供給されることになる。

【００３６】次に、負荷電流Ｉ_Lが減少した際に、前記
出力トランジスタＱ₁を迂回して出力するバイパス出力
回路ＢＰの各部位の電流の状況を、具体的例によって説
明する。従来例の図１７の説明と同じく、負荷電流Ｉ_L
の最大値を３０ｍＡ、出力端子Ｖ_OUTの電圧を５Ｖ、出
力トランジスタＱ₁の有するベース・エミッタ間電圧Ｖ
_BEを０．７Ｖ、出力トランジスタＱ₁の直流増幅率ｈ_FE
の規格下限値を３０、同じくｈ_FEの標準値を１００、入
力端子Ｖ_INの電圧を１０Ｖ、待機状態時の負荷電流Ｉ_L
を１ｍＡ、バイアス抵抗Ｒ_Bを４．３ｋΩ、に設定す
る。（但し、ここでは負荷電流Ｉ_Lの変化の前後の余剰
電流の変化およびバイパス出力回路ＢＰの作用の説明を
明瞭とするため、本来存在する所定のツェナー電圧を発
生させるための最小ツェナー電流Ｉ_Zを無視し、ここで
はそれを０ｍＡと仮定して説明している。この最小ツェ
ナー電流Ｉ_Z値は、負荷電流Ｉ_Lのバイパス出力回路Ｂ
Ｐによる改善効果に関与しないので、ここでは説明より
省いておく。）この条件の下では、バイアス電流Ｉ_Bの値は次式により
１ｍＡとなる。

【００３７】Ｉ_B＝（Ｖ_INの電圧−Ｖ_OUTの電圧−
Ｖ_BE）／４．３ｋΩ＝１ｍＡ待機状態時のベース・エミッタ間電流Ｉ_BEの値は、バイ
パス電流Ｉ_Sを遮断した場合には、次式により０．０１
ｍＡとなる。Ｉ_BE＝Ｉ_L／ｈ_FE標準値＝１ｍＡ／１００＝０．０１ｍ
Ａ同時に、コレクタ・エミッタ間電流Ｉ_BEの値は、０．９
９ｍＡ（Ｉ_B−Ｉ_BE）となる。

【００３８】ベース電圧を一定にするためには、バイア
ス電流Ｉ_B（＝１ｍＡ）を一定に保つ必要があるので、
待機状態時かつバイパス電流Ｉ_Sを遮断時には、上述の
０．９９ｍＡ（Ｉ_B−Ｉ_BE）が不要の余剰電流として通
常の電流動作時に比べ増加してツェナーダイオードＺＤ
側へ流れ、ツェナー電流Ｉ_Zが０．９９ｍＡ増えて消費
される。

【００３９】図１において、負荷電流Ｉ_Lの低下に基づ
くバイパス制御信号が入力されると、前記増加した余剰
電流０．９９ｍＡをバイパス出力回路ＢＰを経由して負
荷Ｌへ流すようバイパス出力回路切替えスイッチＳ₁が
オンされて通電し、同時に電流調整回路Ｋが調整され
て、バイパス電流Ｉ_Sが０．９９ｍＡ以内に調整され
る。

【００４０】例えば、不要の余剰電流０．９９ｍＡを全
てバイパス電流Ｉ_Sとしたとすると、待機状態時の負荷
電流Ｉ_Lは１ｍＡであるので、０．０１ｍＡが出力トラ
ンジスタＱ₁のエミッタから出力端子を経由して流れる
ことになる。なお、この時のベース・エミッタ間電流Ｉ
_BEの値は、Ｉ_BE＝Ｑ₁経由のＩ_L／ｈ_FE標準値＝０．０
１ｍＡ／１００＝０．０００１ｍＡと微小である。出力
トランジスタＱ₁のコレクタ・エミッタ間電流Ｉ_CEの値
は、残りの０．００９９ｍＡとなる。

【００４１】即ち、不要の増加ツェナー電流Ｉ_Z０．９
９ｍＡをバイパス出力回路ＢＰのバイパス電流Ｉ_S０．
９９ｍＡに振り替えることで、出力トランジスタＱ₁の
コレクタ・エミッタ間電流Ｉ_CEの値が０．９９ｍＡであ
ったものが０．００９９ｍＡとなり０．９８０１ｍＡ電
流消費が減少し（つまり約１００分の１に減少）、電源
電池の消耗を防止することができる。

【００４２】なお、負荷電流Ｉ_Lを全てバイパス出力回
路ＢＰから供給すると出力トランジスタＱ₁のＶ_BEがゼ
ロになってしまい、出力電圧Ｖ_OUT＝（Ｖ_Z−Ｖ_BE）が
上昇してしまうので、全てを供給することはできない。
以上、本例の構成により、バイパス電流Ｉ_Sにより供給
した電流値に相当した電源電池の消耗防止が期待でき
る。

【００４３】次の図２は、本発明の電圧制御回路の第２
の実施例を示す回路図である。図２では、出力トランジ
スタＱ₁のエミッタ電圧を一定とする作用を図１のツェ
ナーダイオードＺＤに代えて、オペアンプＡ₁により行
わせるものであって、負荷電流Ｉ_Lが低下してバイアス
電流Ｉ_Bが余剰となる場合もツェナーダイオードＺＤに
代わってオペアンプＡ₁がその不要の余剰電流を吸収す
るように消費するものである。従って、図１と共通の説
明は省略する。

【００４４】オペアンプＡ₁は、入力側では、＋入力が
基準電圧源Ｂ_Rに接続されて基準の電圧とされ、−入力
が出力トランジスタＱ₁のエミッタと接地間に直列に接
続した抵抗Ｒ₁と抵抗Ｒ₂の中間点に接続されて出力端
子Ｖ_OUTの電圧を分割した電圧が入力され、動作電源が
出力トランジスタＱ₁のエミッタに接続され、そして接
地端子が接地される。また、オペアンプＡ₁の出力端子
は出力トランジスタＱ ₁のベース、バイアス抵抗Ｒ_Bの
下流側、に接続される。このように接続されて、オペア
ンプＡ₁は基準の電圧と分割された出力端子Ｖ_OUTの電
圧とを比較し、出力トランジスタＱ₁のエミッタ電圧が
所定値となるベースに電圧に帰還制御するよう、バイア
ス抵抗Ｒ_Bの下流側より電流Ｉ_Aを吸収する。

【００４５】図２においても、負荷電流Ｉ_Lの低下に基
づくバイパス制御信号が入力されると、スイッチＳ₁が
オンされて通電し、同時に電流調整回路Ｋが調整され
て、バイパス出力回路ＢＰを経由して負荷Ｌへバイパス
電流Ｉ_Sが供給されるが、図１での説明と同様に、例え
ば発生するバイアス電流Ｉ_Bの不要の余剰電流０．９９
ｍＡ（即ちバイパス出力回路ＢＰがオフしたままだとオ
ペアンプＡ₁へ吸収させる無効の電流Ｉ_A）を全てバイ
パス電流Ｉ_Sとする場合には、図１で前述したと同様
に、出力トランジスタＱ₁のコレクタ・エミッタ間電流
Ｉ_CEの値が０．９９ｍＡであったものが０．００９９ｍ
Ａとなり０．９８０１ｍＡ電流消費が減少し（つまり約
１００分の１に減少）、電源電池の消耗を防止すること
ができる。

【００４６】但し、図２のオペアンプＡ₁では、基準電
圧に基づいた帰還制御であるのでツェナーダイオードＺ
Ｄに比べてベース電圧を精度高くでき、更に図１のツェ
ナーダイオードＺＤの場合ではツェナー電圧発生のため
ツェナー電流Ｉ_Zが常に消費されているが、この電圧保
持用の電流消費量が少ないという利点がある。なお、図
１の第１の実施例、図２の第２の実施例では電流制御手
段をスイッチング手段としたが、これに限らず可変電流
回路であっても良い。また、バイアス手段としてバイア
ス抵抗を用いたが電流源を用いるようにしても良い。

【００４７】次の図３は、本発明の電圧制御回路の第３
の実施例を示す回路図である。出力端子Ｖ_OUTの電圧を
定電圧とする構成等、図１、図２と共通の説明は省略
し、バイパス出力回路ＢＰの構成を、負荷電流Ｉ_Lが低
下したことを検出し信号を出力する回路と、この信号を
うけてバイパス電流Ｉ_Sを制御する切替え調整回路とに
分け説明する。

【００４８】まず、モニタ抵抗Ｒ_mは、一端を入力電源
Ｂ₁に、他端をコンパレータＡ₂の＋入力と出力トラン
ジスタＱ₁のコレクタに接続され、モニタ抵抗Ｒ_mによ
り負荷電流Ｉ_Lがモニタされる。コンパレータＡ₂は
、＋入力がモニタ抵抗Ｒ_mに、−入力が基準電源Ｂ_m
に、コンパレータＡ₂の出力端子がトランジスタＱ₃の
ベースに接続される。基準電源Ｂ_mにより設けられた所
定の電圧とモニタ抵抗Ｒ _mの両端に発生した電圧低下が
比較され、コンパレータＡ₂の出力端子よりトランジス
タＱ₃に接続されて、バイパス出力回路ＢＰをオンオフ
させる制御信号が出力される。負荷電流Ｉ_Lが低下する
と、モニタ抵抗Ｒ_mでの電圧低下が減少し、この電圧低
下値が基準電源Ｂ_mとして設けた閾値を割り込むと、コ
ンパレータＡ₂よりバイパス出力回路ＢＰをオンさせる
信号が出力されて、トランジスタＱ ₃がオンされる。

【００４９】次に、スイッチング用トランジスタＱ₂は
エミッタがバイアス抵抗Ｒ_Bの下流および抵抗Ｒ₃の上
流に、ベースが抵抗Ｒ₃の下流および抵抗Ｒ₅の上流
に、コレクタが抵抗Ｒ₄の上流に接続される。抵抗Ｒ₃
は一端がバイアス抵抗Ｒ_Bの下流に、他端がトランジス
タＱ₂のベース、および抵抗Ｒ₅の上流に接続される。
トランジスタＱ₂のベース電流をあたえる抵抗Ｒ₅は、
一端を抵抗Ｒ₃の下流およびトランジスタＱ₂のベース
に、他端をトランジスタＱ₃の上流に接続される。バイ
パス出力回路ＢＰのバイパス電流Ｉ_S値を調整する抵抗
Ｒ₄は、一端をトランジスタＱ₂のコレクタに、他端を
出力トランジスタＱ₁のエミッタに接続され、バイパス
電流Ｉ_Sの通電が制限される。トランジスタＱ₃は、コ
レクタが抵抗Ｒ₅の下流に、ベースがコンパレータＡ₂
の出力端子に接続され、エミッタが接地される。コンパ
レータＡ₂より出力回路ＢＰをオンさせる信号が出力さ
れると、トランジスタＱ₃がオンし、抵抗Ｒ₃、抵抗Ｒ
₅が通電して、トランジスタＱ₂を通電状態とする電位
がベースに生じ、エミッタ・ベース間が通電してトラン
ジスタＱ₂がオンし、コレクタよりバイパス電流Ｉ_Sが
流れる。このようにして、バイパス出力回路ＢＰが入切
りされる。

【００５０】負荷電流Ｉ_Lが低下すると、以上のように
コンパレータＡ₂より出力回路ＢＰのオン信号が出力さ
れ、トランジスタＱ₃、トランジスタＱ₂がオンされ
て、バイパス出力回路ＢＰが導通され、図１で前述した
バイアス電流Ｉ_Bから生じる余剰電流のうち、バイパス
電流調整抵抗Ｒ₄によって調整されたバイパス電流Ｉ_S
が回収される。バイパス電流Ｉ_Sは次式のように求める
ことができる。

【００５１】バイパス電流Ｉ_S＝ (Ｑ₁のＶ_BE) ÷Ｒ₄ なお、負荷電流Ｉ_Lの値がバイパス電流Ｉ_Sを超える場
合には、不足の電流は通常の電流動作状態と同じく出力
トランジスタＱ₁のエミッタより供給される。以上、本
例の構成により、バイパス電流Ｉ_Sにより供給した電流
値に相当した電源電池の消耗防止が期待できる。

【００５２】なお、本例では第１の実施例での電圧制御
手段を適用したが、これに限らず、第２の実施例での電
圧制御手段を適用してもよい。次の図４は、本発明の電
圧制御回路の第４の実施例を示す回路図である。図４
は、図３の第３の実施例において、バイパス電流Ｉ_Sを
切替え調整する機能を、図４のトランジスタＱ_2A、トラ
ンジスタＱ_2Bを用いたカレントミラー回路としたことを
特徴としている。

【００５３】トランジスタＱ_2Aは、エミッタがバイアス
抵抗Ｒ_Bの下流および抵抗Ｒ₆の上流に、ベースが抵抗
Ｒ₆の下流および抵抗Ｒ₇の上流に、コレクタがベース
に接続される。抵抗Ｒ₆は一端がバイアス抵抗Ｒ_Bの下
流に、他端がトランジスタＱ _2Aのベース、および抵抗Ｒ
₅の上流に接続される。バイパス電流の上限を定める抵
抗Ｒ₇は、一端を抵抗Ｒ₆の下流、トランジスタＱ_2Aの
ベースとコレクタ、およびトランジスタＱ_2Bのベース
に、他端をトランジスタＱ₃の上流に接続される。

【００５４】トランジスタＱ_2Bは、エミッタ面積がトラ
ンジスタＱ_2Aのエミッタ面積のｎ倍とされたトランジス
タＱ_2Aの電流を転写するミラー回路であって、エミッタ
がバイアス抵抗Ｒ_Bの下流およびトランジスタＱ_2Aのエ
ミッタに、ベースがトランジスタＱ_2Aのベースおよび抵
抗Ｒ₇の上流に、コレクタが出力トランジスタＱ₁のエ
ミッタに接続される。トランジスタＱ₃は、コレクタが
抵抗Ｒ₅の下流に、ベースがコンパレータＡ₂の出力端
子に接続され、エミッタが接地される。

【００５５】コンパレータ（比較器）Ａ₂より出力回路
ＢＰをオンさせる信号が出力されると、トランジスタＱ
₃がオンし、抵抗Ｒ₇が通電して、トランジスタＱ_2Aを
通電状態とする電位がベースに生じ、エミッタ・ベース
間およびエミッタ・コレクタ間が通電してトランジスタ
Ｑ_2Aがオンし、トランジスタＱ_2Aのエミッタ・ベース間
の電流と等価の電流がトランジスタＱ_2Bのエミッタ・ベ
ース間に流れ、トランジスタＱ_2Bのコレクタを通じてバ
イパス電流Ｉ_Sが流れる。このようにして、バイパス出
力回路ＢＰが切替えられ、バイパス電流Ｉ_Sが調整され
る。

【００５６】なお、抵抗Ｒ₆は、トランジスタＱ₃がオ
フ信号時にも係わらずトランジスタＱ₃に微小のリーク
電流が生じたとしても、トランジスタＱ_2A、トランジス
タＱ _2Bが作動しないように設けたものである。トランジ
スタＱ_2Aをオンさせないための抵抗Ｒ₆のリークカット
作用は、抵抗Ｒ₇を流れる電流が次のリミット値以下の
範囲で動作する。

【００５７】許容リーク電流≦Ｑ_2Aのベース・エミッタ
電圧（約０．７Ｖ）÷Ｒ₆ 負荷電流Ｉ_Lが低下すると、以上のようにコンパレータ
Ａ₂より出力回路ＢＰのオン信号が出力され、トランジ
スタＱ₃、トランジスタＱ_2A・Ｑ_2Bのミラー回路がオン
されて、バイパス出力回路ＢＰが導通され、図１で前述
したバイアス電流Ｉ_Bから生じる余剰電流のうち、カレ
ントミラー比１：ｎによって調整されたバイパス電流
Ｉ_Sが回収される。バイパス電流Ｉ_Sは次式のように求
めることができる。

【００５８】バイパス電流Ｉ_S＝ｎ×｛((Ｖ_OUTの電
圧) ＋( Ｑ₁のＶ_BE)−( Ｑ_2AのＶ_BE))÷Ｒ₇−( Ｑ_2A
のＶ_BE) ÷Ｒ₆｝なお、負荷電流Ｉ_Lの値がバイパス電流Ｉ_Sを超える場
合には、不足の電流は通常の電流動作状態と同じく出力
トランジスタＱ₁のエミッタより供給される。以上、本
例の構成によりバイパス電流Ｉ_Sにより供給した電流値
に相当した電源電池の消耗防止が期待できる。

【００５９】なお、本例では第１の実施例での電圧制御
手段を適用したが、これに限らず、第２の実施例での電
圧制御手段を適用してもよい。次の図５は、本発明の電
圧制御回路の第５の実施例を示す回路図である。出力端
子Ｖ_OUTの電圧を定電圧とする構成等、図１と共通の説
明は省略し、バイパス出力回路ＢＰの構成を、負荷電流
Ｉ_Lが低下したことを検出し信号を出力する回路と、こ
の信号をうけてバイパス電流Ｉ_Sを制御する切替え調整
回路とに分け説明する。

【００６０】まず、モニタ抵抗Ｒ_mは、一端が入力電源
Ｂ₁に、他端がオペアンプ（差動増幅器）Ａ₃の＋入力
と出力トランジスタＱ₁のコレクタに接続され、モニタ
抵抗Ｒ_mにより負荷電流Ｉ_Lがモニタされる。抵抗Ｒ₉
は、一端が入力電源Ｂ₁に、他端がオペアンプＡ₃の−
入力とトランジスタＱ₆の上流に接続される。オペアン
プＡ₃は、＋入力がモニタ抵抗Ｒ_mに、−入力が抵抗Ｒ
₉の下流に、オペアンプＡ₃の出力端子がトランジスタ
Ｑ₆のベースに接続される。トランジスタＱ₆は、エミ
ッタが抵抗Ｒ₉の下流に、ベースがオペアンプＡ₃の出
力端子に、コレクタが抵抗Ｒ₈の上流に接続される。

【００６１】以上のように電流検知回路が構成され、オ
ペアンプＡ₃の出力端子より、モニタ抵抗Ｒ_mの両端の
電位差をモニタ抵抗Ｒ_mと比較抵抗Ｒ₉との比に基づい
て変換した電流がトランジスタＱ₆のコレクタから抵抗
Ｒ₈の上流に出力される。次に、バイパス電流Ｉ_Sを制
御する切替え調整回路を述べる。トランジスタＱ_2Aは、
エミッタがバイアス抵抗Ｒ_Bの下流に、ベースが抵抗Ｒ
₈の上流に、コレクタがベースに接続される。バイパス
電流Ｉ_Sの上限を与える抵抗Ｒ₈は、一端がトランジス
タＱ６のコレクタ、トランジスタＱ_2Aのコレクタとベー
ス、トランジスタＱ₅のエミッタに接続され、他端が接
地される。トランジスタＱ₅は、エミッタがトランジス
タＱ_2Aのコレクタとベース、抵抗Ｒ₈の上流、およびト
ランジスタＱ₆のコレクタに、ベースがトランジスタＱ
_2Bのコレクタに接続され、エミッタが接地される。

【００６２】トランジスタＱ_2Bは、エミッタ面積がトラ
ンジスタＱ_2Aのエミッタ面積のｎ倍とされたトランジス
タＱ_2Aの電流を転写するミラー回路であって、エミッタ
がバイアス抵抗Ｒ_Bの下流およびトランジスタＱ_2Aのエ
ミッタに、ベースがトランジスタＱ_2Aのベースおよび抵
抗Ｒ₈の上流に、コレクタが出力トランジスタＱ₁のエ
ミッタおよびトランジスタＱ₅のベースに接続される。

【００６３】負荷電流Ｉ_Lが非常に小さく、モニタ抵抗
Ｒ_mの電圧降下が非常に小さい場合、トランジスタＱ₆
のコレクタから抵抗Ｒ₈へ流れる電流は非常に小さいた
め、カレントミラーの一方のトランジスタＱ_2Aの電流
は、抵抗Ｒ₈により次式のように求まる。Ｉ_Q2A＝｛Ｖ_OUT電圧＋（Ｑ₁のＶ_BE）−（Ｑ_2Aの
Ｖ_BE）｝÷Ｒ₈ 従って、バイパス電流Ｉ_Sはカレントミラー比１：ｎに
よりＩ_S＝ｎ×Ｉ_Q2A ＝ｎ×｛Ｖ_OUT電圧＋（Ｑ₁のＶ_BE）−（Ｑ_2Aの
Ｖ_BE）｝÷Ｒ₈ となり、これがバイパス電流Ｉ_Sの最大値となる。

【００６４】次に負荷電流Ｉ_Lが増え、モニタ抵抗Ｒ_m
の電圧降下が増大すると、Ｒ_mとＲ ₉の比で決まる電流
が、トランジスタＱ₆のコレクタから抵抗Ｒ₈へ流れ、
トランジスタＱ₆のコレクタの電流の分だけＱ_2Aの電流
が減少し、バイパス電流Ｉ_Sも減少する。即ち、Ｑ₆のコレクタ電流Ｉ_Q6＝Ｒ_m×（Ｒ_mに流れる電流）
÷Ｒ₉ Ｑ_2Aの電流Ｉ_Q2A＝｛Ｖ_OUT電圧＋（Ｑ₁のＶ_BE）−
（Ｑ_2AのＶ_BE）｝÷Ｒ₈−Ｉ_Q6 バイパス電流Ｉ_S＝ｎ×Ｉ_Q2A となる。

【００６５】トランジスタＱ₆からの電流が大きくなっ
て抵抗Ｒ₈の上流の電位が出力端子Ｖ_OUTの電圧を上回
ると、トランジスタＱ_2Aおよびミラー回路がオフしバイ
パス電流Ｉ_Sが停止する。なお、電流制限用トランジス
タＱ₅は、トランジスタＱ₆からの電流が上昇して抵抗
Ｒ₈上流の電位が出力端子Ｖ_OUTの電圧をベース・エミ
ッタ間電圧（約０．７Ｖ）をこえて上回った場合に、オ
ン動作してトランジスタＱ₆からの接地側へ逃し過大電
圧を生じないためのものである。以上のようにして、図
５のバイパス出力回路ＢＰは切替えられる。

【００６６】以上のように、負荷電流Ｉ_Lが低下する
と、オペアンプＡ₃より出力回路ＢＰをオンさせ、バイ
パス電流Ｉ_Sを調整する信号が出力されるので、トラン
ジスタＱ_2A・Ｑ_2Bのミラー回路がオンされて、バイパス
回路ＢＰが導通され、図１で前述したバイアス電流Ｉ_B
から生じる余剰電流のうち、抵抗Ｒ₈の電流値と、トラ
ンジスタＱ_2A・Ｑ_2Bのカレントミラー比１：ｎによって
調整されたバイパス電流Ｉ_Sとして回収される。

【００６７】なお、負荷電流Ｉ_Lの値がバイパス電流Ｉ
_Sを超える場合には、不足の電流は通常の電流動作状態
と同じく出力トランジスタＱ₁のエミッタより供給され
る。以上、本例の構成によりバイパス電流Ｉ_Sにより供
給した電流値に相当した電源電池の消耗防止が期待でき
る。なお、本例では第１の実施例での電圧制御手段を適
用したが、これに限らず、第２の実施例での電圧制御手
段を適用してもよい。

【００６８】次の図６は、本発明の電圧制御回路の第６
の実施例を示す回路図である。図６は、まず、出力トラ
ンジスタＱ₁のエミッタ電圧を一定とする作用を、オペ
アンプＡ₄により行わせるものである。電圧を基準電圧
Ｂ_Rに基づき帰還制御するオペアンプＡ₄は、オペアン
プＡ₄の出力電流がトランジスタＱ₇のベースへ出力さ
れ、トランジスタＱ₇を介して余剰のバイアス電流Ｉ_B
を接地側へ放下するようコントロール電流Ｉ_cntを制御
させる。

【００６９】また、出力トランジスタＱ₁のベース電圧
をコントロールするため、バイアス電流Ｉ_Bを接地側へ
放下してコントロールする前述のコントロール電流Ｉ
_cntを抵抗Ｒ₉の上流の電圧信号として検知し、負荷電
流Ｉ_Lが低下してコントロール電流Ｉ_cntが増加した場
合に、バイパス出力回路ＢＰのバイパス電流Ｉ_Sを制御
する構成としたことが特徴である。

【００７０】なお、図２のオペアンプＡ₁の作用、図３
のバイパス出力回路ＢＰでの切替え回路と共通の入力電
源Ｂ₁、出力トランジスタＱ₁、バイアス抵抗Ｒ_B、抵
抗Ｒ ₁、抵抗Ｒ₂、基準電源Ｂ_R、トランジスタＱ₂、
抵抗Ｒ₃、抵抗Ｒ₄、抵抗Ｒ ₅、トランジスタＱ₃等に
ついての共通の説明は省略する。オペアンプＡ₄は、出
力端子がコントロール用トランジスタＱ₇のベースに接
続される。（入力側の接続および、帰還制御については
図２の説明に同じ。）バイアス電流Ｉ_Bの余剰の電流を
オペアンプＡ₄の出力を増幅して接地側へ放下するトラ
ンジスタＱ₇は、コレクタがバイアス抵抗Ｒ_Bの下流
に、ベースがオペアンプＡ₄の出力端子に、エミッタが
抵抗Ｒ₉の上流およびコンパレータＡ₅の＋入力に接続
される。バイアス電流Ｉ_Bの余剰の前記放下電流をモニ
タする抵抗Ｒ ₉は、一端がトランジスタＱ₇のエミッタ
およびコンパレータＡ₅の＋入力に接続され、他端が接
地される。

【００７１】次に、バイパス出力回路ＢＰを述べると、
コンパレータＡ₅は、＋入力が前述の抵抗Ｒ₉の上流
に、−入力が基準電源Ｂ_Vに、出力端子がトランジスタ
Ｑ₃に接続される。負荷電流Ｉ_Lが低下してバイアス電
流Ｉ_Bが余剰となる場合には、抵抗Ｒ₉への放下電流Ｉ
_cntが増加するので抵抗Ｒ₉の上流の電圧が上昇し、コ
ンパレータＡ₅の＋入力にこの電圧が入力され、基準電
源Ｂ_Vと比較されてトランジスタＱ₃へオン信号が送出
される。

【００７２】なお、コンパレータＡ₅はヒステリシス型
のコンパレータであって、出力端子の出力が帰還して基
準電源Ｂ_Vを制御させることにより、発振現象（バイパ
ス電流Ｉ_Sが遮断されるとその分コントロール電流Ｉ
_cntが増えるため再びコンパレータＡ₅が反転して発
振）が抑制される。負荷電流Ｉ_Lが低下すると、以上の
ようにトランジスタＱ₃がオンされ、図３で前述したよ
うにスイッチング用トランジスタＱ₂がオンされて、バ
イパス出力回路ＢＰが導通され、図１で前述したバイア
ス電流Ｉ_Bから生じる余剰電流のうち、バイパス電流調
整抵抗Ｒ₄によって調整されたバイパス電流Ｉ_Sが回収
される。バイパス電流Ｉ_Sは、次式のように求めること
ができる。

【００７３】バイパス電流Ｉ_S＝ (Ｑ₁のＶ_BE) ÷Ｒ₄ 以上、本例の構成によりバイパス電流Ｉ_Sにより供給し
た電流値に相当した電源電池の消耗防止が期待できる。
次の図７は、本発明の電圧制御回路の第７の実施例を示
す回路図である。図７は、出力トランジスタＱ₁のベー
ス電圧を一定とする作用をオペアンプＡ ₄により行わせ
るものであって、負荷電流Ｉ_Lが低下してバイアス電流
Ｉ_Bが余剰となる場合はオペアンプＡ₄がトランジスタ
Ｑ₇を介してその余剰電流を放下して制御する点で図６
と同じ帰還制御であるが、このトランジスタＱ₇のベー
スへのオペアンプＡ₄の出力信号を転写しトランジスタ
Ｑ₄のベースに印加して、オペアンプＡ₄の出力信号で
バイパス電流Ｉ_Sを制御するトランジスタＱ₄を制御す
る構成としたことが特徴である。

【００７４】なお、図６と共通のオペアンプＡ₄の作
用、入力電源Ｂ₁、出力トランジスタＱ₁、バイアス抵
抗Ｒ_B、抵抗Ｒ₁、抵抗Ｒ₂、基準電源Ｂ_R、図４のバ
イパス出力回路ＢＰでの切替え回路と共通のカレントミ
ラー回路のトランジスタＱ_2A、同Ｑ_2B、トランジスタＱ
₄、抵抗Ｒ₆、抵抗Ｒ₇等の説明は省略する。オペアン
プＡ₄は、出力端子がコントロール用トランジスタＱ₇
のベースおよび電流検出用トランジスタＱ₄のベースに
接続される。バイアス電流Ｉ_Bの余剰の電流をオペアン
プＡ₄の出力を増幅して接地側へ放下するコントロール
用トランジスタＱ₇は、コレクタがバイアス抵抗Ｒ_Bの
下流に、ベースがオペアンプＡ ₄の出力端子に接続さ
れ、エミッタが接地接続される。バイアス電流Ｉ_Bの余
剰の前記放下電流を制御するオペアンプＡ₄の出力がト
ランジスタＱ₄のベースに転写入力されることにより、
バイパス出力回路ＢＰの出力がオペアンプＡ₄の出力で
直接に制御される。

【００７５】次に、バイパス出力回路ＢＰを述べる。ト
ランジスタＱ₄は、コレクタが抵抗Ｒ₇の下流およびト
ランジスタＱ₈のエミッタに、ベースがオペアンプＡ₄
の出力端子およびトランジスタＱ₇のベースに接続さ
れ、エミッタが接地される。電流制限用トランジスタＱ
₈は、コレクタがバイアス抵抗Ｒ_Bに、ベースが基準電
源Ｂ_Bに、エミッタがトランジスタＱ₄のベースに接続
される。基準電源Ｂ_Bは、一端が電流制限用トランジス
タＱ₈のベースに接続され、他端が接地される。他の接
続は図４と同様である。

【００７６】以上のように構成されているので、負荷電
流Ｉ_Lが低下するとオペアンプＡ₄の出力が増加するの
で、トランジスタＱ₄の電流が増加し電流制限用抵抗Ｒ
₇が通電してバイパス出力を切替えるトランジスタＱ_2A
およびトランジスタＱ_2Bが動作してバイパス出力回路Ｂ
Ｐにバイパス電流Ｉ_Sを生じる。このようにして、バイ
パス出力回路ＢＰの入切りを行う。

【００７７】トランジスタＱ₄の電流が上昇する過程に
沿って説明すると、負荷電流Ｉ_Lが高い段階ではトラン
ジスタＱ₄の電流（Ｉ_cnt) は低い状態にあり、図４で
説明したように、リークカット用の抵抗Ｒ₆が作用し、
抵抗Ｒ₇を流れる電流がリミット値（次式に示す）以下
では、トランジスタＱ_2A、トランジスタＱ_2Bが不作動と
される。

【００７８】許容リーク電流Ｉ_cnt≦Ｑ_2BのＶ_BE（約
０．７Ｖ）÷Ｒ₆ 次に、負荷電流Ｉ_Lが下がり始め、電流制限用抵抗Ｒ₇
を流れる電流、つまりＩ_cntが上記の範囲を超えると、
トランジスタＱ_2A、トランジスタＱ_2Bがオンして、抵抗
Ｒ₇を流れる電流すなわちバイアス電流Ｉ_Bの余剰の前
記放下電流に比例してバイパス電流Ｉ_Sを生じる。

【００７９】更に、抵抗Ｒ₇を流れる電流が増加して抵
抗Ｒ₇での電圧低下が進み、抵抗Ｒ ₇の下流の電位が、
基準電源Ｂ_Bの電圧とＱ₈のＶ_BE（約０．７Ｖ）との差
よりも低くなると、トランジスタＱ₈が動作するので、
バイパス電流Ｉ_Sの上限がトランジスタＱ₈および基準
電源Ｂ_Bの電圧によって制限される。負荷電流Ｉ_Lが低
下すると、バイアス電流Ｉ_Bから生じる余剰電流から、
バイパス電流Ｉ_Sが調整されて回収されるが、本事例の
バイパス電流Ｉ_Sの調整では、前述のようにオペアンプ
Ａ₄から出力されるコントロール電流Ｉ_cntにより出力
回路ＢＰがオンされ、バイパス電流Ｉ_Sがコントロール
電流Ｉ_cntに比例して調整され、更にバイパス電流Ｉ_S
の上限が基準電源Ｂ_Bの電圧によって制限され、同時に
図４で前述したようにカレントミラー比１：ｎによっ
てバイパス電流Ｉ_Sが調整される。バイパス電流Ｉ
_Sは、次式のように求めることができる。

【００８０】バイパス電流Ｉ_S＝ｎ×｛((Ｖ_OUTの電
圧) ＋( Ｑ₁のＶ_BE)−( Ｑ_2AのＶ_BE))÷Ｒ₇−( Ｑ_2A
のＶ_BE) ÷Ｒ₆｝なお、負荷電流Ｉ_Lの値がバイパス電流Ｉ_Sを超える場
合には、不足の電流は通常の電流動作状態と同じく出力
トランジスタＱ₁のエミッタより供給される。以上、本
例の構成によりバイパス電流Ｉ_Sにより供給した電流値
に相当した電源電池の消耗防止が期待できる。

【００８１】次の図８は、本発明の電圧制御回路の第８
の実施例を示す回路図である。図８は、図７で説明した
回路図において、負荷電流Ｉ_Lが低下してバイパス出力
回路ＢＰより出力するバイパス電流Ｉ_Sの上限を制限す
る回路を、負荷Ｌへの出力電流に比例して可変する構成
としたことが特徴である。なお、図７と共通の部分の説
明は省略する。

【００８２】負荷電流Ｉ_Lをモニタするモニタ抵抗Ｒ_m
は、一端を入力電源Ｂ₁および差動アンプＡ₉の−入力
に、他端を差動アンプＡ₉の＋入力および出力トランジ
スタＱ₁のコレクタに接続される。差動アンプＡ₉は、
＋入力がモニタ抵抗Ｒ_mの下流および出力トランジスタ
Ｑ₁のコレクタに、−入力が入力電源Ｂ₁およびモニタ
抵抗Ｒ_mの上流に、出力端子が電流制限用トランジスタ
Ｑ₉のベースに接続される。電流制限用トランジスタＱ
₉は、コレクタがバイアス抵抗Ｒ_Bの下流に、ベースが
差動アンプＡ₉の出力端子に、エミッタがトランジスタ
Ｑ₉のコレクタおよび抵抗Ｒ₇の下流に接続される。

【００８３】このようにして、モニタ抵抗Ｒ_mの両端の
電位差に比例した電圧が差動アンプＡ₉の出力端子より
出力され、出力電流に応じた可変の電位がトランジスタ
Ｑ₉のベースに印加される。図７で説明したように、負
荷電流Ｉ_Lが高い段階ではトランジスタＱ₄の電流（Ｉ
_cnt）は低い状態にあり、図７で説明したように、リー
クカット用の抵抗Ｒ ₆が作用し、電流制限用抵抗Ｒ₇を
流れる電流、つまりＩ_cntが次のリミット値以下の範囲
にあると、トランジスタＱ_2A、トランジスタＱ_2Bが作動
しない。

【００８４】許容リーク電流Ｉ_cnt≦Ｑ_2AのＶ_BE（約
０．７Ｖ）÷Ｒ₆ 次に、負荷電流Ｉ_Lが下がり始め、抵抗Ｒ₇を流れる電
流が上記の範囲を超えると、トランジスタＱ_2A、トラン
ジスタＱ_2Bが動作して、抵抗Ｒ₇を流れる電流すなわち
バイアス電流Ｉ_Bの余剰の前記放下電流に比例してバイ
パス電流Ｉ_Sを生じる。

【００８５】更に、抵抗Ｒ₇を流れる電流が増加して抵
抗Ｒ₇での電圧低下が進み、抵抗Ｒ ₇の下流の電位が、
Ａ₉の出力電圧とＱ₉のＶ_BE（約０．７Ｖ）との差より
も低くなると、トランジスタＱ₉が動作する。従って、
バイパス電流Ｉ_Sの上限が、トランジスタＱ₉および負
荷電流Ｉ_Lに比例して可変される差動アンプＡ₉の出力
電圧によって制限される。

【００８６】負荷電流Ｉ_Lが低下すると、バイアス電流
Ｉ_Bから生じる余剰電流から、バイパス電流Ｉ_Sが調整
されて回収されるが、本事例のバイパス電流Ｉ_Sの調整
では、前述のようにオペアンプＡ₄から出力されるコン
トロール電流Ｉ_cntにより出力回路ＢＰがオンされ、バ
イパス電流Ｉ_Sがコントロール電流Ｉ_cntに比例して調
整され、更にバイパス電流Ｉ_Sの上限が負荷電流Ｉ_Lを
モニタする差動アンプＡ₉の出力電圧によって制限さ
れ、同時に図４で前述したようにカレントミラー比１：
ｎによってバイパス電流Ｉ_Sが調整される。バイパス
電流Ｉ_Sは、次式のように求めることができる。

【００８７】バイパス電流Ｉ_S＝ｎ×｛((Ｖ_OUTの電
圧) ＋( Ｑ₁のＶ_BE)−( Ｑ_2AのＶ_BE))÷Ｒ₇−( Ｑ_2A
のＶ_BE) ÷Ｒ₆｝なお、負荷電流Ｉ_Lの値がバイパス電流Ｉ_Sを超える場
合には、不足の電流は通常の電流動作状態と同じく出力
トランジスタＱ₁のエミッタより供給される。以上、本
例の構成によりバイパス電流Ｉ_Sにより供給した電流値
に相当した電源電池の消耗防止が期待できる。

【００８８】以上の第３〜第８の実施例は、負荷電流Ｉ
_Lに基づいて低電流動作を検出したが、以下に示す実施
例は負荷動作に用いられる通常の信号を利用して低電流
動作を検出するものである。その実施例を、図９乃至図
１５を用いて説明する。なお、図中の出力トランジスタ
Ｑ₁のエミッタ電圧またはベース電圧を一定とする手段
は図１や図３のツェナーダイオードＺＤを用いた場合に
よったが、図２のオペアンプを用いて行うものであって
も良い。以下の例では、特に図３を適用したものとす
る。従って、図３と共通の内容は説明を省略し、図９乃
至図１５に固有の構成を以下説明する。

【００８９】図９は、本発明の電圧制御回路の第９の実
施例を示す回路図である。Ｐは制御回路の回路基板であ
って、例えば充電式電池等の外部の入力電源Ｂ₁が接続
されている。Ｍはマイクロコンピュータ（マイコン）で
あって、出力トランジスタＱ₁のエミッタに接続されて
動作電力が供給され、図示されていない電子回路を介し
て制御動作を行う。マイコンＭは、動作環境に異常があ
る場合等において制御システムの動作を停止するリセッ
ト信号ＲＥＳＥＴを受信して前記停止を実行するが、こ
のリセット信号ＲＥＳＥＴをリセット回路ＲＳより受信
すると、リセット（初期化）されて待機状態（即ち休止
状態）となり、休止中は回路基板Ｐにおける消費電力が
例えばマイコンＭの記憶装置用等に限られた低い水準に
低下する。従って、この間は電圧制御回路からの負荷電
流Ｉ_Lは低下することになる。

【００９０】ＲＳはリセット回路であって、出力トラン
ジスタＱ₁のエミッタに接続されて動作電力を供給され
る。リセット回路ＲＳは、マイコンＭ、およびバイパス
出力回路ＢＰのトランジスタＱ₁₀のベースに接続され、
図示されていない電子回路内の信号または操作スイッチ
の信号の入力をうけてリセットされるとリセット信号Ｒ
ＥＳＥＴが両接続先へ送出される。

【００９１】Ｑ₁₀はバイパス出力回路ＢＰをオンオフさ
せるトランジスタであって、ベースがリセット回路ＲＳ
に、コレクタが抵抗Ｒ₅の下流に接続され、エミッタが
接地される。リセット信号ＲＥＳＥＴがオンしてトラン
ジスタＱ₁₀のベースがオンされると、図１で前述のよう
にトランジスタＱ₂がオンされて、バイパス電流Ｉ_Sが
送出される。

【００９２】以上のように、リセット信号ＲＥＳＥＴが
入力され、消費電力がマイコンＭの記憶装置用等の限ら
れた低い水準に低下すると、バイパス出力回路ＢＰを経
由してバイパス電流Ｉ_Sが出力される。また、リセット
信号ＲＥＳＥＴがオフされると、バイパス電流Ｉ_Sの出
力が停止される。図１０は、本発明の電圧制御回路の第
１０の実施例を示す回路図である。なお、図９との共通
点は省略して説明する。

【００９３】マイコンＭは、マイコンＭの待機状態時
に、電力消費を低下させるためマイコンＭのクロックを
止めるＨＡＬＴ機能がある。このクロック停止である間
は消費電力が限られた低い水準に低下し、電圧制御回路
からの負荷電流ＩＬは低下することになる。ＲＳはリセ
ット回路であって、マイコンＭ、およびバイパス出力回
路ＢＰのトランジスタＱ₁₀のベースに接続され、図示さ
れていない電子回路内の信号または操作スイッチの信号
の入力をうけてクロック停止信号ＨＡＬＴが両接続先へ
送出される。

【００９４】Ｑ₁₀はバイパス出力回路ＢＰをオンオフさ
せるトランジスタであって、ベースがリセット回路ＲＳ
に、コレクタが抵抗Ｒ５の下流に接続され、エミッタが
接地される。クロック停止信号ＨＡＬＴがオンしてトラ
ンジスタＱ₁₀のベースがオンされると、トランジスタＱ
₂がオンされて、バイパス電流Ｉ_Sが送出される。クロ
ック停止信号ＨＡＬＴがオフされると、前記オン状態が
全てオフ状態となりバイパス電流Ｉ_Sの出力が停止され
る。

【００９５】以上のように、クロック停止信号ＨＡＬＴ
が入力され、消費電力がマイコンＭの記憶装置用等の限
られた低い水準に低下すると、バイパス出力回路ＢＰを
経由してバイパス電流Ｉ_Sが出力される。また、クロッ
ク停止信号ＨＡＬＴがオフされると、バイパス電流Ｉ_S
の出力が停止される。図１１は、本発明の電圧制御回路
の第１１の実施例を示す回路図である。なお、図９との
共通点は省略して説明する。

【００９６】マイコンＭによっては、通常動作時は高速
のメインクロックで動作し、待機状態時は低速のサブク
ロックで動作させ消費電流を下げるものがある。このク
ロックの切替えを行うＳＬＥＥＰモードとなり、低速の
クロック切替信号であるＳＬＥＥＰ信号が送出される間
は消費電力が限られた低い水準に低下し、電圧制御回路
からの負荷電流Ｉ_Lは低下することになる。

【００９７】マイコンＭは、出力トランジスタＱ₁のエ
ミッタおよびバイパス出力回路ＢＰのトランジスタＱ₁₀
のベースに接続され、図示されていない電子回路内の信
号または操作スイッチの信号の入力をうけてＳＬＥＥＰ
信号が両接続先へ送出される。Ｑ₁₀はバイパス出力回路
ＢＰをオンオフさせるトランジスタであって、ベースが
マイコンＭに、コレクタが抵抗Ｒ₅の下流に接続され、
エミッタが接地される。ＳＬＥＥＰ信号がオンしてトラ
ンジスタＱ₁₀のベースがオンされると、図１で前述のよ
うにトランジスタＱ₂がオンされて、バイパス電流Ｉ_S
が送出される。ＳＬＥＥＰ信号がオフされると、前記オ
ン状態が全てオフ状態となりバイパス電流Ｉ_Sの出力が
停止される。

【００９８】以上のように、ＳＬＥＥＰ信号が入力さ
れ、消費電力がマイコンＭの記憶装置用等の限られた低
い水準に低下すると、バイパス出力回路ＢＰを経由して
バイパス電流Ｉ_Sが出力される。また、ＳＬＥＥＰ信号
がオフされると、バイパス電流Ｉ_Sの出力が停止され
る。図１２は、本発明の電圧制御回路の第１２の実施例
を示す回路図である。なお、図１１との共通点は省略し
て説明する。

【００９９】Ｐは車載の制御回路の回路基板であって、
充電式電池である外部の入力電源Ｂ ₁、および負荷へ動
作電源を与えるためのイグニッションスイッチ（Ｓ_IG）
を介して外部の入力電源Ｂ₁に接続されている。Ｍはマ
イクロコンピュータ（マイコン）であって、出力トラン
ジスタＱ₁のエミッタに接続されて動作電力が供給さ
れ、図示されていない電子回路を介して制御動作を行
う。なお、マイコンＭは、イグニッションスイッチ（Ｓ
_IG）がオフされている間は制御対象の回路が待機状態
（即ち休止状態）となり、休止中は回路基板Ｐにおける
消費電力が限られた低い水準に低下する。従って、この
間は電圧制御回路からの負荷電流Ｉ_Lは低下する。

【０１００】Ｓ_IGは、回路基板Ｐの外に設けたイグニッ
ションスイッチであって、電力を供給する対象である電
源ライン、イグニッションスイッチ検知回路ＤＴの入力
抵抗Ｒ₁₀、およびイグニッションスイッチがオフ状態の
場合に回路基板ＰのＳ_IGに接続されたラインの電位を接
地電位とする抵抗Ｒ₁₁に接続される。ＤＴは、イグニッ
ションスイッチ検知回路であって、信号入力端がイグニ
ッションスイッチに接続した回路基板Ｐ内の電源ライン
および抵抗Ｒ₁₁に接続され、出力端がトランジスタＱ₁₀
のベースに接続される。

【０１０１】次に、イグニッションスイッチ検知回路Ｄ
Ｔ内では、電源ラインの電位を入力するための抵抗Ｒ₁₀
の一端が電源ラインおよび抵抗Ｒ₁₁に接続され、他端が
コンパレータＡ₁₀の−入力に接続される。コンパレータ
Ａ₁₀は、−入力が抵抗Ｒ₁₀の下流に、＋入力が基準電源
Ｂ_Xに、出力端子がトランジスタＱ₁₀のベースに接続さ
れる。

【０１０２】Ｒ₁₁は、イグニッションスイッチがオフ状
態の場合に回路基板ＰのＳ_IGに接続されたラインの電位
を接地電位とする抵抗である。このようにして、イグニ
ッションスイッチＳ_IGがオフされると、イグニッション
スイッチ検知回路ＤＴでは、コンパレータＡ₁₀の−入力
側に接地電位が入力されるので、基準電源Ｂ_Xの電位よ
りも入力電圧が小さくなるためコンパレータＡ ₁₀からオ
ン信号が出力されてトランジスタＱ₁₀がオンする。トラ
ンジスタＱ₁₀がオンすると、トランジスタＱ₂がオンす
るので、バイパス電流Ｉ_Sが出力される。

【０１０３】以上のように、イグニッションスイッチＳ
_IGがオフとなり、消費電力がマイコンＭの記憶装置用等
の限られた低い水準に低下すると、イグニッションスイ
ッチＳ_IGがオフの信号がオペアンプＡ₁₀により検出され
て、トランジスタＱ₁₀、トランジスタＱ₂がオンされる
ので、バイパス出力回路ＢＰを経由してバイパス電流Ｉ
_Sが出力される。また、イグニッションスイッチＳ_IGが
オンされると、バイパス電流Ｉ_Sの出力が停止される。

【０１０４】図１３は、本発明の電圧制御回路の第１３
の実施例を示す回路図である。なお、図１２との共通点
は省略して説明する。Ｓ_ACは、例えばパーキングブレー
キスイッチのような、回路基板Ｐ外に設けられた作動ス
イッチであって、回路基板Ｐ内の回路により、作動スイ
ッチがオフの場合に電位を与える抵抗Ｒ₁₃の一端と、作
動スイッチ検知回路ＤＴの信号入力抵抗Ｒ₁₂とに接続さ
れる。

【０１０５】ＤＴＸは、作動スイッチ検知回路であっ
て、信号入力抵抗Ｒ₁₂の入力端が、外部の作動スイッチ
Ｓ_ACに接続した回路基板Ｐ内のラインと、作動スイッチ
Ｓ_ACがオフの場合に電位を与える抵抗Ｒ₁₃とに接続さ
れ、信号出力端がトランジスタＱ ₁₀のベースとに接続さ
れる。次に、作動スイッチ検知回路ＤＴＸでは、作動ス
イッチからの電位を入力するための抵抗Ｒ₁₂の一端が作
動スイッチＳ_ACに接続した回路基板Ｐ内のラインと、作
動スイッチがオフの場合に電位を与える抵抗Ｒ₁₃とに接
続され、他端がコンパレータＡ₁₁の−入力に接続され
る。コンパレータＡ₁₁は、−入力が抵抗Ｒ₁₂の下流に、
＋入力が基準電源Ｂ_Yに、出力端子がトランジスタＱ₁₀
のベースに接続される。

【０１０６】このようにして、作動スイッチＳ_ACがオフ
すると、作動スイッチ検知回路ＤＴＸでは、コンパレー
タＡ₁₁の＋入力側に入力電源Ｂ₁からの電位が入力され
るので、基準電源Ｂ_Yの電圧よりも入力電圧が大きくな
るため、コンパレータＡ₁₁からオン信号が出力されてト
ランジスタＱ₁₀がオンする。従ってトランジスタＱ₂が
オンするので、バイパス電流Ｉ_Sが出力される。逆に、
作動スイッチＳ_ACがオンするとマイコンＭの通常の電流
動作時と判断してコンパレータＡ₁₁よりオフ信号が出力
されバイパス電流Ｉ_Sは流れない。

【０１０７】以上のように、作動スイッチＳ_ACがオフと
なり、消費電力がマイコンＭの記憶装置用等の限られた
低い水準に低下すると、作動スイッチＳ_ACがオフの信号
がコンパレータＡ₁₁により検出されて、トランジスタＱ
₁₀、トランジスタＱ₂がオンされるので、バイパス出力
回路ＢＰを経由してバイパス電流Ｉ_Sが出力される。ま
た、作動スイッチＳ_ACがオンされると、バイパス電流Ｉ
_Sの出力が停止される。なお、第１３の実施例の作動
スイッチは、車載用電子機器の動作に必要な車両の動作
状態を検出する検出スイッチであって、例えば自動車の
ボディ制御に用いられるドアが開閉するとオン状態とな
るカーテシスイッチ、ミラーが開閉するとオン状態とな
るミラー作動スイッチ、パーキングブレーキが引かれる
とオン状態となるパーキングブレーキスイッチ、フォグ
ランプが点灯するとオン状態となるフォグランプスイッ
チ、ヘッドランプが点灯するとオン状態となるヘッドラ
ンプスイッチ、テールランプが点灯するとオン状態とな
るテールランプスイッチ、トランクが開くとオン状態と
なるトランクオープナースイッチ、ドアがロック状態と
なるとオン状態となるドアロックスイッチ、シート位置
を操作するとオン状態となるシートコントロールスイッ
チ、或いはキーアンロック状態となるとオン状態となる
キーアンロックスイッチ等に関連した制御回路に適して
いる。

【０１０８】図１４は、本発明の電圧制御回路の第１４
の実施例を示す回路図である。なお、図１２との共通点
は省略して説明する。ＳＰは、例えば盗難防止装置のガ
ラス割れセンサのようなセンサであって、センサ入力が
あると起動するセンサ信号処理回路に接続される。ＤＴ
Ｙは、センサ信号処理回路であって、外部のセンサＳＰ
に接続した回路基板Ｐ内のラインと、トランジスタＱ₁₀
のベースとに接続され、センサＳＰからの信号処理を行
うと共に、ガラス割れ検出があった場合はマイコンＭの
通常の電流動作と判断してオフ信号をトランジスタＱ₁₀
のベースに送出する。これにより、トランジスタＱ₁₀、
トランジスタＱ₂がオフされてバイパス電流Ｉ_Sの出力
が停止される。

【０１０９】一方、センサ入力がない（ガラス割れがな
い）状態では、消費電力がマイコンＭの記憶装置用等の
限られた低い水準に低下するため、センサ入力オフの信
号がセンサ信号処理回路ＤＴＹにより検出されて、セン
サ信号処理回路ＤＴＹの出力がオンとなり、トランジス
タＱ₁₀、トランジスタＱ₂がオンして、バイパス出力回
路ＢＰを経由してバイパス電流Ｉ_Sが出力される。

【０１１０】なお、第１４の実施例は、自動車の盗難防
止装置に用いられるガラスが割れる音や振動を処理して
ガラス割れを検出するガラス割れセンサ、車両内への人
体の侵入を検出する侵入センサ、車両の傾斜を検出する
傾斜センサ、或いは外部無線信号を処理して所定のコー
ド信号を検出するコード信号受信センサ等に関連した制
御回路に適している。

【０１１１】図１５は、本発明の電圧制御回路の第１５
の実施例を示す回路図である。図１５は図１３及び図１
４の検知回路を複数有し、個々の検知回路のそれぞれが
マイコンＭが低電流動作となる条件を検出しトランジス
タＱ₁₀をオンさせる信号を出力した場合に、バイパス出
力回路ＢＰをオンさせる図１３、図１４に前述の回路で
あり、前述との共通点は省略して説明する。

【０１１２】図１３で説明した作動スイッチＳ_ACに接続
された作動スイッチ検知回路ＤＴＸを複数有し、それぞ
れの作動スイッチＳ_AC1〜Ｓ_ACnに対し作動スイッチ検
知回路ＤＴＸ１〜ＤＴＸｎの複数の検知回路が接続され
る。また、図１４で説明したセンサＳＰに接続されたセ
ンサ信号処理回路ＤＴＹを複数有し、それぞれのセンサ
ＳＰ１〜ＳＰｎに接続されたセンサ信号処理回路ＤＴＹ
１〜ＤＴＹｎが接続される。また、複数の作動スイッチ
検知回路ＤＴＸ１〜ＤＴＸｎ、センサ信号処理回路ＤＴ
Ｙ１〜ＤＴＹｎは、ＡＮＤ回路ＬＧに接続される。次
に、ＡＮＤ回路ＬＧは、トランジスタＱ₁₀に接続され
る。

【０１１３】このようにして、それぞれの作動スイッチ
Ｓ_AC1〜Ｓ_ACnがオフの状態で作動スイッチ検知回路Ｄ
ＴＸ１〜ＤＴＸｎからの出力がそれぞれオン信号であ
り、それぞれのセンサＳＰ１〜ＳＰｎの入力が無くセン
サ信号処理回路ＤＴＹ１〜ＤＴＹｎからの出力がそれぞ
れオン信号（非検出状態）である場合、つまり車両は全
く不動作でマイコンＭが低電流動作時である場合に、Ａ
ＮＤ回路ＬＧはオン信号を出力して、トランジスタＱ₁₀
がオンさせる。トランジスタＱ₁₀がオンすると、トラン
ジスタＱ₂がオンとなるので、バイパス電流Ｉ_Sが出力
される。また、いずれか１つの出力がオフ信号、つまり
車両のどこか１つでも動作してマイコンＭが通常電流動
作時となると、ＡＮＤ回路ＬＧはトランジスタＱ₁₀にオ
フ信号を出力する。これにより、バイパス電流Ｉ_Sの出
力が停止される。

【０１１４】以上のように、特定の電圧制御回路に関連
した全ての作動スイッチＳ_ACがオフであり、且つ全ての
センサ入力がない状態の下で、消費電力がマイコンＭの
記憶装置用等の限られた低い水準に低下するため、トラ
ンジスタＱ₁₀、トランジスタＱ₂がオンされ、バイパス
出力回路ＢＰを経由してバイパス電流Ｉ_Sが出力され
る。また逆に、例えばセンサ入力がセンサ信号処理回路
ＤＴＹにより検知されると、トランジスタＱ₁₀、トラン
ジスタＱ₂がオフされてバイパス電流Ｉ_Sの出力が停止
される。なお、以上説明した実施例は負荷として車両ボ
ディ制御用マイコンに適用したが、これに限らずその他
電子制御用回路を対象としても良い。

【０１１５】また、以上説明した実施例はごく一般のカ
レントミラー回路を適用したが、これに限らず、ウィル
ソンカレントミラー回路や高精度なカレントミラー回路
等を適用してもよく、実施例に限定されるものではな
い。更に、負荷としてマイコンを主に適用したが、その
他の制御回路等をも含むものであっても良い。

【０１１６】

【発明の効果】以上詳細に説明したように、本発明によ
ればマイクロコンピュータ等を負荷とする電圧制御回路
において、マイクロコンピュータ等が待機して低電流動
作となる時に発生していた不要の余剰電流、即ち出力ト
ランジスタのバイアス電流が一定であるために生じる余
剰電流をバイパスして有効に利用するので、待機時の電
力消費の低減ができる。

【図面の簡単な説明】

【図１】本発明の電圧制御回路の第１の実施例の回路図
である。

【図２】本発明の電圧制御回路の第２の実施例の回路図
である。

【図３】本発明の電圧制御回路の第３の実施例の回路図
である。

【図４】本発明の電圧制御回路の第４の実施例の回路図
である。

【図５】本発明の電圧制御回路の第５の実施例の回路図
である。

【図６】本発明の電圧制御回路の第６の実施例の回路図
である。

【図７】本発明の電圧制御回路の第７の実施例の回路図
である。

【図８】本発明の電圧制御回路の第８の実施例の回路図
である。

【図９】本発明の電圧制御回路の第９の実施例の回路図
である。

【図１０】本発明の電圧制御回路の第１０の実施例の回
路図である。

【図１１】本発明の電圧制御回路の第１１の実施例の回
路図である。

【図１２】本発明の電圧制御回路の第１２の実施例の回
路図である。

【図１３】本発明の電圧制御回路の第１３の実施例の回
路図である。

【図１４】本発明の電圧制御回路の第１４の実施例の回
路図である。

【図１５】本発明の電圧制御回路の第１５の実施例の回
路図である。

【図１６】従来の電圧制御回路の第１例の回路図であ
る。

【図１７】従来の電圧制御回路の第２例の回路図であ
る。

【符号の説明】

Ｂ₁・・・入力電源ＢＰ・・・バイパス出力回路Ｑ₁・・・出力トランジスタＲ_B・・・バイアス抵抗ＺＤ・・・ツエナーダイオードＡ₁・・・オペアンプＳ₁・・・切替えスイッチＫ・・・電流制御回路Ｌ・・・負荷Ｒ_m・・・モニタ抵抗Ｑ_2A、Ｑ_2B・・・カレントミラー回路のトランジスタＭ・・・マイクロコンピュータＲＳ・・・リセット回路ＬＧ・・・ＡＮＤ回路ＤＴ・・・イグニッションスイッチ検知回路ＤＴＸ・・・作動スイッチ検知回路ＤＴＹ・・・センサ信号処理回路Ｐ・・・回路基板

Claims

【特許請求の範囲】

【請求項１】電源と、入力端子が前記電源に接続され
且つ出力端子が負荷に接続され、前記電源の電圧を一定
の電圧に変換保持して該出力端子に与える電圧制御手段
とを備えた電圧制御回路において、前記負荷が低電流動作である時には、前記電圧制御手段
に流れる不要電流の一部を前記出力端子にバイパスする
バイパス手段を備えてなることを特徴とする電圧制御回
路。
【請求項２】前記電圧制御手段は、コレクタ側が前記
入力端子に接続され且つエミッタ側が前記出力端子にそ
れぞれ接続された出力トランジスタと、前記出力トラン
ジスタのコレクタ側とベース側との間に介在されたバイ
アス手段と、一端が接地され、他端が前記出力トランジ
スタのベース側に接続されたツェナーダイオードとから
構成されてなり、前記バイパス手段は、前記負荷が低電流動作時であるこ
とを検出する検出手段と、前記出力トランジスタのベー
ス側と前記出力端子との間に設けられた電流制御手段と
を備え、前記検出手段の検出出力に基づき、前記負荷が
低電流動作時である時には、前記電流制御手段を通電状
態にするよう構成されてなることを特徴とする請求項１
記載の電圧制御回路。
【請求項３】前記電圧制御手段は、コレクタ側が前記
入力端子に接続され且つエミッタ側が前記出力端子にそ
れぞれ接続された出力トランジスタと、前記出力トラン
ジスタのコレクタ側とベース側との間に介在されたバイ
アス手段と、前記出力端子の電圧と基準電圧との差に応
じて前記ベース側における電位を調整するオペアンプと
から構成されてなり、前記バイパス手段は、前記負荷が低電流動作時であるこ
とを検出する検出手段と、前記出力トランジスタのベー
ス側と前記出力端子との間に設けられた電流制御手段と
を備え、前記検出手段の検出出力に基づき、前記負荷が
低電流動作時である時には、前記電流制御手段を通電状
態にするよう構成されてなることを特徴とする請求項１
記載の電圧制御回路。
【請求項４】前記バイパス手段は、前記出力端子にか
かる出力電流を検出する出力電流検出手段と、前記出力
トランジスタのベース側と前記出力端子との間に設けら
れたスイッチングトランジスタとを備え、前記出力電流
検出手段の検出出力に基づき、前記出力電流が所定値以
下であることを検出すると、前記スイッチングトランジ
スタを通電状態にするよう構成されてなることを特徴と
する請求項２又は請求項３記載の電圧制御回路。
【請求項５】前記バイパス手段は、前記出力端子にか
かる出力電流を検出する出力電流検出手段と、前記出力
トランジスタのベース側と前記出力端子との間に設けら
れたカレントミラー回路とを備え、前記出力電流検出手
段の検出出力に基づき、前記出力電流が所定値以下であ
ることを検出すると、前記カレントミラー回路を通電状
態にするよう構成されてなることを特徴とする請求項２
又は請求項３記載の電圧制御回路。
【請求項６】前記出力電流検出手段は、前記出力電流
の大きさに比例した電圧と所定電圧を比較し、比較結果
に応じてオン／オフ信号を出力する比較器であって、前
記カレントミラー回路は、少なくとも一対のトランジス
タを備え、一方のトランジスタのエミッタ側が前記出力
トランジスタのベース側に接続され、そのコレクタ側が
前記比較器の出力と接続され、他方のトランジスタのベ
ース側が前記一方のトランジスタのベース側と接続さ
れ、そのエミッタ側が前記一方のトランジスタのエミッ
タ側と接続され、そのコレクタ側が前記出力端子と接続
され、更に該両トランジスタのベース側が共通して前記
一方のトランジスタのコレクタ側と接続され、前記出力
トランジスタのベース側と前記一方のトランジスタのコ
レクタ側とが抵抗を介して接続され、前記出力電流が所
定値以下であることを検出すると、前記比較器からオン
信号が出力されて前記一方のトランジスタのコレクタ側
に電流が流れるよう構成されてなることを特徴とする請
求項５記載の電圧制御回路。
【請求項７】前記バイパス手段は、前記出力端子にか
かる出力電流を検出する出力電流検出手段と、前記出力
トランジスタのベース側と前記出力端子との間に設けら
れたカレントミラー回路とを備え、前記出力電流検出手
段の検出出力に基づき、前記出力電流が小さくなるほど
前記カレントミラー回路における通電電流が大きく変化
するよう構成されてなることを特徴とする請求項２又は
請求項３記載の電圧制御回路。
【請求項８】前記カレントミラー回路は、少なくとも
一対のトランジスタを備え、一方のトランジスタのエミ
ッタ側が前記出力トランジスタのベース側に接続され、
そのコレクタ側が前記出力電流検出手段の出力と接続さ
れ、他方のトランジスタのベース側が前記一方のトラン
ジスタのベース側と接続され、そのエミッタ側が前記一
方のトランジスタのエミッタ側と接続され、そのコレク
タ側が前記出力端子と接続され、更に該両トランジスタ
のベース側が共通して前記一方のトランジスタのコレク
タ側と接続され、前記一方のトランジスタのコレクタ側
に前記出力電流検出手段からの電流が増大しすぎると該
電流を接地側へ流し込む電流制限用トランジスタが接続
され、前記出力電流検出手段の出力に応じて前記一方の
トランジスタのコレクタ側に流れる電流が変化するよう
構成されてなることを特徴とする請求項７記載の電圧制
御回路。
【請求項９】前記電圧制御手段は、コレクタ側が前記
入力端子に接続され且つエミッタ側が前記出力端子にそ
れぞれ接続された出力トランジスタと、前記出力トラン
ジスタのコレクタ側とベース側との間に介在されたバイ
アス手段と、前記バイアス手段の下流側と接地との間に
介在されたコントロール用トランジスタと、前記出力端
子の電圧と基準電圧との差に応じて前記コントロール用
トランジスタのベース側における電位を調整するオペア
ンプとから構成されてなり、前記バイパス手段は、前記コントロール用トランジスタ
に流れるコントロール電流を検出するコントロール電流
検出手段と、前記出力トランジスタのベース側と前記出
力端子との間に設けられた電流制御手段とを備え、前記
コントロール電流検出手段の検出出力に基づき、前記コ
ントロール電流が大きい時には、前記電流制御手段を通
電状態にするよう構成されてなることを特徴とする請求
項１記載の電圧制御回路。
【請求項１０】前記バイパス手段は、前記コントロー
ル用トランジスタにに流れるコントロール電流の大きさ
に比例した電圧と所定電圧を比較し、比較結果に応じて
オン／オフ信号を出力する比較器と、前記出力トランジ
スタのベース側と前記出力端子との間に設けられたスイ
ッチングトランジスタとを備え、前記スイッチングトラ
ンジスタは前記比較器からのオン／オフ信号に対応して
通電／非通電状態となるように構成されてなることを特
徴とする請求項９記載の電圧制御回路。
【請求項１１】前記比較器には発振防止用のヒステリ
シスが設けられてなることを特徴とする請求項１０記載
の電圧制御回路。
【請求項１２】前記バイパス手段は、前記コントロー
ル用トランジスタとカレントミラーを構成するコントロ
ール電流検出用トランジスタと、前記出力トランジスタ
のベース側と前記出力端子との間に設けられたカレント
ミラー回路とを備え、前記コントロール電流検出用トラ
ンジスタに流れる電流に基づき、該電流が大きくなるほ
ど前記カレントミラー回路における通電電流が大きく変
化するよう構成されてなることを特徴とする請求項９記
載の電圧制御回路。
【請求項１３】前記カレントミラー回路は、少なくと
も一対のトランジスタを備え、一方のトランジスタのエ
ミッタ側が前記出力トランジスタのベース側に接続さ
れ、他方のトランジスタのベース側が前記一方のトラン
ジスタのベース側と接続され、そのエミッタ側が前記一
方のトランジスタのエミッタ側と接続され、そのコレク
タ側が前記出力端子と接続され、更に該両トランジスタ
のベース側が共通して前記一方のトランジスタのコレク
タ側と接続され、前記出力トランジスタのベース側と前
記一方のトランジスタのコレクタ側とが、抵抗を介して
接続され、前記コントロール電流検出用トランジスタに
流れる電流が大きくなるほど前記一方のトランジスタの
コレクタ側に流れる電流が大きくなるよう構成されてな
ることを特徴とする請求項１２記載の電圧制御回路。
【請求項１４】前記コントロール電流検出用トランジ
スタに流れる電流の増大を制限する電流制限手段が更に
設けられてなることを特徴とする請求項１３記載の電圧
制御回路。
【請求項１５】前記出力端子にかかる出力電流の大き
さに応じて前記電流制限手段の電流制限値を変化させる
電流制限値可変手段が設けられていることを特徴とする
請求項１４記載の電圧制御回路。
【請求項１６】前記負荷はマイクロコンピュータを含
むものであって、該マイクロコンピュータに対して初期
化を行うリセット信号を送出するリセット手段を備え、
前記検出手段は、前記リセット信号に基づいて前記低電
流動作を検出するものであることを特徴とする請求項２
又は請求項３記載の電圧制御回路。
【請求項１７】前記負荷はマイクロコンピュータを含
むものであって、該マイクロコンピュータに対してクロ
ックの停止を行うクロック停止信号を送出するクロック
停止手段を備え、前記検出手段は、前記クロック停止信
号に基づいて前記低電流動作を検出するものであること
を特徴とする請求項２又は請求項３記載の電圧制御回
路。
【請求項１８】前記負荷はマイクロコンピュータを含
むものであって、該マイクロコンピュータに対して高速
／低速のクロックの切替を行うクロック切替信号を送出
するクロック切替手段を備え、前記検出手段は、前記低
速のクロック切替信号に基づいて前記低電流動作を検出
するものであることを特徴とする請求項２又は請求項３
記載の電圧制御回路。
【請求項１９】車両に対する動作電源を与えるための
イグニッションスイッチを備え、前記検出手段は、前記
イグニッションスイッチのオフ状態に基づいて前記低電
流動作を検出するものであることを特徴とする請求項２
又は３記載の電圧制御回路。
【請求項２０】車両の動作状態を検出する検出スイッ
チを備え、前記検出手段は、前記検出スイッチがオフ状
態である時に、前記低電流動作を検出するものであるこ
とを特徴とする請求項２又は請求項３記載の電圧制御回
路。
【請求項２１】外部からの入力信号を処理して車両に
対する盗難を含む状態を検出又は非検出するセンサを備
え、前記検出手段は、前記センサが非検出状態である時
に、前記低電流動作を検出するものであることを特徴と
する請求項２又は請求項３記載の電圧制御回路。
【請求項２２】前記車両の動作状態を検出する検出ス
イッチ、及び入力信号を処理して車両に対する盗難を含
む状態を検出又は非検出するセンサを備え、前記検出手
段は、前記検出スイッチ及び前記センサの全てがオフ状
態及び非検出状態である時に、前記低電流動作を検出す
るものであることを特徴とする請求項２又は請求項３記
載の電圧制御回路。
【請求項２３】前記検出スイッチは、ドアが開閉する
とオン状態となるカーテシスイッチ、ミラーが開閉する
とオン状態となるミラー作動スイッチ、パーキングブレ
ーキが引かれるとオン状態となるパーキングブレーキス
イッチ、フォグランプが点灯するとオン状態となるフォ
グランプスイッチ、ヘッドランプが点灯するとオン状態
となるヘッドランプスイッチ、テールランプが点灯する
とオン状態となるテールランプスイッチ、トランクが開
くとオン状態となるトランクオープナースイッチ、ドア
がロック状態となるとオン状態となるドアロックスイッ
チ、シート位置を操作するとオン状態となるシート操作
スイッチ、又はキーアンロック状態となるとオン状態と
なるキーアンロックスイッチのうちの少なくとも１つか
ら構成されてなることを特徴とする請求項２０記載の電
圧制御回路。
【請求項２４】前記センサは、ガラスが割れる音等を
処理してガラス割れを検出するガラス割れセンサ、車両
内への人体の侵入を検出する侵入センサ、車両の傾斜を
検出する傾斜センサ、外部無線信号を処理して所定のコ
ード信号を検出するコード信号受信センサのうちの少な
くとも１つから構成されてなることを特徴とする請求項
２１記載の電圧制御回路。