JPH1184407A - 表示素子 - Google Patents

Abstract

(57)【要約】 【課題】 ドライバーとの接続を容易にし、温度分布の
発生を防ぐ。 【解決手段】 複数の副画素からなる画素を複数有する
表示素子（１０）において、該複数の副画素のうち少な
くとも１つの副画素に対応した第１の電極の端子（Ｓ１
ａ）と、該複数の副画素のうち該副画素とは異なる少な
くとも１つの別の副画素に対応した第２の電極の端子
（Ｓ１ｂ）と、が該表示素子の相対向する端部（２５、
２６）にそれぞれ設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピューター用
のディスプレイ、家庭用テレビ受像器、各種制御用のモ
ニターなど、種々のディスプレイの表示素子の駆動法に
関するものである。

【０００２】

【従来の技術】従来より、表示装置に多階調を表現する
方法は種々提案されている。

【０００３】（１）．印加電圧−透過率曲線に従って各
画素への印加電圧を制御し所望の輝度レベルを経る方法
である。この方法は、ＴＮ液晶を用いたアクティブマト
リクスＬＣＤなどで用いられている。また、強電性のカ
イラルスメクチック液晶に関しては、ＵＳＰ４，７１
２，８７７，ＵＳＰ４，７９６，９８０，ＵＳＰ４，７
７６，６７６などに記載されている。

【０００４】（２）．２つ目の方法は、１つのフレーム
走査をいくつかのサブフレーム走査（或いはフィールド
走査）に分割して、オン／オフを時間変調する事により
多階調表示を行うものであり、ＵＳＰ４，７０９，９９
５などに記載されている。しかしこの方法では、回路が
複雑化し、また、フリッカー抑制の観点から高速走査が
必要なため、表示素子や周辺回路への負荷が大きくな
り、コストアップなどの問題がある。

【０００５】そこで、他の方法として、 （３）．１つの画素（ドットと云うこともある）をいく
つかの異なる面積を持つ「副画素」（サブドットと云う
こともある）に分割し、このオン／オフを制御すること
により種々のパターンを点灯させて多階調を表示する方
法がある。

【０００６】これらは、ＥＰ２６１，８９８やＥＰ４５
３，０３３の公開公報に記載されている。

【０００７】（３）の具体例を挙げて説明する。ここで
は、１画素を８：４：２：１の面積比になる分割の例を
図８を参照しながら説明する。

【０００８】図７の（ａ）は１つの画素を縦に４：１に
横に２：１に分割して４つの各副画素の面積を８：４：
２：１に分割したものである。このように、分割して各
副画素に所定の電気信号を印加し独立にオン／オフ制御
する事で１６階調のグレーレベルを表現することができ
る。

【０００９】図７の（ｂ）はさらに工夫をしたもので、
画素を縦に２：１：２、横を１：１：１に分割して縦横
それぞれの両方の外側の画素は同時に同じ電気信号が印
加されるような電極構成にする。電極Ｓａと電極Ｓｂに
対応した面積は（ａ）と同様４：１であり、電極Ｉａと
電極Ｉｂ電極に対応した面積は２：１なので、（ａ）の
画素構成と同様に実質的に８：４：２：１の面積比を持
つ副画素が得られ１６階調が表示できる。さらに、各階
調を表示した場合、光学的な重心が移動しないためより
なめらかな階調表示ができると言う利点がある。

【００１０】図７の（ｃ）は縦方向の分割はなく、横方
向のみの分割で副画素に８：４：２：１の面積比を与え
るものである。この場合、画素毎に階調表示の際、光学
的な重心が移動による画質劣化や、横方向の分割密度が
高いことにより、例えば、開口率の低下や実装密度が高
いなどの表示素子の生産を難しくするという問題があ
る。

【００１１】図８は特開平７−２７０８１３に記されて
いる表示素子を示している。一画素は図７の（ｂ）に示
した構成と同じである。

【００１２】基板２１には、全ての走査電極が形成され
ており、その端子部２５には、２本の太い走査電極を短
絡させた走査電極端子Ｓ１ａ、Ｓ２ａ、Ｓ３ａ・・・Ｓ
８ａ及び、細い走査電極の端子Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂ
・・・Ｓ８ｂが全て配列されている。

【００１３】同様に基板２２には、全ての情報電極が形
成されており、その端子部２３には２本の情報電極を短
絡させた情報電極端子Ｉ１ａ、Ｉ２ａ、・・・Ｉ１０ａ
及び情報電極の端子Ｉ１ｂ、Ｉ２ｂ、・・・Ｉ１０ｂが
全て配列されている。

【００１４】

【発明が解決しようとする課題】このような表示素子に
は、走査電極ドライバー及び情報電極ドライバーを取り
付けなければならないが、例えば端子Ｓ１ａと端子Ｓ１
ｂとは電気的に分離独立化しておかねばならない為、基
板２１上でその平面的位置をある程度十分に離間させな
ければならない。そうすると基板２１の図中左端から各
端子までの距離は端子Ｓ１ａまでの距離（ｘ１）の方が
端子Ｓ１ｂまでの距離（ｘ２）よりも短くなる。

【００１５】こうして、ドライバーの出力端子と基板２
１の端子Ｓ１ａ、Ｓ１ｂを電気的且つ機械的に接続する
場合、位置決めが難しくなり、又端子間の短絡や接続不
良が生じ易くなる。

【００１６】又、走査電極の駆動回路や情報電極の駆動
回路を有するドライバーは各基板２１、２２の各一辺に
のみ配置されることになるが、ドライバーの駆動により
発生した熱により、表示素子には温度分布が発生するこ
とになり、表示特性が温度の影響を受け易い素子には悪
影響を及ぼすことになる。

【００１７】本発明の目的は、ドライバーとの接続が容
易に行える画素が複数の副画素に分割された表示装置を
提供することにある。

【００１８】本発明の別の目的は、温度分布が生じ難い
画素が複数の副画素に分割された表示装置を提供するこ
とにある。

【００１９】

【課題を解決するための手段】本発明は、複数の副画素
からなる画素を複数有する表示素子において、該複数の
副画素のうち少なくとも１つの副画素に対応した第１の
電極の端子と、該複数の副画素のうち該副画素とは異な
る少なくとも１つの別の副画素に対応した第２の電極の
端子と、が該表示素子の相対向する端部にそれぞれ設け
られていることを特徴とする。

【００２０】

【発明の実施の形態】図１は本発明の実施の形態による
表示素子を示す図である。

【００２１】基板２１には、全ての走査電極が設けら
れ、そのうち２つの走査電極を短絡した端子Ｓ１ａ，Ｓ
３ａ，Ｓ５ａ，Ｓ７ａは図中基板２１の左端の端子部２
５に配列され、端子Ｓ２ａ、Ｓ４ａ、Ｓ６ａ、Ｓ８ａは
右端の端子部２６に配されている。

【００２２】一方、短絡される２つの走査電極間に存在
する１本の走査電極のうちある群（Ｓ２ａ、Ｓ４ａ、Ｓ
６ａ、Ｓ８ａ）は端子部２５に配列され、残りの群（Ｓ
１ａ，Ｓ３ａ，Ｓ５ａ，Ｓ７ａ）は基板２１の右端の端
部２６に配列されている。

【００２３】同様に基板２２には全ての情報電極が設け
られ、２つの情報電極を短絡した端子のうち端子Ｉ１
ａ、Ｉ３ａ、Ｉ５ａ、Ｉ７ａ、Ｉ９ａと，端子Ｉ２ｂ、
Ｉ４ｂ、Ｉ６ｂ、Ｉ８ｂ、Ｉ１０ｂと，は、図中上方の
端子部２４に配されている。一方、端子Ｉ２ａ、Ｉ４
ａ、Ｉ６ａ、Ｉ８ａ、Ｉ１０ａと端子Ｉ１ｂ、Ｉ３ｂ、
Ｉ５ｂ、Ｉ７ｂ、Ｉ９ｂとは下方の端子部２３に配列さ
れている。

【００２４】図１では、技術内容の理解を容易にする
為、端子の太さより電極の太さを細く描いているが、現
実には端子の太さは電極の太さ以上に太いものが多く、
端子はより密集している。

【００２５】この構成を一画素を中心に考えれば、図２
に示すように短絡された２つの走査電極の端子（第１の
電極の端子）Ｓ１ａと該２つの走査電極間にある１つの
走査電極の端子（第２の電極の端子）とは基板の相対向
する左右両端部にそれぞれ設けられているといえる。

【００２６】又、短絡された２つの情報電極の端子（第
１の電極の端子）Ｉ１ａと、該２つの情報電極の端子
（第２の電極の端子）Ｉ１ｂとは、それぞれ基板の相対
向する上下両端部に設けられているといえる。

【００２７】図３は、図１に示したものと同様な構成の
表示素子に走査電極ドライバー１１と情報電極ドライバ
ー１２とを取り付けた表示装置を示している。

【００２８】３５、３６は走査電極駆動用のＩＣチップ
４１、４２を有する可撓性フィルムであり、３７、３８
は情報電極駆動用のＩＣチップ４３、４４を有する可撓
性フィルムであり、これらはＴＡＢ（Ｔａｐｅ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｕｄｉｎｇ）法によるＴＣＰ（Ｔａ
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などと呼ばれ
るものである。

【００２９】３１、３２は、各チップ４１、４２の駆動
を制御する信号やアドレス信号が伝送される回路基板で
あり、３３、３４は各チップ４３、４４の駆動を制御す
る信号や画像データが伝送される回路基板である。

【００３０】ポリイミド等の樹脂からなる可撓性フィル
ム４９は銅等の導電体からなる配線パターン４７、４８
を有している。又、フィルム４９にはＩＣチップ４２が
設けられ、ＩＣチップ４２の端子と配線パターン４７、
４８は接続され、接続部はシリコーン樹脂等の封止材５
０により覆われている。

【００３１】配線パターン４７は駆動信号の出力端子と
なっており、異方性導電性フィルム等の接続部材４６を
通して、基板２１の走査電極端子と接続されている。

【００３２】配線パターン４８はＩＣチップ４２への入
力端子となっており、異方性導電性フィルムやハンダ等
の接続部材４５を通して印刷回路基板３２の端子と接続
されている。

【００３３】図５はＴＣＰ化された１つのＩＣチップを
示す模式的平面図である。

【００３４】端子となる配線パターン４７、４８は、フ
ィルム４９の両辺にそれぞれ一列に配列されている。

【００３５】従って、基板２１上の走査電極端子も図８
のように基板端部からの距離が異なるものより、図１の
ように基板端部から端子まで距離が同じもののほうが、
位置合わせが簡単であり、又配線パターン４７の形状も
単純なもので済む為、経済的である。

【００３６】更には、ショートやオープン等の接続不良
の発生率も低下する。

【００３７】そして、ドライバーは表示素子１０の上下
の両端及び／又は左右の両端に取り付けられる。

【００３８】図１の例は、走査電極及び情報電極のいず
れにおいても本発明による端子の配置方式を採用したも
のである。しかしながら副画素の配列を特開平７−２７
０８１３号の図８のように変形した場合には、走査電極
の端子にのみ本発明方式を採用してもよい。

【００３９】又、図１の例では隣接する２つの画素の端
子のうち端子Ｓ１ａと端子Ｓ２ｂとを同じ端部に配し、
端子Ｓ１ｂと端子Ｓ２ａとを反対側端部に配した。これ
は左右に取り付けられるＩＣチップにより駆動される場
合の電極の負荷容量をほぼ等しくする為である。

【００４０】従って、本発明の別の実施例として、端子
Ｓ１ａ，Ｓ２ａ，Ｓ３ａ・・・Ｓ８ａを一方の端に端子
Ｓ１ｂ，Ｓ２ｂ，Ｓ３ｂ・・・Ｓ８ｂを他方の端にそれ
ぞれ配置することもできるが、こうした別の実施例によ
り上述した実施例のほうがより好ましいものである。

【００４１】図６は図１の表示素子を駆動するに好適な
走査信号波形と情報信号波形の一例を示している。

【００４２】まず、基板２１の両端に取り付けられる走
査電極ドライバーより走査電極の端子Ｓ１ａ，Ｓ２ａに
同時に走査選択信号が供給される。この走査選択信号
は、選択された走査電極上の副画素を同時に消去する為
の一方極性のパルスと他方極性の書き込みパルスとクロ
ストーク防止用の一方極性の小パルスとを含む。

【００４３】この時他の端子には走査非選択信号として
基準電圧が印加される。

【００４４】次に、走査電極の端子Ｓ１ｂ，Ｓ２ｂに同
時に走査選択信号が供給されて走査選択された走査電極
上の副画素の表示状態を定める。

【００４５】情報電極の端子（Ｉ１ａ，Ｉ１ｂ，Ｉ２
ａ，Ｉ２ｂ・・・Ｉ１０ａ．Ｉ１０ｂ）には、基板２２
の上下両端に設けられた情報電極ドライバーより情報信
号Ｉが印加される。

【００４６】上記工程により情報電極の延長方向に沿っ
た２画素の表示状態が定められる。

【００４７】このように表示素子１０には、常に上下端
及び左右端にあるドライバーから走査選択信号及び情報
信号が供給されるので、表示素子１０のいかなる点をと
ってもその温度差は小さくなっている。この為、表示特
性に温度依存性を有する素子であっても温度依存性の小
さい素子同様に良好な表示を行わしめることが出来る。

【００４８】又、図６に示したような駆動波形は、表示
素子が表示できる画素数より少ない画素数の画像を高速
に表示する場合に適している。仮に図１に示す表示素子
の画素数が１２８０×１０２４個の場合、この表示素子
に６４０×４８０個の画素数のＶＧＡ画像を表示する為
には、表示素子の隣接する２×２個の画素を画像の一画
素に対応させる。即ち、画像の一画素分の表示状態を素
子の４画素に展開することにより、表示素子の１２８０
×９６０個の画素を用いてＶＧＡ画像を拡大表示するこ
とが出来る。

【００４９】この場合には、図６に示した信号を用い
て、隣接する画素の走査電極のうち、大きな面積の副画
素に隣接された複数の走査電極を同時に選択した後、小
さな面積の副画素に接続された複数の走査電極を選択す
ることにより、情報電極の延長方向に沿う複数の画素の
表示状態を定めると、階調数を低下させることなく高速
動作が出来る。

【００５０】又、通常の表示モードの場合は、１フレー
ム走査期間を少なくとも２つのフィールド走査期間に分
割し、第１フィールドでは、走査電極の端子Ｓ１ａ，Ｓ
２ａ，Ｓ３ａ・・・Ｓ８ａに順次走査選択信号を供給
し、第２フィールドでは端子Ｓ１ｂ，Ｓ２ｂ，Ｓ３ｂ・
・・Ｓ８ｂに順次走査選択信号を供給しこれらに同期さ
せて情報信号を供給すればよい。

【００５１】

【発明の効果】本発明によれば表示素子の走査電極及び
／又は情報電極の端子の配列パターンが複雑なものにな
らない為、ドライバーとの接続が容易に行える。又、表
示素子の両端にドライバーを取り付けることが出来る為
に、素子の一端のみがドライバーの発熱により温度上昇
することがなくなり、表示特性が温度依存性を示す表示
素子をも良好に動作させ得る。

【図面の簡単な説明】

【図１】本発明による表示素子の模式的平面図。

【図２】本発明による表示素子の一画素を示す図。

【図３】本発明による表示素子にドライバーを取り付け
た様子を示す模式的平面図。

【図４】図３のＡＡ′線による断面図。

【図５】本発明に用いられるドライバーを示す模式的平
面図。

【図６】本発明に用いられる駆動信号波形を示す図。

【図７】画素の構成を示す模式的平面図。

【図８】従来の表示素子の模式的平面図。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数の副画素からなる画素を複数有する
   表示素子において、該複数の副画素のうち少なくとも１
   つの副画素に対応した第１の電極の端子と、 該複数の副画素のうち該副画素とは異なる少なくとも１
   つの別の副画素に対応した第２の電極の端子と、が該表
   示素子の相対向する端部にそれぞれ設けられていること
   を特徴とする表示素子。
2. 【請求項２】 該第１及び第２の電極は走査電極である
   請求項１記載の表示素子。
3. 【請求項３】 該第１及び第２の電極は情報電極である
   請求項１記載の表示素子。
4. 【請求項４】 該第１の電極に対応した一対の副画素の
   間に該第２の電極に対応した副画素が配置されている請
   求項１記載の表示素子。
5. 【請求項５】 隣接する２つの画素において、一方の画
   素の該第１の電極の端子と他方の画素の該第１の電極の
   端子とが、該表示素子の相対向する端部にそれぞれ設け
   られている請求項１記載の表示素子。
6. 【請求項６】 隣接する２つの画素は、それぞれ該第１
   の電極に対応した一対の副画素の間に配された該第２の
   電極に対応した副画素を含み、 一方の画素の第１の電極の端子と他方の画素の第２の電
   極の端子とが該表示素子の一方の端部に設けられ、 一方の画素の第２の電極の端子と他方の画素の第１の電
   極の端子とが該表示素子の該一方の端部に対向する他方
   の端部に設けられている請求項１記載の表示素子。
7. 【請求項７】 該表示素子の両端部にはＩＣチップを有
   する可撓性フィルムが取付けられている請求項１記載の
   表示素子。
8. 【請求項８】 請求項１記載の表示素子を用いて、 面積の異なる複数の副画素からなる各画素に階調情報に
   応じた電気信号を印加することにより階調を表現する表
   示素子の駆動法において、 近接する２つの前記画素の少なくとも２つの同一の面積
   の副画素に対応した走査電極に同じ選択期間に走査選択
   信号を与えることを特徴とする表示素子の駆動法。
9. 【請求項９】 前記１つの画素が、最小の副画素を中心
   としてそれ以外の副画素が対称あるいは略対称な位置に
   配置されていることを特徴とする請求項８記載の表示素
   子の駆動法。
10. 【請求項１０】 前記複数の走査電極群と情報電極群に
    よって駆動される副画素が光学的に２状態を示すことを
    特徴とする請求項８記載の表示素子の駆動法。