JPH1175088A - 階調補正装置 - Google Patents

Abstract

(57)【要約】 【課題】 表示画面上に複数の映像を表示させた場合に
も、少ない回路規模でそれぞれの映像に最適な階調補正
を行うことのできる階調補正装置を実現すること。 【解決手段】 ヒストグラム抽出、及び補正データの演
算を行う画面（サンプリング窓）をフィールド毎、また
はフィールドの倍数の周期で切り換えることによって、
１画面の時と同じヒストグラムメモリ容量で複数の映像
のそれぞれに最適な階調補正を行なう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン受像
機又は画像表示装置に多画面の画像を表示するときに、
各画像の階調を補正するために用いられる階調補正装置
に関し、特に装置に使用される回路量やメモリ量を低減
することを図ったものに関するものである。

【０００２】

【従来の技術】近年、カラーテレビジョン受像機の大型
化、高画質化にともない、画像をより鮮明に見せるた
め、映像信号を非線形な増幅器に通すことによってその
階調を補正し、ＣＲＴ上の映像のダイナミックレンジを
拡大する階調補正装置が重視されてきている。また、Ｔ
Ｖの分野では多画面化が進み、１つの画面を２つの領域
に分割して得られる２画面に異なった番組を映すことの
できるＴＶが主流となっている。このような場合におい
て、２画面に対し互いに独立した階調補正を掛けられる
ような構成の階調補正装置がすでに提案されている。

【０００３】以下に上記のような機能を有するカラーテ
レビジョン受像機に用いられる従来の階調補正装置につ
いて説明する。図１９は従来の階調補正装置のブロック
図を示す。図１９において、１は入力された画像信号の
輝度成分（以下、輝度信号という）をＡ／Ｄ変換するＡ
／Ｄ変換器である。７１は入力輝度信号の輝度ヒストグ
ラムを抽出する第１のヒストグラムメモリである。７２
は第１のヒストグラムメモリ７１の書き込み読み出しの
制御を行う第１のヒストグラムメモリインターフェース
（以下、ｉ／ｆと称す）回路である。同じく、７３は入
力輝度信号の輝度ヒストグラムを抽出する第２のヒスト
グラムメモリである。同じく、７４は第２のヒストグラ
ムメモリ７３の書き込み読み出しの制御を行う第２のヒ
ストグラムメモリｉ／ｆ回路である。また、４は演算制
御部であり、上記第１のヒストグラムメモリ７１、第２
のヒストグラムメモリ７３の輝度ヒストグラムデータか
ら、累積ヒストグラムを算出したり、更に補正テーブル
を算出するための演算を行う。５は演算制御部４の演算
プログラムを格納するプログラムＲＯＭである。６は第
１のレジスタＲＡＭであり、後述する第１の補正テーブ
ルメモリ１１への格納データを算出するのに用いるパラ
メータを格納する。７は第２のレジスタＲＡＭであり、
後述する第２の補正テーブルメモリ１３への格納データ
を算出するのに用いるパラメータを格納する。１１は第
１の補正テーブルメモリであり、上記演算制御部４で算
出された補正データを記憶する。同じく１３は第２の補
正テーブルメモリであり、上記演算制御部４で算出され
た補正データを記憶する。一般には、これら補正テーブ
ルメモリ１１，１３のメモリアドレス入力を輝度レベル
とみなし、そのアドレスに個々の補正データを記憶す
る。

【０００４】１０は第１の補正テーブルメモリｉ／ｆ回
路であり、上記第１の補正テーブルメモリ１１の書き込
み、及び読み出しの制御をする。同じく１２は第２の補
正テーブルメモリｉ／ｆ回路であり、第２の補正テーブ
ルメモリ１３の書き込み、及び読み出しの制御をする。

【０００５】１８は同期処理回路であり、映像輝度信号
の垂直、及び水平表示開始点を初めとする位相情報を認
識，把握し、各メモリ、及び回路のタイミング制御を行
う。また、１４は第１のセレクタであり、上記第１の補
正テーブルメモリｉ／ｆ回路１０の出力とＡ／Ｄ変換器
１の出力とを選択し、その選択結果を上記第１の補正テ
ーブルメモリ１１のアドレスとして入力する。すなわ
ち、第１の補正テーブルメモリ１１が書き込み動作の
時、第１の補正テーブルメモリｉ／ｆ回路１０の出力を
選択し、読み出し動作の時には、Ａ／Ｄ変換器１の出力
であるデジタル映像信号を選択し、これを第１の補正テ
ーブルメモリ１１のアドレスに入力する。１５は第２の
セレクタであり、第２の補正テーブルメモリｉ／ｆ回路
１２の出力とＡ／Ｄ変換器１の出力とを選択し、その選
択結果を第２の補正テーブルメモリ１３にそのアドレス
として入力する。すなわち、第２の補正テーブルメモリ
１３が書き込み動作の時、第２の補正テーブルメモリｉ
／ｆ回路１２の出力を選択し、読み出し動作の時には、
Ａ／Ｄ変換器１の出力であるデジタル映像信号を選択
し、これを第２の補正テーブルメモリ１２のアドレスに
入力する。１６は第３のセレクタであり、第１の補正テ
ーブルメモリ１１からの出力信号と、第２の補正テーブ
ルメモリ１３からの出力信号とを選択する。１７はＤ／
Ａ変換器であり、上記第３のセレクタ１６からのデジタ
ル信号をアナログ信号に変換する。

【０００６】以上のように構成された階調補正回路につ
いて、以下、その動作について説明する。まず、入力輝
度信号をＡ／Ｄ変換器１に入力し、デジタル信号に変換
して、これを変換入力輝度信号として出力する。複数種
類の画面、例えば２画面が存在する場合、それぞれ異な
った画面に対応する入力輝度信号が変換され、それぞれ
変換入力輝度信号ｂ1 、ｂ2 として出力されるものとす
る。第１のヒストグラムメモリｉ／ｆ回路７２，及び第
２のヒストグラムメモリｉ／ｆ回路７４は、変換入力輝
度信号ｂ1 ，ｂ2 をそれぞれ第１のヒストグラムメモリ
７１，第２のヒストグラムメモリ７３のアドレスとし、
アクセスされる度にそのアドレスのデータを" １" だけ
加算してそれぞれのヒストグラムメモリ７１，７３に戻
す。また第１のヒストグラムメモリ７１、及び第２のヒ
ストグラムメモリ７３の度数があるレベル以上にならな
いように制限を加える。この動作を一垂直走査期間行う
ことによって、入力輝度信号の輝度ヒストグラムを検出
する。また、この第１のヒストグラムメモリ７１，第２
のヒストグラムメモリ７３の内容は、一垂直走査期間、
またはその整数倍の期間ごとにクリアされ、全てのデー
タが" ０" となる。一垂直走査期間に複数種類の映像が
存在する時、それぞれの映像に対して第１のヒストグラ
ムメモリ７１、第２のヒストグラムメモリ７３が割り当
てられ、第１のヒストグラムメモリｉ／ｆ回路７２は第
１のヒストグラムメモリ７１が割り当てられた画面の輝
度信号（ｂ1 ）の時だけＯＮになり、第２のヒストグラ
ムメモリｉ／ｆ回路７４は第２のヒストグラムメモリ７
３が割り当てられた画面の輝度信号（ｂ2 ）の時だけＯ
Ｎになる。すなわち複数種類の映像の切り換え時にヒス
トグラムメモリのデータ加算のＯＮ／ＯＦＦを行う。

【０００７】以下には、第１のヒストグラムメモリ７１
に割り当てられた画面のデータｂ1に対する演算制御
部、及び補正テーブルの処理内容を示す。第１のヒスト
グラムメモリ７１のデータを演算制御部４が読み出し、
第１のヒストグラムメモリ７１にそれぞれ割り当てられ
た画面の輝度信号の最小輝度レベル（ＹMIN ）、及びヒ
ストグラムに書き込まれた総度数（ＴＰＸ）を検出し、
分散（ＤＳＴ）を計算する。さらに全サンプルポイント
での輝度レベルの平均値（ＡＰＬ）を算出する。

【０００８】このようにして得られた４つの制御パラメ
ータ（ＹMIN 、ＴＰＸ、ＤＳＴ、ＡＰＬ）を使用して、
ベース値（ＢＳＥ＝加算値の初期設定値）、累積スター
トポイント（ＲＳＴ）、累積エンドポイント（ＲＥＤ）
の３つの制御パラメータをそれぞれ計算する。

【０００９】次に、再度、第１のヒストグラムメモリ７
１からデータを読み出し、上記算出した各制御パラメー
タをもとに、リミッタ（図２０(b) 参照）や、一定値の
加算（図２０(c) 参照）等の演算を行い、その結果を補
正ヒストグラムデータｃとする。ここで、加算する一定
値（ベース値）が大きいほど累積加算した曲線は直線に
近くなり、その値が小さいほど累積加算した曲線は平坦
化する。

【００１０】そして、累積スタートポイント（ＲＳＴ）
と累積エンドポイント（ＲＥＤ）により、その範囲内に
ついて補正ヒストグラムデータｃの累積ヒストグラムデ
ータｄを計算する。この様子を図２０(c)、および図２１
(a) の曲線Ｌ１に示す。次に、演算制御部４はその累積
ヒストグラムデータの最大値が最大出力輝度レベルｈと
なるような正規化係数を求め、この係数をもとに累積ヒ
ストグラムの各データｇに対して正規化処理を行った
後、その結果ｉを第１の補正テーブルメモリ１０に記憶
する。この時、最大出力輝度レベルｈを制御することに
より、自動コントラストコントロール（ＡＣＬ）や、自
動ブライトコントロール（ＡＢＬ）のような動作ができ
る。この動作を図２１(b) に示す。

【００１１】ダイナミックレンジが広がっている信号
は、累積ヒストグラムが直線に近くなる（図２１(a) の
直線Ｌ２参照）。そこで入力映像輝度信号の累積ヒスト
グラム（図２１(a) の曲線Ｌ１参照）を直線（図２１
(a) の直線Ｌ２参照）に近づけるための補正作業を、補
正テーブル動作にて行う。

【００１２】第１の補正テーブルメモリｉ／ｆ回路１０
は第１のヒストグラムメモリ７１に割り当てられた画面
での変換入力輝度信号ｂ1 をアドレスとして、そのデー
タｊを読み出し、第１の補正出力輝度信号ｋ1 を得る。
図２１(c) は補正後の輝度信号のヒストグラムを示す。

【００１３】以上の演算制御部４，及び補正テーブルを
用いた処理は第２のヒストグラムメモリ７３に割り当て
られた画面のデータｂ2 に対しても、第２の補正テーブ
ルメモリ１２、及び第２の補正テーブルメモリｉ／ｆ回
路１３を使用して同様に行われ、第２の補正出力信号ｋ
2 を得る。

【００１４】次に第３のセレクタ１６は第１のヒストグ
ラムメモリ７１に割り当てられた画面領域に対しては第
１の補正出力信号ｋ1 を、第２のヒストグラムメモリ７
３に割り当てられた画面領域に対しては第２の補正出力
信号ｋ2 を、それぞれ切り換えて補正出力信号ｋを出力
する。そして、Ｄ／Ａ変換器１７はこの第３のセレクタ
１６からの出力信号ｋをアナログ信号に変換して出力す
る。

【００１５】なお、同期処理回路１８は以上述べたよう
な順序で各部の動作が行われるように各回路の動作タイ
ミングを制御する。以上のように構成された階調補正装
置では、表示画面上に複数の映像を表示させる場合に、
それぞれの画面の独立したヒストグラムを得ることがで
き、得られる階調補正テーブル（ルックアップテーブ
ル）も正確なものを得ることができる。

【００１６】また、以下に、他の従来のこの種の階調補
正装置について説明する。図２２は従来の階調補正装置
のブロック図を示すものである。図２２において、図１
９と同一符号は同一または相当するものを示し、７５は
第１のヒストグラムｉ／ｆ回路７２より出力された映像
信号の特徴として、例えば最大値，最小値を検出する第
１の特徴検出回路である。同じく７６は第２のヒストグ
ラムｉ／ｆ回路７４より出力された映像信号の特徴とし
て、例えば、最大値，最小値を検出する第２の特徴検出
回路である。

【００１７】以上のように構成された他の従来の階調補
正回路について、以下に、その動作について説明する。
まず、入力輝度信号をＡ／Ｄ変換器１に入力し、デジタ
ル信号に変換する。Ａ／Ｄ変換器１はこれを変換入力輝
度信号として次段の回路に出力する。複数種類の画面、
例えば２画面が存在する場合、それぞれ異なった画面の
入力輝度信号が変換されるが、これらをそれぞれｂ1 、
ｂ2 とする。第１のヒストグラムメモリｉ／ｆ回路７２
は入力輝度信号ｂ１を第１の特徴検出回路７５に出力
し、この特徴検出回路７５は入力輝度信号ｂ１の特徴と
して、例えば最大値，最小値を検出し、第１のヒストグ
ラムメモリｉ／ｆ回路７２に出力する。同様に、第２の
ヒストグラムメモリｉ／ｆ回路７４は入力輝度信号ｂ２
を第２の特徴検出回路７６に出力し、この特徴検出回路
７６は入力輝度信号ｂ２の特徴として、例えば最大値、
最小値を検出し、第２のヒストグラムメモリｉ／ｆ回路
７４に出力する。これらの特徴は第１のレジスタＲＡＭ
６，第２のレジスタＲＡＭ７に保持され、次のフィール
ドで使用されることになる。

【００１８】第１のヒストグラムｉ／ｆ回路７２、第２
のヒストグラムｉ／ｆ回路７４は変換入力輝度信号ｂ1
、ｂ2 をそれぞれヒストグラムメモリａ７１、ヒスト
グラムメモリｂ７３のアドレスとして入力し、第１のヒ
ストグラムメモリ７１、第２のヒストグラムメモリ７３
がアクセスされる度にそのアドレスのデータを" １" だ
け加算してヒストグラムメモリに戻す。また、第１のヒ
ストグラムメモリ７１、第２のヒストグラムメモリ７３
のデータの度数があるレベル以上にならないように制限
を加える。第１の特徴検出回路７５あるいは第２の特徴
検出回路７６から得られた１フィールド前の画面の特徴
としての最大値，最小値によって変換入力輝度信号のサ
ンプルに制限を加えることで容量の少ないヒストグラム
メモリでヒストグラム検出を行うことができる。この動
作を一垂直走査期間行うことによって入力輝度信号ａの
輝度ヒストグラムを検出する。

【００１９】この第１のヒストグラムメモリ７１、第２
のヒストグラムメモリ７３の内容がクリアされ、全ての
データを" ０" にする。同様に画面の特徴としての最大
値、最小値は、一垂直走査期間、またはその整数倍の期
間ごとに内容が新たに検出された、即ち現フィールドで
検出された内容に置き換わる。一垂直走査期間に複数種
類の映像が存在する時それぞれの映像に対して第１のヒ
ストグラムメモリ７１及び第１の特徴検出回路７５，第
２のヒストグラムメモリ７３及び第２の特徴検出回路７
６が割り当てられ、第１のヒストグラムメモリｉ／ｆ回
路７２は第１のヒストグラムメモリ７１及び第１の特徴
検出回路７５が割り当てられた画面の輝度信号（ｂ1 ）
の時だけＯＮになり、第２のヒストグラムメモリｉ／ｆ
回路７４は第２のヒストグラムメモリ７３及び第２の特
徴検出回路７６が割り当てられた画面の輝度信号（ｂ2
）の時だけＯＮになる。すなわち複数種類の映像の切
り換え時にヒストグラムメモリのデータ加算及び特徴検
出のＯＮ／ＯＦＦを行う。ここからは、第１のヒストグ
ラムメモリ７１に割り当てられた画面のデータｂ1 に対
する演算制御部４及び補正テーブルの処理内容を示す。

【００２０】第１のヒストグラムメモリ７１のデータを
演算制御部４が読み出し、第１のヒストグラムメモリ７
１にそれぞれ割り当てられた画面の輝度信号の最小輝度
レベル（ＹMIN ）、ヒストグラムに書き込まれた総度数
（ＴＰＸ）を検出し、分散（ＤＳＴ）を計算する。さら
に全サンプルポイントでの輝度レベルの平均値（ＡＰ
Ｌ）を算出する。この４つの制御パラメータ（ＹMIN 、
ＴＰＸ、ＤＳＴ、ＡＰＬ）を使用して、ベース値（ＢＳ
Ｅ＝加算値の初期設定値）、累積スタートポイント（Ｒ
ＳＴ）、累積エンドポイント（ＲＥＤ）の３つの制御パ
ラメータを計算する。

【００２１】次に、第１のヒストグラムメモリ７１から
データを再度読み出し、上記算出した各制御パラメータ
をもとにリミッタ（図２０(b) 参照）や一定値（ベース
値）の加算（図２０(c) 参照）等の演算を行い、その結
果を補正ヒストグラムデータｃとする。ここで、加算す
る一定値（ベース値）が大きいほど累積加算した曲線は
直線に近くなり、その値が小さいほど累積加算した曲線
は平坦化する。

【００２２】そして、累積スタートポイント（ＲＳＴ）
と累積エンドポイント（ＲＥＤ）により、その範囲内に
ついて補正ヒストグラムデータｃの累積ヒストグラムデ
ータｄを計算する。この様子を（図２０(c) および図２
１(a) の曲線Ｌ１）に示す。

【００２３】次に演算制御部４は、その累積ヒストグラ
ムデータの最大値が最大出力輝度レベルｈとなるような
正規化係数を求め、この係数をもとに累積ヒストグラム
の各データｇに対して正規化処理を行った後、その結果
ｉを第１の補正テーブルメモリ１１に記憶する。この
時、最大出力輝度レベルｈを制御することにより自動コ
ントラストコントロール（ＡＣＬ）や、自動ブライトコ
ントロール（ＡＢＬ）のような動作を実現することがで
きる。この動作を（図２１(b) ）に示す。

【００２４】ダイナミックレンジが広がっている信号
は、累積ヒストグラムが直線に近くなる（図２１(a) の
直線Ｌ２）。そこで入力映像輝度信号の累積ヒストグラ
ム（図２１(a) の曲線Ｌ１）を直線（図２１(a) の直線
Ｌ２）に近づけるための補正作業を補正テーブル動作に
て行う。

【００２５】第１の補正テーブルメモリｉ／ｆ回路１０
は第１のヒストグラムメモリ７１に割り当てられた画面
での変換入力輝度信号ｂ1 をアドレスとしてそのデータ
ｊを読み出し、第１の補正出力輝度信号ｋ1 を得る。図
２１(c) は補正後の輝度信号のヒストグラムを示す。

【００２６】以上の演算制御部４及び補正テーブル動作
は第２のヒストグラムメモリ７３に割り当てられた画面
のデータｂ2 に対しても第２の補正テーブルメモリ１
３、第２の補正テーブルメモリｉ／ｆ回路１２を使用し
て同様に行われ、これにより、第２の補正出力信号ｋ2
を得る。

【００２７】次に、第３のセレクタ１６は第１のヒスト
グラムメモリ７１に割り当てられた画面領域に対しては
第１の補正出力信号ｋ1 、第２のヒストグラムメモリ７
３に割り当てられた画面領域に対しては第２の補正出力
信号ｋ2 をそれぞれ切り換えて、補正出力信号ｋとして
出力する。そして、Ｄ／Ａ変換器１７はこの第３のセレ
クタ１６からの出力信号ｋをアナログ信号ｌに変換して
出力する。同期処理回路１８は以上述べたような順序で
各部の動作が行われるように各回路の動作タイミングを
制御する。

【００２８】以上のように構成された他の従来の階調補
正装置では、表示画面上に複数の映像を表示させる場合
に、それぞれの画面の独立したヒストグラムを得ること
ができ、また各画面の特徴を生かした少ないメモリ容量
でヒストグラムを得ることができ、得られる階調補正テ
ーブル（ルックアップテーブル）も正確なものを得るこ
とができる。

【００２９】

【発明が解決しようとする課題】従来の階調補正装置は
以上のように構成されており、表示画面上の複数の映像
に対し、正確に補正を行うためには映像の数に応じた回
路量、及びメモリ量が必要となるという問題点があっ
た。また、表示画面上の複数の映像のヒストグラム抽出
方法が１つに決められてしまい、特徴の異なった画面に
対して同じような階調補正を行ってしまうという問題点
があった。

【００３０】さらに、１つの輝度レベルに対して決めら
れた度数（1 アドレスのビット数分）しか累積すること
ができず、どのようなレベルの取り方をしても累積でき
る振幅レベルの度数分布の最大度数が限られてしまうと
いう問題点があった。

【００３１】この発明は以上のような問題点を解消する
ためになされたもので、ヒストグラムメモリの使用量や
ヒストグラムメモリｉ／ｆ回路の回路量を増やすことな
く、表示画面上の複数の映像の階調補正を行うことがで
きる階調補正装置を得ることを目的とする。また、各画
面毎にヒストグラム累積方法を切り換えて、それぞれの
画面に合わせたヒストグラム累積処理、及び階調補正処
理を行うことのできる階調補正装置を得ることを目的と
する。

【００３２】また、複数種類の度数分布抽出方法に対し
て、１つのレンジに累積できる振幅レベルの度数分布の
最大度数を変えることができる階調補正装置を得ること
を目的とする。また、上記の他の従来の構成では、表示
画面上の複数の映像に対し正確に補正を行い、また各画
面の特徴も精度よく検出できるようにするためには、映
像の数に応じた回路量及びメモリ量が必要になるという
課題があった。

【００３３】この発明は、以上のような従来のものの問
題点を解消するためになされたもので、表示画面上に２
画面以上の複数の映像を表示させる場合も、ヒストグラ
ムメモリの使用量を増やすことがなく、また上記データ
蓄積を制御する特徴検出も１つの特徴検出回路のみで回
路量を増やすことなく複数画面に対応した階調補正処理
を実現することができるうえに、各フィールドで設定す
るサンプル領域は、データ抽出領域と特徴検出領域と同
一のサンプル領域を設定するだけでよく、例えば２画面
の一部が重なっている場合でも両方の画面のサンプルを
することができる等，サンプル領域の自由度が増すこと
ができる階調補正装置を得ることを目的とする。

【００３４】また、表示画面上に複数の映像を表示させ
る場合も、ヒストグラムメモリの使用量を増やすことな
く、また上記データ蓄積を制御する特徴検出も１つの特
徴検出回路のみで回路量を増やすことなく、またヒスト
グラムメモリｉ／ｆ回路の回路量を増やすことなく複数
画面に対応した階調補正処理を実現することができるう
えに、制御を行うために制御の精度を増すことができる
階調補正装置を得ることを目的とする。

【００３５】

【課題を解決するための手段】本願の請求項１の発明に
係る階調補正装置は、一画面に複数の画面を同時に表示
するとき、各画面の階調を夫々補正する階調補正装置で
あって、入力された夫々の画面の映像信号を特定周期で
切り換えて、当該各画面の映像信号の振幅レベルの度数
分布を記憶するヒストグラムメモリと、上記ヒストグラ
ムメモリが入力された夫々の画面の映像信号を特定周期
で切り換えて当該各画面の映像信号の振幅レベルの度数
分布を記憶するように、当該ヒストグラムメモリに対
し、度数分布のデータの書き込み及び読み出し制御を行
うヒストグラムインターフェース回路と、上記ヒストグ
ラムメモリに対して輝度度数分布のデータを上記ヒスト
グラムインターフェース回路を介して取り出して累積輝
度分布を演算するとともに、得られた累積輝度分布が所
望の形状になるよう制御パラメータを設定し、上記制御
パラメータを用いて輝度度数分布を修正し、修正輝度度
数分布を用いて入力輝度信号のレベルを補正するための
補正テーブルを作成する演算制御部と、上記演算制御部
で作成された複数の画面の映像信号に対する補正テーブ
ルを少なくとも上記特定周期の間保持する複数のルック
アップテーブルメモリと、各画面の映像信号が入力され
る毎に上記複数のルックアップテーブルメモリを切り換
えて輝度信号を入力し、上記ルックアップテーブルメモ
リを切り換えて輝度信号を入力し、上記ルックアップテ
ーブルメモリの補正テーブルを用いて各画像の補正輝度
信号を出力する画像切換セレクタとを備えるようにした
ものである。

【００３６】また、本願の請求項２の発明に係る階調補
正装置は、請求項１記載の発明に係る階調補正装置にお
いて、上記ヒストグラムメモリインターフェース回路
が、複数の画面の映像信号に対して、上記特定周期とし
て、映像信号のフィールド毎の周期またはその倍数毎の
周期で順次切り換えて輝度信号を取り込み、同一画面上
に表示される複数の映像信号の中から１つの映像信号の
輝度度数分布を抽出するように制御して上記ヒストグラ
ムメモリに与えるようにしたものである。

【００３７】また、本願の請求項３の発明に係る階調補
正装置は、請求項１記載の階調補正装置において、上記
ヒストグラムインタフェース回路が、複数種類の度数分
布抽出部を備え、該複数種類の度数分布抽出部を抽出領
域毎に切り換えて用いるものとしたものである。

【００３８】また、本願の請求項４の発明に係る階調補
正装置は、請求項３記載の階調補正装置において、上記
ヒストグラムインタフェース回路が、上記複数種類の度
数分布抽出部を上記抽出領域の切り換えに同期して切り
換えるものとしたものである。

【００３９】また、本願の請求項５の発明に係る階調補
正装置は、入力された映像信号の振幅レベルの度数分布
を記憶するヒストグラムメモリと、上記度数分布を抽出
し、上記ヒストグラムメモリへの書き込み、及び読み出
しを行うヒストグラムメモリインタフェース回路と、上
記ヒストグラムメモリインタフェース回路から取り出さ
れた輝度度数分布のデータを用いて入力輝度信号のレベ
ルを補正するための補正式、または補正テーブルを作成
する演算制御部と、上記演算制御部で作成された画面に
対する補正式、または補正テーブルを保持する補正テー
ブルとを備えた階調補正装置において、上記ヒストグラ
ムメモリインタフェース回路に、上記ヒストグラムメモ
リの第１のアドレスのメモリが満たされた時に出力され
るデータ格納信号を受け、上記第１のアドレスのメモリ
をリセットさせるリセット信号を上記ヒストグラムメモ
リに送信するリセット部と、上記データ格納信号を第２
のアドレスのメモリに送信するデータ格納信号送信部と
を備えるようにしたものである。

【００４０】また、本願の請求項６の発明に係る階調補
正装置は、請求項５記載の階調補正装置において、上記
ヒストグラムメモリインタフェース回路が、複数種類の
度数分布抽出部を備え、上記リセット部および上記デー
タ格納信号送信部は、上記複数種類の度数分布抽出部の
動作状況によってその動作が制御されるものとしたもの
である。

【００４１】また、本願の請求項７の発明に係る階調補
正装置は、一画面に複数の画面を同時に表示するとき、
各画面の階調を夫々補正する階調補正装置であって、入
力された夫々の画面の映像信号を特定周期で切り換え
て、当該各画面の映像信号の振幅レベルの度数分布を記
憶するヒストグラムメモリと、入力された映像信号の振
幅レベルの特徴を検出する特徴検出回路と、上記ヒスト
グラムメモリへの書き込み及び読み出しの制御及び上記
特徴検出回路への映像信号の入出力の制御を行うヒスト
グラムインタフェース回路と、上記ヒストグラムインタ
フェース回路から取り出された映像信号の度数分布のデ
ータを用いて入力映像信号のレベルを補正するための補
正式または補正テーブルを作成する演算制御部と、上記
演算制御部で作成された複数の画面の映像信号に対する
補正式または補正テーブルを保持する複数の補正テーブ
ルメモリと、各画面の映像信号が入力される毎に上記複
数の補正テーブルメモリを切り換えて映像信号を入力
し、上記補正テーブルメモリの補正式または補正テーブ
ルを用いて各画面の補正映像信号を出力する画面切り換
えセレクタとを備え、上記ヒストグラムインタフェース
回路が、上記同一画面上に表示される複数画面の中から
１つの画面の映像信号に対応した領域を度数分布抽出領
域となるように制御を行い、上記ヒストグラムインタフ
ェース回路が、上記同一画面上に表示される複数画面の
中から１つの画面の映像信号に対応した領域を特徴検出
領域となるように制御を行うとともに、上記ヒストグラ
ムインタフェース回路が、複数個のレジスタを備え、上
記特徴検出回路より検出された特徴データをある一定期
間保持することができるようにしたものである。

【００４２】また、本願の請求項８の発明に係る階調補
正装置は、請求項７記載の階調補正装置において、上記
ヒストグラムインタフェース回路が、上記度数分布抽出
領域をフィールド毎またはフィールドの倍数の周期で切
り換え、上記特徴検出領域をフィールド毎またはフィー
ルドの倍数の周期で切り換えるようにしたものである。

【００４３】また、本願の請求項９の発明に係る階調補
正装置は、一画面に複数の画面を同時に表示するとき、
各画面の階調を夫々補正する階調補正装置であって、入
力された夫々の画面の映像信号を特定周期で切り換え
て、当該各画面の映像信号の振幅レベルの度数分布を記
憶するヒストグラムメモリと、入力された夫々の画面の
映像信号を特定周期で切り換えて、当該各画面の映像信
号の振幅レベルの特徴を検出する特徴検出回路と、上記
ヒストグラムメモリへの書き込み及び読み出しの制御及
び上記特徴検出回路への映像信号の入出力の制御を行う
ヒストグラムインタフェース回路と、上記ヒストグラム
インタフェース回路から取り出された映像信号の度数分
布のデータを用いて入力映像信号のレベルを補正するた
めの補正式または補正テーブルを作成する演算制御部
と、上記演算制御部で作成された複数の画面の映像信号
に対する補正式または補正テーブルを保持する複数の補
正テーブルメモリと、各画面の映像信号が入力される毎
に上記複数の補正テーブルメモリを切り換えて映像信号
を入力し、上記補正テーブルメモリの補正式または補正
テーブルを用いて各画面の補正映像信号を出力する画面
切り換えセレクタとを備え、上記ヒストグラムインタフ
ェース回路が、上記同一画面上に表示される複数画面の
中から１つの画面の映像信号に対応した領域を度数分布
抽出領域となるように制御を行い、上記ヒストグラムイ
ンタフェース回路が、上記同一画面上に表示される複数
画面の中から１つの画面の映像信号に対応した領域を特
徴検出領域となるように制御を行うとともに、上記ヒス
トグラムインタフェース回路が、上記特徴検出領域の画
面が次に上記度数分布抽出領域になるように切り換える
ようにしたものである。

【００４４】また、本願の請求項１０の発明に係る階調
補正装置は、請求項９記載の階調補正装置において、上
記ヒストグラムインタフェース回路が、上記度数分布抽
出領域をフィールド毎またはフィールドの倍数の周期で
切り換え、上記特徴検出領域をフィールド毎またはフィ
ールドの倍数の周期で切り換えるようにしたものであ
る。

【００４５】

【発明の実施の形態】

実施の形態１．図１は本発明の実施の形態１にかかる階
調補正装置のブロック図を示すものであり、本願の請求
項１，２の発明に相当するものである。この実施の形態
１は複数の画面の映像信号に対する階調補正を、１つの
ヒストグラムメモリおよび１つのヒストグラムメモリｉ
／ｆ回路により実現できるようにしたものである。図１
において、１は入力された映像信号をＡ／Ｄ変換するＡ
／Ｄ変換器である。２はＡ／Ｄ変換された入力映像信号
の輝度レベルのヒストグラムを記憶するヒストグラムメ
モリであり、一般には該メモリのアドレス入力を入力信
号の輝度レベルとみなし、そのアドレスの内容が度数を
現すものとなる。３はヒストグラムメモリｉ／ｆ回路で
あり、ヒストグラムメモリ２の書き込み及び読み出しを
制御する。

【００４６】上記ヒストグラムメモリｉ／ｆ回路３によ
るヒストグラムメモリ２へのデータ書き込み時は、Ａ／
Ｄ変換器１の出力映像をアドレスに入力し、輝度レベル
に応じて、その分布度数をデータとして加算していく。
また、抽出されたヒストグラム分布の読み出し処理は、
後述するヒストグラムメモリｉ／ｆ回路３を構成するバ
スセレクタ２５を介して行う。

【００４７】４は演算制御部であり、ヒストグラムメモ
リ２のデータから累積ヒストグラムを算出したり、更に
補正テーブルを算出するための演算を行う。５は演算制
御部４の演算プログラムを格納するプログラムＲＯＭで
ある。６は第１のレジスタＲＡＭであり、第１の画面、
例えば、図３(b) のサンプリング窓Ｄ１の補正テーブル
メモリへの格納データを算出するのに用いるパラメータ
を格納する。７は第２のレジスタＲＡＭであり、第２の
画面、例えば、図３(b) のサンプリング窓Ｄ２の補正テ
ーブルメモリへの格納データを算出するのに用いるパラ
メータを格納する。

【００４８】１１は第１の補正テーブルメモリであり、
演算制御部４で算出された第１の画面の補正データを記
憶する。同じく、１２は第２の補正テーブルメモリであ
り、演算制御部４で算出された第２の画面の補正データ
を記憶する。一般には、該メモリのアドレス入力を輝度
レベルとみなし、そのアドレスの内容が補正データを表
すようにする。

【００４９】１０は第１の補正テーブルメモリｉ／ｆ回
路であり、第１の補正テーブルメモリ１１の書き込み及
び読み出しを制御する。同じく、１２は第２の補正テー
ブルメモリｉ／ｆ回路であり、第２の補正テーブルメモ
リ１３の書き込み及び読み出しを制御する。１４は第１
のセレクタであり、第１の補正テーブルメモリｉ／ｆ回
路１０の出力とＡ／Ｄ変換器１の出力とを選択し、その
選択結果を第１の補正テーブルメモリ１１のアドレスと
して入力する。すなわち、第１の補正テーブルメモリ１
１が書き込み動作の時、第１の補正テーブルメモリｉ／
ｆ回路１０の出力を選択し、一方、読み出し動作の時、
Ａ／Ｄ変換器１の出力であるデジタル映像信号を選択
し、第１の補正テーブルメモリ１１のアドレスに入力す
る。

【００５０】１５は第２のセレクタであり、第２の補正
テーブルメモリｉ／ｆ回路１２の出力とＡ／Ｄ変換器１
の出力とを選択し、その選択結果を第２の補正テーブル
メモリ１３のアドレスとして入力する。すなわち、第２
の補正テーブルメモリ１３が書き込み動作を行う時、第
２の補正テーブルメモリｉ／ｆ回路１２の出力を選択
し、一方、読み出し動作の時、Ａ／Ｄ変換器１の出力で
あるデジタル映像信号を選択し、第２の補正テーブルメ
モリ１３のアドレスに入力する。

【００５１】１６は第３のセレクタであり、第１の補正
テーブルメモリ１１からの出力信号と第２の補正テーブ
ルメモリ１２からの出力信号とを選択する。１７はＤ／
Ａ変換器であり、上記第３のセレクタ１６からのデジタ
ル信号をアナログ信号に変換する。また、１９はフィー
ルドカウンタであり、フィールド識別信号を発生するも
のである。このフィールド識別信号は、例えば、２画面
の場合１フィールド毎にＯＮ／ＯＦＦが繰り返されるよ
うな信号である。１８は同期処理回路であり、映像輝度
信号の垂直、及び水平表示開始点を初めとする位相情報
を認識把握し、各メモリ及び回路のタイミング制御を行
うためのものである。

【００５２】また、図２はヒストグラムメモリｉ／ｆ回
路３を詳しく記述したブロック図である。２１はヒスト
グラムメモリ２からのデータ出力に" １" を加算する加
算器である。２２はヒストグラムメモリ２からのデータ
出力に" １" を加算した時、オーバーフローを防ぐため
のリミッタ回路である。２３は第１の画面、例えば、図
３(b) のサンプリング窓Ｄ１の位置情報を保存している
第１のサンプル窓レジスタである。２４は第２の画面、
例えば、図３(b) のサンプリング窓Ｄ２の位置情報を保
存している第２のサンプル窓レジスタである。ここで位
置情報とは、例えば、第１の画面が縦何ライン目から始
まり何ライン目に終わるといった情報や、横何画素目か
ら始まり何画素目に終わるといった情報である。２５は
フィールドカウンタ１９から送られてくるフィールド識
別信号によって、第１のサンプル窓レジスタ２３と第２
のサンプル窓レジスタ２４とを切り換えて選択して出力
するセレクタである。２６は画素カウンタであり、同期
処理回路１８からの情報をもとに現在処理されている画
素（Ａ／Ｄ変換器１より入力される信号）が画面上でど
の位置にあるかをカウントする画素カウンタである。２
７は画素カウンタ２６による現在の画素の位置情報とセ
レクタ２５から出力されたサンプリング窓の位置情報と
を比較し、現在の画素がサンプリング窓の内部に存在す
る時にイネーブル信号を発生する第１の比較器である。
２８は上記第１の比較器２７によって出力されたイネー
ブル信号によってデータ出力に" １" を加算するかどう
かを選択するセレクタである。２９はヒストグラムメモ
リ２から出力されるデータをどのタイミングで演算制御
部４へ出力するかの情報を保存する出力位置レジスタで
ある。３０は画素カウンタ２６の出力と出力位置レジス
タ２９の出力との比較を行い、これらが一致したらイネ
ーブル信号を出力する第２の比較器である。３１は上記
第２の比較器３０からのイネーブル信号によってヒスト
グラムメモリ２の内容を演算制御部４に出力するかどう
かを選択するセレクタである。

【００５３】以上のように構成された階調補正回路につ
いて以下にその動作について説明する。まず、入力輝度
信号をＡ／Ｄ変換器１に入力し、デジタル信号に変換し
て、変換入力輝度信号として出力する。複数種類の画
面、例えば、２画面が存在する場合、それぞれ異なった
画面の入力輝度信号が変換され、それぞれｂ1 、ｂ2 と
なるものとする。輝度信号ｂ１とｂ２は、ヒストグラム
メモリ２にアドレスとして入力され、そのアドレスのデ
ータがヒストグラムメモリｉ／ｆ回路３に入力される。
ヒストグラムメモリｉ／ｆ回路３はフィールドカウンタ
１９から出力されるフィールド識別信号によって、２画
面のうち、どちらの画面の輝度ヒストグラムをヒストグ
ラムメモリ２に蓄積するかを選択する。選択された画面
の時だけ第1 の比較器２７よりイネーブル信号が発生す
るため、選んだ画面の入力信号、例えばｂ１がきた時の
み、そのアドレスのデータを" １" だけ加算してヒスト
グラムメモリ２に戻す。またヒストグラムメモリ２の度
数があるレベル以上にならないように制限を加える。一
般に、輝度ヒストグラムを抽出している期間（サンプル
している期間）は、アドレスが一度アクセスされる間に
データ処理を終える。この動作を一垂直走査期間行うこ
とによって、選択輝度信号ｂ１の輝度ヒストグラムを検
出する。このヒストグラムメモリ２の内容は、一垂直走
査期間、またはその整数倍の期間ごとにクリアされ、全
てのデータが" ０" となる。またこのヒストグラムメモ
リ２の内容は、出力位置レジスタ２９に書き込まれてい
る位置になれば、演算制御部４の方に出力される。

【００５４】次にヒストグラムメモリ２のデータを演算
制御部４が読み出し、ヒストグラムメモリ２にそれぞれ
割り当てられた画面の輝度信号の最小輝度レベル（ＹMI
N ）、ヒストグラムに書き込まれた総度数（ＴＰＸ）を
検出し、分散（ＤＳＴ）を計算する。さらに全サンプル
ポイントでの輝度レベルの平均値（ＡＰＬ）を算出す
る。この４つの制御パラメータ（ＹＭＩＮ、ＴＰＸ、Ｄ
ＳＴ、ＡＰＬ）を使用して、ベース値（ＢＳＥ＝加算値
の初期設定値）、累積スタートポイント（ＲＳＴ）、累
積エンドポイント（ＲＥＤ）の３つの制御パラメータが
計算される。

【００５５】次に、再度ヒストグラムメモリ２からデー
タを読み出し、上記算出した各制御パラメータをもとに
リミッタ（図２０(b) 参照）や、一定値の加算（図２０
(c)参照）等の演算を行い、その結果を補正ヒストグラ
ムデータｃとする。ここで、加算する一定値（ベース
値）が大きいほど、累積加算した曲線は直線に近くな
り、またその値が小さいほど累積加算した曲線は平坦化
する。

【００５６】そして、累積スタートポイント（ＲＳＴ）
と、累積エンドポイント（ＲＥＤ）とにより、その範囲
内について補正ヒストグラムデータｃの累積ヒストグラ
ムデータｄを計算する。この様子を図２０(c) および図
２１(a) の曲線Ｌ１に示す。

【００５７】次に演算制御部４はその累積ヒストグラム
データの最大値が最大出力輝度レベルｈとなるような正
規化係数を求め、この係数をもとに累積ヒストグラムの
各データｇに対して正規化処理を行う。演算制御部４は
ヒストグラムメモリ２に蓄積された輝度データが第１，
第２のどちらの画面のデータかによって補正テーブルメ
モリ１１，１３、及び補正テーブルメモリｉ／ｆ回路１
０，１２の選択を行い、正規化処理をした結果ｉを、選
択した補正テーブルメモリ１０（本実施の形態１の場
合、補正テーブルメモリ１１，補正テーブルメモリｉ／
ｆ回路１０を選択する）に記憶する。この時、最大出力
輝度レベルｈを制御することにより自動コントラストコ
ントロール（ＡＣＬ）や、自動ブライトコントロール
（ＡＢＬ）のような動作ができる。この動作を図２１
(b) に示す。ダイナミックレンジが広がっている信号は
累積ヒストグラムが直線に近くなる（図２１(a) の直線
Ｌ２）。そこで、入力映像輝度信号の累積ヒストグラム
（図２１(a) の曲線Ｌ１）を直線（図２１(a) の直線Ｌ
２）に近づけるための補正作業を、補正テーブル動作に
て行う。

【００５８】すなわち、第１の補正テーブルメモリ１１
はヒストグラムメモリ２に割り当てられた画面での変換
入力輝度信号ｂ1 をアドレスとしてそのデータｊを読み
出し、補正出力輝度信号ｋ1 を得る。図２１(c) は、補
正後の輝度信号のヒストグラムを示す。

【００５９】次に第３のセレクタ１６は第１の画面領域
に対する第１の補正出力信号ｋ1 、第２の画面領域に対
する第２の補正出力信号ｋ2 をそれぞれ画面領域に応じ
て切り換えて補正出力信号ｋを出力する。そして、Ｄ／
Ａ変換器１７は、この第３のセレクタ１６からの出力信
号ｋをアナログ信号に変換して出力する。同期処理回路
１８は以上述べたような順序で各部の動作が行われるよ
うに各回路の動作タイミングを制御する。

【００６０】このように本実施の形態１によれば、１フ
ィールド毎にヒストグラムをとり、補正テーブルを設定
する画面を切り換え、各画面の階調補正を独立して行う
ようにしたことにより、従来のように画面の数だけヒス
トグラムメモリのメモリ量を必要とすることがなくな
り、１画面分のヒストグラムメモリのみで複数画面の最
適な階調補正を実現することが可能になる。

【００６１】なお、上記説明では、ヒストグラムメモリ
ｉ／ｆ回路３が映像信号の振幅レベルの度数分布を抽出
する際に、１フィールド毎に、その対象となる映像の抽
出領域を切り換える場合について説明したが、フィール
ドの倍数の周期で抽出対象となる映像信号を切り換える
ようにしてもよい。

【００６２】実施の形態２．図４は本発明の実施の形態
２による階調補正装置のブロック図を示すものであり、
本願の請求項３，４の発明に相当するものである。この
実施の形態２は実施の形態１に比しより回路を簡略化で
きるものである。図４において、図１と同一符号は同
一、または相当部分を示し、図１と異なる主要な点は、
フィールドカウンタがない点である。４１はヒストグラ
ムメモリｉ／ｆ回路であり、ヒストグラムメモリ２の書
き込み及び読み出しを制御する。図５は上記ヒストグラ
ムメモリｉ／ｆ回路４１を詳しく記述したブロック図で
ある。図２に示した階調補正装置と同様な部分について
は同一符号を付しており、図５のヒストグラムメモリｉ
／ｆ４１回路は、図６(a) ，(b) に示すように２つのモ
ードのヒストグラムを抽出するためのｉ／ｆ回路であ
る。すなわち、モード１では画像信号の階調が中間レベ
ルにのみ存在するような画面に対して有効なヒストグラ
ム抽出処理を行い、モード２では画像信号の階調が信号
のレベル全体に存在するような画面に対して有効なヒス
トグラム抽出処理を行う。図５において、５１はＡ／Ｄ
変換器１より入力された画像信号（８ビット）を５ビッ
トシフトして３ビットにする５bit シフタである。５２
はＡ／Ｄ変換器１より入力された画像信号（８ビット）
を４ビットシフトして４ビットにする４bit シフタであ
る。５３はヒストグラム抽出処理のＭＩＮ値が入ってい
るレジスタである。５４は４bit シフタ５２から出力さ
れた４ビット信号とレジスタ５３に保持されているＭＩ
Ｎ値とを比較してＭＩＮ値の方が小さい時に４ビット信
号を出力し、それ以外の時は" ０" を出力する第３の比
較器である。５５はヒストグラム抽出処理のＭＡＸ値が
入っているレジスタである。５６は第３の比較器５４か
ら出力された４ビット信号とレジスタ５５に保持されて
いるＭＡＸ値とを比較してＭＡＸ値の方が大きい時に４
ビット信号を出力し、それ以外の時は" ０" を出力する
第4 の比較器である。５７は同期処理部１８からあるタ
イミングで出力される画面切り換え信号によって５bit
シフタ５１か、第４の比較器５６のどちらかを選択して
ヒストグラムメモリにアドレスとして出力するセレクタ
である。

【００６３】以上のように構成された階調補正回路につ
いて以下にその動作について説明する。２３は第１のサ
ンプル窓レジスタであり、第１の画面、例えば、図３
(b) のサンプリング窓Ａの位置情報を保存しているもの
とし、２４は第２のサンプル窓レジスタであり、第２の
画面、例えば、図３(b) のサンプリング窓Ｂの位置情報
を保存しているものとする。また、第１の画面に対して
図６のモード１のヒストグラム抽出処理を行い、第２の
画面に対して図６のモード２のヒストグラム抽出処理を
行うものとする。

【００６４】画面切り換え信号によって第１の画面が選
ばれている時、第１の比較器２７からの加算イネーブル
信号は、Ａ／Ｄ変換器１から入力される画像信号が第１
の画面に該当するときに発生され、ヒストグラムメモリ
２に累積加算が行われる。それに同期するようにしてセ
レクタ５７は４ビットシフタ５２から出力され、比較器
５４、及び５６でＭＩＮ値、ＭＡＸ値と比較された４ビ
ット信号を選択し、ヒストグラムメモリ２へアドレスと
して出力する。同様にして画面切り換え信号によって第
２の画面が選ばれている時、第１の比較器２７からの加
算イネーブル信号はＡ／Ｄ変換器１から入力される画像
信号が第２の画面に該当するときに発生され、ヒストグ
ラムメモリ２に累積加算が行われる。これと同期するよ
うにしてセレクタ５７は５ビットシフタ５１から出力さ
れた３ビット信号を選択し、ヒストグラムメモリ２へア
ドレスとして出力する。このようにして第１の画面に対
しては図６(a) に示すモード１のようなヒストグラムを
抽出し、第２の画面に対しては図６(b) に示すモード２
のようなヒストグラムを抽出することができる。

【００６５】このように本実施の形態２によれば、表示
画面上に複数の映像を表示させる場合、画面切り換え信
号によって、各画面毎にヒストグラム累積処理を切り換
えるようにしたので、それぞれの画面に合わせたヒスト
グラム累積、及び階調補正処理を実現することができ、
上記実施の形態１に比べて、より回路を簡略化すること
ができる。

【００６６】実施の形態３．次に本発明の実施の形態３
による階調補正装置について説明する。図７は本発明の
実施の形態３にかかる階調補正装置のブロック図を示す
ものであり、本願の請求項５，６の発明に相当するもの
である。この実施の形態３は補正テーブルメモリおよび
補正テーブルメモリｉ／ｆ回路をそれぞれ１つずつにで
きるものである。図７において、１００はヒストグラム
メモリｉ／ｆ回路であり、ヒストグラムメモリ２の書き
込み及び読み出しを制御する。図８は上記ヒストグラム
メモリｉ／ｆ回路１００の構成を詳しく記述したブロッ
ク図である。図８において、図５に示した階調補正装置
と同様な部分については同一符号を付しており、ここで
はその動作については説明を省略する。図８のヒストグ
ラムメモリｉ／ｆ回路１００は図６に示したように２つ
のモードのヒストグラムのうち１つのモードを選択して
ヒストグラム抽出を行う。また、図８において、８１は
プログラムＲＯＭ５より送られてくるモード信号によっ
て、ヒストグラムメモリ２に対してリセットをするか、
リミッタをするかを選択するセレクタである。８２はプ
ログラムＲＯＭ５より送られてくるモード信号とセレク
タ２８からの出力信号とにより、アクセスするヒストグ
ラムメモリのアドレスを変えるかどうかの信号を出力す
るセレクタである。８３はセレクタ５７より出力された
信号に８を加える加算器である。８４はセレクタ５７よ
り出力された信号と上記加算器８３より出力された"８"
を加えられた信号とをセレクタ８２の出力結果によっ
て選択を行い、ヒストグラムメモリ２にアドレスとして
出力するセレクタである。８５はヒストグラムのサンプ
ルを行いたいサンプル窓の位置情報が保持されている第
３のサンプル窓レジスタである。

【００６７】以上のように構成された階調補正回路につ
いて、以下にその動作について説明する。今、ヒストグ
ラムはアドレスが１６アドレスあるものとする。ここで
セレクタ５７、及びセレクタ８４については制御信号
が" ０" の時に上段を、" １"の時に下段を選択するも
のと定義する。モード信号が" ０" の時、セレクタ５７
は５bit シフタ５１の出力信号を選択し、図９(b) に示
すモード２のようなヒストグラムを抽出する。このとき
セレクタ８２はヒストグラムメモリのアドレスＮのデー
タがいっぱいになった時にリミッタ２２により出力され
るリミッタ信号を受けて、その時だけ" １" を出力し、
後は常に" ０" を出力する。セレクタ８４はセレクタ８
２から" １" が出力されたときだけ加算器８３の出力を
選択して（Ｎ＋８）をヒストグラムメモリにアドレスと
して出力する。セレクタ８１ではヒストグラムメモリ２
がいっぱいになった時にリミッタ２２によりリミッタ信
号が出力されるが、上記リミッタ信号の値にかかわらず
常に" １" を加算器に出力し、ヒストグラムメモリ２の
データには常に" １" が加算される。このようにすれば
モード信号が" ０" の時、１つのレベルに対してアドレ
スＮと、アドレス（Ｎ＋８）のメモリを利用することが
できる。

【００６８】一方、モード信号が" １" の時、セレクタ
５７は、４ビットシフタ５２から出力され、比較器５
４、及び５６でＭＩＮ値、ＭＡＸ値と比較された４ビッ
ト信号を選択し、図９(a) に示したモード１のようなヒ
ストグラムを抽出する。この時、セレクタ８２は常に"
０" を出力しており、セレクタ８４はセレクタ５７の出
力をそのままヒストグラムメモリへアドレスとして出力
する。またセレクタ８１ではヒストグラムメモリがいっ
ぱいになった時にリミッタ２２により出力されるリミッ
タ信号をそのまま選択し、それ以上ヒストグラムのデー
タに加算が行われないようにする。

【００６９】このモード信号が" １" の時と" ０" の時
のカウント動作を図１０に示す。このように本実施の形
態３によれば、モード信号によってモード切り換えを行
い、２つのモードのヒストグラムのうちの１つのモード
を選択してヒストグラムの抽出を行うようにしたので、
複数種類の度数分布の抽出を行う際に、１つのレベルに
累積できる振幅レベルの度数分布の最大度数を変えるこ
とができ、ヒストグラムメモリを有効に使った階調補正
処理を実現することができる。

【００７０】実施の形態４．図１１は本発明の実施の形
態４による階調補正装置の構成をブロック図として示し
たものであり、本願の請求項７，８の発明に相当するも
のである。この実施の形態４はヒストグラムメモリ，ヒ
ストグラムメモリｉ／ｆ回路とともに特徴検出回路をも
１つにできるものである。この図１１において、図１と
同一符号は同一または相当するものを示す。２０はヒス
トグラムｉ／ｆ回路３より出力された映像信号の特徴と
して、例えば最大値，最小値を検出する特徴検出部であ
る。そして、上記の特徴検出回路２０，ヒストグラムメ
モリ２，ヒストグラムメモリｉ／ｆ回路３は階調補正を
行うべき映像信号が２つあるにもかかわらず、それぞれ
１つずつ設けられている。

【００７１】図１２はヒストグラムメモリｉ／ｆ回路３
の構成を詳しく記述したブロック図である。図におい
て、２０１はヒストグラムメモリ２からのデータ出力
に" １"を加算する加算器である。２０２はヒストグラ
ムメモリ２からのデータ出力に"１" を加算した時、オ
ーバーフローを防ぐためのリミッタ回路である。２０３
は例えば図１４のサンプリング窓Ｄ１などの第１の画面
の位置情報を保存している第１のサンプル窓レジスタで
ある。２０４は例えば図１４のサンプリング窓Ｄ２など
の第２の画面の位置情報を保存している第２のサンプル
窓レジスタである。ここで位置情報とは例えば第１の画
面が縦何ライン目から始まり何ライン目に終わる、横何
画素目から始まり何画素目に終わるといった情報であ
る。２０５はフィールドカウンタ１９から送られてくる
フィールド識別信号によって第１のサンプル窓レジスタ
２０３と第２のサンプル窓レジスタ２０４とを切り換え
るセレクタである。２０６は画素カウンタであり、同期
処理回路１８からの情報をもとに現在処理されている画
素、即ち、Ａ／Ｄ変換器１より入力される信号が画面上
でどの位置に存在するかをカウントする画素カウンタで
ある。２０７は画素カウンタ２０６による現在の画素の
位置情報とセレクタ２０５から出力されたサンプリング
窓の位置情報とを比較し、現在の画素がサンプリング窓
の内部に存在する時にイネーブル信号を発生する比較器
１である。２０８は第１の比較器２０７によって出力さ
れたイネーブル信号によってデータ出力に" １" を加算
するかどうかを選択するセレクタである。２０９はヒス
トグラムメモリ２から出力されるデータをどのタイミン
グで演算制御部４へ出力するかの情報を保存する出力位
置レジスタである。２１０は画素カウンタ２０６の出力
と出力位置レジスタ２０９の出力との比較を行い、これ
らが一致したらイネーブル信号を出力する第２の比較器
である。２１１は第２の比較器２１０からのイネーブル
信号によってヒストグラムメモリ２の内容を演算制御部
４に出力するかどうかを選択するセレクタである。２１
２、２１４、２１６は特徴検出回路２０より得られた第
１の画面のヒストグラムのレベルの３つのしきい値（こ
れらは図５のヒストグラム図のＬ１、Ｌ２、Ｌ３に対応
する）を保持する第１のレジスタである。同様に、２１
３、２１５、２１７は特徴検出回路２０より得られた第
２の画面のヒストグラムのレベルの３つのしきい値を保
持する第２のレジスタである。２１８、２１９、２２０
はフィールドカウンタ１９から送られてくるフィールド
識別信号によって第１の画面のしきい値か第２の画面の
しきい値かのいずれかに切り換えて上記レジスタ群に出
力するセレクタであり、これらはセレクタ２０５の切り
換え動作と同期している。２２１、２２２、２２３はレ
ジスタ群２１２〜２１７の出力をしきい値毎に第１の画
面のしきい値か第２の画面のしきい値のいずれかに切り
換えるセレクタである。２２４は上記セレクタ２２１、
２２２、２２３から出力されたしきい値と映像信号のレ
ベルとを比較してヒストグラムメモリに該当するアドレ
ス値を出力する第４の比較器である。２２５は第１の比
較器２０７によって出力されたイネーブル信号によって
特徴検出回路２０に映像信号を出力するか否かを選択す
るセレクタである。

【００７２】以上のように構成された図１２のヒストグ
ラムメモリｉ／ｆ回路３により、ヒストグラムメモリ２
へのデータ書き込み時はＡ／Ｄ変換器１の出力映像とし
きい値とを比較して、イネーブル信号を出力した比較器
に対応するアドレス（しきい値に対応するアドレス）に
応じてその分布度数をデータとして加算していく。ま
た、抽出されたヒストグラム分布の読み出し処理はバス
セレクタ２１１を介して行う。図１１に戻り、２０は入
力された映像信号の特徴を検出する特徴検出回路であ
る。図１３はこの特徴検出回路２０を詳細に示した図で
ある。

【００７３】この実施の形態４において、特徴検出とは
入力信号の１フィールド内の最大値、最小値を検出する
ことを意味することにする。図１３において、３０１は
内部にレジスタと比較器とを具備し、入力された信号の
レベル値と保持されているレベル値とを比較して大きい
方をレジスタに保持することにより、最大値を検出する
最大値検出回路である。同様に、３０２は内部にレジス
タと比較器とを具備し、入力された信号のレベル値と保
持されているレベル値とを比較して小さい方をレジスタ
に保持することにより、最小値を検出する最小値検出回
路である。３０３はしきい値算出回路であり、同期処理
回路からの信号により１フィールドに１回、最大値検出
回路３０１に保持されたフィールドの中の映像信号レベ
ルの最大値と最小値検出回路３０２に保持されたフィー
ルドの中の映像信号レベルの最小値とを用いて図１５に
おける３つのしきい値（Ｌ１、Ｌ２、Ｌ３）を算出して
ヒストグラムｉ／f 回路３に出力するものである。

【００７４】図１１に戻り、４は演算制御部であり、ヒ
ストグラムメモリ２のデータから累積ヒストグラムを算
出したり、更には補正テーブルを算出するための演算を
行う。また、５は演算制御部４の演算プログラムを格納
するプログラムＲＯＭである。６は第１のＲＡＭであ
り、例えば図１４のサンプリング窓Ｄ１等の第１の画面
の補正テーブルメモリへの格納データを算出するのに用
いるパラメータを格納する。７は第２のＲＡＭであり、
例えば図１４のサンプリング窓Ｄ２等の第２の画面の補
正テーブルメモリへの格納データを算出するのに用いる
パラメータを格納する。１１は第１の補正テーブルメモ
リであり、演算制御部４で算出された第１の画面の補正
データを記憶する。同じく、１３は第２の補正テーブル
メモリであり、演算制御部４で算出された第２の画面の
補正データを記憶する。これらは、一般には、メモリの
アドレス入力に輝度レベルが、そのデータ入力には補正
データが入力されて、これを記憶する。１０は第１の補
正テーブルメモリｉ／ｆ回路であり、第１の補正テーブ
ルメモリ１１の書き込み及び読み出しの制御を行う。同
じく１２は第２の補正テーブルメモリｉ／ｆ回路であ
り、第２の補正テーブルメモリ１３の書き込み及び読み
出しの制御を行う。１４は第１のセレクタであり、第１
の補正テーブルメモリｉ／ｆ回路１１の出力とＡ／Ｄ変
換器１の出力とを選択し、選択結果を第１の補正テーブ
ルメモリ１０にそのアドレスとして入力する。第１の補
正テーブルメモリ１１が書き込み動作の時第１の補正テ
ーブルメモリｉ／ｆ回路１０の出力を選択し、読み出し
動作の時Ａ／Ｄ変換器１の出力であるデジタル映像信号
を選択し、第１の補正テーブルメモリ１１のアドレスに
入力する。１５は第２のセレクタであり、第２の補正テ
ーブルメモリｉ／ｆ回路１２の出力とＡ／Ｄ変換器１の
出力とを選択し、選択結果を第１の補正テーブルメモリ
１３にそのアドレスとして入力する。第２の補正テーブ
ルメモリ１３が書き込み動作の時第２の補正テーブルメ
モリ（ＬＵＴ：Look Up Table)メモリｉ／ｆ回路１２の
出力を選択し、読み出し動作の時Ａ／Ｄ変換器１の出力
であるデジタル映像信号を選択し、第２の補正テーブル
メモリ１３のアドレスに入力する。１６は第３のセレク
タであり、第１の補正テーブルメモリ１１からの出力信
号と第２の補正テーブルメモリ１３からの出力信号とを
選択する。１７はＤ／Ａ変換器であり、第３のセレクタ
１６からのデジタル信号をアナログ信号に変換する。ま
た、１９はフィールドカウンタであり、フィールド識別
信号を発生する。フィールド識別信号は例えば２画面の
場合１フィールド毎にＯＮ／ＯＦＦが繰り返されるよう
な信号である。１８は同期処理回路であり、映像輝度信
号の垂直及び水平表示開始点を初めとする位相情報を認
識把握し、各メモリ及び回路のタイミング制御を行う。

【００７５】以上のように構成された，本実施の形態４
による階調補正回路について、以下にその動作について
説明する。まず、入力輝度信号ａをＡ／Ｄ変換器１に入
力し、デジタル信号に変換する。Ａ／Ｄ変換器１はこれ
を変換入力輝度信号ｂとして次段の回路に出力する。複
数種類の画面（例えば２画面）が存在する場合、それぞ
れ異なった画面の入力輝度信号が変換されるが、これら
をそれぞれｂ1 ，ｂ2とする（例えば、２画面の場合、
図１４のサンプリング窓Ｄ１の信号をｂ１，サンプリン
グ窓Ｄ２の信号をｂ２とする。）。ヒストグラムｉ／ｆ
回路３は、フィールドカウンタ１９から出力されるフィ
ールド識別信号によって２画面のうちのどちらの画面の
輝度ヒストグラムをヒストグラムメモリに蓄積するかを
選択する。セレクタ２０５及び比較器２０７によって選
択された画面の時だけ比較器２０７よりイネーブル信号
が発生する。例えば現フィールドでは図１４のサンプリ
ング窓Ｄ１が選択されているとする。その時セレクタ２
２１、２２２、２２３は、サンプリング窓Ｄ１側、すな
わちレジスタ２１２、２１４、２１６を選択しており、
その値が比較器２２４に入力されて入力映像信号ｂ１と
比較される。比較器２２４では比較を行った結果、図１
４のヒストグラムのレベルＡ１からＡ４のうちどのレベ
ルに入力映像信号が該当するのかによってアドレスを決
定してヒストグラムメモリ２に出力する。そして加算器
２０１では比較器２０７よりイネーブル信号が到来した
時のみ、そのアドレスのデータを" １" だけ加算してヒ
ストグラムメモリに戻す。またヒストグラムメモリ２の
度数があるレベル以上にならないように制限を加える。
一般に、輝度ヒストグラムを抽出している期間（サンプ
ルしている期間）はアドレスが一度アクセスされる間に
データ処理を終える。この動作を一垂直走査期間行うこ
とによって選択輝度信号ｂ１の輝度ヒストグラムを検出
する。このヒストグラムメモリ２の内容は、一垂直走査
期間、またはその整数倍の期間ごとにクリアされ、全て
のデータを" ０" にする。またこのヒストグラムメモリ
２の内容は、出力位置レジスタ２９に書き込まれている
位置に該当するようになれば演算制御部４の方に出力さ
れる。

【００７６】さて、同じフィールド内では図１２のヒス
トグラムｉ／f 回路３の第１の比較器２０７より出力さ
れたイネーブル信号とセレクタ２２５によって入力信号
のうちのサンプリング窓Ｄ１に相当する映像信号のみが
特徴検出回路２０へと出力される。特徴検出回路２０で
はサンプリング窓Ｄ１の中の映像信号レベルの最大値と
最小値を検出し、それによって３つのしきい値を算出す
る。これは、１フィールドに１回，サンプリング窓以外
のタイミングで行うものとする。算出された３つのしき
い値は、図１２のヒストグラムｉ／f 回路３のセレクタ
２１８、２１９、２２０によってサンプリング窓Ｄ１の
しきい値レジスタ２１２、２１４、２１６へと入力さ
れ、次にサンプリング窓Ｄ１のヒストグラム抽出を行う
フィールドまで保持される（この実施の形態では２フィ
ールド分）。すなわち、この実施の形態では常に２フィ
ールド前の同一画面の特徴によってヒストグラム抽出の
制御が行われていることになる。サンプリング窓Ｄ２に
ついてもＤ１と同様の動作を行い、サンプリング窓Ｄ１
とＤ２との動作がフィールド毎に交番で行われることに
なる。

【００７７】次にヒストグラムメモリ２のデータを演算
制御部４が読み出し、ヒストグラムメモリ２にそれぞれ
割り当てられた画面の輝度信号の最小輝度レベル（ＹMI
N ）、ヒストグラムに書き込まれた総度数（ＴＰＸ）を
検出し、分散（ＤＳＴ）を計算する。さらに全サンプル
ポイントでの輝度レベルの平均値（ＡＰＬ）を算出す
る。この４つの制御パラメータ（ＹＭＩＮ、ＴＰＸ、Ｄ
ＳＴ、ＡＰＬ）を使用して、ベース値（ＢＳＥ＝加算値
の初期設定値）、累積スタートポイント（ＲＳＴ）、累
積エンドポイント（ＲＥＤ）の３つの制御パラメータを
計算する。

【００７８】次に、再度ヒストグラムメモリ２からデー
タを読み出し、上記算出した各制御パラメータをもとに
リミッタ（図２３(b) 参照）や一定値の加算（図２３
(c) 参照）等の演算を行い、その結果を補正ヒストグラ
ムデータｃとする。ここで、加算する一定値（ベース
値）が大きいほど累積加算した曲線は直線に近くなり、
またその値が小さいほど累積加算した曲線は平坦化す
る。

【００７９】そして、累積スタートポイント（ＲＳＴ）
と累積エンドポイント（ＲＥＤ）により、その範囲内に
ついて補正ヒストグラムデータｃの累積ヒストグラムデ
ータｄを計算する。この様子を図２３(c) および図２４
(a) の曲線Ｌ１に示す。

【００８０】次に演算制御部４は、その累積ヒストグラ
ムデータの最大値が最大出力輝度レベルｈとなるような
正規化係数を求め、この係数をもとに累積ヒストグラム
の各データｇに対して正規化処理を行う。演算制御部４
はヒストグラムメモリ２に蓄積された輝度データが第
１，第２のどちらの画面のデータかによって第１，第２
の補正テーブルメモリ１１，１３及び第１，第２の補正
テーブルメモリｉ／ｆ回路１０，１２の選択を行い、正
規化処理をした結果ｉを選択した第１の補正テーブルメ
モリ１１（この例の場合、第１の補正テーブルメモリ１
１、第１の補正テーブルメモリｉ／ｆ回路１０を選択す
る。）に記憶する。この時、最大出力輝度レベルｈを制
御することにより自動コントラストコントロール（ＡＣ
Ｌ）や、自動ブライトコントロール（ＡＢＬ）のような
動作が実現できる。この動作を図２４(b) に示す。ダイ
ナミックレンジが広がっている信号は、累積ヒストグラ
ムが直線に近くなる（図２４(a) の直線Ｌ２）。そこで
入力映像輝度信号の累積ヒストグラム（図２４(a) の曲
線Ｌ１）を直線（図２４(a) の直線Ｌ２）に近づけるた
めの補正作業を補正テーブル動作にて行う。

【００８１】補正テーブルａ１１は、ヒストグラムメモ
リ２に割り当てられた画面での変換入力輝度信号ｂ1 を
アドレスとしてそのデータｊを読み出し、補正出力輝度
信号ｋ1 を得る。図２４(c) は、補正後の輝度信号のヒ
ストグラムを示す。

【００８２】次に第３のセレクタ１６は第１の画面領域
に対する第１の補正出力信号ｋ1 、第２の画面領域に対
する第２の補正出力信号ｋ2 をそれぞれ画面領域に応じ
て切り換えて補正出力信号ｋを出力する。そして、Ｄ／
Ａ変換器１７は、この第３のセレクタ１６からの出力信
号ｋをアナログ信号ｌに変換して出力する。同期処理回
路１８は以上述べたような順序で各部の動作が行われる
ように各回路の動作タイミングを制御する。

【００８３】このようにフィールド毎にヒストグラムメ
モリにデータを蓄積する画面を切り換えることでヒスト
グラムメモリの使用量を増やすことなく、またデータ蓄
積を制御する特徴検出もフィールド毎に特徴を検出する
画面を切り換えるため１つの特徴検出回路のみでよいた
め、回路量を増やすことがなく、またヒストグラムメモ
リｉ／ｆ回路の回路量を増やすことなく複数画面に対応
した階調補正処理を実現することができるうえに、各フ
ィールドで設定するサンプル領域は、データ抽出領域と
特徴検出領域と同じサンプル領域を設定するだけでよ
く、例えば２画面が重なっている場合でも両方の画面の
サンプルをすることができるなどサンプル領域の自由度
を増すことができる。

【００８４】実施の形態５．図１６は本発明の実施の形
態５による階調補正装置の構成をブロック図として示し
たものであり、本願の請求項９，１０の発明に相当する
ものである。この実施の形態５はヒストグラムメモリお
よびヒストグラムメモリｉ／ｆ回路を１つずつにできる
のみならず、特徴検出回路をも１つにでき、しかも、階
調補正の効果を迅速に得ることができるものである。図
１１に示した階調補正装置と同様な部分については同一
符号を付しており、その部分の動作については説明を省
略する。

【００８５】図１６において、６１はヒストグラムｉ／
ｆ回路であり、ヒストグラムメモリ２の書き込み及び読
み出しを制御する。図１７はヒストグラムメモリｉ／ｆ
回路６１の構成を詳しく記述したブロック図であり、図
１２に示したヒストグラムメモリｉ／ｆ回路と同様な部
分については同一符号を付しており、その詳細な動作に
ついては説明を省略する。図１７において、６０１はフ
ィールドカウンタ１９から送られてくるフィールド識別
信号によって第１のサンプル窓レジスタ２０３と第２の
サンプル窓レジスタ２０４とを切り換えるセレクタであ
り、セレクタ２０５とは逆のレジスタを選択する。６０
２は画素カウンタ２０６による現在の画素の位置情報と
セレクタ６０１から出力されたサンプリング窓の位置情
報とを比較し、現在の画素がサンプリング窓の内部に存
在する時にイネーブル信号を発生する第３の比較器であ
り、第１の比較器２０７とは逆のサンプリング窓にてイ
ネーブル信号を発生する。６０３は第３の比較器７０２
によって出力されたイネーブル信号によって特徴検出回
路２０に映像信号を出力するか否かを選択するセレクタ
である。これによってヒストグラム抽出されるサンプリ
ング窓と特徴検出されるサンプリング窓とが常に逆のサ
ンプリング窓になっている。６０４，６０５，６０６は
特徴検出回路より出力された３つのしきい値を保持する
ためのレジスタである。１フィールド前に特徴検出され
た３つのしきい値なので、現フィールドでのヒストグラ
ム抽出用のサンプリング窓の１フィールド前の特徴と一
致する。

【００８６】以上のように構成された階調補正回路につ
いて、以下にその動作について説明する。現フィールド
では図１４におけるサンプリング窓Ｄ１をヒストグラム
抽出用のサンプリング窓に割り当てているものとする。
従って、図１７のセレクタ２０５ではＤ１に相当する第
１のサンプリング窓レジスタ２０３が選択され、セレク
タ６０１ではサンプリング窓Ｄ２に相当する第２のサン
プリング窓レジスタ２０４が選択されている。そこで第
１の比較器２０７からはサンプリング窓Ｄ１領域でイネ
ーブル信号が発生され、Ｄ１領域のデータがヒストグラ
ムデータとしてヒストグラムメモリ２に蓄積される。第
３の比較器６０２からはサンプリング窓Ｄ２領域でイネ
ーブル信号が発生され、Ｄ２領域のデータが特徴検出用
のデータとして特徴検出回路２０に出力される。３つの
しきい値レジスタには前フィールドのサンプリング窓の
特徴、即ち、レベルの最大値、最小値より算出された３
つのしきい値が保持されている。前フィールドの特徴検
出用のサンプリング窓は、現フィールドのヒストグラム
抽出用のサンプリング窓に一致し、ヒストグラムの抽出
を精度よく行うことができる。１フィールド毎のサンプ
リング窓とヒストグラム抽出及び特徴検出のタイミング
チャートを図１８に示す。

【００８７】このようにすれば、表示画面上に複数の映
像を表示させる場合も、フィールド毎にヒストグラムメ
モリにデータを蓄積する画面を切り換えることでヒスト
グラムメモリの使用量を増やすことなく、また上記デー
タ蓄積を制御する特徴検出もフィールド毎に特徴を検出
する画面を切り換えるため１つの特徴検出回路のみで回
路量を増やすことなく、またヒストグラムメモリｉ／ｆ
回路の回路量を増やすことなく複数画面に対応した階調
補正処理を実現することができるうえに、１フィールド
前の画面の特徴を用いて現フィールドのヒストグラム抽
出の制御を行うために制御の精度が増すことができる。

【００８８】

【発明の効果】以上のように、本願の請求項１の発明に
係る階調補正装置によれば、一画面に複数の画面を同時
に表示するとき、各画面の階調を夫々補正する階調補正
装置であって、入力された夫々の画面の映像信号を特定
周期で切り換えて、当該各画面の映像信号の振幅レベル
の度数分布を記憶するヒストグラムメモリと、上記ヒス
トグラムメモリが入力された夫々の画面の映像信号を特
定周期で切り換えて当該各画面の映像信号の振幅レベル
の度数分布を記憶するように、当該ヒストグラムメモリ
に対し、度数分布のデータの書き込み及び読み出し制御
を行うヒストグラムインターフェース回路と、上記ヒス
トグラムメモリに対して輝度度数分布のデータを上記ヒ
ストグラムインターフェース回路を介して取り出して累
積輝度分布を演算するとともに、得られた累積輝度分布
が所望の形状になるよう制御パラメータを設定し、上記
制御パラメータを用いて輝度度数分布を修正し、修正輝
度度数分布を用いて入力輝度信号のレベルを補正するた
めの補正テーブルを作成する演算制御部と、上記演算制
御部で作成された複数の画面の映像信号に対する補正テ
ーブルを少なくとも上記特定周期の間保持する複数のル
ックアップテーブルメモリと、各画面の映像信号が入力
される毎に上記複数のルックアップテーブルメモリを切
り換えて輝度信号を入力し、上記ルックアップテーブル
メモリを切り換えて輝度信号を入力し、上記ルックアッ
プテーブルメモリの補正テーブルを用いて各画像の補正
輝度信号を出力する画像切換セレクタとを備え、特定周
期毎にヒストグラムをとり、補正テーブルを設定する画
面を切り換え、各画面の階調補正を独立して行うように
したので、ヒストグラムメモリの使用量、及びヒストグ
ラムメモリインタフェース回路の回路量を増やすことな
く、複数画面に対応した階調補正処理を実現することが
でき、製造コストの低減化、及び装置の小型化を図るこ
とができるという効果が得られる。

【００８９】また、本願の請求項２の発明に係る階調補
正装置によれば、請求項１記載の発明に係る階調補正装
置において、上記ヒストグラムメモリインターフェース
回路が、複数の画面の映像信号に対して、上記特定周期
として、映像信号のフィールド毎の周期またはその倍数
毎の周期で順次切り換えて輝度信号を取り込み、同一画
面上に表示される複数の映像信号の中から１つの映像信
号の輝度度数分布を抽出するように制御して上記ヒスト
グラムメモリに与えるようにしたので、１フィールドの
周期毎にまたはその倍数の周期毎にヒストグラムをと
り、補正テーブルを設定する画面を切り換え、各画面の
階調補正を独立して行うようにしたので、ヒストグラム
メモリの使用量、及びヒストグラムメモリインタフェー
ス回路の回路量を増やすことなく、複数画面に対応した
階調補正処理を実現することができ、製造コストの低減
化、及び装置の小型化を図ることができるという効果が
得られる。

【００９０】また、本願の請求項３の発明に係る階調補
正装置によれば、請求項１記載の階調補正装置におい
て、上記ヒストグラムインタフェース回路が、複数種類
の度数分布抽出部を備え、該複数種類の度数分布抽出部
を抽出領域毎に切り換えて用いることにより、表示画面
上に複数の映像を表示させる場合に、画面切り換え信号
によって各画面毎にヒストグラム累積処理を切り換える
ようにしたので、それぞれの画面に合わせたヒストグラ
ム累積、及び階調補正処理を実現することができ、製造
コストの低減化、及び装置の小型化を図ることができる
という効果が得られる。

【００９１】また、本願の請求項４の発明に係る階調補
正装置によれば、請求項３記載の階調補正装置におい
て、上記ヒストグラムインタフェース回路が、上記複数
種類の度数分布抽出部を上記抽出領域の切り換えに同期
して切り換えるものとしたので、それぞれの画面に合わ
せたヒストグラム累積、及び階調補正処理を実現するこ
とができ、製造コストの低減化、及び装置の小型化を図
ることができるという効果が得られる。

【００９２】また、本願の請求項５の発明に係る階調補
正装置によれば、入力された映像信号の振幅レベルの度
数分布を記憶するヒストグラムメモリと、上記度数分布
を抽出し、上記ヒストグラムメモリへの書き込み、及び
読み出しを行うヒストグラムメモリインタフェース回路
と、上記ヒストグラムメモリインタフェース回路から取
り出された輝度度数分布のデータを用いて入力輝度信号
のレベルを補正するための補正式、または補正テーブル
を作成する演算制御部と、上記演算制御部で作成された
画面に対する補正式、または補正テーブルを保持する補
正テーブルとを備えた階調補正装置において、上記ヒス
トグラムメモリインタフェース回路に、上記ヒストグラ
ムメモリの第１のアドレスのメモリが満たされた時に出
力されるデータ格納信号を受け、上記第１のアドレスの
メモリをリセットさせるリセット信号を上記ヒストグラ
ムメモリに送信するリセット部と、上記データ格納信号
を第２のアドレスのメモリに送信するデータ格納信号送
信部とを備えることにより、モード信号によってモード
切り換えを行い、２つのモードのヒストグラムのうちの
１つのモードを選択してヒストグラムの抽出を行うよう
にしたので、複数種類の度数分布の抽出を行う際に、１
つのレンジに累積できる振幅レベルの度数分布の最大度
数を変えることができ、これにより、ヒストグラムメモ
リを有効に使った階調補正処理を実現することができ、
製造コストの低減化、及び装置の小型化を図ることがで
きるという効果が得られる。

【００９３】また、本願の請求項６の発明に係る階調補
正装置によれば、請求項５記載の階調補正装置におい
て、上記ヒストグラムメモリインタフェース回路が、複
数種類の度数分布抽出部を備え、上記リセット部および
上記データ格納信号送信部は、上記複数種類の度数分布
抽出部の動作状況によってその動作が制御されるものと
したので、複数種類の度数分布の抽出を行う際に、１つ
のレンジに累積できる振幅レベルの度数分布の最大度数
を変えることができ、これにより、ヒストグラムメモリ
を有効に使った階調補正処理を実現することができ、製
造コストの低減化、及び装置の小型化を図ることができ
るという効果が得られる。

【００９４】また、本願の請求項７の発明に係る階調補
正装置によれば、一画面に複数の画面を同時に表示する
とき、各画面の階調を夫々補正する階調補正装置であっ
て、入力された夫々の画面の映像信号を特定周期で切り
換えて、当該各画面の映像信号の振幅レベルの度数分布
を記憶するヒストグラムメモリと、入力された映像信号
の振幅レベルの特徴を検出する特徴検出回路と、上記ヒ
ストグラムメモリへの書き込み及び読み出しの制御及び
上記特徴検出回路への映像信号の入出力の制御を行うヒ
ストグラムインタフェース回路と、上記ヒストグラムイ
ンタフェース回路から取り出された映像信号の度数分布
のデータを用いて入力映像信号のレベルを補正するため
の補正式または補正テーブルを作成する演算制御部と、
上記演算制御部で作成された複数の画面の映像信号に対
する補正式または補正テーブルを保持する複数の補正テ
ーブルメモリと、各画面の映像信号が入力される毎に上
記複数の補正テーブルメモリを切り換えて映像信号を入
力し、上記補正テーブルメモリの補正式または補正テー
ブルを用いて各画面の補正映像信号を出力する画面切り
換えセレクタとを備え、上記ヒストグラムインタフェー
ス回路が、上記同一画面上に表示される複数画面の中か
ら１つの画面の映像信号に対応した領域を度数分布抽出
領域となるように制御を行い、上記ヒストグラムインタ
フェース回路が、上記同一画面上に表示される複数画面
の中から１つの画面の映像信号に対応した領域を特徴検
出領域となるように制御を行うとともに、上記ヒストグ
ラムインタフェース回路が、複数個のレジスタを備え、
上記特徴検出回路より検出された特徴データをある一定
期間保持することができるようにしたので、ヒストグラ
ムメモリの使用量を増やすことなく、またデータ蓄積を
制御する特徴検出もフィールド毎に特徴を検出する画面
を切り換えるため１つの特徴検出回路のみで回路量を増
やすことなく、またヒストグラムメモリインタフェース
回路の回路量を増やすことなく複数画面に対応した階調
補正処理を実現することができるうえに、各フィールド
で設定するサンプル領域は、データ抽出領域と特徴検出
領域と同じサンプル領域を設定するだけでよく、例えば
２画面が重なっている場合でも両方の画面のサンプルを
することができるなどサンプル領域の自由度が増す階調
補正処理を実現できるという有利な効果が得られる。

【００９５】また、本願の請求項８の発明に係る階調補
正装置によれば、請求項７記載の階調補正装置におい
て、上記ヒストグラムインタフェース回路が、上記度数
分布抽出領域をフィールド毎またはフィールドの倍数の
周期で切り換え、上記特徴検出領域をフィールド毎また
はフィールドの倍数の周期で切り換えるようにしたの
で、ヒストグラムメモリの使用量を増やすことなく、ま
たデータ蓄積を制御する特徴検出もフィールド毎に特徴
を検出する画面を切り換えるため１つの特徴検出回路の
みで回路量を増やすことなく、またヒストグラムメモリ
インタフェース回路の回路量を増やすことなく複数画面
に対応した階調補正処理を実現することができるうえに
各フィールドで設定するサンプル領域は、データ抽出領
域と特徴検出領域と同じサンプル領域を設定するだけで
よく、例えば２画面が重なっている場合でも両方の画面
のサンプルをすることができるなどサンプル領域の自由
度が増す階調補正処理を実現できるという有利な効果が
得られる。

【００９６】また、本願の請求項９の発明に係る階調補
正装置によれば、一画面に複数の画面を同時に表示する
とき、各画面の階調を夫々補正する階調補正装置であっ
て、入力された夫々の画面の映像信号を特定周期で切り
換えて、当該各画面の映像信号の振幅レベルの度数分布
を記憶するヒストグラムメモリと、入力された夫々の画
面の映像信号を特定周期で切り換えて、当該各画面の映
像信号の振幅レベルの特徴を検出する特徴検出回路と、
上記ヒストグラムメモリへの書き込み及び読み出しの制
御及び上記特徴検出回路への映像信号の入出力の制御を
行うヒストグラムインタフェース回路と、上記ヒストグ
ラムインタフェース回路から取り出された映像信号の度
数分布のデータを用いて入力映像信号のレベルを補正す
るための補正式または補正テーブルを作成する演算制御
部と、上記演算制御部で作成された複数の画面の映像信
号に対する補正式または補正テーブルを保持する複数の
補正テーブルメモリと、各画面の映像信号が入力される
毎に上記複数の補正テーブルメモリを切り換えて映像信
号を入力し、上記補正テーブルメモリの補正式または補
正テーブルを用いて各画面の補正映像信号を出力する画
面切り換えセレクタとを備え、上記ヒストグラムインタ
フェース回路が、上記同一画面上に表示される複数画面
の中から１つの画面の映像信号に対応した領域を度数分
布抽出領域となるように制御を行い、上記ヒストグラム
インタフェース回路が、上記同一画面上に表示される複
数画面の中から１つの画面の映像信号に対応した領域を
特徴検出領域となるように制御を行うとともに、上記ヒ
ストグラムインタフェース回路が、上記特徴検出領域の
画面が次に上記度数分布抽出領域になるように切り換え
るようにしたので、上記ヒストグラムインタフェース回
路は、上記同一画面上に表示される複数画面の中から１
つの画面の映像信号に対応した領域を度数分布抽出領域
となるように制御を行い、上記ヒストグラムインタフェ
ース回路は、上記同一画面上に表示される複数画面の中
から１つの画面の映像信号に対応した領域を特徴検出領
域となるように制御を行うとともに、上記ヒストグラム
インタフェース回路は、上記特徴検出領域の画面が次に
上記度数分布抽出領域になるように切り換えるようにし
たので、ヒストグラムメモリの使用量を増やすことな
く、また上記データ蓄積を制御する特徴検出もフィール
ド毎に特徴を検出する画面を切り換えるため１つの特徴
検出回路のみで回路量を増やすことなく、またヒストグ
ラムメモリインタフェース回路の回路量を増やすことな
く複数画面に対応した階調補正処理を実現することがで
きるうえに１フィールド前の画面の特徴を用いて現フィ
ールドのヒストグラム抽出の制御を行うために制御の精
度が増す階調補正処理を実現することができるという有
利な効果が得られる。

【００９７】また、本願の請求項１０の発明に係る階調
補正装置によれば、請求項９記載の階調補正装置におい
て、上記ヒストグラムインタフェース回路が、上記度数
分布抽出領域をフィールド毎またはフィールドの倍数の
周期で切り換え、上記特徴検出領域をフィールド毎また
はフィールドの倍数の周期で切り換えるようにしたの
で、ヒストグラムメモリの使用量を増やすことなく、ま
た上記データ蓄積を制御する特徴検出もフィールド毎に
特徴を検出する画面を切り換えるため１つの特徴検出回
路のみで回路量を増やすことなく、またヒストグラムメ
モリインタフェース回路の回路量を増やすことなく複数
画面に対応した階調補正処理を実現することができるう
えに１フィールド前の画面の特徴を用いて現フィールド
のヒストグラム抽出の制御を行うために制御の精度が増
す階調補正処理を実現することができるという有利な効
果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による階調補正装置のブ
ロック図である。

【図２】上記実施の形態１による階調補正装置を構成す
るヒストグラムメモリｉ／ｆ回路のブロック図である。

【図３】上記実施の形態１による階調補正装置のヒスト
グラムサンプリング窓の例を説明するための図である。

【図４】本発明の実施の形態２による階調補正装置のブ
ロック図である。

【図５】上記実施の形態２による階調補正装置を構成す
るヒストグラムメモリｉ／ｆ回路のブロック図である。

【図６】上記実施の形態２による階調補正装置の抽出ヒ
ストグラムの例を示す図である。

【図７】本発明の実施の形態３による階調補正装置のブ
ロック図である。

【図８】上記実施の形態３による階調補正装置を構成す
るヒストグラムメモリｉ／ｆ回路のブロック図である。

【図９】上記実施の形態３による階調補正装置の抽出ヒ
ストグラムの例を示す図である。

【図１０】上記実施の形態３による階調補正装置のデー
タ累積の例を示す図である。

【図１１】本発明の実施の形態４による階調補正装置の
ブロック図である。

【図１２】上記実施の形態４による階調補正装置を構成
するヒストグラムメモリｉ／ｆ回路のブロック図であ
る。

【図１３】上記実施の形態４による階調補正装置を構成
する特徴検出回路のブロック図である。

【図１４】上記実施の形態４による階調補正装置のヒス
トグラムサンプリング窓の例を説明するための図であ
る。

【図１５】上記実施の形態４による階調補正装置の抽出
ヒストグラムの例を示す図である。

【図１６】本発明の実施の形態５による階調補正装置の
ブロック図である。

【図１７】本発明の実施の形態５による階調補正装置を
構成するヒストグラムメモリｉ／ｆ回路のブロック図で
ある。

【図１８】本発明の実施の形態５による階調補正装置を
構成するヒストグラムメモリｉ／ｆ回路の動作タイミン
グチャートである。

【図１９】従来の階調補正装置のブロック図である。

【図２０】従来の階調補正装置の各部動作説明のための
特性図である。

【図２１】従来の階調補正装置の各部動作説明のための
特性図である。

【図２２】従来の階調補正装置の構成を示すブロック図
である。

【符号の説明】

１ Ａ／Ｄ変換器 ２，７１，７３ ヒストグラムメモリ ３，４１，６１，７２，７４，１００ ヒストグラムメ
モリｉ／ｆ回路 ４ 演算制御部 ５ プログラムＲＯＭ ６，７ レジスタＲＡＭ １０，１２ 補正テーブルメモリｉ／ｆ回路 １１，１３ 補正テーブルメモリ １４，１５，１６，２２，２５，２８，３１，５７，８
１，８２，８４ セレクタ １７ ＤＡ変換器 １８ 同期処理回路 １９フィールドカウンタ ２０ 特徴検出回路 ２１，８３ 加算器 ２３，２４，２６，２９，５３，５５，８５ レジスタ ２６ 画素カウンタ ２７，３０，５４，５６ 比較器 ２０１ 加算器 ２０２、２０５、２０８、２１８、２１９、２２０、２
２１、２２２、２２３、２２５、６０１、６０３ セレ
クタ ２０３、２０４、２０９、２１２、２１３、２１４、２
１５、２１６、２１７、６０４、６０５、６０６レジス
タ ２０６ 画素カウンタ ２０７、２１０、２２４、６０２ 比較器 ３０１最大値検出回路 ３０２最小値検出回路 ３０３しきい値算出回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年３月２０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】そして、累積スタートポイント（ＲＳＴ）
と累積エンドポイント（ＲＥＤ）により、その範囲内に
ついて補正ヒストグラムデータｃの累積ヒストグラムデ
ータｄを計算する。この様子を図２０(c)、および図２１
(a) の曲線Ｌ１に示す。次に、演算制御部４はその累積
ヒストグラムデータの最大値が最大出力輝度レベルｈと
なるような正規化係数を求め、この係数をもとに累積ヒ
ストグラムの各データｇに対して正規化処理を行った
後、その結果ｉを第１の補正テーブルメモリ１１に記憶
する。この時、最大出力輝度レベルｈを制御することに
より、自動コントラストコントロール（ＡＣＬ）や、自
動ブライトコントロール（ＡＢＬ）のような動作ができ
る。この動作を図２１(b) に示す。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】以上の演算制御部４，及び補正テーブルを
用いた処理は第２のヒストグラムメモリ７３に割り当て
られた画面のデータｂ2 に対しても、第２の補正テーブ
ルメモリ１３、及び第２の補正テーブルメモリｉ／ｆ回
路１２を使用して同様に行われ、第２の補正出力信号ｋ
2 を得る。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】第１のヒストグラムメモリｉ／ｆ回路７
２、第２のヒストグラムメモリｉ／ｆ回路７４は変換入
力輝度信号ｂ1 、ｂ2 をそれぞれ第１のヒストグラムメ
モリ７１、第２のヒストグラムメモリ７３のアドレスと
して入力し、第１のヒストグラムメモリ７１、第２のヒ
ストグラムメモリ７３がアクセスされる度にそのアドレ
スのデータを" １" だけ加算してヒストグラムメモリに
戻す。また、第１のヒストグラムメモリ７１、第２のヒ
ストグラムメモリ７３のデータの度数があるレベル以上
にならないように制限を加える。第１の特徴検出回路７
５あるいは第２の特徴検出回路７６から得られた１フィ
ールド前の画面の特徴としての最大値，最小値によって
変換入力輝度信号のサンプルに制限を加えることで容量
の少ないヒストグラムメモリでヒストグラム検出を行う
ことができる。この動作を一垂直走査期間行うことによ
って入力輝度信号ａの輝度ヒストグラムを検出する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００７１

【補正方法】変更

【補正内容】

【００７１】図１２はヒストグラムメモリｉ／ｆ回路３
の構成を詳しく記述したブロック図である。図におい
て、２０１はヒストグラムメモリ２からのデータ出力
に" １"を加算する加算器である。２０２はヒストグラ
ムメモリ２からのデータ出力に"１" を加算した時、オ
ーバーフローを防ぐためのリミッタ回路である。２０３
は例えば図１４のサンプリング窓Ｄ１などの第１の画面
の位置情報を保存している第１のサンプル窓レジスタで
ある。２０４は例えば図１４のサンプリング窓Ｄ２など
の第２の画面の位置情報を保存している第２のサンプル
窓レジスタである。ここで位置情報とは例えば第１の画
面が縦何ライン目から始まり何ライン目に終わる、横何
画素目から始まり何画素目に終わるといった情報であ
る。２０５はフィールドカウンタ１９から送られてくる
フィールド識別信号によって第１のサンプル窓レジスタ
２０３と第２のサンプル窓レジスタ２０４とを切り換え
るセレクタである。２０６は画素カウンタであり、同期
処理回路１８からの情報をもとに現在処理されている画
素、即ち、Ａ／Ｄ変換器１より入力される信号が画面上
でどの位置に存在するかをカウントする画素カウンタで
ある。２０７は画素カウンタ２０６による現在の画素の
位置情報とセレクタ２０５から出力されたサンプリング
窓の位置情報とを比較し、現在の画素がサンプリング窓
の内部に存在する時にイネーブル信号を発生する第１の
比較器である。２０８は第１の比較器２０７によって出
力されたイネーブル信号によってデータ出力に" １" を
加算するかどうかを選択するセレクタである。２０９は
ヒストグラムメモリ２から出力されるデータをどのタイ
ミングで演算制御部４へ出力するかの情報を保存する出
力位置レジスタである。２１０は画素カウンタ２０６の
出力と出力位置レジスタ２０９の出力との比較を行い、
これらが一致したらイネーブル信号を出力する第２の比
較器である。２１１は第２の比較器２１０からのイネー
ブル信号によってヒストグラムメモリ２の内容を演算制
御部４に出力するかどうかを選択するセレクタである。
２１２、２１４、２１６は特徴検出回路２０より得られ
た第１の画面のヒストグラムのレベルの３つのしきい値
（これらは図５のヒストグラム図のＬ１、Ｌ２、Ｌ３に
対応する）を保持する第１のレジスタである。同様に、
２１３、２１５、２１７は特徴検出回路２０より得られ
た第２の画面のヒストグラムのレベルの３つのしきい値
を保持する第２のレジスタである。２１８、２１９、２
２０はフィールドカウンタ１９から送られてくるフィー
ルド識別信号によって第１の画面のしきい値か第２の画
面のしきい値かのいずれかに切り換えて上記レジスタ群
に出力するセレクタであり、これらはセレクタ２０５の
切り換え動作と同期している。２２１、２２２、２２３
はレジスタ群２１２〜２１７の出力をしきい値毎に第１
の画面のしきい値か第２の画面のしきい値のいずれかに
切り換えるセレクタである。２２４は上記セレクタ２２
１、２２２、２２３から出力されたしきい値と映像信号
のレベルとを比較してヒストグラムメモリに該当するア
ドレス値を出力する第４の比較器である。２２５は第１
の比較器２０７によって出力されたイネーブル信号によ
って特徴検出回路２０に映像信号を出力するか否かを選
択するセレクタである。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００７４

【補正方法】変更

【補正内容】

【００７４】図１１に戻り、４は演算制御部であり、ヒ
ストグラムメモリ２のデータから累積ヒストグラムを算
出したり、更には補正テーブルを算出するための演算を
行う。また、５は演算制御部４の演算プログラムを格納
するプログラムＲＯＭである。６は第１のレジスタＲＡ
Ｍであり、例えば図１４のサンプリング窓Ｄ１等の第１
の画面の補正テーブルメモリへの格納データを算出する
のに用いるパラメータを格納する。７は第２のレジスタ
ＲＡＭであり、例えば図１４のサンプリング窓Ｄ２等の
第２の画面の補正テーブルメモリへの格納データを算出
するのに用いるパラメータを格納する。１１は第１の補
正テーブルメモリであり、演算制御部４で算出された第
１の画面の補正データを記憶する。同じく、１３は第２
の補正テーブルメモリであり、演算制御部４で算出され
た第２の画面の補正データを記憶する。これらは、一般
には、メモリのアドレス入力に輝度レベルが、そのデー
タ入力には補正データが入力されて、これを記憶する。
１０は第１の補正テーブルメモリｉ／ｆ回路であり、第
１の補正テーブルメモリ１１の書き込み及び読み出しの
制御を行う。同じく１２は第２の補正テーブルメモリｉ
／ｆ回路であり、第２の補正テーブルメモリ１３の書き
込み及び読み出しの制御を行う。１４は第１のセレクタ
であり、第１の補正テーブルメモリｉ／ｆ回路１０の出
力とＡ／Ｄ変換器１の出力とを選択し、選択結果を第１
の補正テーブルメモリ１１にそのアドレスとして入力す
る。第１の補正テーブルメモリ１１が書き込み動作の時
第１の補正テーブルメモリｉ／ｆ回路１０の出力を選択
し、読み出し動作の時Ａ／Ｄ変換器１の出力であるデジ
タル映像信号を選択し、第１の補正テーブルメモリ１１
のアドレスに入力する。１５は第２のセレクタであり、
第２の補正テーブルメモリｉ／ｆ回路１２の出力とＡ／
Ｄ変換器１の出力とを選択し、選択結果を第１の補正テ
ーブルメモリ１３にそのアドレスとして入力する。第２
の補正テーブルメモリ１３が書き込み動作の時第２の補
正テーブルメモリ（ＬＵＴ：Look Up Table)メモリｉ／
ｆ回路１２の出力を選択し、読み出し動作の時Ａ／Ｄ変
換器１の出力であるデジタル映像信号を選択し、第２の
補正テーブルメモリ１３のアドレスに入力する。１６は
第３のセレクタであり、第１の補正テーブルメモリ１１
からの出力信号と第２の補正テーブルメモリ１３からの
出力信号とを選択する。１７はＤ／Ａ変換器であり、第
３のセレクタ１６からのデジタル信号をアナログ信号に
変換する。また、１９はフィールドカウンタであり、フ
ィールド識別信号を発生する。フィールド識別信号は例
えば２画面の場合１フィールド毎にＯＮ／ＯＦＦが繰り
返されるような信号である。１８は同期処理回路であ
り、映像輝度信号の垂直及び水平表示開始点を初めとす
る位相情報を認識把握し、各メモリ及び回路のタイミン
グ制御を行う。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００７５

【補正方法】変更

【補正内容】

【００７５】以上のように構成された，本実施の形態４
による階調補正回路について、以下にその動作について
説明する。まず、入力輝度信号ａをＡ／Ｄ変換器１に入
力し、デジタル信号に変換する。Ａ／Ｄ変換器１はこれ
を変換入力輝度信号ｂとして次段の回路に出力する。複
数種類の画面（例えば２画面）が存在する場合、それぞ
れ異なった画面の入力輝度信号が変換されるが、これら
をそれぞれｂ1 ，ｂ2とする（例えば、２画面の場合、
図１４のサンプリング窓Ｄ１の信号をｂ１，サンプリン
グ窓Ｄ２の信号をｂ２とする。）。ヒストグラムメモリ
ｉ／ｆ回路３は、フィールドカウンタ１９から出力され
るフィールド識別信号によって２画面のうちのどちらの
画面の輝度ヒストグラムをヒストグラムメモリに蓄積す
るかを選択する。セレクタ２０５及び比較器２０７によ
って選択された画面の時だけ比較器２０７よりイネーブ
ル信号が発生する。例えば現フィールドでは図１４のサ
ンプリング窓Ｄ１が選択されているとする。その時セレ
クタ２２１、２２２、２２３は、サンプリング窓Ｄ１
側、すなわちレジスタ２１２、２１４、２１６を選択し
ており、その値が比較器２２４に入力されて入力映像信
号ｂ１と比較される。比較器２２４では比較を行った結
果、図１４のヒストグラムのレベルＡ１からＡ４のうち
どのレベルに入力映像信号が該当するのかによってアド
レスを決定してヒストグラムメモリ２に出力する。そし
て加算器２０１では比較器２０７よりイネーブル信号が
到来した時のみ、そのアドレスのデータを" １" だけ加
算してヒストグラムメモリに戻す。またヒストグラムメ
モリ２の度数があるレベル以上にならないように制限を
加える。一般に、輝度ヒストグラムを抽出している期間
（サンプルしている期間）はアドレスが一度アクセスさ
れる間にデータ処理を終える。この動作を一垂直走査期
間行うことによって選択輝度信号ｂ１の輝度ヒストグラ
ムを検出する。このヒストグラムメモリ２の内容は、一
垂直走査期間、またはその整数倍の期間ごとにクリアさ
れ、全てのデータを" ０" にする。またこのヒストグラ
ムメモリ２の内容は、出力位置レジスタ２９に書き込ま
れている位置に該当するようになれば演算制御部４の方
に出力される。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００８１

【補正方法】変更

【補正内容】

【００８１】第１の補正テーブルメモリ１１は、ヒスト
グラムメモリ２に割り当てられた画面での変換入力輝度
信号ｂ1 をアドレスとしてそのデータｊを読み出し、補
正出力輝度信号ｋ1 を得る。図２４(c) は、補正後の輝
度信号のヒストグラムを示す。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】符号の説明

【補正方法】変更

【補正内容】

【符号の説明】 １ Ａ／Ｄ変換器 ２，７１，７３ ヒストグラムメモリ ３，４１，６１，７２，７４，１００ ヒストグラムメ
モリｉ／ｆ回路 ４ 演算制御部 ５ プログラムＲＯＭ ６，７ レジスタＲＡＭ １０，１２ 補正テーブルメモリｉ／ｆ回路 １１，１３ 補正テーブルメモリ １４，１５，１６，２２，２５，２８，３１，５７，８
１，８２，８４ セレクタ １７ ＤＡ変換器 １８ 同期処理回路 １９ フィールドカウンタ ２０ 特徴検出回路 ２１，８３ 加算器 ２３，２４，２９，５３，５５，８５ レジスタ ２６ 画素カウンタ ２７，３０，５４，５６ 比較器 ２０１ 加算器 ２０２、２０５、２０８、２１８、２１９、２２０、２
２１、２２２、２２３、２２５、６０１、６０３ セレ
クタ ２０３、２０４、２０９、２１２、２１３、２１４、２
１５、２１６、２１７、６０４、６０５、６０６ レジ
スタ ２０６ 画素カウンタ ２０７、２１０、２２４、６０２ 比較器 ３０１ 最大値検出回路 ３０２ 最小値検出回路 ３０３ しきい値算出回路

Claims (10)

【特許請求の範囲】
1. 【請求項１】 一画面に複数の画面を同時に表示すると
   き、各画面の階調を夫々補正する階調補正装置であっ
   て、 当該各画面の映像信号の振幅レベルの度数分布を記憶す
   るヒストグラムメモリと、 上記ヒストグラムメモリが入力された夫々の画面の映像
   信号を特定周期で切り換えて当該各画面の映像信号の振
   幅レベルの度数分布を記憶するように、当該ヒストグラ
   ムメモリに対し、度数分布のデータの書き込み及び読み
   出し制御を行うヒストグラムインターフェース回路と、 上記ヒストグラムメモリに対して輝度度数分布のデータ
   を上記ヒストグラムインターフェース回路を介して取り
   出して累積輝度分布を演算するとともに、得られた累積
   輝度分布が所望の形状になるよう制御パラメータを設定
   し、上記制御パラメータを用いて輝度度数分布を修正
   し、修正輝度度数分布を用いて入力輝度信号のレベルを
   補正するための補正テーブルを作成する演算制御部と、 上記演算制御部で作成された複数の画面の映像信号に対
   する補正テーブルを少なくとも上記特定周期の間保持す
   る複数のルックアップテーブルメモリと、 各画面の映像信号が入力される毎に上記複数のルックア
   ップテーブルメモリを切り換えて輝度信号を入力し、上
   記ルックアップテーブルメモリを切り換えて輝度信号を
   入力し、上記ルックアップテーブルメモリの補正テーブ
   ルを用いて各画像の補正輝度信号を出力する画像切換セ
   レクタとを備えたことを特徴とする階調補正装置。
2. 【請求項２】 請求項１記載の階調補正装置において、 上記ヒストグラムメモリインターフェース回路は、 複数の画面の映像信号に対して、上記特定周期として、
   映像信号のフィールド毎の周期またはその倍数毎の周期
   で順次切り換えて輝度信号を取り込み、同一画面上に表
   示される複数の映像信号の中から１つの映像信号の輝度
   度数分布を抽出するように制御して上記ヒストグラムメ
   モリに与えるものであることを特徴とする階調補正装
   置。
3. 【請求項３】 請求項１記載の階調補正装置において、 上記ヒストグラムインタフェース回路は、 複数種類の度数分布抽出部を備え、 該複数種類の度数分布抽出部を抽出領域毎に切り換えて
   用いるものであることを特徴とする階調補正装置。
4. 【請求項４】 請求項３記載の階調補正装置において、 上記ヒストグラムインタフェース回路は、 上記複数種類の度数分布抽出部を上記抽出領域の切り換
   えに同期して切り換えるものであることを特徴とする階
   調補正装置。
5. 【請求項５】 入力された映像信号の振幅レベルの度数
   分布を記憶するヒストグラムメモリと、 上記度数分布を抽出し、上記ヒストグラムメモリへの書
   き込み、及び読み出しを行うヒストグラムメモリインタ
   フェース回路と、 上記ヒストグラムメモリインタフェース回路から取り出
   された輝度度数分布のデータを用いて入力輝度信号のレ
   ベルを補正するための補正式、または補正テーブルを作
   成する演算制御部と、 上記演算制御部で作成された画面に対する補正式、また
   は補正テーブルを保持する補正テーブルとを備えた階調
   補正装置において、 上記ヒストグラムメモリインタフェース回路に、 上記ヒストグラムメモリの第１のアドレスのメモリが満
   たされた時に出力されるデータ格納信号を受け、上記第
   １のアドレスのメモリをリセットさせるリセット信号を
   上記ヒストグラムメモリに送信するリセット部と、 上記データ格納信号を第２のアドレスのメモリに送信す
   るデータ格納信号送信部とを備えたことを特徴とする階
   調補正装置。
6. 【請求項６】 請求項５記載の階調補正装置において、 上記ヒストグラムメモリインタフェース回路は、複数種
   類の度数分布抽出部を備え、 上記リセット部および上記データ格納信号送信部は、上
   記複数種類の度数分布抽出部の動作状況によってその動
   作が制御されるものであることを特徴とする階調補正装
   置。
7. 【請求項７】 一画面に複数の画面を同時に表示すると
   き、各画面の階調を夫々補正する階調補正装置であっ
   て、 入力された夫々の画面の映像信号を特定周期で切り換え
   て、当該各画面の映像信号の振幅レベルの度数分布を記
   憶するヒストグラムメモリと、 入力された映像信号の振幅レベルの特徴を検出する特徴
   検出回路と、 上記ヒストグラムメモリへの書き込み及び読み出しの制
   御及び上記特徴検出回路への映像信号の入出力の制御を
   行うヒストグラムインタフェース回路と、 上記ヒストグラムインタフェース回路から取り出された
   映像信号の度数分布のデータを用いて入力映像信号のレ
   ベルを補正するための補正式または補正テーブルを作成
   する演算制御部と、 上記演算制御部で作成された複数の画面の映像信号に対
   する補正式または補正テーブルを保持する複数の補正テ
   ーブルメモリと、 各画面の映像信号が入力される毎に上記複数の補正テー
   ブルメモリを切り換えて映像信号を入力し、上記補正テ
   ーブルメモリの補正式または補正テーブルを用いて各画
   面の補正映像信号を出力する画面切り換えセレクタとを
   備え、 上記ヒストグラムインタフェース回路は、上記同一画面
   上に表示される複数画面の中から１つの画面の映像信号
   に対応した領域を度数分布抽出領域となるように制御を
   行い、 上記ヒストグラムインタフェース回路は、上記同一画面
   上に表示される複数画面の中から１つの画面の映像信号
   に対応した領域を特徴検出領域となるように制御を行う
   ものであり、 上記ヒストグラムインタフェース回路は、複数個のレジ
   スタを具備し、 上記特徴検出回路より検出された特徴データをある一定
   期間保持することができることを特徴とする階調補正装
   置。
8. 【請求項８】 請求項７記載の階調補正装置において、 上記ヒストグラムインタフェース回路は、 上記度数分布抽出領域をフィールド毎またはフィールド
   の倍数の周期で切り換え、 上記特徴検出領域をフィールド毎またはフィールドの倍
   数の周期で切り換えることを特徴とする階調補正装置。
9. 【請求項９】 一画面に複数の画面を同時に表示すると
   き、各画面の階調を夫々補正する階調補正装置であっ
   て、 入力された夫々の画面の映像信号を特定周期で切り換え
   て、当該各画面の映像信号の振幅レベルの度数分布を記
   憶するヒストグラムメモリと、 入力された夫々の画面の映像信号を特定周期で切り換え
   て、当該各画面の映像信号の振幅レベルの特徴を検出す
   る特徴検出回路と、 上記ヒストグラムメモリへの書き込み及び読み出しの制
   御及び上記特徴検出回路への映像信号の入出力の制御を
   行うヒストグラムインタフェース回路と、 上記ヒストグラムインタフェース回路から取り出された
   映像信号の度数分布のデータを用いて入力映像信号のレ
   ベルを補正するための補正式または補正テーブルを作成
   する演算制御部と、 上記演算制御部で作成された複数の画面の映像信号に対
   する補正式または補正テーブルを保持する複数の補正テ
   ーブルメモリと、 各画面の映像信号が入力される毎に上記複数の補正テー
   ブルメモリを切り換えて映像信号を入力し、上記補正テ
   ーブルメモリの補正式または補正テーブルを用いて各画
   面の補正映像信号を出力する画面切り換えセレクタとを
   備え、 上記ヒストグラムインタフェース回路は、上記同一画面
   上に表示される複数画面の中から１つの画面の映像信号
   に対応した領域を度数分布抽出領域となるように制御を
   行い、 上記ヒストグラムインタフェース回路は、上記同一画面
   上に表示される複数画面の中から１つの画面の映像信号
   に対応した領域を特徴検出領域となるように制御を行う
   とともに、 上記ヒストグラムインタフェース回路は、上記特徴検出
   領域の画面が次に上記度数分布抽出領域になるように切
   り換えることを特徴とする階調補正装置。
10. 【請求項１０】 請求項９記載の階調補正装置におい
    て、 上記ヒストグラムインタフェース回路は、 上記度数分布抽出領域をフィールド毎またはフィールド
    の倍数の周期で切り換え、 上記特徴検出領域をフィールド毎またはフィールドの倍
    数の周期で切り換えることを特徴とする階調補正装置。