JPH1175014A - ラインイメージセンサチップおよび画像読取装置 - Google Patents
ラインイメージセンサチップおよび画像読取装置Info
- Publication number
- JPH1175014A JPH1175014A JP9234380A JP23438097A JPH1175014A JP H1175014 A JPH1175014 A JP H1175014A JP 9234380 A JP9234380 A JP 9234380A JP 23438097 A JP23438097 A JP 23438097A JP H1175014 A JPH1175014 A JP H1175014A
- Authority
- JP
- Japan
- Prior art keywords
- scanning direction
- photoelectric conversion
- image sensor
- sub
- green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
現性の劣化をなくし、忠実な再生画像を得ることのでき
るラインイメージセンサチップ、およびそれを用いた画
像読取装置を提供する。 【解決手段】 主走査方向に第1の所定ピッチPで一列
に並ぶ多数の光電変換素子11R ,11G ,11B から
なる光電変換素子列を、副走査方向に第2の所定ピッチ
で相互に平行に並ぶように3列に配置し、第2の所定ピ
ッチを第1の所定ピッチPの1/3にした。
Description
の光源を順次点灯させることによりカラー読取を行うた
めのラインイメージセンサチップ、およびそのラインイ
メージセンサチップを用いた画像読取装置に関する。
光源を順次点灯させることにより、モノクロ用のライン
イメージセンサチップを用いてカラー読取を行う構成の
ものがある。
従来のラインイメージセンサチップは、図7に示すよう
に、ラインイメージセンサチップ51の長辺に沿って、
すなわち主走査方向に多数の光電変換素子52を所定の
ピッチPで形成したものであった。
すように、赤、緑、青各色の光源を所定の点灯期間Tで
順次点灯させ、各色の点灯期間Tのうち、始めの2/3
の期間で光電変換素子52に電荷を蓄積させ、残りの1
/3の期間で光電変換素子52から読取画像信号を出力
させる構成であった。
2の主走査方向のピッチPの1/3の距離だけ、原稿を
副走査方向と反対の方向に搬送していた。すなわち、
赤、緑、青の合計3色の1ラインの読み取りの間に、原
稿を1画素分だけ搬送していた。このように、原稿を副
走査方向と反対の方向に搬送すると、光電変換素子52
を副走査方向に移動させたのと同じ結果になるのであ
る。
では、図9に示すように、たとえば赤色の読み取り領域
と緑色の読み取り領域との間に副走査方向に1/3画素
分のずれが生じ、緑色の読み取り領域と青色の読み取り
領域との間に副走査方向に1/3画素分のずれが生じる
結果、正確な読み取りを行えないという課題があった。
すなわち、相互に異なる部分を含む領域を読み取った結
果の赤、緑、青各色の読取画像信号を組み合わせて1つ
の画素の読取画像信号とするので、色ずれにより色再現
性が劣化するという課題があった。
出されたものであって、赤、緑、青各色の読取領域のず
れによる色再現性の劣化をなくし、忠実な再生画像を得
ることのできるラインイメージセンサチップ、およびそ
れを用いた画像読取装置を提供することを、その課題と
する。
は、次の技術的手段を講じている。
向に第1の所定ピッチで一列に並ぶ多数の光電変換素子
からなる光電変換素子列を、副走査方向に第2の所定ピ
ッチで相互に平行に並ぶように3列に配置し、第2の所
定ピッチを第1の所定ピッチの1/3にしたことを特徴
とする、ラインイメージセンサチップが提供される。
を用いることができるが、これに限らず、たとえばホト
ダイオードなどを用いてもよい。
に記載のラインイメージセンサチップを、主走査方向に
一列に複数個搭載した基板と、ラインイメージセンサチ
ップと被読取体とを副走査方向に相対的に移動させる副
走査手段と、ラインイメージセンサチップの各光電変換
素子列に被読取体からの反射光を入射させるべく被読取
体を照射する赤、緑、青各色の光源と、3列の光電変換
素子列を赤、緑、青各色に1列ずつ割当て、赤、緑、青
各色の光源を所定の周期で順次点灯させて、点灯色に割
当てられた光電変換素子列からの出力を点灯色の読取画
像信号として順次採用する読取制御手段と、副走査手段
を制御することにより、各色の1ラインの読み取り期間
における、光電変換素子列と被読取体との副走査方向の
相対的な移動距離を、光電変換素子列の副走査方向の配
置ピッチの距離に一致させる副走査制御手段とを備えた
ことを特徴とする、画像読取装置が提供される。
走査方向に移動させてもよいし、被読取体を副走査方向
と反対方向に移動させてもよい。
用いることができるが、これに限るものではない。
定のプログラムに基づいて動作するCPUにより実現で
きるが、これに限らず、たとえばゲートアレイなどによ
り実現してもよい。
て、赤、緑、青各色の発光ダイオードを用い、各色の1
ラインの読み取り期間毎に、始めの2/3の期間中点灯
させ、残りの1/3の期間は消灯させる。
よれば、主走査方向に第1の所定ピッチで一列に並ぶ多
数の光電変換素子からなる光電変換素子列を、副走査方
向に第2の所定ピッチで相互に平行に並ぶように3列に
配置し、第2の所定ピッチを第1の所定ピッチの1/3
にしたので、3列の光電変換素子列を赤、緑、青各色の
読み取り用に1列ずつ割当て、赤、緑、青各色の1ライ
ンの読み取り毎に被読取体と光電変換素子列との相対位
置を副走査方向に第2の所定ピッチと同じ距離だけ移動
させることにより、被読取体上における赤、緑、青各色
の読み取り領域を全て一致させることが可能であり、色
ずれによる色再現性の劣化を防止できる。
読取制御手段が、3列の光電変換素子列を赤、緑、青各
色に1列ずつ割当て、赤、緑、青各色の光源を所定の周
期で順次点灯させて、点灯色に割当てられた光電変換素
子列からの出力を点灯色の読取画像信号として順次採用
し、副走査制御手段が、副走査手段を制御することによ
り、各色の1ラインの読み取り期間における、光電変換
素子列と被読取体との副走査方向の相対的な移動距離
を、光電変換素子列の副走査方向の配置ピッチの距離に
一致させるので、被読取体上における赤、緑、青各色の
読み取り領域が全て一致するので、色ずれによる色再現
性の劣化を防止でき、忠実な再生画像を得ることができ
る。
ダイオードを用い、各色の1ラインの読み取り期間毎
に、始めの2/3の期間中点灯させ、残りの1/3の期
間は消灯させれば、読取画像信号の出力期間中に光電変
換素子が電荷を蓄積することがないので、残留電荷によ
る再生画像の彩度の低下を防止できる。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
形態を、図面を参照して具体的に説明する。
えられている密着型ラインイメージセンサの長手方向と
直交する方向の断面図であって、このラインイメージセ
ンサ20は、略矩形状の断面形状と、所定の長手寸法を
有するケース21を有しており、このケース21は、樹
脂成形によって作製することができる。このケース21
は、上下に貫通する内部空間をもち、上部開口を封鎖す
るようにしてガラスカバー22が取付けられているとと
もに、下部開口を封鎖するようにして、ヘッド基板23
が取付けられている。このヘッド基板23の上面におけ
る幅方向一側寄りには、複数個のラインイメージセンサ
チップ24が取付けられており、幅方向他側寄りには、
照明光源としての複数個のLEDチップ25が取付けら
れている。これらLEDチップ25は、それぞれ赤、
緑、青の3色の発光ダイオードを備えている。そして、
このケース21の内部空間には、LEDチップ25から
の光を効率的にガラスカバー22上の被読取体としての
原稿Dに照射するための透明樹脂製の導光部材26と、
原稿面からの反射光を正立等倍にラインイメージセンサ
チップ24に集束させるためのロッドレンズアレイ27
が設けられている。
に形成した溝状ホルダ部28に上方から挿入するように
して保持されている。溝状ホルダ部28は、ロッドレン
ズアレイ27の平面形態と対応した凹陥溝29を有して
おり、その底部には、ロッドレンズアレイ27を透過し
た光を通過させてその下方に配置される複数のラインイ
メージセンサチップ24上に至らせるためのスリット3
0が形成されている。
る内壁には、ロッドレンズアレイ27の上面の一側縁に
係合して、このロッドレンズアレイ27の浮きを防止す
るための係合突起31が、2箇所に形成されている。こ
の係合突起31は、溝状ホルダ部28へのロッドレンズ
アレイ27の挿入操作を阻害することがないように、適
度な突出高さをもち、先端上方寄りにはテーパ面31a
が形成されている。
の光軸の延長上に存在する読み取りラインLから側方に
変位した位置においてヘッド基板23に取付けられたL
EDチップ25から発する光を、プリズム効果によって
効率的に読み取りラインLないしはその近傍領域に導く
ための部材である。この導光部材26は、LEDチップ
25の配置と対応して開口する透光窓32が形成された
底壁33と、ケース21の一側内壁21aと、溝状ホル
ダ部28の外壁28aとで囲まれた空間に嵌め込むよう
にして取付けられる。導光部材26の長手方向中間部の
一側面には、係合突起34が2箇所に形成されており、
これに対応して、ケース21の一側内壁21aには、係
合突起34が係合可能な係合凹部35が形成されてい
る。
て、このヘッド基板23には、20個のラインイメージ
センサチップ24が、ヘッド基板23の長辺に沿って、
すなわち主走査方向に一列に搭載されている。また、ヘ
ッド基板4には、ラインイメージセンサチップ24に対
する電源供給や各種信号の入出力のためのコネクタ36
が取り付けられている。なお、図3においてはLEDチ
ップ25を省略している。
御部の回路ブロック図であって、この制御部は、CPU
1、ROM2、RAM3、および入出力インターフェイ
ス4を備えている。入出力インターフェイス4には、ヘ
ッド基板23とモータ5とが接続されている。
る。ROM2は、CPU1を動作させるためのプログラ
ムなどを記憶している。RAM3は、CPU1にワーク
エリアを供給し、各種のデータを記憶する。入出力イン
ターフェイス4は、CPU1とヘッド基板23およびモ
ータ5との間の信号の入出力を制御するとともに、アナ
ログの読取画像信号をディジタルの読取画像信号に変換
する。モータ5は、原稿Dを副走査方向と反対方向に搬
送するための複数の搬送ローラ(図示せず)を駆動す
る。
の要部の平面図であって、このラインイメージセンサチ
ップ24には、赤色用の多数の光電変換素子11R と、
緑色用の多数の光電変換素子11G と、青色用の多数の
光電変換素子11B とが、それぞれ所定のピッチPでラ
インイメージセンサチップ24の長辺に沿って、すなわ
ち主走査方向に一列に配置されている。また、これら各
色用の光電変換素子11R ,11G ,11B は、ライン
イメージセンサチップ24の短辺に沿って、すなわち副
走査方向に主走査方向のピッチPの1/3のピッチで配
置されている。したがって、各光電変換素子11R ,1
1G ,11B は、縦横比が1対3の長方形である。な
お、各光電変換素子11R ,11G ,11B 相互の隙間
は非常に小さい。また、各色用の光電変換素子11R ,
11G ,11B は、カラーフィルタによって覆われた構
造ではなく、全く同一の構造であるが、各色の読み取り
に個別に使用されるので、説明の便宜上、R,G,Bの
添字を付して区別している。
の回路ブロック図であって、このラインイメージセンサ
チップ24には、128ビットのシフトレジスタ12、
チップセレクト回路13、128個の赤色用のホトトラ
ンジスタPTR1 〜PTR12 8 、128個の緑色用のホ
トトランジスタPTG1 〜PTG128 、128個の青色
用のホトトランジスタPTB1 〜PTB128 、128個
の赤色用の第1の電界効果トランジスタFETR1 〜F
ETR128 、128個の緑色用の第1の電界効果トラン
ジスタFETG1 〜FETG128 、128個の青色用の
第1の電界効果トランジスタFETB1 〜FET
B128 、赤色用の第2の電界効果トランジスタFETR
201 、緑色用の第2の電界効果トランジスタFETG
201 、青色用の第2の電界効果トランジスタFETB
201 、赤色用の第3の電界効果トランジスタFETR
211 、緑色用の第3の電界効果トランジスタFETG
211 、青色用の第3の電界効果トランジスタFETB
211 、赤色用の演算増幅器OPR1 、緑色用の演算増幅
器OPG1 、青色用の演算増幅器OPB1 、赤色用の3
個の抵抗器RR1 〜RR3 、緑色用の3個の抵抗器RG
1 〜RG3 、青色用の3個の抵抗器RB1 〜RB3 、お
よび11個のパッドSI,CLK,GND,AOR1,
AOR2,SO,AOG1,AOG2,AOB1,AO
B2,VDDが形成されている。第1の電界効果トラン
ジスタFETR1 〜FETR128 ,FETG1 〜FET
G128 ,FETB1 〜FETB128 、第2の電界効果ト
ランジスタFETR201,FETG201 ,FET
B201 、および第3の電界効果トランジスタFETR21
1 ,FETG211 ,FETB211 はそれぞれMOS型の
電界効果トランジスタである。
される。パッドCLKには、ラインイメージセンサ20
の外部からコネクタ36などを介してたとえば8MHz
のクロック信号が入力される。パッドGNDは、グラン
ドラインに接続されている。パッドAOR1からは、増
幅していないアナログの読取画像信号がシリアルに出力
される。パッドAOR2からは、増幅されたアナログの
読取画像信号がシリアルに出力される。パッドAOG1
からは、増幅していないアナログの読取画像信号がシリ
アルに出力される。パッドAOG2からは、増幅された
アナログの読取画像信号がシリアルに出力される。パッ
ドAOB1からは、増幅していないアナログの読取画像
信号がシリアルに出力される。パッドAOB2からは、
増幅されたアナログの読取画像信号がシリアルに出力さ
れる。パッドSOからは、シリアルアウト信号が出力さ
れる。パッドVDDには、ラインイメージセンサ20の
外部からコネクタ36などを介してたとえば5ボルトの
電源電圧が供給される。ホトトランジスタPTR1 〜P
TR128 は、光電変換素子11R を構成している。ホト
トランジスタPTG1 〜PTG128 は、光電変換素子1
1G を構成している。ホトトランジスタPTB1 〜PT
B128 は、光電変換素子11B を構成している。
際しては、CPU1によりモータ5が制御されて原稿D
の先端部が読取位置に搬送され、CPU1により入出力
インターフェイス4およびコネクタ36を介してLED
チップ25が制御されて赤色の発光ダイオードが点灯さ
れるとともに、ラインイメージセンサ20の外部からコ
ネクタ36などを介して、各ラインイメージセンサチッ
プ24のパッドCLKにたとえば8MHzのクロック信
号が供給される。
イオードを点灯させたときから2T/3の期間が経過し
たときに、赤色の発光ダイオードを消灯させ、それから
T/3の期間に、赤色の反射光によりホトトランジスタ
PTR1 〜PTR128 ,PTG1 〜PTG128 ,PTB
1 〜PTB128 に蓄積された電荷に基づく1ライン分の
アナログの読取画像信号をパッドAOR2,AOG2,
AOBから1画素毎にシリアルに出力させる。これらの
読取画像信号は、コネクタ36を介して入出力インター
フェイス4に入力され、パッドAOR2から出力された
読取画像信号だけがディジタルの読取画像信号に変換さ
れて、RAM3に格納される。このような入出力インタ
ーフェイス4に入力された読取画像信号の処理は、CP
U1によって制御される。
/3の期間点灯され、次のT/3の期間でパッドAOR
2,AOG2,AOBから出力された読取画像信号のう
ちパッドAOG2から出力された読取画像信号だけが選
択され、次に青色の発光ダイオードが2T/3の期間点
灯され、次のT/3の期間でパッドAOR2,AOG
2,AOBから出力された読取画像信号のうちパッドA
OB2から出力された読取画像信号だけが選択される。
これにより、3Tの期間に赤、緑、青の各色の1ライン
分の読取画像信号がRAM3に格納される。もちろん、
赤色の発光ダイオードの点灯時に、赤色用の光電変換素
子11R すなわちホトトランジスタPTR 1 〜PTR
128 ばかりでなく、緑色用の光電変換素子11G すなわ
ちホトトランジスタPTG1 〜PTG128 および青色用
の光電変換素子11B すなわちホトトランジスタPTB
1 〜PTB128 にも電荷が蓄積されるのであるが、赤色
の読取画像信号の読み出し期間に緑色および青色の読取
画像信号も同時に読み出しており、それらの読取画像信
号を使用しないだけであるので、赤色の反射光による残
留電荷は除去されており、緑色あるいは青色の発光ダイ
オードの点灯後における緑色あるいは青色の読取画像信
号の読み取り時に赤色の光の残留電荷が悪影響を及ぼす
ことはない。これは、緑色および青色の発光ダイオード
の点灯についても同様である。一方、この3Tの期間
に、CPU1によりモータ5が制御されて、光電変換素
子11R ,11G ,11B の副走査方向の配置ピッチの
3倍の距離だけ、原稿Dが副走査方向と反対の方向に搬
送される。したがって、原稿D上における赤、緑、青各
色用の光電変換素子11R ,11G ,11B の読取領域
は、各色間で完全に一致している。このような動作が各
ライン毎に繰り返され、原稿Dの読み取りが完了する。
なお、Tは、各色の1ラインの読取期間である。
間に、原稿Dは光電変換素子11R,11G ,11B の
副走査方向の配置ピッチの距離だけ副走査方向と反対の
方向に搬送されるので、各色の光電変換素子11R ,1
1G ,11B の電荷蓄積期間である2T/3の期間に原
稿Dが搬送される距離は、1画素分すなわち光電変換素
子11R ,11G ,11B の主走査方向の配置ピッチP
の2/9である。したがって、各色の光電変換素子11
R ,11G ,11B による原稿D上の読取領域の副走査
方向の長さは1画素分の5/9になり、1画素の領域を
完全には読み取れないことになる。しかし、このように
した方が、各色毎に原稿D上のずれた領域を読み取るよ
りは、色再現性が良好である。また、各色の光電変換素
子11R,11G ,11B からの読取画像信号の出力期
間にLEDチップ25の発光ダイオードを消灯させるの
で、その間における各色の光電変換素子11R ,1
1G ,11B への残留電荷の蓄積がないことから、読取
画像信号の出力期間に発光ダイオードを点灯させて読取
領域を大きくするよりも、再生画像の彩度を向上させる
ことができる。
動作の詳細について説明する。赤色の発光ダイオードの
点灯から2T/3の期間が経過すると、CPU1から入
出力インターフェイス4およびコネクタ36を介して、
20個のラインイメージセンサチップ24のうちの初段
のラインイメージセンサチップ24のパッドSIにシリ
アルイン信号が供給される。このシリアルイン信号は、
チップセレクト回路13のセット端子に入力され、これ
によりチップセレクト回路13は、クロック信号CLK
に同期して、セレクト信号出力端子から出力しているセ
レクト信号をハイレベルにする。このセレクト信号は、
クロック信号CLKを反転させた信号であって、赤、
緑、青各色用の第2の電界効果トランジスタFETR
201 ,FETG201 ,FETB201 のゲートに供給され
ているので、クロック信号がローレベルの期間に各第2
の電界効果トランジスタFETR201 ,FETG201 ,
FETB201 がオンすることになる。
ジスタ12の入力端子にも供給され、クロック信号の立
下がりのタイミングでシフトレジスタ12の初段のビッ
トに取り込まれる。これによりシフトレジスタ12の初
段のビットがオンし、赤、緑、青各色用の第1の電界効
果トランジスタFETR1 ,FETG1 ,FETB1の
ゲートにハイレベルの信号が入力されて、各第1の電界
効果トランジスタFETR1 ,FETG1 ,FETB1
がオンする。このとき、クロック信号はローレベルであ
るので、赤、緑、青各色用の第3の電界効果トランジス
タFETR211,FETG211 ,FETB211 はオフし
ており、赤、緑、青各色用のホトトランジスタPT
R1 ,PTG1 ,PTB1 に蓄積された電荷による電流
が各第1の電界効果トランジスタFETR1 ,FETG
1 ,FETB1 を介して赤、緑、青各色用の抵抗器RR
3 ,RG3 ,RB3 に流れる。これら抵抗器RR3 ,R
G3 ,RB3 の両端電圧は、赤、緑、青各色用の演算増
幅器OPR1 ,OPG1 ,OPB1 の非反転入力端に入
力され、抵抗器RR1 ,RG1 ,RB1 と抵抗器R
R2,RG2 ,RB2 との抵抗値の比で決定される増幅
度で増幅されて、赤、緑、青各色用のパッドAOR2,
AOG2,AOB2からアナログの読取画像信号として
出力される。このとき、クロック信号はローレベルであ
り、セレクト信号がハイレベルであるので、各第2の電
界効果トランジスタFETR201 ,FETG20 1 ,FE
TB201 はオンしている。なお、赤、緑、青各色用のパ
ッドAOR1,AOG1,AOB1からは、各演算増幅
器OPR1 ,OPG1 ,OPB1 により増幅されていな
いアナログの読取画像信号が出力される。
に立ち上がると、セレクト信号がローレベルになって各
第2の電界効果トランジスタFETR201 ,FETG
201 ,FETB201 がオフし、各パッドAOR2,AO
G2,AOB2から読取画像信号が出力されなくなると
ともに、各第3の電界効果トランジスタFETR211 ,
FETG211 ,FETB211 がオンし、各ホトトランジ
スタPTR1 ,PTG1,PTB1 の残留電荷が各第3
の電界効果トランジスタFETR211 ,FETG 211 ,
FETB211 を介して放電される。
に立ち下がると、シフトレジスタ21の初段のビットの
シリアルイン信号SIが第2段のビットにシフトされ、
初段のビットの場合と同様の動作により、赤、緑、青各
色用のホトトランジスタPTR2 ,PTG2 ,PTB2
に蓄積された電荷に応じたアナログの読取画像信号が
赤、緑、青各色用のパッドAOR2,AOG2,AOB
2から出力される。
期して赤、緑、青各色用のホトトランジスタPTR3 〜
PTR128 ,PTG3 〜PTG128 ,PTB3 〜PTB
128に蓄積された電荷に応じたアナログの読取画像信号
が赤、緑、青各色用のパッドAOR2,AOG2,AO
B2から順次出力されると、次のクロック信号CLKの
立ち下がりでシフトレジスタ2の最終段のビットからシ
リアルイン信号が出力され、チップセレクト回路13の
クリア信号入力端子にクリア信号として入力されるとと
もに、パッドSOからシリアルアウト信号として出力さ
れる。これによりチップセレクト回路13は、セレクト
信号をローレベルに保つ。また、パッドSOから出力さ
れたシリアルアウト信号は、次段のラインイメージセン
サチップ24のパッドSIにシリアルイン信号として入
力される。
チップ24が初段のラインイメージセンサチップ24と
同様に動作し、クロック信号に同期して赤、緑、青各色
用のホトトランジスタPTR1 〜PTR128 ,PTG1
〜PTG128 ,PTB1 〜PTB128 に蓄積された電荷
に応じたアナログの読取画像信号が赤、緑、青各色用の
パッドAOR2,AOG2,AOB2から順次出力され
る。このような動作が最終段すなわち20個目のライン
イメージセンサチップ24まで繰り返されることによ
り、20個のラインイメージセンサチップ24からの2
560画素すなわち1ライン分の赤色の読取画像信号が
入出力インターフェイス4によって選択され、ディジタ
ルの読取画像信号に変換されて、RAM3に格納され
る。
の読取画像信号も同様に順次処理され、赤、緑、青各色
の読取画像信号が1ライン毎に得られる。
要部の平面図である。
ラインイメージセンサの長手方向と直交する方向の断面
図である。
いるヘッド基板の平面図である。
ロック図である。
回路図である。
ダイオードの点灯および読取画像信号の出力のタイミン
グの説明図である。
メージセンサチップの要部の平面図である。
ドの点灯および読取画像信号の出力のタイミングの説明
図である。
メージセンサチップによる光電変換素子の各色の読取領
域の説明図である。
Claims (3)
- 【請求項1】 主走査方向に第1の所定ピッチで一列に
並ぶ多数の光電変換素子からなる光電変換素子列を、副
走査方向に第2の所定ピッチで相互に平行に並ぶように
3列に配置し、 前記第2の所定ピッチを前記第1の所定ピッチの1/3
にしたことを特徴とする、ラインイメージセンサチッ
プ。 - 【請求項2】 請求項1に記載のラインイメージセンサ
チップを、主走査方向に一列に複数個搭載した基板と、 前記ラインイメージセンサチップと被読取体とを副走査
方向に相対的に移動させる副走査手段と、 前記ラインイメージセンサチップの各光電変換素子列に
前記被読取体からの反射光を入射させるべく前記被読取
体を照射する赤、緑、青各色の光源と、 前記3列の光電変換素子列を赤、緑、青各色に1列ずつ
割当て、前記赤、緑、青各色の光源を所定の周期で順次
点灯させて、点灯色に割当てられた光電変換素子列から
の出力を点灯色の読取画像信号として順次採用する読取
制御手段と、 前記副走査手段を制御することにより、前記各色の1ラ
インの読み取り期間における、前記光電変換素子列と前
記被読取体との副走査方向の相対的な移動距離を、前記
光電変換素子列の副走査方向の配置ピッチの距離に一致
させる副走査制御手段とを備えたことを特徴とする、画
像読取装置。 - 【請求項3】 前記光源として、赤、緑、青各色の発光
ダイオードを用い、各色の1ラインの読み取り期間毎
に、始めの2/3の期間中点灯させ、残りの1/3の期
間は消灯させる、請求項2に記載の画像読取装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23438097A JP4005182B2 (ja) | 1997-08-29 | 1997-08-29 | 画像読取装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23438097A JP4005182B2 (ja) | 1997-08-29 | 1997-08-29 | 画像読取装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1175014A true JPH1175014A (ja) | 1999-03-16 |
JP4005182B2 JP4005182B2 (ja) | 2007-11-07 |
Family
ID=16970103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23438097A Expired - Fee Related JP4005182B2 (ja) | 1997-08-29 | 1997-08-29 | 画像読取装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4005182B2 (ja) |
-
1997
- 1997-08-29 JP JP23438097A patent/JP4005182B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4005182B2 (ja) | 2007-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5550653A (en) | Color sensor array and system for scanning simple color documents | |
US4707615A (en) | Solid state image sensor | |
JP3990437B2 (ja) | カラーイメージセンサユニット及び前記センサユニットを用いた画像読み取り装置及びその制御方法 | |
KR920005856B1 (ko) | 컬러화상 독해장치 | |
KR20100074684A (ko) | 화상처리장치 및 그 제어방법 | |
US6376822B1 (en) | Image reading apparatus | |
US7317562B2 (en) | Image reading apparatus with plural sensor IC chips | |
US5452001A (en) | Serial pixel readout scheme for butted sensor chips in multi-chip input scanner | |
US7911662B2 (en) | Linear image sensor, image reading apparatus using the same, image reading method, and program for implementing the method | |
US4812900A (en) | Original reading apparatus with light source switching without a switching circuit | |
JPH1175014A (ja) | ラインイメージセンサチップおよび画像読取装置 | |
JPS6128260B2 (ja) | ||
US5268752A (en) | Image sensing device utilizing synchronized LEDs and light sensors | |
US7164509B2 (en) | Image reader having image sensor ICS divided into plural blocks having simultaneously read-out image signals | |
JPWO2007074759A1 (ja) | 画像読取装置及びその制御方法 | |
JPH1169083A (ja) | カラーラインイメージセンサチップおよび画像読取装置 | |
JPH1188599A (ja) | 画像読取装置 | |
JPS62161255A (ja) | 画像読取装置 | |
US20040246544A1 (en) | Image sensor array with multiple exposure times | |
JPH11275306A (ja) | イメージセンサチップおよびラインイメージセンサ | |
JPH1141423A (ja) | ラインイメージセンサ、およびイメージセンサチップ | |
JPH1188600A (ja) | カラーラインイメージセンサチップおよびカラーラインイメージセンサ | |
JP2004172836A (ja) | 画像読み取り装置 | |
JPH1155465A (ja) | 画像読み取り装置 | |
JPH09247359A (ja) | カラー画像読み取り装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070823 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |