JPH1174201A - 非単結晶半導体薄膜の製造方法 - Google Patents
非単結晶半導体薄膜の製造方法Info
- Publication number
- JPH1174201A JPH1174201A JP9231988A JP23198897A JPH1174201A JP H1174201 A JPH1174201 A JP H1174201A JP 9231988 A JP9231988 A JP 9231988A JP 23198897 A JP23198897 A JP 23198897A JP H1174201 A JPH1174201 A JP H1174201A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film
- semiconductor thin
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【課題】反応室に導入した原料ガスを高周波グロー放電
プラズマで分解して非単結晶半導体薄膜を製造する方法
において、製膜速度の高速化と膜特性の向上を図る。 【解決手段】第一電極と、基板を設置する第二電極を備
え、第一電極と第二電極２に位相差を１００〜２６０
°、望ましくは１２０〜２４０°の範囲に制御した高周
波電圧を同時に印加する。特に、第一電極と第二電極と
に位相を反転した高周波電圧を同時に印加し、第二電極
に印加する電力を、高周波電力の和の５〜９０％、望ま
しくは１５〜７０％とする。更に、第二電極、或いは第
二電極と第一電極とを加熱することによって、製膜中の
粉の発生を抑制して、非単結晶薄膜の膜特性を改善でき
る。
プラズマで分解して非単結晶半導体薄膜を製造する方法
において、製膜速度の高速化と膜特性の向上を図る。 【解決手段】第一電極と、基板を設置する第二電極を備
え、第一電極と第二電極２に位相差を１００〜２６０
°、望ましくは１２０〜２４０°の範囲に制御した高周
波電圧を同時に印加する。特に、第一電極と第二電極と
に位相を反転した高周波電圧を同時に印加し、第二電極
に印加する電力を、高周波電力の和の５〜９０％、望ま
しくは１５〜７０％とする。更に、第二電極、或いは第
二電極と第一電極とを加熱することによって、製膜中の
粉の発生を抑制して、非単結晶薄膜の膜特性を改善でき
る。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜太陽電池、
薄膜トランジスタなどに用いられる非単結晶半導体薄膜
の製造方法に関する。
薄膜トランジスタなどに用いられる非単結晶半導体薄膜
の製造方法に関する。
【０００２】
【従来の技術】アモルファスシリコン（ａ−Ｓｉ）、ア
モルファスシリコン合金（ａ−ＳｉＣ X 、ａ−Ｓｉ
ＮX 、ａ−ＳｉＯX 、ａ−ＳｉＧｅX ）などのアモルフ
ァス（非晶質）薄膜は、単結晶シリコンと比較して、大
面積に、低温で、安価に作製できることから、例えば電
力用の大面積薄膜太陽電池、ディスプレイ用の薄膜トラ
ンジスタなどの大面積半導体デバイスに適用されてい
る。
モルファスシリコン合金（ａ−ＳｉＣ X 、ａ−Ｓｉ
ＮX 、ａ−ＳｉＯX 、ａ−ＳｉＧｅX ）などのアモルフ
ァス（非晶質）薄膜は、単結晶シリコンと比較して、大
面積に、低温で、安価に作製できることから、例えば電
力用の大面積薄膜太陽電池、ディスプレイ用の薄膜トラ
ンジスタなどの大面積半導体デバイスに適用されてい
る。
【０００３】従来、非晶質薄膜は、例えば図９に示すよ
うな装置を用いたプラズマＣＶＤ法で作製されている。
図９において、基板１１は接地電極１７に設けられたヒ
ータ１８で加熱されている。高周波電源４により、高周
波電圧がマッチングボックス１９を通して高周波電極１
６に印加される。シラン、水素等の原料ガスを反応室３
の中に導入し、反応室３内の圧力を０．１〜１００Ｐａ
に保ち、高周波電極１６と接地電極１７の間に高周波電
圧を印加してプラズマ１２を発生させる。プラズマ１２
によって、原料ガスは分解され、接地電極１７の上に配
置された基板１１上に、非晶質薄膜が成膜される。
うな装置を用いたプラズマＣＶＤ法で作製されている。
図９において、基板１１は接地電極１７に設けられたヒ
ータ１８で加熱されている。高周波電源４により、高周
波電圧がマッチングボックス１９を通して高周波電極１
６に印加される。シラン、水素等の原料ガスを反応室３
の中に導入し、反応室３内の圧力を０．１〜１００Ｐａ
に保ち、高周波電極１６と接地電極１７の間に高周波電
圧を印加してプラズマ１２を発生させる。プラズマ１２
によって、原料ガスは分解され、接地電極１７の上に配
置された基板１１上に、非晶質薄膜が成膜される。
【０００４】同様の手法で、薄膜多結晶シリコン、ある
いはアモルファス膜中に多数の結晶粒の混在した微結晶
シリコンなどの非単結晶薄膜も作製されている。
いはアモルファス膜中に多数の結晶粒の混在した微結晶
シリコンなどの非単結晶薄膜も作製されている。
【０００５】
【発明が解決しようとする課題】非単結晶薄膜を利用し
たデバイス、大面積薄膜太陽電池や薄膜トランジスタの
コストダウン、性能向上のためには、非単結晶薄膜の製
膜速度の向上、膜特性の向上が必要である。図９に示し
た装置による製造方法において、製膜速度を高速化する
ためには、通常、高周波電力を増加させる。しかし、高
周波電力を増加させていくと以下のような問題が発生す
る。 気相中での粉の発生、或いはその粉の高周波電極およ
び壁面への付着・剥離によって、非単結晶薄膜にピンホ
ールの発生や、膜特性の低下が起こる。 異常放電の発生によって、高周波電極近傍で粉が発生
し、高周波電力に対する製膜速度の飽和、非単結晶薄膜
の膜特性の低下、膜均一性の低下が起こる。 イオン衝撃の増大によって、膜特性の低下が起こる。
たデバイス、大面積薄膜太陽電池や薄膜トランジスタの
コストダウン、性能向上のためには、非単結晶薄膜の製
膜速度の向上、膜特性の向上が必要である。図９に示し
た装置による製造方法において、製膜速度を高速化する
ためには、通常、高周波電力を増加させる。しかし、高
周波電力を増加させていくと以下のような問題が発生す
る。 気相中での粉の発生、或いはその粉の高周波電極およ
び壁面への付着・剥離によって、非単結晶薄膜にピンホ
ールの発生や、膜特性の低下が起こる。 異常放電の発生によって、高周波電極近傍で粉が発生
し、高周波電力に対する製膜速度の飽和、非単結晶薄膜
の膜特性の低下、膜均一性の低下が起こる。 イオン衝撃の増大によって、膜特性の低下が起こる。
【０００６】本発明は、以上のような問題点を解決し、
製膜速度の高速化と膜特性の向上を実現する非単結晶薄
膜の製造方法を提供することを目的とする。
製膜速度の高速化と膜特性の向上を実現する非単結晶薄
膜の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題解決のため本発
明は、反応室に導入した原料ガスを高周波グロー放電プ
ラズマで分解して非単結晶半導体薄膜を製造する方法に
おいて、第一電極と、基板を設置可能な第二電極を備
え、基板を設置する第二電極を接地せず、第一電極と第
二電極に位相差を制御して高周波電圧を同時に印加する
ものとする。
明は、反応室に導入した原料ガスを高周波グロー放電プ
ラズマで分解して非単結晶半導体薄膜を製造する方法に
おいて、第一電極と、基板を設置可能な第二電極を備
え、基板を設置する第二電極を接地せず、第一電極と第
二電極に位相差を制御して高周波電圧を同時に印加する
ものとする。
【０００８】位相差を制御することによって、電極と壁
面との異常放電を抑制することができる。特に、位相差
を１００〜２６０°の間の角、更に望ましくは、１２０
〜２４０°の間の角とするのがよい。そのようにすれ
ば、効果的に第一電極と第二電極の間にプラズマが集中
するため、より速い製膜速度が得られる。
面との異常放電を抑制することができる。特に、位相差
を１００〜２６０°の間の角、更に望ましくは、１２０
〜２４０°の間の角とするのがよい。そのようにすれ
ば、効果的に第一電極と第二電極の間にプラズマが集中
するため、より速い製膜速度が得られる。
【０００９】更に、第一電極と第二電極とに互いに位相
を反転した高周波電圧を同時に印加するものとする。そ
のようにすれば、最も効果的に第一電極と第二電極の間
にプラズマが集中して、より速い製膜速度が得られ、更
に、自己バイアス電圧が抑制されてイオン衝撃の影響が
緩和され、製膜速度を高速化しても良好な膜特性が得ら
れる。また、高周波電源を一つにすることができる。
を反転した高周波電圧を同時に印加するものとする。そ
のようにすれば、最も効果的に第一電極と第二電極の間
にプラズマが集中して、より速い製膜速度が得られ、更
に、自己バイアス電圧が抑制されてイオン衝撃の影響が
緩和され、製膜速度を高速化しても良好な膜特性が得ら
れる。また、高周波電源を一つにすることができる。
【００１０】特に、第二電極に印加する電力を、第一電
極と第二電極に印加する電力の和の５〜９０％の範囲、
更に望ましくは、１５〜７０％の範囲とするとよい。５
〜９０％の範囲とすれば、成膜速度が１０％以上、１５
〜７０％の範囲とすれば、成膜速度が２０％以上向上す
る。更に、第二電極を１００℃以上、更に望ましくは、
１６０℃以上に加熱するものとする。
極と第二電極に印加する電力の和の５〜９０％の範囲、
更に望ましくは、１５〜７０％の範囲とするとよい。５
〜９０％の範囲とすれば、成膜速度が１０％以上、１５
〜７０％の範囲とすれば、成膜速度が２０％以上向上す
る。更に、第二電極を１００℃以上、更に望ましくは、
１６０℃以上に加熱するものとする。
【００１１】基板を設置する第二電極を加熱することに
より、ポリマーやクラスター等の粉の気相や第二電極近
傍での発生が抑制される。特に、１００℃以上に加熱す
ることによって、安定な非単結晶薄膜の成膜ができ、１
６０℃以上に加熱すれば、従来より光導電率の優れた良
質の非単結晶薄膜の成膜ができる。第一電極と第二電極
を同時に加熱するものとする。
より、ポリマーやクラスター等の粉の気相や第二電極近
傍での発生が抑制される。特に、１００℃以上に加熱す
ることによって、安定な非単結晶薄膜の成膜ができ、１
６０℃以上に加熱すれば、従来より光導電率の優れた良
質の非単結晶薄膜の成膜ができる。第一電極と第二電極
を同時に加熱するものとする。
【００１２】気相中で発生した粉は熱泳動によって高温
部から低温部へと移動する。従って、電極間と外側との
間に温度差があれば、その温度勾配によって、発生した
粉は電極の外側に移動する。このため、電極間のプラズ
マから粉が効果的に取り除かれて、ピンホールの発生の
抑制、膜特性の低下の抑制が実現される。第一電極と第
二電極を同じ温度に加熱するとよい。
部から低温部へと移動する。従って、電極間と外側との
間に温度差があれば、その温度勾配によって、発生した
粉は電極の外側に移動する。このため、電極間のプラズ
マから粉が効果的に取り除かれて、ピンホールの発生の
抑制、膜特性の低下の抑制が実現される。第一電極と第
二電極を同じ温度に加熱するとよい。
【００１３】第一電極と第二電極の温度を等しくするこ
とによって電極間の温度勾配が小さくなり、気相中で発
生した粉はいずれかの電極の近傍に偏ることがなくな
る。特に、両電極の温度を８０℃以上、更に望ましく
は、１２０℃以上に加熱するものとする。そのようにす
れば、ポリマーやクラスター等の粉の気相や、第一、第
二電極近傍での発生が抑制される。また、第二電極だけ
を加熱したときより低温で、すなわち、８０℃以上で粉
の発生がなくなり、１２０℃以上では膜特性の低下が抑
えられる。
とによって電極間の温度勾配が小さくなり、気相中で発
生した粉はいずれかの電極の近傍に偏ることがなくな
る。特に、両電極の温度を８０℃以上、更に望ましく
は、１２０℃以上に加熱するものとする。そのようにす
れば、ポリマーやクラスター等の粉の気相や、第一、第
二電極近傍での発生が抑制される。また、第二電極だけ
を加熱したときより低温で、すなわち、８０℃以上で粉
の発生がなくなり、１２０℃以上では膜特性の低下が抑
えられる。
【００１４】
［実施例１］図２は、本発明の方法を実施するための製
造装置の構成図である。反応室３の中に第一電極１と第
二電極２を備えている。第一高周波電源１３と第二高周
波電源１４との二つの高周波電源がある。第一高周波電
源１３で発生させた高周波電圧は、第一マッチングボッ
クス７を経て、第一電極１に印加される。第二高周波電
源１４で発生させた高周波電圧は、第二マッチングボッ
クス８を経て、第二電極２に印加される。位相調整器１
５で第一高周波電源１３と第二高周波電源１４の位相差
を制御することによって、第一電極１と第二電極２に印
加される高周波電力の位相差を制御することができる。
第一電極１と第二電極２は、それぞれ第一ヒータ９、第
二ヒータ１０を備えて加熱可能である。基板１１は第二
電極２に配置される。反応室３内は、真空ポンプ２０に
よって、０．１〜１００Ｐａの減圧状態に保つことがで
きる。第一電極１、第二電極２の直径は、１００ｍｍ、
間隔は１０〜６０ｍｍである。
造装置の構成図である。反応室３の中に第一電極１と第
二電極２を備えている。第一高周波電源１３と第二高周
波電源１４との二つの高周波電源がある。第一高周波電
源１３で発生させた高周波電圧は、第一マッチングボッ
クス７を経て、第一電極１に印加される。第二高周波電
源１４で発生させた高周波電圧は、第二マッチングボッ
クス８を経て、第二電極２に印加される。位相調整器１
５で第一高周波電源１３と第二高周波電源１４の位相差
を制御することによって、第一電極１と第二電極２に印
加される高周波電力の位相差を制御することができる。
第一電極１と第二電極２は、それぞれ第一ヒータ９、第
二ヒータ１０を備えて加熱可能である。基板１１は第二
電極２に配置される。反応室３内は、真空ポンプ２０に
よって、０．１〜１００Ｐａの減圧状態に保つことがで
きる。第一電極１、第二電極２の直径は、１００ｍｍ、
間隔は１０〜６０ｍｍである。
【００１５】シラン、水素等の原料ガスを反応室３の中
に導入し、第一電極１と第二電極２に印加した高周波電
圧によってプラズマ１２を発生させる。プラズマ１２に
よって、原料ガスは分解され、基板１１上に非単結晶薄
膜が作製される。本装置によって、第一電極１と第二電
極２に印加する高周波電圧の位相差および電力を制御し
ながら、非単結晶薄膜を成膜することが可能である。位
相差を１８０°にすれば、後述する第二の実施例と同様
になる。そして、第一電極１と第二電極２に印加される
電力の和を一定として、それらの割合を制御して非単結
晶薄膜を作製することも可能である。
に導入し、第一電極１と第二電極２に印加した高周波電
圧によってプラズマ１２を発生させる。プラズマ１２に
よって、原料ガスは分解され、基板１１上に非単結晶薄
膜が作製される。本装置によって、第一電極１と第二電
極２に印加する高周波電圧の位相差および電力を制御し
ながら、非単結晶薄膜を成膜することが可能である。位
相差を１８０°にすれば、後述する第二の実施例と同様
になる。そして、第一電極１と第二電極２に印加される
電力の和を一定として、それらの割合を制御して非単結
晶薄膜を作製することも可能である。
【００１６】図３は、図２の製造装置を用い、第一電極
１に印加する高周波電圧と第二電極２に印加する高周波
電圧の位相差を変化させたときの、製膜速度の変化を示
す図である。成膜する基板としては５０ｍｍ角のガラス
板を用いた。第一電極１に印加する高周波電力ＰW1と、
第二電極２に印加する高周波電力ＰW2とは等しくＰW1＝
ＰW2＝５Ｗとし、原料ガスにはシラン５０％、水素５０
％の混合ガスを用い、製膜時の圧力は４０Ｐａ、第二電
極温度Ｔ2 は１５０℃とした。
１に印加する高周波電圧と第二電極２に印加する高周波
電圧の位相差を変化させたときの、製膜速度の変化を示
す図である。成膜する基板としては５０ｍｍ角のガラス
板を用いた。第一電極１に印加する高周波電力ＰW1と、
第二電極２に印加する高周波電力ＰW2とは等しくＰW1＝
ＰW2＝５Ｗとし、原料ガスにはシラン５０％、水素５０
％の混合ガスを用い、製膜時の圧力は４０Ｐａ、第二電
極温度Ｔ2 は１５０℃とした。
【００１７】図から、位相差の絶対値が小さい程、成膜
速度が低く、位相差１８０°で製膜速度が最大となるこ
とがわかる。位相差の絶対値が３０°未満では、第一電
極と第二電極の間の放電の維持が困難になる。第一電極
のみに高周波電圧を印加した従来の方法の成膜速度は、
２７．５ｎｍ／ｍｉｎであったので、位相差が１００〜
２６０°の範囲では、従来より成膜速度が増大し、特
に、位相差が１２０〜２４０°の範囲では、従来より１
０％以上大きい成膜速度となる。
速度が低く、位相差１８０°で製膜速度が最大となるこ
とがわかる。位相差の絶対値が３０°未満では、第一電
極と第二電極の間の放電の維持が困難になる。第一電極
のみに高周波電圧を印加した従来の方法の成膜速度は、
２７．５ｎｍ／ｍｉｎであったので、位相差が１００〜
２６０°の範囲では、従来より成膜速度が増大し、特
に、位相差が１２０〜２４０°の範囲では、従来より１
０％以上大きい成膜速度となる。
【００１８】従来の製造方法においては、反応室と第二
電極とが共に接地されていたのに対し、図２の製造装置
においては、第二電極２は位相調整器１５で調整された
高周波電圧が印加され、一方反応室３は接地されてい
る。そのため、位相差が１８０°に近い領域では、放電
が両電極間に集中して異常放電は抑制され、気相中での
粉の発生と、電極や壁面への粉の付着・剥離が抑えられ
て、従来より速い製膜速度が得られたと考えられる。
電極とが共に接地されていたのに対し、図２の製造装置
においては、第二電極２は位相調整器１５で調整された
高周波電圧が印加され、一方反応室３は接地されてい
る。そのため、位相差が１８０°に近い領域では、放電
が両電極間に集中して異常放電は抑制され、気相中での
粉の発生と、電極や壁面への粉の付着・剥離が抑えられ
て、従来より速い製膜速度が得られたと考えられる。
【００１９】［実施例２］図１は、本発明の方法を実施
するための別の製造装置の構成図である。反応室３の中
に第一電極１と第二電極２とを備えている。図２の装置
と異なって、高周波電源４は一つであり、発生させた高
周波電圧は、トランス５と接地点６によって位相を反転
した二つの高周波電圧に分離されて、それぞれ第一マッ
チングボックス７、第二マッチングボックス８を経て、
第一電極１と第二電極２に印加される。すなわち、実施
例１の位相差１８０°の場合に相当する。また、接地点
６を移動することにより、第一電極１と第二電極２に印
加する高周波電力の割合を制御することができる。第一
電極１と第二電極２は、それぞれ第一ヒータ９、第二ヒ
ータ１０を備えており、加熱可能である。基板１１は第
二電極２に配置される。反応室３内は、真空ポンプ２０
によって、０．１〜１００Ｐａの減圧状態に保つことが
できる。
するための別の製造装置の構成図である。反応室３の中
に第一電極１と第二電極２とを備えている。図２の装置
と異なって、高周波電源４は一つであり、発生させた高
周波電圧は、トランス５と接地点６によって位相を反転
した二つの高周波電圧に分離されて、それぞれ第一マッ
チングボックス７、第二マッチングボックス８を経て、
第一電極１と第二電極２に印加される。すなわち、実施
例１の位相差１８０°の場合に相当する。また、接地点
６を移動することにより、第一電極１と第二電極２に印
加する高周波電力の割合を制御することができる。第一
電極１と第二電極２は、それぞれ第一ヒータ９、第二ヒ
ータ１０を備えており、加熱可能である。基板１１は第
二電極２に配置される。反応室３内は、真空ポンプ２０
によって、０．１〜１００Ｐａの減圧状態に保つことが
できる。
【００２０】シラン、水素等の原料ガスを反応室３の中
に導入すると、第一電極１と第二電極２に印加した高周
波電圧によってプラズマ１２を発生させる。プラズマ１
２によって、原料ガスは分解され、基板１１に非単結晶
薄膜が作製される。図４は、図１の製造装置を用い、本
発明の方法により製造したａ−Ｓｉ膜の製膜速度の変化
を示す図である。第一電極１に印加する高周波電力Ｐw1
と第二電極に印加する高周波電力Ｐw2との和を一定（１
０Ｗ）に保って、Ｐw1、Ｐw2を変化させた。横軸は、Ｐ
w1（Ｐw2）、縦軸は成膜速度である。原料ガスにはシラ
ン５０％、水素５０％の混合ガスを用い、製膜時の圧力
は４０Ｐａとし、第一電極温度Ｔ1 、第二電極温度Ｔ2
は、ともに１５０℃とした。
に導入すると、第一電極１と第二電極２に印加した高周
波電圧によってプラズマ１２を発生させる。プラズマ１
２によって、原料ガスは分解され、基板１１に非単結晶
薄膜が作製される。図４は、図１の製造装置を用い、本
発明の方法により製造したａ−Ｓｉ膜の製膜速度の変化
を示す図である。第一電極１に印加する高周波電力Ｐw1
と第二電極に印加する高周波電力Ｐw2との和を一定（１
０Ｗ）に保って、Ｐw1、Ｐw2を変化させた。横軸は、Ｐ
w1（Ｐw2）、縦軸は成膜速度である。原料ガスにはシラ
ン５０％、水素５０％の混合ガスを用い、製膜時の圧力
は４０Ｐａとし、第一電極温度Ｔ1 、第二電極温度Ｔ2
は、ともに１５０℃とした。
【００２１】Ｐw1の増加に対して、製膜速度はほぼ上に
凸の二次関数型に変化し、Ｐw1＝Ｐ w2＝５Ｗのとき、す
なわち第一電極１と第二電極２に５０％ずつ高周波電力
をかけたときに、製膜速度は最大値をとる。Ｐw2が０．
５〜９Ｗのとき、すなわち、Ｐw2を高周波電力の５〜９
０％としたとき、製膜速度は、Ｐw2＝０としたときすな
わち従来法に比べて１０％以上向上する。特に、Ｐw2を
１．５〜７Ｗとし、高周波電力の１５〜７０％としたと
きは、製膜速度は従来法に比べて２０％以上向上するこ
とがわかる。しかも膜厚の面内分布も、３〜５％と従来
のプラズマＣＶＤ法で得られる最良の水準であった。
凸の二次関数型に変化し、Ｐw1＝Ｐ w2＝５Ｗのとき、す
なわち第一電極１と第二電極２に５０％ずつ高周波電力
をかけたときに、製膜速度は最大値をとる。Ｐw2が０．
５〜９Ｗのとき、すなわち、Ｐw2を高周波電力の５〜９
０％としたとき、製膜速度は、Ｐw2＝０としたときすな
わち従来法に比べて１０％以上向上する。特に、Ｐw2を
１．５〜７Ｗとし、高周波電力の１５〜７０％としたと
きは、製膜速度は従来法に比べて２０％以上向上するこ
とがわかる。しかも膜厚の面内分布も、３〜５％と従来
のプラズマＣＶＤ法で得られる最良の水準であった。
【００２２】この実施例においても、電極と壁面との異
常放電が抑制され、第一電極と第二電極の間にプラズマ
が集中するため、従来法より速い製膜速度が得られた。
また、異常放電が抑制されて、気相中の粉の発生や電極
や壁面への粉の付着・剥離が、抑えられた。更に、高周
波電力に対する製膜速度の飽和が従来より速い製膜速度
でも起こらなかった。
常放電が抑制され、第一電極と第二電極の間にプラズマ
が集中するため、従来法より速い製膜速度が得られた。
また、異常放電が抑制されて、気相中の粉の発生や電極
や壁面への粉の付着・剥離が、抑えられた。更に、高周
波電力に対する製膜速度の飽和が従来より速い製膜速度
でも起こらなかった。
【００２３】製膜速度の極大値は、第一電極と第二電極
に印加される高周波電力が接地に対して平衡になったと
きに実現され、その平衡状態は理論的には高周波電力を
第一電極と第二電極に５０％ずつかけたときに実現され
ると考えられるが、製膜速度の極大値は５０％からやや
ずれている。これは、第一電極と第二電極の形状の微妙
な違い、基板の有無、電気回路の微妙な違いなどのため
であろう。
に印加される高周波電力が接地に対して平衡になったと
きに実現され、その平衡状態は理論的には高周波電力を
第一電極と第二電極に５０％ずつかけたときに実現され
ると考えられるが、製膜速度の極大値は５０％からやや
ずれている。これは、第一電極と第二電極の形状の微妙
な違い、基板の有無、電気回路の微妙な違いなどのため
であろう。
【００２４】図５は、図１の製造装置を用い、本発明の
方法により製造したａ−Ｓｉ膜の、Ｐw1、Ｐw2に対する
光導電率（Photoconductivity）と暗導電率（Dark Cond
uctivity）の変化を示す図である。光導電率は、模擬太
陽光（ＡＭ１．５、１００ｍＷ／ｃｍ2 ）を試料にあて
たときのａ−Ｓｉ膜の導電率である。Ｐw1（Ｐw2）を変
化させたとき、図４に示したように製膜速度は変化した
が、光導電率、暗導電率はほぼ一定に保たれている。す
なわち、速い製膜速度でも、ａ−Ｓｉ膜の特性は低下し
ないことを示している。
方法により製造したａ−Ｓｉ膜の、Ｐw1、Ｐw2に対する
光導電率（Photoconductivity）と暗導電率（Dark Cond
uctivity）の変化を示す図である。光導電率は、模擬太
陽光（ＡＭ１．５、１００ｍＷ／ｃｍ2 ）を試料にあて
たときのａ−Ｓｉ膜の導電率である。Ｐw1（Ｐw2）を変
化させたとき、図４に示したように製膜速度は変化した
が、光導電率、暗導電率はほぼ一定に保たれている。す
なわち、速い製膜速度でも、ａ−Ｓｉ膜の特性は低下し
ないことを示している。
【００２５】基板を設置する第二電極を接地せずに第一
電極と位相を反転した高周波電圧を印加したことによっ
て、自己バイアス電圧が抑制されてイオン衝撃の影響が
緩和され、製膜速度を高速化しても良好な膜特性が得ら
れたと考えられる。また、この実施例２の製造方法は、
実施例１の製造方法と比べて高周波電源を一つにできる
利点もある。
電極と位相を反転した高周波電圧を印加したことによっ
て、自己バイアス電圧が抑制されてイオン衝撃の影響が
緩和され、製膜速度を高速化しても良好な膜特性が得ら
れたと考えられる。また、この実施例２の製造方法は、
実施例１の製造方法と比べて高周波電源を一つにできる
利点もある。
【００２６】［実施例３］次に、第一電極１、第二電極
２の温度を変える実験をおこなった。図６は、図１の装
置を用い、本発明の方法により成膜したａ−Ｓｉ膜の光
導電率の成膜温度依存性を示す特性図である。横軸は、
第二電極温度Ｔ2 、縦軸は光導電率である。ただし、第
一電極温度Ｔ1 ＝Ｔ2 とした。原料ガスにはシラン５０
％、水素５０％の混合ガスを用い、製膜時の圧力は４０
Ｐａ、Ｐw1＝Ｐw2＝２．５Ｗとした。
２の温度を変える実験をおこなった。図６は、図１の装
置を用い、本発明の方法により成膜したａ−Ｓｉ膜の光
導電率の成膜温度依存性を示す特性図である。横軸は、
第二電極温度Ｔ2 、縦軸は光導電率である。ただし、第
一電極温度Ｔ1 ＝Ｔ2 とした。原料ガスにはシラン５０
％、水素５０％の混合ガスを用い、製膜時の圧力は４０
Ｐａ、Ｐw1＝Ｐw2＝２．５Ｗとした。
【００２７】第一、第二電極温度Ｔ1 ＝Ｔ2 が低いと
き、茶色の粉ができて良好なａ−Ｓｉ膜は作製できな
い。Ｔ1 、Ｔ2 を８０℃以上にすると、粉の発生が防げ
る。また、Ｔ1 、Ｔ2 の増大とともに光導電率が増加し
て膜質が改善され、Ｔ1＝Ｔ2 ＝１２０℃以上で光導電
率は飽和している。このように第一ヒータ９と第二ヒー
タ１０を同時に使用すると、比較的低温まで粉の発生が
抑制され、膜特性が改善される。これは、第一電極と第
二電極の温度を等しくすることによって電極間の温度勾
配が小さくなり、気相中で発生した粉が、熱泳動によっ
ていずれかの電極の近傍に偏ることがなくなるためであ
る。気相中で発生した粉は電極間の温度とその外側の温
度の勾配によって、電極の外側に移動し、電極間のプラ
ズマから効果的に取り除かれて、ピンホールの発生の抑
制、膜特性の低下の抑制が実現される。
き、茶色の粉ができて良好なａ−Ｓｉ膜は作製できな
い。Ｔ1 、Ｔ2 を８０℃以上にすると、粉の発生が防げ
る。また、Ｔ1 、Ｔ2 の増大とともに光導電率が増加し
て膜質が改善され、Ｔ1＝Ｔ2 ＝１２０℃以上で光導電
率は飽和している。このように第一ヒータ９と第二ヒー
タ１０を同時に使用すると、比較的低温まで粉の発生が
抑制され、膜特性が改善される。これは、第一電極と第
二電極の温度を等しくすることによって電極間の温度勾
配が小さくなり、気相中で発生した粉が、熱泳動によっ
ていずれかの電極の近傍に偏ることがなくなるためであ
る。気相中で発生した粉は電極間の温度とその外側の温
度の勾配によって、電極の外側に移動し、電極間のプラ
ズマから効果的に取り除かれて、ピンホールの発生の抑
制、膜特性の低下の抑制が実現される。
【００２８】［実施例４］図７（ａ）は、Ｔ1 ＝Ｔ2 ＝
１５０℃として、Ｐw1＋Ｐw2を変化させたときの、粉の
発生の有無を示す図である。第一ヒータ９、第二ヒータ
ー１０をともに用いた方法では、Ｐw1＋Ｐw2を４０Ｗま
で上げても粉の発生は見られなかった。 ［実施例５］図８は、図１の装置を用い、本発明の方法
により成膜したａ−Ｓｉ膜の光導電率の成膜温度依存性
を示す特性図である。横軸は、第二ヒーター１０で加熱
した第二電極温度Ｔ2 、縦軸は光導電率である。但し、
第一ヒータ９は使用していない。原料ガスにはシラン５
０％、水素５０％の混合ガスを用い、成膜時の圧力は４
０Ｐａ、Ｐw1＝Ｐw2＝２．５Ｗとした。
１５０℃として、Ｐw1＋Ｐw2を変化させたときの、粉の
発生の有無を示す図である。第一ヒータ９、第二ヒータ
ー１０をともに用いた方法では、Ｐw1＋Ｐw2を４０Ｗま
で上げても粉の発生は見られなかった。 ［実施例５］図８は、図１の装置を用い、本発明の方法
により成膜したａ−Ｓｉ膜の光導電率の成膜温度依存性
を示す特性図である。横軸は、第二ヒーター１０で加熱
した第二電極温度Ｔ2 、縦軸は光導電率である。但し、
第一ヒータ９は使用していない。原料ガスにはシラン５
０％、水素５０％の混合ガスを用い、成膜時の圧力は４
０Ｐａ、Ｐw1＝Ｐw2＝２．５Ｗとした。
【００２９】第一ヒータ９は使用しないで、第二電極温
度Ｔ2 が低いと、茶色の粉ができて良好なａ−Ｓｉ膜は
作製できない。それでもＴ2 を１００℃以上にすると、
粉の発生が防げる。また、Ｔ2 の増大とともに光導電率
が増加して膜質が改善され、Ｔ2 ＝１６０℃以上で光導
電率は飽和している。このように、基板を設置する第二
電極だけを加熱しても、ポリマーやクラスター等の粉の
気相や電極近傍での発生が抑制されて、非単結晶薄膜の
ピンホールの発生の抑制や膜特性の低下の抑制が実現で
きる。
度Ｔ2 が低いと、茶色の粉ができて良好なａ−Ｓｉ膜は
作製できない。それでもＴ2 を１００℃以上にすると、
粉の発生が防げる。また、Ｔ2 の増大とともに光導電率
が増加して膜質が改善され、Ｔ2 ＝１６０℃以上で光導
電率は飽和している。このように、基板を設置する第二
電極だけを加熱しても、ポリマーやクラスター等の粉の
気相や電極近傍での発生が抑制されて、非単結晶薄膜の
ピンホールの発生の抑制や膜特性の低下の抑制が実現で
きる。
【００３０】［実施例６］図７（ｂ）は、第一電極を加
温せず、第二電極温度Ｔ2 を１５０℃として、Ｐ w1＋Ｐ
w2を変化させたときの、粉の発生の有無を示す図であ
る。Ｐw1＋Ｐw2≧７Ｗでは、茶色の粉が発生した。本発
明は、ａ−Ｓｉ以外にも、アモルファスシリコン合金、
薄膜多結晶シリコン、微結晶シリコン等の非単結晶薄膜
にの製造に、同様に適用可能である。
温せず、第二電極温度Ｔ2 を１５０℃として、Ｐ w1＋Ｐ
w2を変化させたときの、粉の発生の有無を示す図であ
る。Ｐw1＋Ｐw2≧７Ｗでは、茶色の粉が発生した。本発
明は、ａ−Ｓｉ以外にも、アモルファスシリコン合金、
薄膜多結晶シリコン、微結晶シリコン等の非単結晶薄膜
にの製造に、同様に適用可能である。
【００３１】
【発明の効果】以上説明したように本発明によれば、反
応室に導入した原料ガスを高周波グロー放電プラズマで
分解して非単結晶薄膜を製造する方法において、第一電
極と、基板を設置可能な第二電極を備え、第一電極と第
二電極に位相差を１００〜２６０°、望ましくは１２０
〜２４０°の範囲に制御して高周波電圧を同時に印加す
ることによって、非単結晶薄膜の製膜速度の高速化を膜
特性の低下なく実現できる。
応室に導入した原料ガスを高周波グロー放電プラズマで
分解して非単結晶薄膜を製造する方法において、第一電
極と、基板を設置可能な第二電極を備え、第一電極と第
二電極に位相差を１００〜２６０°、望ましくは１２０
〜２４０°の範囲に制御して高周波電圧を同時に印加す
ることによって、非単結晶薄膜の製膜速度の高速化を膜
特性の低下なく実現できる。
【００３２】特に、第一電極と第二電極に位相を反転し
て高周波電圧を同時に印加し、第二電極に印加する電力
を、高周波電力の和の５〜９０％、望ましくは１５〜７
０％とすることによって、非単結晶薄膜の製膜速度の高
速化を膜特性の低下なく実現できる。また、第二電極、
或いは第二電極と第一電極とを加熱することによって、
製膜中の粉の発生を抑制して、非単結晶薄膜の膜特性を
改善できる。特に、第一電極と第二電極とを同時に加熱
する場合は、第二電極だけを加熱する場合に比べて、低
温まで粉が発生せず、より良質の非単結晶薄膜ができ
る。
て高周波電圧を同時に印加し、第二電極に印加する電力
を、高周波電力の和の５〜９０％、望ましくは１５〜７
０％とすることによって、非単結晶薄膜の製膜速度の高
速化を膜特性の低下なく実現できる。また、第二電極、
或いは第二電極と第一電極とを加熱することによって、
製膜中の粉の発生を抑制して、非単結晶薄膜の膜特性を
改善できる。特に、第一電極と第二電極とを同時に加熱
する場合は、第二電極だけを加熱する場合に比べて、低
温まで粉が発生せず、より良質の非単結晶薄膜ができ
る。
【図面の簡単な説明】
【図１】本発明の第二の非単結晶薄膜の製造方法をおこ
なう製造装置の構成図
なう製造装置の構成図
【図２】本発明の第一の非単結晶薄膜の製造方法をおこ
なう製造装置の構成図
なう製造装置の構成図
【図３】図２の製造装置により成膜した非単結晶薄膜の
製膜速度の、第一電極印加電圧と第二電極印加電圧の位
相差依存性を示す特性図
製膜速度の、第一電極印加電圧と第二電極印加電圧の位
相差依存性を示す特性図
【図４】図１の製造装置により成膜した非単結晶薄膜の
製膜速度の、第二電極印加電力依存性を示す特性図
製膜速度の、第二電極印加電力依存性を示す特性図
【図５】図１の製造装置により成膜した非単結晶薄膜の
光導電率と暗導電率の、第二電極印加電力依存性を示す
特性図
光導電率と暗導電率の、第二電極印加電力依存性を示す
特性図
【図６】図１の製造装置により成膜した非単結晶薄膜の
光導電率の、第二電極温度依存性を示す特性図（Ｔ2 ＝
Ｔ1 ＝１５０℃）
光導電率の、第二電極温度依存性を示す特性図（Ｔ2 ＝
Ｔ1 ＝１５０℃）
【図７】（ａ）は図１の製造装置により成膜した非単結
晶薄膜の粉発生状況の、高周波電力依存性を示す特性図
（Ｔ2 ＝Ｔ1 ＝１５０℃）、（ｂ）はＴ2 ≠Ｔ1 の時の
高周波電力依存性を示す特性図（Ｔ2 ＝１５０℃、
Ｔ1 ：ｏｆｆ）
晶薄膜の粉発生状況の、高周波電力依存性を示す特性図
（Ｔ2 ＝Ｔ1 ＝１５０℃）、（ｂ）はＴ2 ≠Ｔ1 の時の
高周波電力依存性を示す特性図（Ｔ2 ＝１５０℃、
Ｔ1 ：ｏｆｆ）
【図８】図１の製造装置により成膜した非単結晶薄膜の
光導電率の、第二電極温度依存性を示す特性図（Ｔ2 ＝
１５０℃、Ｔ1 ：ｏｆｆ）
光導電率の、第二電極温度依存性を示す特性図（Ｔ2 ＝
１５０℃、Ｔ1 ：ｏｆｆ）
【図９】従来の非単結晶薄膜の製造装置の構成図
１ 第一電極 ２ 第二電極 ３ 反応室 ４ 高周波電源 ５ トランス ６ 接地点 ７ 第一マッチングボックス ８ 第二マッチングボックス ９ 第一ヒータ １０ 第二ヒータ １１ 基板 １２ プラズマ １３ 第一高周波電源 １４ 第二高周波電源 １５ 位相調整器 １６ 高周波電極 １７ 接地電極 １８ ヒータ １９ マッチングボックス ２０ 真空ポンプ
Claims (13)
- 【請求項１】反応室に導入した原料ガスを高周波グロー
放電プラズマで分解して非単結晶半導体薄膜を製造する
方法において、第一電極と、基板を設置可能な第二電極
を備え、基板を設置する第二電極を接地せず、第一電極
と第二電極に位相差を制御して高周波電圧を同時に印加
することを特徴とする非単結晶半導体薄膜の製造方法。 - 【請求項２】位相差を１００〜２６０°の間の角とする
ことを特徴とする請求項１記載の非単結晶半導体薄膜の
製造方法。 - 【請求項３】位相差を１２０〜２４０°の間の角とする
ことを特徴とする請求項１記載の非単結晶半導体薄膜の
製造方法。 - 【請求項４】第一電極と第二電極とに互いに位相を反転
した高周波電圧を同時に印加することを特徴とする請求
項１記載の非単結晶半導体薄膜の製造方法。 - 【請求項５】第二電極に印加する電力を、第一電極と第
二電極に印加する電力の和の５〜９０％の範囲とするこ
とを特徴とする請求項４記載の非単結晶半導体薄膜の製
造方法。 - 【請求項６】第二電極に印加する電力を、第一電極と第
二電極に印加する電力の和の１５〜７０％の範囲とする
ことを特徴とする請求項４記載の非単結晶半導体薄膜の
製造方法。 - 【請求項７】第二電極を加熱することを特徴とする請求
項１ないし６のいずれかに記載の非単結晶半導体薄膜の
製造方法。 - 【請求項８】第二電極の温度を１００℃以上に加熱する
ことを特徴とする請求項７記載の非単結晶半導体薄膜の
製造方法。 - 【請求項９】第二電極の温度を１６０℃以上に加熱する
ことを特徴とする請求項７記載の非単結晶半導体薄膜の
製造方法。 - 【請求項１０】第一電極と第二電極を同時に加熱するこ
とを特徴とする請求項１ないし６のいずれかに記載の非
単結晶半導体薄膜の製造方法。 - 【請求項１１】第一電極と第二電極を同じ温度に加熱す
ることを特徴とする請求項１０記載の非単結晶半導体薄
膜の製造方法。 - 【請求項１２】第一電極と第二電極の温度を８０℃以上
に加熱することを特徴とする請求項１０または１１に記
載の非単結晶半導体薄膜の製造方法。 - 【請求項１３】第一電極と第二電極の温度を１２０℃以
上に加熱することを特徴とする請求項１０または１１に
記載の非単結晶半導体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9231988A JPH1174201A (ja) | 1997-08-28 | 1997-08-28 | 非単結晶半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9231988A JPH1174201A (ja) | 1997-08-28 | 1997-08-28 | 非単結晶半導体薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174201A true JPH1174201A (ja) | 1999-03-16 |
Family
ID=16932190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9231988A Withdrawn JPH1174201A (ja) | 1997-08-28 | 1997-08-28 | 非単結晶半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174201A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190875A (ja) * | 2005-01-07 | 2006-07-20 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| US8394709B2 (en) | 2009-03-06 | 2013-03-12 | Mitsubishi Heavy Industries, Ltd. | Process for producing photovoltaic device and deposition apparatus |
-
1997
- 1997-08-28 JP JP9231988A patent/JPH1174201A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190875A (ja) * | 2005-01-07 | 2006-07-20 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| US8394709B2 (en) | 2009-03-06 | 2013-03-12 | Mitsubishi Heavy Industries, Ltd. | Process for producing photovoltaic device and deposition apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6287943B1 (en) | Deposition of semiconductor layer by plasma process | |
| CA1323528C (en) | Method for preparation of multi-layer structure film | |
| US8414985B2 (en) | Plasma deposition of a thin film | |
| US7587989B2 (en) | Plasma processing method and apparatus | |
| KR100560049B1 (ko) | 성막방법 | |
| EP0727826B1 (en) | A method for forming a thin semiconductor film | |
| JP2003197536A (ja) | プラズマｃｖｄ装置、非晶質シリコン系薄膜及びその製造方法 | |
| JPH1174201A (ja) | 非単結晶半導体薄膜の製造方法 | |
| US4631198A (en) | Method of manufacturing thin amorphous silicon film | |
| JPH0776781A (ja) | プラズマ気相成長装置 | |
| JPH1081968A (ja) | 非晶質シリコン膜の作製法 | |
| JPH10265212A (ja) | 微結晶および多結晶シリコン薄膜の製造方法 | |
| JP3513206B2 (ja) | 堆積膜形成方法及び堆積膜形成装置 | |
| JP3201576B2 (ja) | 半導体薄膜の製造方法及びその製造方法を用いたプラズマｃｖｄ装置 | |
| JP4178202B2 (ja) | 薄膜製造方法 | |
| JPH10139413A (ja) | 微結晶膜およびその製造方法 | |
| JP2001291882A (ja) | 薄膜の製造方法 | |
| US20110284062A1 (en) | Method for the deposition of microcrystalline silicon on a substrate | |
| EP0031731B2 (en) | Control of the hydrogen bonding in reactively sputtered amorphous silicon | |
| JP2002164290A (ja) | 多結晶シリコン膜の製造方法 | |
| JP3208274B2 (ja) | 半導体薄膜の製造方法及びそれに用いるプラズマｃｖｄ装置 | |
| JPH02119125A (ja) | アモルファスシリコンゲルマニウム薄膜の製造方法 | |
| JPH11140653A (ja) | プラズマｃｖｄ装置 | |
| JPH0445991B2 (ja) | ||
| JP3059297B2 (ja) | 非晶質シリコン系半導体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060612 |