JPH116941A - Surface packaging type optical module and its production - Google Patents

Surface packaging type optical module and its production

Info

Publication number
JPH116941A
JPH116941A JP15955497A JP15955497A JPH116941A JP H116941 A JPH116941 A JP H116941A JP 15955497 A JP15955497 A JP 15955497A JP 15955497 A JP15955497 A JP 15955497A JP H116941 A JPH116941 A JP H116941A
Authority
JP
Japan
Prior art keywords
bumps
groove
bump
optical
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15955497A
Other languages
Japanese (ja)
Inventor
Hajime Hotta
一 堀田
Yasuhiko Kudo
保彦 工藤
Toshio Matsukura
壽夫 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP15955497A priority Critical patent/JPH116941A/en
Publication of JPH116941A publication Critical patent/JPH116941A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To simplify steps and to decrease the man-hours of manufacture by disposing plural pieces of Au/Sn bumps for positioning and a straight bump right under a waveguide between an optical semiconductor element and an Si-V-groove substrate to connect and fix the element and the substrate and mounting an optical fiber at the V-groove of the Si-V-groove substrate. SOLUTION: The Au/Sn bumps 4 and the straight bump 5 right under the waveguide connect and fix an LD-chip 1 and the Si-V-groove substrate 6 to each other. Au/Sn solder is completely fused, by which the Au/Sn bumps 4 and the straight bump 5 right under the waveguide are liquefied at above the m. p. thereof. As the temp. falls to the m. p. or below, the Au/Sn bumps 4 and the straight bump 5 right under the waveguide turn to solid. At this time, the connection and fixation are achieved by the Au/Sn bumps 4 and straight bump 5 right under the waveguide which are connecting materials with the Si-V-groove substrate 6 and the LD-chip 1. Next, the connection and fixation are completed by mounting the optical fiber 8 in the V-groove 7 of the Si-V- groove substrate 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光データ伝送装置
に使用される、電気信号/光信号変換機能を持つ光送信
機と、光信号/電気信号変換機能を持つ光受信機を別々
または一体化した光送受信モジュールにおいて、光半導
体素子の光結合構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical transmitter having an electric signal / optical signal conversion function and an optical receiver having an optical signal / electric signal conversion function used separately or integrally for use in an optical data transmission apparatus. The present invention relates to an optical coupling structure of an optical semiconductor element in an optical transceiver module.

【0002】[0002]

【従来の技術】従来、このような分野の技術としては、
例えば、文献名:95信学秋大 SC−1−12「表面
実装型光モジュールの開発」第331〜332頁に開示
されるものがあった。図8はかかる従来の表面実装型光
モジュールの構成図であり、図8(a)はその表面実装
型光モジュールの全体を示す斜視図、図8(b)は図8
(a)のA−A線断面図、図8(c)はその表面実装型
光モジュールのSi基板の平面図、図8(d)はその表
面実装型光モジュールの光半導体素子搭載面の平面図、
図8(e)はその光半導体素子搭載面の認識マークを示
す平面図である。
2. Description of the Related Art Conventionally, techniques in such a field include:
For example, there is one disclosed in the document name: 95 IEICE Autumn University SC-1-12 “Development of Surface Mount Optical Module”, pp. 331-332. FIG. 8 is a configuration diagram of such a conventional surface mount type optical module. FIG. 8 (a) is a perspective view showing the entire surface mount type optical module, and FIG. 8 (b) is FIG.
8A is a cross-sectional view taken along line AA, FIG. 8C is a plan view of the Si substrate of the surface-mounted optical module, and FIG. 8D is a plane of the optical semiconductor element mounting surface of the surface-mounted optical module. Figure,
FIG. 8E is a plan view showing a recognition mark on the optical semiconductor element mounting surface.

【0003】これらの図において、101は光半導体素
子、102はシリコン基板(以下、Si基板という)、
103はV溝、104ははんだ、105aはSi基板側
認識マーク、105bは光半導体素子側認識マーク、1
06aはSi基板側電極パターン、106bは光半導体
素子側電極パターンを示している。Si基板102への
光半導体素子101の搭載は、ビジュアル方式により図
8(c)のSi基板の平面図に示すSi基板側認識マー
ク105aに対して、図8(d)の光半導体素子搭載面
に設けた光半導体素子側認識マーク105bを赤外線に
より検出及び位置決め調整を行うことにより、Si基板
102に対して光半導体素子101を搭載し、図8
(c)のSi基板102に設けたSi基板側電極パター
ン106aと、図6(d)光半導体素子搭載面に設けら
れた光半導体素子側電極パターン106bを、はんだ1
04にて接続を行う。
In these figures, 101 is an optical semiconductor device, 102 is a silicon substrate (hereinafter referred to as Si substrate),
103 is a V groove, 104 is solder, 105a is a recognition mark on the Si substrate side, 105b is a recognition mark on the optical semiconductor element side, 1
Reference numeral 06a denotes a Si substrate side electrode pattern, and 106b denotes an optical semiconductor element side electrode pattern. The optical semiconductor element 101 is mounted on the Si substrate 102 by a visual method, with respect to the Si substrate-side recognition mark 105a shown in the plan view of the Si substrate in FIG. The optical semiconductor element 101 is mounted on the Si substrate 102 by detecting and positioning the optical semiconductor element side recognition mark 105b provided on the Si substrate 102 by infrared rays.
The solder substrate side electrode pattern 106a provided on the Si substrate 102 shown in FIG. 6C and the optical semiconductor element side electrode pattern 106b provided on the optical semiconductor element mounting surface in FIG.
04 is connected.

【0004】V溝103には光ファイバ素線107が接
続固定されることにより、光半導体素子101と光ファ
イバ素線107との光結合が達成される。
An optical fiber 107 is connected and fixed to the V-shaped groove 103, so that optical coupling between the optical semiconductor element 101 and the optical fiber 107 is achieved.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記し
た従来の表面実装型光モジュールでは、以下に示す問題
点があった。 (1)光半導体素子搭載時の位置決め調整が必要なた
め、工程が複雑になり、その製作に多くの工数を要し、
コストが上昇する。
However, the above-mentioned conventional surface mount type optical module has the following problems. (1) The positioning adjustment at the time of mounting the optical semiconductor element is necessary, which complicates the process, and requires a lot of man-hours to manufacture.
Costs rise.

【0006】(2)位置決めのための認識マークの認識
が困難であるため、正確な位置決めが難しい。本発明
は、上記問題点を除去し、セルフアライメント効果によ
り、光軸調整を省略し、同時に効率的な電流の確保を行
うことができる表面実装型光モジュールとその製造方法
を提供することを目的とする。
(2) Since it is difficult to recognize a recognition mark for positioning, accurate positioning is difficult. SUMMARY OF THE INVENTION An object of the present invention is to provide a surface mount type optical module which eliminates the above-mentioned problems, omits optical axis adjustment by the self-alignment effect, and at the same time can efficiently secure current, and a method of manufacturing the same. And

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕表面実装型光モジュールにおいて、複数個の位置
決め用Au/Snバンプと導波路直下ストレートバンプ
を光半導体素子とSi−V溝基板間に設け、接続固定す
るとともに、前記Si−V溝基板のV溝に光ファイバを
装着するようにしたものである。
In order to achieve the above object, the present invention provides: [1] In a surface mount type optical module, a plurality of positioning Au / Sn bumps and a straight bump directly under a waveguide are provided in an optical semiconductor device. And an Si-V-groove substrate for connection and fixing, and an optical fiber is mounted in the V-groove of the Si-V-groove substrate.

【0008】〔2〕表面実装型光モジュールにおいて、
複数個の位置決め用Au/Snバンプと導波路直下櫛団
子状バンプを光半導体素子とSi−V溝基板間に設け、
接続固定するとともに、前記Si−V溝基板のV溝に光
ファイバを装着するようにしたものである。 〔3〕表面実装型光モジュールの製造方法において、複
数個の位置決め用Au/Snバンプと導波路直下ストレ
ートバンプを光半導体素子とSi−V溝基板間に設け、
接続固定するとともに、前記Si−V溝基板のV溝に光
ファイバを装着し、セルフアライメント効果により光軸
調整を省略し、同時に効率的な電流の確保を行うように
したものである。
[2] In a surface mount type optical module,
A plurality of Au / Sn bumps for positioning and a comb-shaped bump just below the waveguide are provided between the optical semiconductor element and the Si-V groove substrate;
In addition to the connection and fixing, an optical fiber is mounted in the V-groove of the Si-V-groove substrate. [3] In the method for manufacturing a surface mount optical module, a plurality of Au / Sn bumps for positioning and a straight bump directly below the waveguide are provided between the optical semiconductor element and the Si-V groove substrate,
In addition to the connection and fixing, an optical fiber is mounted in the V-groove of the Si-V-groove substrate, and the optical axis adjustment is omitted by the self-alignment effect, and at the same time, an efficient current is secured.

【0009】〔4〕表面実装型光モジュールの製造方法
において、複数個の位置決め用Au/Snバンプと導波
路直下櫛団子状バンプを光半導体素子とSi−V溝基板
間に設け、接続固定するとともに、前記Si−V溝基板
のV溝に光ファイバを装着し、セルフアライメント効果
により光軸調整を省略し、同時に効率的な電流の確保を
行うようにしたものである。
[4] In the method of manufacturing the surface mount type optical module, a plurality of Au / Sn bumps for positioning and a comb-like bump just below the waveguide are provided between the optical semiconductor element and the Si-V groove substrate and connected and fixed. At the same time, an optical fiber is mounted in the V-groove of the Si-V-groove substrate, and the optical axis adjustment is omitted by the self-alignment effect, and at the same time, an efficient current is secured.

【0010】〔5〕上記〔3〕又は〔4〕記載の表面実
装型光モジュールの製造方法において、前記光半導体素
子とSi−V溝基板を、Au/Snバンプを接続材とし
て熱圧着し、この熱圧着は仮固定として、接続固定はA
u/Snバンプを完全に溶融し、接続固定するようにし
たものである。 〔6〕上記〔3〕又は〔4〕記載の表面実装型光モジュ
ールの製造方法において、前記Au/Snバンプの溶融
時に還元作用のある雰囲気内で行い、前記光半導体素子
とSi−V溝基板をAu/Snバンプを接続材として接
続固定するようにしたものである。
[5] In the method for manufacturing a surface-mounted optical module according to the above [3] or [4], the optical semiconductor element and the Si-V groove substrate are thermocompression-bonded using Au / Sn bumps as a connecting material. This thermocompression bonding is temporary fixing, and connection fixing is A
The u / Sn bump is completely melted to fix the connection. [6] The method for manufacturing a surface-mounted optical module according to [3] or [4], wherein the Au / Sn bump is melted in an atmosphere having a reducing action to melt the Au / Sn bump and the Si-V groove substrate. Are connected and fixed using Au / Sn bumps as connecting members.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。なお、以下の実施例では、光半導体
素子として端面発光素子(以下、LD−チップ)を用
い、表面実装型光モジュールについて説明する。図1は
本発明の第1実施例を示す表面実装型光モジュール(光
半導体素子の光結合構造)を示す斜視図である。
Embodiments of the present invention will be described below in detail. In the following embodiments, a surface-mounted optical module will be described using an edge light emitting device (hereinafter, an LD-chip) as an optical semiconductor device. FIG. 1 is a perspective view showing a surface-mounted optical module (optical coupling structure of an optical semiconductor element) showing a first embodiment of the present invention.

【0012】この図において、1はLD−チップ(端面
発光素子)、2は光共振器である導波路であり、LD−
チップ1内に形成されている。3は発光部であり、LD
−チップ1の導波路2端面に位置する。4はAu/Sn
バンプであり、位置決め固定に寄与している(詳細は後
述)。5は導波路直下ストレートバンプであり、LD−
チップ1上面からの給電により電流が効率良くLD−チ
ップ1の下面に流れるように、導波路2の直下に位置す
る。
In FIG. 1, reference numeral 1 denotes an LD-chip (edge light emitting element), 2 denotes a waveguide serving as an optical resonator.
It is formed in the chip 1. Reference numeral 3 denotes a light emitting unit,
It is located at the end face of the waveguide 2 of the chip 1; 4 is Au / Sn
The bumps contribute to positioning and fixing (details will be described later). Reference numeral 5 denotes a straight bump directly below the waveguide, and LD-
It is located directly below the waveguide 2 so that current flows efficiently to the lower surface of the LD-chip 1 by power supply from the upper surface of the chip 1.

【0013】また、6はSi−V溝基板であり、LD−
チップ1の接続固定用ベースになっている。7はV溝で
あり、Si−V溝基板6内に形成されている。8は光フ
ァイバであり、Si−V溝基板6のV溝7内に位置決め
され、固定されている。LD−チップ1の発光部3から
光が出射され、ビームは光ファイバ8に入射される。こ
れにより、LD−チップ1と光ファイバ8の間で光結合
が達成される。
Reference numeral 6 denotes a Si-V groove substrate,
It is a base for connecting and fixing the chip 1. Reference numeral 7 denotes a V groove, which is formed in the Si-V groove substrate 6. An optical fiber 8 is positioned and fixed in the V-groove 7 of the Si-V-groove substrate 6. Light is emitted from the light emitting section 3 of the LD-chip 1, and the beam enters the optical fiber 8. Thereby, optical coupling is achieved between the LD-chip 1 and the optical fiber 8.

【0014】ここで、Au/Snバンプ4と導波路直下
ストレートバンプ5は、例えば、Au/Snを用いてい
る。これらのバンプ4,5はLD−チップ1とSi−V
溝基板6間を接続、固定している。このようなバンプ形
成は、LD−チップ1とSi−V溝基板6にバンプ形成
用の電極を設けて形成されている。図2は本発明の第1
実施例を示すLD−チップに形成された電極構造を示す
平面図、図3は本発明の第1実施例を示すSi−V溝基
板にバンプを形成した状態を示す斜視図である。
Here, the Au / Sn bump 4 and the straight bump 5 directly below the waveguide are made of, for example, Au / Sn. These bumps 4 and 5 are LD-chip 1 and Si-V
The groove substrates 6 are connected and fixed. Such a bump is formed by providing bump forming electrodes on the LD-chip 1 and the Si-V groove substrate 6. FIG. 2 shows the first embodiment of the present invention.
FIG. 3 is a plan view showing an electrode structure formed on an LD-chip showing an embodiment, and FIG. 3 is a perspective view showing a state in which bumps are formed on a Si-V groove substrate showing a first embodiment of the present invention.

【0015】図2に示すように、LD−チップ1の裏面
には、その4隅にバンプ電極11と中央部にストレート
電極12が形成されている。一方、図3に示すように、
Si−V溝基板6には、上記バンプ電極11に対応する
4箇所にAu/Snバンプ4、ストレート電極12に対
応する導波路直下ストレートバンプ5が形成されてい
る。このAu/Snバンプ4は、LD−チップ1の位置
決め固定に有利な半球状である。また、導波路直下スト
レートバンプ5は蒲鉾状の型であり、効率的な電流の流
れを確保することができる。
As shown in FIG. 2, on the back surface of the LD-chip 1, bump electrodes 11 are formed at four corners and a straight electrode 12 is formed at the center. On the other hand, as shown in FIG.
Au / Sn bumps 4 and straight bumps 5 directly below the waveguide corresponding to the straight electrodes 12 are formed on the Si-V groove substrate 6 at four locations corresponding to the bump electrodes 11. The Au / Sn bump 4 has a hemispherical shape which is advantageous for positioning and fixing the LD-chip 1. Further, the straight bump 5 directly below the waveguide is of a semi-cylindrical shape, so that an efficient current flow can be secured.

【0016】なお、Au/Snはんだ供給方法は、Au
/Snはんだ片を直に供給する方法や、メッキにより供
給する方法等、様々あり、限定するものではない。図4
は本発明の第1実施例を示す表面実装型光モジュールの
製造工程図である。 (1)まず、図4(a)に示すように、バンプ4、5が
形成されたSi−V溝基板6を用意する。
The method for supplying the Au / Sn solder is Au
There are various methods, such as a method of directly supplying / Sn solder pieces and a method of supplying by soldering, and the method is not limited. FIG.
FIG. 4 is a manufacturing process diagram of the surface-mounted optical module showing the first embodiment of the present invention. (1) First, as shown in FIG. 4A, a Si-V groove substrate 6 on which bumps 4 and 5 are formed is prepared.

【0017】(2)そこで、図4(b)に示すように、
そのSi−V溝基板6のバンプ4、5上に、裏面に電極
11と12(図2参照)を有し、導波路2を有するLD
−チップ1を位置合わせする。この際の搭載精度は、一
般的なフリップチップボンダの搭載精度(±5〜10μ
mオーダ)で良い。更に、この実施例では、加重は20
〜30g、温度は約250℃で熱圧着し、Si−V溝基
板6とLD−チップ1を、接続材料であるAu/Snバ
ンプ4と導波路直下ストレートバンプ5を用いて仮固定
する。
(2) Then, as shown in FIG.
An LD having electrodes 11 and 12 (see FIG. 2) on the back surface on bumps 4 and 5 of Si-V groove substrate 6 and having waveguide 2
Align chip 1; The mounting accuracy at this time is the mounting accuracy of a general flip chip bonder (± 5 to 10 μm).
m order). Further, in this embodiment, the weight is 20
The Si-V groove substrate 6 and the LD-chip 1 are temporarily fixed by using Au / Sn bumps 4 and straight bumps 5 immediately below the waveguides.

【0018】(3)次いで、図4(c)に示すように、
リフローにより、LD−チップ1を接続固定を完了す
る。ここでは、仮固定が完了したものを、Au/Snは
んだを完全に溶融させる温度(例えば、350℃)でリ
フローする。また、リフロー時の雰囲気は水素、窒素、
混合ガス等いずれでも良いが、実施例としては、還元作
用が期待できる水素を用いている。Au/Snはんだを
完全に溶融させることにより、Au/Snバンプ4、導
波路直下ストレートバンプ5は、その溶融点(この場合
280℃)以上で液体化する。溶融点以下になるにつれ
て、Au/Snバンプ4、導波路直下ストレートバンプ
5は固体となる。
(3) Next, as shown in FIG.
The connection and fixing of the LD-chip 1 are completed by reflow. Here, the temporarily fixed product is reflowed at a temperature (for example, 350 ° C.) at which the Au / Sn solder is completely melted. The atmosphere during reflow is hydrogen, nitrogen,
Any gas such as a mixed gas may be used, but in the embodiment, hydrogen which can be expected to have a reducing action is used. By completely melting the Au / Sn solder, the Au / Sn bump 4 and the straight bump 5 immediately below the waveguide are liquefied at or above their melting point (280 ° C. in this case). As the melting point becomes lower than the melting point, the Au / Sn bump 4 and the straight bump 5 immediately below the waveguide become solid.

【0019】この際、Si−V溝基板6とLD−チップ
1は、接続材料であるAu/Snバンプ4と導波路直下
ストレートバンプ5により接続固定が達成される。接続
精度は、前記搭載精度を上回る±2μmレベルになる。
これはバンプ接続特有のセルフアライメント効果による
ものである。このセルフアライメント効果とは、バンプ
溶融、凝固時のバンプ自体の表面張力により起こる自己
整合作用である。
At this time, connection and fixation between the Si-V groove substrate 6 and the LD-chip 1 are achieved by the Au / Sn bumps 4 and the straight bumps 5 immediately below the waveguide, which are connection materials. The connection accuracy is on the order of ± 2 μm, which is higher than the mounting accuracy.
This is due to the self-alignment effect peculiar to the bump connection. The self-alignment effect is a self-alignment effect caused by the surface tension of the bump itself during the melting and solidification of the bump.

【0020】(4)次に、図4(d)に示すように、S
i−V溝基板6のV溝7に光ファイバ8を装着して接続
固定を完了する。ここで、光ファイバ8はV溝7に付き
当てて固定し、接続材料は、この実施例ではUV接着剤
を用いた。一般的にV溝は、薄膜形成技術を用いて形成
されるため、サブμmオーダの形成精度である。又、光
ファイバ8の外形精度も±1μmオーダである。従っ
て、図4(c)時のLD−チップ1の接続精度と光ファ
イバ8の接続精度をもってすれば、光結合構造が達成さ
れる。
(4) Next, as shown in FIG.
The optical fiber 8 is mounted on the V-groove 7 of the i-V-groove substrate 6 to complete the connection and fixation. Here, the optical fiber 8 is fixed by applying it to the V-groove 7, and a UV adhesive is used as a connection material in this embodiment. In general, the V-groove is formed using a thin-film forming technique, and therefore has a formation accuracy on the order of sub-μm. Also, the outer shape accuracy of the optical fiber 8 is on the order of ± 1 μm. Therefore, if the connection accuracy of the LD-chip 1 and the connection accuracy of the optical fiber 8 as shown in FIG.

【0021】次に、本発明の第2実施例について説明す
る。図5は本発明の第2実施例を示す表面実装型光モジ
ュールの斜視図である。この実施例は、第1実施例の導
波路直下ストレートバンプ5の代わりに、導波路直下櫛
団子状バンプ9を使用するようにしたものである。それ
以外は、第1実施例と同様の構成であり、それらの同じ
部分については、同じ符号を付して説明は省略する。
Next, a second embodiment of the present invention will be described. FIG. 5 is a perspective view of a surface mount optical module according to a second embodiment of the present invention. In this embodiment, instead of the straight bumps 5 directly under the waveguide of the first embodiment, comb-like bumps 9 directly under the waveguide are used. Otherwise, the configuration is the same as that of the first embodiment, and the same portions are denoted by the same reference numerals and description thereof is omitted.

【0022】なお、この実施例では、Au/Snバンプ
4と導波路直下櫛団子状バンプ9としてAu/Snを用
いている。これらのバンプはLD−チップ1とSi−V
溝基板6間を接続、固定している。この様なバンプ形成
は、LD−チップ1とSi−V溝基板6にバンプ形成用
の電極を設けて形成されている。図6は本発明の第2実
施例を示すLD−チップに形成された電極構造を示す平
面図、図7は本発明の第2実施例を示すSi−V溝基板
にバンプを形成した状態を示す斜視図である。
In this embodiment, Au / Sn is used as the Au / Sn bump 4 and the comb-like bump 9 just below the waveguide. These bumps are LD-chip 1 and Si-V
The groove substrates 6 are connected and fixed. Such a bump is formed by providing bump forming electrodes on the LD-chip 1 and the Si-V groove substrate 6. FIG. 6 is a plan view showing an electrode structure formed on an LD-chip according to a second embodiment of the present invention, and FIG. 7 is a state in which bumps are formed on a Si-V groove substrate according to the second embodiment of the present invention. FIG.

【0023】図6に示すように、LD−チップ1の裏面
には、その4隅にバンプ電極11と中央部に櫛団子状電
極21が形成されている。一方、Si−V溝基板6に
は、図7に示すように、上記バンプ電極11に対応する
4箇所にAu/Snバンプ4、上記櫛団子状電極21に
対応する導波路直下櫛団子状バンプ9が形成されてい
る。ここで、Au/Snバンプ4は、LD−チップ1の
位置決め固定に有利な半球状であり、導波路直下櫛団子
状バンプ9は、効率的な電流の流れの確保を行うために
ある。
As shown in FIG. 6, on the back surface of the LD-chip 1, bump electrodes 11 are formed at four corners and a comb-shaped electrode 21 is formed at the center. On the other hand, as shown in FIG. 7, Au / Sn bumps 4 at four locations corresponding to the bump electrodes 11 and a comb-like bump just below the waveguide corresponding to the comb-like electrodes 21 are formed on the Si-V groove substrate 6 as shown in FIG. 9 are formed. Here, the Au / Sn bumps 4 have a hemispherical shape that is advantageous for positioning and fixing the LD-chip 1, and the comb-like bumps 9 directly below the waveguide are for ensuring an efficient current flow.

【0024】なお、Au/Snはんだ供給方法は、Au
/Snはんだ片を直に供給する方法や、メッキにより供
給する方法等、様々あり、限定するものではない。ま
た、この実施例の製造方法に関しては、第1実施例と同
一であるため、その説明は省略する。なお、上記実施例
ではLD−チップについて述べたが、受光素子であって
も同様の効果を奏することができる。
The method of supplying the Au / Sn solder is Au
There are various methods, such as a method of directly supplying / Sn solder pieces and a method of supplying by soldering, and the method is not limited. Further, the manufacturing method of this embodiment is the same as that of the first embodiment, and the description thereof is omitted. In the above embodiment, the LD-chip is described. However, the same effect can be obtained with a light receiving element.

【0025】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
Further, the present invention is not limited to the above-described embodiment, and various modifications can be made based on the gist of the present invention, and these are not excluded from the scope of the present invention.

【0026】[0026]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (A)光半導体素子搭載時の位置決め無調整化により、
工程が単純になり、その製作に多くの工数削減が図れる
とともに、コストを低減することができる。
As described above, according to the present invention, the following effects can be obtained. (A) By adjusting the positioning when mounting the optical semiconductor element,
The process is simplified, and the number of man-hours for the production can be reduced, and the cost can be reduced.

【0027】(B)位置決め用Au/Snバンプと導波
路直下ストレートバンプを、LD−チップとSi−V溝
基板間に設け、接続固定することにより、上記(A)の
効果が得られると同時に、効率的な電流の確保を図るこ
とができる。 (C)位置決め用Au/Snバンプと導波路直下櫛団子
状バンプを、LD−チップとSi−V溝基板間に設け、
接続固定することにより、上記(A)の効果が得られる
と同時に、効率的な電流の確保を図ることができる。
(B) By providing the Au / Sn bump for positioning and the straight bump directly below the waveguide between the LD-chip and the Si-V groove substrate and connecting and fixing the same, the above-mentioned effect (A) can be obtained. Thus, efficient current can be secured. (C) Positioning Au / Sn bumps and comb-shaped bumps directly under the waveguide are provided between the LD-chip and the Si-V groove substrate,
By fixing the connection, the effect of the above (A) can be obtained, and at the same time, efficient current can be secured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示す表面実装型光モジュ
ールを示す斜視図である。
FIG. 1 is a perspective view showing a surface mount optical module according to a first embodiment of the present invention.

【図2】本発明の第1実施例を示すLD−チップに形成
された電極構造を示す平面図である。
FIG. 2 is a plan view showing an electrode structure formed on an LD-chip according to the first embodiment of the present invention.

【図3】本発明の第1実施例を示すSi−V溝基板にバ
ンプを形成した状態を示す斜視図である。
FIG. 3 is a perspective view showing a state in which bumps are formed on the Si-V groove substrate according to the first embodiment of the present invention.

【図4】本発明の第1実施例を示す表面実装型光モジュ
ールの製造工程図である。
FIG. 4 is a manufacturing process diagram of the surface mount optical module showing the first embodiment of the present invention.

【図5】本発明の第2実施例を示す表面実装型光モジュ
ールの斜視図である。
FIG. 5 is a perspective view of a surface mount optical module according to a second embodiment of the present invention.

【図6】本発明の第2実施例を示すLD−チップに形成
された電極構造を示す平面図である。
FIG. 6 is a plan view showing an electrode structure formed on an LD-chip according to a second embodiment of the present invention.

【図7】本発明の第2実施例を示すSi−V溝基板にバ
ンプを形成した状態を示す斜視図である。
FIG. 7 is a perspective view showing a state in which bumps are formed on a Si-V groove substrate according to a second embodiment of the present invention.

【図8】従来の表面実装型光モジュールの構成図であ
る。
FIG. 8 is a configuration diagram of a conventional surface mount type optical module.

【符号の説明】[Explanation of symbols]

1 LD−チップ(端面発光素子) 2 導波路(光共振器) 3 発光部 4 Au/Snバンプ 5 導波路直下ストレートバンプ 6 Si−V溝基板 7 V溝 8 光ファイバ 9 導波路直下櫛団子状バンプ 11 バンプ電極 12 ストレート電極 21 櫛団子状電極 DESCRIPTION OF SYMBOLS 1 LD-chip (edge light-emitting element) 2 Waveguide (optical resonator) 3 Light-emitting part 4 Au / Sn bump 5 Straight bump just under a waveguide 6 Si-V groove substrate 7 V groove 8 Optical fiber 9 Comb under a waveguide Bump 11 Bump electrode 12 Straight electrode 21 Comb-shaped electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数個の位置決め用Au/Snバンプと
導波路直下ストレートバンプを光半導体素子とSi−V
溝基板間に設け、接続固定するとともに、前記Si−V
溝基板のV溝に光ファイバを装着してなる表面実装型光
モジュール。
A plurality of Au / Sn bumps for positioning and a straight bump directly below a waveguide are connected to an optical semiconductor element and Si-V.
It is provided between the grooved substrates and connected and fixed.
A surface mount type optical module in which an optical fiber is mounted in a V-groove of a groove substrate.
【請求項2】 複数個の位置決め用Au/Snバンプと
導波路直下櫛団子状バンプを光半導体素子とSi−V溝
基板間に設け、接続固定するとともに、前記Si−V溝
基板のV溝に光ファイバを装着してなる表面実装型光モ
ジュール。
2. A plurality of positioning Au / Sn bumps and a comb-like bump just below a waveguide are provided between an optical semiconductor element and a Si-V groove substrate, and are connected and fixed, and V-grooves of the Si-V groove substrate are provided. A surface-mount type optical module with an optical fiber attached to it.
【請求項3】 複数個の位置決め用Au/Snバンプと
導波路直下ストレートバンプを光半導体素子とSi−V
溝基板間に設け、接続固定するとともに、前記Si−V
溝基板のV溝に光ファイバを装着し、セルフアライメン
ト効果により光軸調整を省略し、同時に効率的な電流の
確保を行うことを特徴とする表面実装型光モジュールの
製造方法。
3. A plurality of Au / Sn bumps for positioning and a straight bump directly below a waveguide are connected to an optical semiconductor element and Si-V.
It is provided between the grooved substrates and connected and fixed.
A method for manufacturing a surface mount type optical module, comprising mounting an optical fiber in a V-groove of a groove substrate, omitting optical axis adjustment by a self-alignment effect, and simultaneously ensuring efficient current.
【請求項4】 複数個の位置決め用Au/Snバンプと
導波路直下櫛団子状バンプを光半導体素子とSi−V溝
基板間に設け、接続固定するとともに、前記Si−V溝
基板のV溝に光ファイバを装着し、セルフアライメント
効果により光軸調整を省略し、同時に効率的な電流の確
保を行うことを特徴とする表面実装型光モジュールの製
造方法。
4. A plurality of positioning Au / Sn bumps and a comb-like bump just below the waveguide are provided between the optical semiconductor element and the Si-V groove substrate, and are connected and fixed, and the V groove of the Si-V groove substrate is provided. A method of manufacturing a surface-mount type optical module, wherein an optical fiber is mounted on the optical module, the optical axis adjustment is omitted by a self-alignment effect, and an efficient current is secured at the same time.
【請求項5】 請求項3又は4記載の表面実装型光モジ
ュールの製造方法において、前記光半導体素子とSi−
V溝基板を、Au/Snバンプを接続材として熱圧着
し、該熱圧着は仮固定とし、接続固定はAu/Snバン
プを完全に溶融し、接続固定することを特徴とする表面
実装型光モジュールの製造方法。
5. The method for manufacturing a surface-mounted optical module according to claim 3, wherein the optical semiconductor element and the Si-
A surface-mounted optical device characterized in that a V-groove substrate is thermocompression-bonded using Au / Sn bumps as a connecting material, and the thermocompression bonding is temporarily fixed, and the connection and fixing is performed by completely melting the Au / Sn bumps and fixing the connection. Module manufacturing method.
【請求項6】 請求項3又は4記載の表面実装型光モジ
ュールの製造方法において、前記Au/Snバンプの溶
融時に還元作用のある雰囲気内で行い、前記光半導体素
子とSi−V溝基板をAu/Snバンプを接続材として
接続固定するようにすることを特徴とする表面実装型光
モジュールの製造方法。
6. The method for manufacturing a surface-mount type optical module according to claim 3, wherein the step of melting the Au / Sn bump is performed in an atmosphere having a reducing action, so that the optical semiconductor element and the Si-V groove substrate are separated. A method for manufacturing a surface-mount type optical module, wherein an Au / Sn bump is connected and fixed as a connection material.
JP15955497A 1997-06-17 1997-06-17 Surface packaging type optical module and its production Withdrawn JPH116941A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15955497A JPH116941A (en) 1997-06-17 1997-06-17 Surface packaging type optical module and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15955497A JPH116941A (en) 1997-06-17 1997-06-17 Surface packaging type optical module and its production

Publications (1)

Publication Number Publication Date
JPH116941A true JPH116941A (en) 1999-01-12

Family

ID=15696285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15955497A Withdrawn JPH116941A (en) 1997-06-17 1997-06-17 Surface packaging type optical module and its production

Country Status (1)

Country Link
JP (1) JPH116941A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119093A (en) * 1999-10-19 2001-04-27 Oki Electric Ind Co Ltd Optical module
KR100619337B1 (en) 2004-04-07 2006-09-12 엘에스전선 주식회사 Module of transmitting and receiving optical signal using wavelength selective layer and Method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119093A (en) * 1999-10-19 2001-04-27 Oki Electric Ind Co Ltd Optical module
JP4510961B2 (en) * 1999-10-19 2010-07-28 Okiセミコンダクタ株式会社 Optical module
KR100619337B1 (en) 2004-04-07 2006-09-12 엘에스전선 주식회사 Module of transmitting and receiving optical signal using wavelength selective layer and Method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP3720877B2 (en) Optical waveguide coupled with photon device
JPH0688925A (en) Optical assembly and formation thereof
JP3731542B2 (en) Optical module and optical module mounting method
JPH06237016A (en) Optical fiber module and manufacture thereof
JP2000121889A (en) Optical module and manufacture of optical module
JP2005043622A (en) Optical semiconductor module and manufacturing method thereof
JPH09138325A (en) Optical fiber packaging structure and its production
KR20010016935A (en) connector-type optical transceiver using SOI optical wave-guide
JP3532456B2 (en) Semiconductor device having optical signal input / output mechanism
US7146080B2 (en) Method of connecting an optical element to a PLC
JP2004012803A (en) Printed board unit for optical transmission, and mounting method
JPH0786693A (en) Optical semiconductor module
KR19980045943A (en) Micro-mirror for hybrid optical integrated circuit, manufacturing method thereof, micro mirror-photodetector assembly and hybrid optical integrated circuit assembly for optical reception
JPH09281352A (en) Formation of opto-electric transmission path and opto-electric wiring board
US20050201668A1 (en) Method of connecting an optical element at a slope
JPH116941A (en) Surface packaging type optical module and its production
US5469456A (en) Laser device and method of manufacture using non-metalized fiber
JP3457829B2 (en) Optical transmission module package and optical transmission module
KR100211039B1 (en) Optical switch-optical fiber optical coupler
US7101092B2 (en) Module having a circuit carrier and an electro-optical transducer and method for producing the same
JPH1010374A (en) Light emitting and receiving mechanism element and optical communication element and production therefor
JPH0634852A (en) Simple optical coupling method for semiconductor laser and its device
JP2000022279A (en) Mounting structure for optical element
JP3348122B2 (en) Optical transmission module and manufacturing method thereof
JPH11271572A (en) Optical coupling system, optical module, and optical transmission system

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907