JPH1168530A - Ｈｖｌｄｍｏｓの基板電圧の制御 - Google Patents
Ｈｖｌｄｍｏｓの基板電圧の制御Info
- Publication number
- JPH1168530A JPH1168530A JP10177062A JP17706298A JPH1168530A JP H1168530 A JPH1168530 A JP H1168530A JP 10177062 A JP10177062 A JP 10177062A JP 17706298 A JP17706298 A JP 17706298A JP H1168530 A JPH1168530 A JP H1168530A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- node
- voltage
- switch
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 寄生トランジスタによる電力消費を増加させ
ることなしに容量をより効率的に充電することを可能と
した回路を提供する。 【解決手段】 ＬＤＭＯＳ（ＬＤ）集積化トランジスタ
によって容量（Ｃ）を充電する回路において、論理信号
（ＵＶＬＯ）によって制御されるスイッチング手段（Ｓ
ｄ１，Ｓｄ２，Ｓｄ３，Ｓｄ４）が設けられており、該
スイッチング手段は、集積回路の供給電圧（Ｖｓ）が同
一の集積回路の最小スイッチオン電圧より低いフェーズ
期間中に、基板ノード（ＶＢ）をその最大値が予め確立
した値へ制限される電流で充電するために活性状態とさ
れる。
ることなしに容量をより効率的に充電することを可能と
した回路を提供する。 【解決手段】 ＬＤＭＯＳ（ＬＤ）集積化トランジスタ
によって容量（Ｃ）を充電する回路において、論理信号
（ＵＶＬＯ）によって制御されるスイッチング手段（Ｓ
ｄ１，Ｓｄ２，Ｓｄ３，Ｓｄ４）が設けられており、該
スイッチング手段は、集積回路の供給電圧（Ｖｓ）が同
一の集積回路の最小スイッチオン電圧より低いフェーズ
期間中に、基板ノード（ＶＢ）をその最大値が予め確立
した値へ制限される電流で充電するために活性状態とさ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路に関するも
のであって、更に詳細には、パワー段の駆動回路に関す
るものである。更に詳細には、本発明は、コンデンサが
高電圧ダイオードをエミュレーションするＬＤＭＯＳ集
積化トランジスタによって充電される場合のブートスト
ラップ又は同様のシステムに関するものである。
のであって、更に詳細には、パワー段の駆動回路に関す
るものである。更に詳細には、本発明は、コンデンサが
高電圧ダイオードをエミュレーションするＬＤＭＯＳ集
積化トランジスタによって充電される場合のブートスト
ラップ又は同様のシステムに関するものである。
【０００２】
【従来の技術】ディスクリートなパワー装置を駆動する
ように構成されているか又はそれ自身が制御回路を包含
する同一のチップ上に集積化されている出力段を有する
集積回路においては、駆動段の正しいパワー供給を確保
するためにブートストラップコンデンサを使用すること
が一般的である。これらのシステムにおいては、ブート
ストラップ容量が非常に短い時間期間で充電されること
が基本的なことであり、且つそのことは、通常、ブート
ストラップ容量を迅速に充電するために使用されるダイ
オードエミュレータＬＤＭＯＳトランジスタを介して行
なわれている。
ように構成されているか又はそれ自身が制御回路を包含
する同一のチップ上に集積化されている出力段を有する
集積回路においては、駆動段の正しいパワー供給を確保
するためにブートストラップコンデンサを使用すること
が一般的である。これらのシステムにおいては、ブート
ストラップ容量が非常に短い時間期間で充電されること
が基本的なことであり、且つそのことは、通常、ブート
ストラップ容量を迅速に充電するために使用されるダイ
オードエミュレータＬＤＭＯＳトランジスタを介して行
なわれている。
【０００３】半ブリッジ出力段の所謂高側ドライバ（Ｈ
ＳＤ）用の駆動回路の場合においては、ＨＳＤが低電圧
を参照している場合（即ち、その出力が低である場合）
にブートストラップ容量を充電することが可能なもので
あり、一方ＨＳＤが高電圧を参照している場合（即ち、
その出力が高である場合）には高インピーダンスをエミ
ュレーションすべきである。これらの機能的条件は、パ
ワー装置の高電圧供給を維持せねばならないＬＤＭＯＳ
集積化構成体に関連する容量の充電及び放電プロセスか
ら派生することのある電流注入にも拘らずに、高電圧か
ら低電圧又は低電圧から高電圧のＨＳＤスイッチングフ
ェーズ期間中において確保されねばならない。
ＳＤ）用の駆動回路の場合においては、ＨＳＤが低電圧
を参照している場合（即ち、その出力が低である場合）
にブートストラップ容量を充電することが可能なもので
あり、一方ＨＳＤが高電圧を参照している場合（即ち、
その出力が高である場合）には高インピーダンスをエミ
ュレーションすべきである。これらの機能的条件は、パ
ワー装置の高電圧供給を維持せねばならないＬＤＭＯＳ
集積化構成体に関連する容量の充電及び放電プロセスか
ら派生することのある電流注入にも拘らずに、高電圧か
ら低電圧又は低電圧から高電圧のＨＳＤスイッチングフ
ェーズ期間中において確保されねばならない。
【０００４】刊行物ＷＯ９４／２７３７０は、低パワー
装置の駆動モジュールと高パワー装置の駆動フローティ
ングモジュールとを有する半ブリッジ回路を開示してお
り、その場合に、高パワートランジスタの駆動モジュー
ルは分離したウエル領域内に構成されており且つ適切に
制御されるＬＤＭＯＳトランジスタがブートストラップ
コンデンサの高電圧充電用ダイオードをエミュレーショ
ンしている。
装置の駆動モジュールと高パワー装置の駆動フローティ
ングモジュールとを有する半ブリッジ回路を開示してお
り、その場合に、高パワートランジスタの駆動モジュー
ルは分離したウエル領域内に構成されており且つ適切に
制御されるＬＤＭＯＳトランジスタがブートストラップ
コンデンサの高電圧充電用ダイオードをエミュレーショ
ンしている。
【０００５】これらの場合においては、ＬＤＭＯＳ集積
化構成体に関連している寄生バイポーラ接合トランジス
タの効果を制御することが必要である。
化構成体に関連している寄生バイポーラ接合トランジス
タの効果を制御することが必要である。
【０００６】欧州特許出願ＥＰ−Ａ−０７４３７５２
は、ＬＤＭＯＳ集積化構成体の寄生トランジスタのスイ
ッチオンに関連する問題が発生するある条件を指摘し且
つそれについて記載しており、更に、ＬＤＭＯＳ集積化
構成体の寄生トランジスタのスイッチオンによって発生
される電流消費を回避し且つ集積化装置自身の破壊を発
生するような条件が発生することを回避することを可能
とする異なる回路レイアウトについても記載している。
は、ＬＤＭＯＳ集積化構成体の寄生トランジスタのスイ
ッチオンに関連する問題が発生するある条件を指摘し且
つそれについて記載しており、更に、ＬＤＭＯＳ集積化
構成体の寄生トランジスタのスイッチオンによって発生
される電流消費を回避し且つ集積化装置自身の破壊を発
生するような条件が発生することを回避することを可能
とする異なる回路レイアウトについても記載している。
【０００７】上述した欧州特許出願ＥＰ−Ａ−０７４３
７５２は、引用によって本明細書に取込む。図１は、上
述した欧州特許出願において記載されている保護用回路
装置を概略的に示している。
７５２は、引用によって本明細書に取込む。図１は、上
述した欧州特許出願において記載されている保護用回路
装置を概略的に示している。
【０００８】上述した欧州特許出願において記載されて
いる解決方法によれば、電圧供給ＶｓがＬＤＭＯＳをも
包含する全体的な集積回路の最小スイッチオン電圧より
も低い場合にＵＶＬＯとして呼称される集積回路の機能
フェーズが存在しており、その期間中においては、ＳＷ
１及びＳＷ２の両方が開成であり、ＬＤＭＯＳ構成体の
ＶＢ基板ノードの電圧は回路接地電圧に維持される。
いる解決方法によれば、電圧供給ＶｓがＬＤＭＯＳをも
包含する全体的な集積回路の最小スイッチオン電圧より
も低い場合にＵＶＬＯとして呼称される集積回路の機能
フェーズが存在しており、その期間中においては、ＳＷ
１及びＳＷ２の両方が開成であり、ＬＤＭＯＳ構成体の
ＶＢ基板ノードの電圧は回路接地電圧に維持される。
【０００９】一方、これらの所謂多目的集積化装置は、
ブートストラップ容量（Ｃ）を充電するために、ＵＶＬ
Ｏフェーズ期間中において、多くの適用例において有用
なものとなる場合がある。この場合においては、ＬＤＭ
ＯＳ基板構成体が接地へ接続されている場合には、その
ブートストラップ容量を充電する場合の効率は著しく減
少され、実際に、この場合においては、ゲイト・ドレイ
ン（Ｖｇｄ）電圧は、ＬＤＭＯＳ集積化トランジスタを
導通状態に維持するために且つそのスレッシュホールド
電圧（Ｖｔｈ）を増加させるような基板効果に対向する
ために大きな電圧でなければならない。
ブートストラップ容量（Ｃ）を充電するために、ＵＶＬ
Ｏフェーズ期間中において、多くの適用例において有用
なものとなる場合がある。この場合においては、ＬＤＭ
ＯＳ基板構成体が接地へ接続されている場合には、その
ブートストラップ容量を充電する場合の効率は著しく減
少され、実際に、この場合においては、ゲイト・ドレイ
ン（Ｖｇｄ）電圧は、ＬＤＭＯＳ集積化トランジスタを
導通状態に維持するために且つそのスレッシュホールド
電圧（Ｖｔｈ）を増加させるような基板効果に対向する
ために大きな電圧でなければならない。
【００１０】更に、この機能フェーズ期間中に、ＬＤＭ
ＯＳ構成体の基板を接地へ維持することにより、ＵＶＬ
Ｏ制御信号のスレッシュホールド電圧が特に高い値（Ｂ
ＣＤオフラインと呼ばれる製造プロセスの場合には、し
ばしば、１０Ｖよりも大きい）を有する場合には、寄生
バイポーラトランジスタ（図２の構成におけるＰ２）の
ベース・エミッタ接合がブレイクダウンする危険性が存
在している。
ＯＳ構成体の基板を接地へ維持することにより、ＵＶＬ
Ｏ制御信号のスレッシュホールド電圧が特に高い値（Ｂ
ＣＤオフラインと呼ばれる製造プロセスの場合には、し
ばしば、１０Ｖよりも大きい）を有する場合には、寄生
バイポーラトランジスタ（図２の構成におけるＰ２）の
ベース・エミッタ接合がブレイクダウンする危険性が存
在している。
【００１１】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、集積回路の如何なる機能条件下においても
上述したような問題を防止することを可能とした回路を
提供することである。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、集積回路の如何なる機能条件下においても
上述したような問題を防止することを可能とした回路を
提供することである。
【００１２】
【課題を解決するための手段】本発明によれば、ＵＶＬ
Ｏフェーズ期間中に、ＬＤＭＯＳ基板ノード電圧を、ブ
ートストラップ容量上に存在する電圧と同一のＬＤＭＯ
Ｓ集積化構成体の寄生接合バイポーラトランジスタのＶ
ｂｅとの和の電圧に接続させることの可能な回路装置が
提供される。このように、ＬＤＭＯＳトランジスタのス
レッシュホールド電圧上の基板効果は、寄生トランジス
タを横断しての電流消費を悪化させることなしに、効果
的に制限され、該容量をより効率的に充電することを可
能とする。
Ｏフェーズ期間中に、ＬＤＭＯＳ基板ノード電圧を、ブ
ートストラップ容量上に存在する電圧と同一のＬＤＭＯ
Ｓ集積化構成体の寄生接合バイポーラトランジスタのＶ
ｂｅとの和の電圧に接続させることの可能な回路装置が
提供される。このように、ＬＤＭＯＳトランジスタのス
レッシュホールド電圧上の基板効果は、寄生トランジス
タを横断しての電流消費を悪化させることなしに、効果
的に制限され、該容量をより効率的に充電することを可
能とする。
【００１３】本発明の第一実施例によれば、前述した欧
州特許出願第９５８３０２０７．７に従って寄生トラン
ジスタの制御回路によって既に使用されている同一の電
流発生器によって同一の基板ノードを充電することによ
り、基板ノードの充電用電流に対する制限を確保するこ
とが可能である。
州特許出願第９５８３０２０７．７に従って寄生トラン
ジスタの制御回路によって既に使用されている同一の電
流発生器によって同一の基板ノードを充電することによ
り、基板ノードの充電用電流に対する制限を確保するこ
とが可能である。
【００１４】一方、ＵＶＬＯフェーズ期間中に、Ｖｓ供
給ノードへスイッチオンされる充電用電流経路に直列な
抵抗を介して基板ノードの充電用電流に対するある制限
を確保することが可能である。
給ノードへスイッチオンされる充電用電流経路に直列な
抵抗を介して基板ノードの充電用電流に対するある制限
を確保することが可能である。
【００１５】
【発明の実施の形態】本発明装置の一般的な構成を図２
に示してある。基本的には、本装置は、少なくとも１個
のＳＷｂスイッチを有しており、それは本回路のＶｓ電
圧供給がＬＤ（ＬＤＭＯＳ）集積化トランジスタのスイ
ッチオンスレッシュホールド電圧よりも低い機能フェー
ズ期間中に、ＵＶＬＯ信号によって閉成される。ＳＷｂ
スイッチの閉成は、ＬＤ集積化トランジスタの基板ノー
ド充電を決定し、その電圧はブートストラップ電圧と比
較された場合に１つのＶｄｅだけ増加される。
に示してある。基本的には、本装置は、少なくとも１個
のＳＷｂスイッチを有しており、それは本回路のＶｓ電
圧供給がＬＤ（ＬＤＭＯＳ）集積化トランジスタのスイ
ッチオンスレッシュホールド電圧よりも低い機能フェー
ズ期間中に、ＵＶＬＯ信号によって閉成される。ＳＷｂ
スイッチの閉成は、ＬＤ集積化トランジスタの基板ノー
ド充電を決定し、その電圧はブートストラップ電圧と比
較された場合に１つのＶｄｅだけ増加される。
【００１６】本発明の基本的な側面は、ＶＢ基板ノード
の充電が充電用電流Ｉの最大値を制限することによって
行なわれ、従ってＬＤＭＯＳＤ Ｐ１及びＰ２寄生バイ
ポーラトランジスタのスイッチオンに起因して基板へ向
かって流れる電流が制限されるという点に特徴を有して
いる。
の充電が充電用電流Ｉの最大値を制限することによって
行なわれ、従ってＬＤＭＯＳＤ Ｐ１及びＰ２寄生バイ
ポーラトランジスタのスイッチオンに起因して基板へ向
かって流れる電流が制限されるという点に特徴を有して
いる。
【００１７】図３（ａ）は本発明の回路装置の第一実施
例を示しており、それによれば、両方ともＵＶＬＯ信号
（図中には示していない）によって制御されるスイッチ
（Ｓｄ１及びＳｄ２）を介して、電流発生器Ｉが、夫
々、ＬＤＭＯＳトランジスタのＶＢ基板ノード及びＶｓ
供給ノードへ接続されている。
例を示しており、それによれば、両方ともＵＶＬＯ信号
（図中には示していない）によって制御されるスイッチ
（Ｓｄ１及びＳｄ２）を介して、電流発生器Ｉが、夫
々、ＬＤＭＯＳトランジスタのＶＢ基板ノード及びＶｓ
供給ノードへ接続されている。
【００１８】寄生トランジスタのスイッチオン制御回路
内に既に存在している電流発生器Ｉは、ＬＤＭＯＳ制御
システムの電力消費を実質的に増加させることなしに、
Ｖｄノードの最大充電用電流を制限する。
内に既に存在している電流発生器Ｉは、ＬＤＭＯＳ制御
システムの電力消費を実質的に増加させることなしに、
Ｖｄノードの最大充電用電流を制限する。
【００１９】図３（ｂ）に示した本発明の別の実施例に
よれば、ＶＢ基板ノードの充電は、ＵＶＬＯフェーズ期
間中に、図示したような２個のスイッチＳｄ３及びＳｄ
４に対して、スイッチＳｄ３を及び制限用抵抗Ｒ１を介
して、ＶＢノードをＶｓ供給ノードへ接続させるように
コマンドを与えることにより行なわれる。
よれば、ＶＢ基板ノードの充電は、ＵＶＬＯフェーズ期
間中に、図示したような２個のスイッチＳｄ３及びＳｄ
４に対して、スイッチＳｄ３を及び制限用抵抗Ｒ１を介
して、ＶＢノードをＶｓ供給ノードへ接続させるように
コマンドを与えることにより行なわれる。
【００２０】スイッチＳｄ４は、ＵＶＬＯフェーズ期間
中に、ＬＤＭＯＳ制御回路の電流発生器Ｉを切断させる
機能を有しており、従って電流が吸収されることを排除
している。
中に、ＬＤＭＯＳ制御回路の電流発生器Ｉを切断させる
機能を有しており、従って電流が吸収されることを排除
している。
【図１】 従来技術に基づくＬＤＭＯＳ寄生トランジス
タの制御方法を示した概略図。
タの制御方法を示した概略図。
【図２】 本発明の一般的な保護原理及びＬＤＭＯＳ構
成体の寄生バイポーラトランジスタを示した概略図。
成体の寄生バイポーラトランジスタを示した概略図。
【図３】 （ａ）及び（ｂ）は本発明の２つの実施例を
夫々示した各概略図。
夫々示した各概略図。
Ｉ 電流発生器 Ｐ１，Ｐ２ 寄生バイポーラトランジスタ Ｒ１ 制限用抵抗 ＳＷｂ，Ｓｄ１，Ｓｄ２，Ｓｄ３，Ｓｄ４ スイッチ ＶＢ 基板ノード Ｖｓ 供給ノード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジウセップ カントーネ イタリア国， 96100 シラクサ， ビア フィリスト 123 (72)発明者 ロベルト ガリボルディ イタリア国， 20084 ラッチアレッラ , ビア エフ． バラッカ ６／３
Claims (4)
- 【請求項１】 容量（Ｃ）の高電圧充電用ダイオードを
エミュレーションする態様で制御されるＬＤＭＯＳ（Ｌ
Ｄ）集積化トランジスタによって容量（Ｃ）を充電する
回路であって、ＬＤＭＯＳトランジスタのソースノード
（Ｓ）と基板ノード（ＶＢ）との間において直接的にバ
イアスされる複数個（ｎ）の接合（Ｄ１，Ｄ２，．．．
Ｄｎ）から構成されており過渡的状態期間中にＬＤＭＯ
Ｓ構成の寄生ＰＮＰトランジスタのスイッチオンを回避
するための回路装置と、本回路の接地ノードの電圧を基
準とする少なくとも１個の電流発生器（Ｉ）と、前記直
接的にバイアスされた接合からなる遅延の第一接合（Ｄ
１）と前記ソースノード（Ｓ）との間の少なくとも１個
のスイッチ（ＳＷ１）と、前記基板ノードと接地を基準
とする前記電流発生器（Ｉ）との間に接続されている制
限用抵抗（Ｒ１）とを有しており、前記スイッチ（ＳＷ
１）は、前記容量（Ｃ）の充電フェーズ期間中は開成で
あり且つ前記容量の充電電圧が制御信号による予め確立
されたスレッシュホールドを超える場合に閉成されるコ
ンデンサ（Ｃ）を充電するための回路において、 集積回路の供給電圧（Ｖｓ）か該集積回路の最小スイッ
チオン電圧より低いフェーズ期間中に、その最大値が予
め確立された値へ制限されている電流で前記基板ノード
（ＶＢ）を充電するためにアクティブである論理信号
（ＵＶＬＯ）によって制御されるスイッチング手段（Ｓ
ｄ１，Ｓｄ２，Ｓｄ３，Ｓｄ４）を有することを特徴と
する回路。 - 【請求項２】 請求項１において、前記基板ノード（Ｖ
Ｂ）が、本回路の供給ノード（Ｖｓ）と前記基板ノード
（ＶＢ）との間で前記スイッチング手段（Ｓｄ１，Ｓｄ
２）によってスイッチ動作される前記電流発生器（Ｉ）
によって制限される電流で充電されることを特徴とする
回路。 - 【請求項３】 請求項１において、前記基板ノード（Ｖ
Ｂ）が前記スイッチング手段（Ｓｄ３）によって供給ノ
ード（Ｖｓ）へ結合されている前記抵抗（Ｒ）を介して
充電されることを特徴とする回路。 - 【請求項４】 請求項３において、前記第二スイッチ手
段（Ｓｄ４）が前記基板ノード（ＶＢ）の前記充電フェ
ーズ期間中に、前記電流発生器（Ｉ）を分離させること
を特徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT97830297.4 | 1997-06-24 | ||
| EP97830297A EP0887932A1 (en) | 1997-06-24 | 1997-06-24 | Control of the body voltage of a high voltage LDMOS |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168530A true JPH1168530A (ja) | 1999-03-09 |
Family
ID=8230671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10177062A Pending JPH1168530A (ja) | 1997-06-24 | 1998-06-24 | Ｈｖｌｄｍｏｓの基板電圧の制御 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6031412A (ja) |
| EP (1) | EP0887932A1 (ja) |
| JP (1) | JPH1168530A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7741695B2 (en) | 2004-02-18 | 2010-06-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6643145B1 (en) * | 2002-07-26 | 2003-11-04 | Intersil Americas Inc. | High resolution digital diode emulator for DC-DC converters |
| US6936898B2 (en) * | 2002-12-31 | 2005-08-30 | Transmeta Corporation | Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions |
| US7215189B2 (en) * | 2003-11-12 | 2007-05-08 | International Rectifier Corporation | Bootstrap diode emulator with dynamic back-gate biasing |
| ITUB20155707A1 (it) | 2015-11-18 | 2017-05-18 | St Microelectronics Srl | Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti |
| US11018670B2 (en) * | 2019-01-28 | 2021-05-25 | Texas Instruments Incorporated | Output buffer circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2636778B1 (fr) * | 1988-08-31 | 1990-12-14 | Sgs Thomson Microelectronics | Transistor mos composite et application a une diode roue libre |
| US5081371A (en) * | 1990-11-07 | 1992-01-14 | U.S. Philips Corp. | Integrated charge pump circuit with back bias voltage reduction |
| US5321313A (en) * | 1993-01-07 | 1994-06-14 | Texas Instruments Incorporated | Controlled power MOSFET switch-off circuit |
| US5502632A (en) * | 1993-05-07 | 1996-03-26 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
| US5373435A (en) * | 1993-05-07 | 1994-12-13 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
| DE69420327T2 (de) * | 1993-06-22 | 2000-03-30 | Koninkl Philips Electronics Nv | Halbleiter-Leistungsschaltung |
| DE69415958T2 (de) * | 1994-03-29 | 1999-05-27 | St Microelectronics Srl | Leistungsendstufe mit begrenzter Stromsenkung während Hochimpedanzphase |
| GB9423076D0 (en) * | 1994-10-12 | 1995-01-04 | Philips Electronics Uk Ltd | A protected switch |
| US5463347A (en) * | 1994-12-12 | 1995-10-31 | Texas Instruments Incorporated | MOS uni-directional, differential voltage amplifier capable of amplifying signals having input common-mode voltage beneath voltage of lower supply and integrated circuit substrate |
| DE69533309D1 (de) * | 1995-05-17 | 2004-09-02 | St Microelectronics Srl | Laden eines Bootstrap-Kondensators mittels eines lateralen DMOS-Transistors |
-
1997
- 1997-06-24 EP EP97830297A patent/EP0887932A1/en not_active Withdrawn
-
1998
- 1998-06-11 US US09/096,401 patent/US6031412A/en not_active Expired - Fee Related
- 1998-06-24 JP JP10177062A patent/JPH1168530A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7741695B2 (en) | 2004-02-18 | 2010-06-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0887932A1 (en) | 1998-12-30 |
| US6031412A (en) | 2000-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0812488B1 (en) | Integrated driver for half-bridge circuit | |
| US5502632A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
| US5373435A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
| EP0746899B1 (en) | Switching regulator having high current prevention features | |
| US6060948A (en) | Protection circuit for controlling the gate voltage of a hv LDMOS transistor | |
| US10084446B2 (en) | Driver circuit, corresponding integrated circuit and device | |
| JPH0965571A (ja) | Ｌｄｍｏｓによるブートストラップ・キャパシタンスの充電 | |
| JP3998817B2 (ja) | 逆電流が存在する場合のｌｄｍｏｓ用のターンオフ回路 | |
| JP2005354666A (ja) | 自励発振フルブリッジドライバ集積回路 | |
| US20060044051A1 (en) | Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection | |
| KR101389481B1 (ko) | 마이크로프로세서로부터의 출력 신호를 이용하여 전자 소자를 구동하기 위한 회로 어레인지먼트 | |
| US5631588A (en) | Power output stage with limited current absorption during high-impedance phase | |
| US5432665A (en) | Short circuit protected capacitive load driver | |
| JP2007028278A (ja) | 駆動回路 | |
| JPH1168530A (ja) | Ｈｖｌｄｍｏｓの基板電圧の制御 | |
| JP3539757B2 (ja) | ＢｉＣＭＯＳ駆動回路を有する電子回路 | |
| US6414533B1 (en) | Over-voltage tolerant, active pull-up clamp circuit for a CMOS crossbar switch | |
| US6522199B2 (en) | Reconfigurable dual-mode multiple stage operational amplifiers | |
| US11196243B2 (en) | Pin-short detection circuits | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| US5616971A (en) | Power switching circuit | |
| CN217643164U (zh) | 一种射频大功率mosfet栅极驱动电路 | |
| US20240113620A1 (en) | Reverse recovery protection in a switching voltage converter | |
| US7236340B2 (en) | Gate control circuit for prevention of turn-off avalanche of power MOSFETs | |
| US20020027455A1 (en) | Drive circuit for controlled edge power elements |