JPH1168478A - 電流供給回路とこれを用いたフィルター回路 - Google Patents
電流供給回路とこれを用いたフィルター回路Info
- Publication number
- JPH1168478A JPH1168478A JP9219437A JP21943797A JPH1168478A JP H1168478 A JPH1168478 A JP H1168478A JP 9219437 A JP9219437 A JP 9219437A JP 21943797 A JP21943797 A JP 21943797A JP H1168478 A JPH1168478 A JP H1168478A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- resistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 素子パラメーターのバラツキによる電流誤差
を軽減し、低電源でも安定に大電流を供給できる回路を
実現する。 【解決手段】 電流供給に関与するカレントミラー回路
を除去し、代わりに負帰還アンプを使用し、帰還制御を
かけることにより、素子パラメーターのバラツキによる
電流誤差を軽減できる。カレントミラー回路をウィルソ
ンタイプにして電流誤差を軽減する方法でないため、低
電源回路としても使用可能である。また、電流をあまり
流せないＰＮＰトランジスタが電流供給に直接関与しな
いため、大電流を供給できる。
を軽減し、低電源でも安定に大電流を供給できる回路を
実現する。 【解決手段】 電流供給に関与するカレントミラー回路
を除去し、代わりに負帰還アンプを使用し、帰還制御を
かけることにより、素子パラメーターのバラツキによる
電流誤差を軽減できる。カレントミラー回路をウィルソ
ンタイプにして電流誤差を軽減する方法でないため、低
電源回路としても使用可能である。また、電流をあまり
流せないＰＮＰトランジスタが電流供給に直接関与しな
いため、大電流を供給できる。
Description
【０００１】
【発明の属する技術分野】本発明は、電流供給回路に関
し、特に定電流回路に負帰還を設けて定電流の一定供給
を可能とした電流供給回路及びこれを用いたフィルター
回路に関する。
し、特に定電流回路に負帰還を設けて定電流の一定供給
を可能とした電流供給回路及びこれを用いたフィルター
回路に関する。
【０００２】
【従来の技術】電流供給回路としては、基本的には、温
湿度等の環境に左右されず、電源電圧の変動にも一定の
電流を供給することが望まれている。特に、アナログ回
路の高集積化やデジタル回路の高密度集積回路において
も、一定の電流を供給する電流供給回路が複数個適用さ
れており、この電流供給回路の安定化が望まれている。
湿度等の環境に左右されず、電源電圧の変動にも一定の
電流を供給することが望まれている。特に、アナログ回
路の高集積化やデジタル回路の高密度集積回路において
も、一定の電流を供給する電流供給回路が複数個適用さ
れており、この電流供給回路の安定化が望まれている。
【０００３】［従来の技術１］電流供給回路の従来例を
図７のような回路を用いて説明する。図７の回路は、第
１の電流制御端子ａ及びｂがトランジスタ１，２のベー
スに接続され、かつ供給電流源５及びトランジスタ１，
２とトランジスタ１，２のエミッタに接続された抵抗
３，４とを有する差動増幅回路ｃと、トランジスタ２の
コレクタが負荷として接続され、ベースが共通に接続さ
れて該ベースと一方のコレクタとを接続されたトランジ
スタ６，７と及び一端を電源に、他方をトランジスタ
６，７のエミッタに接続された抵抗８，９とを有する第
１カレントミラー回路ｄと、前記トランジスタ７のコレ
クタが接続され、各ベースと一方のコレクタとを接続し
たトランジスタ１０，１１を有する第２カレントミラー
回路ｅと、前記トランジスタ１０のエミッタにコレクタ
とベースを直結しエミッタに他端を基準電位点に接続し
た抵抗１３を接続するトランジスタ１２と、前記トラン
ジスタ１１のエミッタに共通に接続するベースを有する
トランジスタ１５，１６及びトランジスタ１５，１６の
各エミッタに接続された抵抗１７，１８を有する定電流
源ｆ及び定電流源ｇと、前記トランジスタ１５，１６の
ベースに接続する他端を基準電位点を接続した抵抗１４
と、前記トランジスタ１５，１６のコレクタに接続する
出力端子ｌ，ｍとを備えている。
図７のような回路を用いて説明する。図７の回路は、第
１の電流制御端子ａ及びｂがトランジスタ１，２のベー
スに接続され、かつ供給電流源５及びトランジスタ１，
２とトランジスタ１，２のエミッタに接続された抵抗
３，４とを有する差動増幅回路ｃと、トランジスタ２の
コレクタが負荷として接続され、ベースが共通に接続さ
れて該ベースと一方のコレクタとを接続されたトランジ
スタ６，７と及び一端を電源に、他方をトランジスタ
６，７のエミッタに接続された抵抗８，９とを有する第
１カレントミラー回路ｄと、前記トランジスタ７のコレ
クタが接続され、各ベースと一方のコレクタとを接続し
たトランジスタ１０，１１を有する第２カレントミラー
回路ｅと、前記トランジスタ１０のエミッタにコレクタ
とベースを直結しエミッタに他端を基準電位点に接続し
た抵抗１３を接続するトランジスタ１２と、前記トラン
ジスタ１１のエミッタに共通に接続するベースを有する
トランジスタ１５，１６及びトランジスタ１５，１６の
各エミッタに接続された抵抗１７，１８を有する定電流
源ｆ及び定電流源ｇと、前記トランジスタ１５，１６の
ベースに接続する他端を基準電位点を接続した抵抗１４
と、前記トランジスタ１５，１６のコレクタに接続する
出力端子ｌ，ｍとを備えている。
【０００４】今、前記供給電流源５に流れる電流をＩｘ
とし、前記電流制御端子ａ及びｂに任意の入力が加わっ
ている時、前記トランジスタ２のコレクタにＩｏの電流
が流れたとすると、前記カレントミラー回路ｄ及びｅま
た定電流源ｆ及びｇにはＩｏの供給電流が流れる。しか
し、実際は、カレントミラー回路でベース電流による電
流誤差が生じるため、定電流源ｆ及びｇに流れる出力電
流は、供給電流よりも減少してしまう。
とし、前記電流制御端子ａ及びｂに任意の入力が加わっ
ている時、前記トランジスタ２のコレクタにＩｏの電流
が流れたとすると、前記カレントミラー回路ｄ及びｅま
た定電流源ｆ及びｇにはＩｏの供給電流が流れる。しか
し、実際は、カレントミラー回路でベース電流による電
流誤差が生じるため、定電流源ｆ及びｇに流れる出力電
流は、供給電流よりも減少してしまう。
【０００５】例えば、前記の状態において、カレントミ
ラー回路ｄのベース電流Ｉｂを考慮すると、トランジス
タ６のコレクタには［Ｉｏ−２Ｉｂ］の電流が流れ、カ
レントミラーｅ及び定電流源ｆ，ｇには［Ｉｏ−２Ｉ
ｂ］の電流が供給される。
ラー回路ｄのベース電流Ｉｂを考慮すると、トランジス
タ６のコレクタには［Ｉｏ−２Ｉｂ］の電流が流れ、カ
レントミラーｅ及び定電流源ｆ，ｇには［Ｉｏ−２Ｉ
ｂ］の電流が供給される。
【０００６】ここで、定電流源ｆ及びｇが、図８のよう
なフィルター回路の電流源として使用された場合を考え
る。図８において、この２次のローパスフィルターは、
信号源３１が非反転入力端子に、出力端子３８の出力信
号が反転入力端子に接続された相互コンダクタンスｇｍ
１のオペアンプ３２と、該オペアンプ３２の出力に他端
を基準電位点に接続されたキャパシタＣ１（３３）と、
該オペアンプ３２の出力に接続されたゲイン１のバッフ
ァ３４と、バッファ３４の出力が非反転入力端子に、出
力端子３８の出力信号が反転入力端子に接続された相互
コンダクタンスｇｍ２のオペアンプ３５と、オペアンプ
３５の出力に他端を基準電位点に接続されたキャパシタ
Ｃ１（３６）と、該オペアンプ３５の出力に接続された
ゲイン１のバッファ３７とで構成されている。この２次
ローパスフィルター回路のカットオフ周波数ｆｃは、 ｆｃ＝｛（ｇｍ１・ｇｍ２）／（ｃ１・ｃ２）｝1/2 ／
２π となり、相互コンダクタンスｇｍ１及びｇｍ２が電流に
よって変化するため、カットオフ周波数ｆｃは可変でき
る。すなわち、上記オペアンプ３２，３５に図７の電流
供給回路を適用すれば、第１の電流制御端子ａ及びｂの
差電圧によって、フィルター回路の電流を可変し、カッ
トオフ周波数を制御することが可能である。
なフィルター回路の電流源として使用された場合を考え
る。図８において、この２次のローパスフィルターは、
信号源３１が非反転入力端子に、出力端子３８の出力信
号が反転入力端子に接続された相互コンダクタンスｇｍ
１のオペアンプ３２と、該オペアンプ３２の出力に他端
を基準電位点に接続されたキャパシタＣ１（３３）と、
該オペアンプ３２の出力に接続されたゲイン１のバッフ
ァ３４と、バッファ３４の出力が非反転入力端子に、出
力端子３８の出力信号が反転入力端子に接続された相互
コンダクタンスｇｍ２のオペアンプ３５と、オペアンプ
３５の出力に他端を基準電位点に接続されたキャパシタ
Ｃ１（３６）と、該オペアンプ３５の出力に接続された
ゲイン１のバッファ３７とで構成されている。この２次
ローパスフィルター回路のカットオフ周波数ｆｃは、 ｆｃ＝｛（ｇｍ１・ｇｍ２）／（ｃ１・ｃ２）｝1/2 ／
２π となり、相互コンダクタンスｇｍ１及びｇｍ２が電流に
よって変化するため、カットオフ周波数ｆｃは可変でき
る。すなわち、上記オペアンプ３２，３５に図７の電流
供給回路を適用すれば、第１の電流制御端子ａ及びｂの
差電圧によって、フィルター回路の電流を可変し、カッ
トオフ周波数を制御することが可能である。
【０００７】しかし、上記Ｉｏの絶対値によって、カッ
トオフ周波数の制御可能範囲が決定されるため、図７の
電流供給回路では、ＰＮＰトランジスタのｈFEの値によ
ってフィルター回路に供給する電流が減少し（または、
ｈFEのバラツキにより電流値が変動し）、カットオフ周
波数の制御範囲が狭くなるという問題を有している。特
に、ＰＮＰトランジスタのｈFEは、ＮＰＮトランジスタ
のｈFEよりも低く、また、コレクタ電流を多く流すと、
更にｈFEが低くなるという問題もあり、カットオフ周波
数の制御範囲に影響を及ぼしている。
トオフ周波数の制御可能範囲が決定されるため、図７の
電流供給回路では、ＰＮＰトランジスタのｈFEの値によ
ってフィルター回路に供給する電流が減少し（または、
ｈFEのバラツキにより電流値が変動し）、カットオフ周
波数の制御範囲が狭くなるという問題を有している。特
に、ＰＮＰトランジスタのｈFEは、ＮＰＮトランジスタ
のｈFEよりも低く、また、コレクタ電流を多く流すと、
更にｈFEが低くなるという問題もあり、カットオフ周波
数の制御範囲に影響を及ぼしている。
【０００８】［従来の技術２］図９は、図７の電流供給
回路におけるカレントミラー回路による電流誤差を軽減
するために対処された電流供給回路である。カレントミ
ラー回路ｄをベース電流補正を施した回路（以下、ウィ
ルソンタイプと記述する）に変更しており、この部分以
外の動作は従来の技術１と同様である。ウィルソンタイ
プのカレントミラー回路は、上下縦続してカレントミラ
ー回路を接続し、上段の共通ベースに直接接続するコレ
クタを有するトランジスタとクロスしたトランジスタの
コレクタを共通接続のベースを接続したものである。従
って、一方のコレクタ電流と他方のコレクタ電流が同一
となり、同一電流を伝達できる。この電流供給回路で
は、第１の電流制御端子ａ及びｂの差電圧に対応して、
定電流源ｆ及びｇに流れる出力電流を変化させることが
できる。
回路におけるカレントミラー回路による電流誤差を軽減
するために対処された電流供給回路である。カレントミ
ラー回路ｄをベース電流補正を施した回路（以下、ウィ
ルソンタイプと記述する）に変更しており、この部分以
外の動作は従来の技術１と同様である。ウィルソンタイ
プのカレントミラー回路は、上下縦続してカレントミラ
ー回路を接続し、上段の共通ベースに直接接続するコレ
クタを有するトランジスタとクロスしたトランジスタの
コレクタを共通接続のベースを接続したものである。従
って、一方のコレクタ電流と他方のコレクタ電流が同一
となり、同一電流を伝達できる。この電流供給回路で
は、第１の電流制御端子ａ及びｂの差電圧に対応して、
定電流源ｆ及びｇに流れる出力電流を変化させることが
できる。
【０００９】ここで、トランジスタ１９及び２０に流れ
るベース電流をそれぞれＩｂ１及びＩｂ２、トランジス
タ６及び７に流れるベース電流をＩｂ３とすると、前記
トランジスタ１９及び６のコレクタには、それぞれ［Ｉ
ｏ−Ｉｂ１−Ｉｂ２］及び［Ｉｏ−Ｉｂ２］の電流が流
れ、前記トランジスタ７及び２０のコレクタには、それ
ぞれ［Ｉｏ−Ｉｂ２＋２Ｉｂ３］及び［Ｉｏ−２Ｉｂ２
＋２Ｉｂ３］の電流が流れる。ここで、Ｉｂ３＝（Ｉｏ
−Ｉｂ２）／ｈFE及びＩｂ２＝（Ｉｏ−２Ｉｂ２＋２Ｉ
ｂ３）／ｈFEより、Ｉｂ３＝Ｉｂ２＝Ｉｉｎ／ｈFEとな
り（Ｉｉｎは定数）、前記トランジスタ２０のコレクタ
にはＩｏの電流が折り返され、カレントミラー回路ｅ及
び定電流源ｆ，ｇにはＩｏの電流が供給される。
るベース電流をそれぞれＩｂ１及びＩｂ２、トランジス
タ６及び７に流れるベース電流をＩｂ３とすると、前記
トランジスタ１９及び６のコレクタには、それぞれ［Ｉ
ｏ−Ｉｂ１−Ｉｂ２］及び［Ｉｏ−Ｉｂ２］の電流が流
れ、前記トランジスタ７及び２０のコレクタには、それ
ぞれ［Ｉｏ−Ｉｂ２＋２Ｉｂ３］及び［Ｉｏ−２Ｉｂ２
＋２Ｉｂ３］の電流が流れる。ここで、Ｉｂ３＝（Ｉｏ
−Ｉｂ２）／ｈFE及びＩｂ２＝（Ｉｏ−２Ｉｂ２＋２Ｉ
ｂ３）／ｈFEより、Ｉｂ３＝Ｉｂ２＝Ｉｉｎ／ｈFEとな
り（Ｉｉｎは定数）、前記トランジスタ２０のコレクタ
にはＩｏの電流が折り返され、カレントミラー回路ｅ及
び定電流源ｆ，ｇにはＩｏの電流が供給される。
【００１０】従って、従来の技術１に比べて、電流のロ
ス無く出力電流を取り出すことができる。
ス無く出力電流を取り出すことができる。
【００１１】［従来の技術３］図１０は、図９の電流供
給回路に、トランジスタ２１及び２２と第２の電流制御
端子ｊ及びｋを追加した回路で、前記第１の電流制御回
路ａ及びｂによって制御された電流を、更に第２の電流
制御端子ｊ及びｋで制御し、その制御された電流を従来
の技術２と同様の動作によって出力電流として取り出す
ことができる。即ち、第１の電流制御回路ａ及びｂの差
電圧でトランジスタ２の電流を制御し、さらに、この電
流を第２の電流制御端子ｊ及びｋの差電圧で、トランジ
スタ２２のコレクタ電流を制御して、このトランジスタ
２２のコレクタ電流が出力部の定電流源ｆ及びｇに伝達
される。
給回路に、トランジスタ２１及び２２と第２の電流制御
端子ｊ及びｋを追加した回路で、前記第１の電流制御回
路ａ及びｂによって制御された電流を、更に第２の電流
制御端子ｊ及びｋで制御し、その制御された電流を従来
の技術２と同様の動作によって出力電流として取り出す
ことができる。即ち、第１の電流制御回路ａ及びｂの差
電圧でトランジスタ２の電流を制御し、さらに、この電
流を第２の電流制御端子ｊ及びｋの差電圧で、トランジ
スタ２２のコレクタ電流を制御して、このトランジスタ
２２のコレクタ電流が出力部の定電流源ｆ及びｇに伝達
される。
【００１２】
【発明が解決しようとする課題】上述した図７におい
て、カレントミラー回路ｄを構成するＰＮＰトランジス
タのｈFEが小さい場合、ベース電流がコレクタ電流の
（１／ｈFE）倍であるため、トランジスタ７のコレクタ
を流れる電流Ｉｏ−２Ｉｂは、ベース電流Ｉｂの影響を
受けやすくなり、カレントミラー回路ｅ及び定電流源
ｆ，ｇに供給する電流に生じる誤差が大きくなり、フィ
ルター回路に電流を供給する場合は、カットオフ周波数
を減少させるという問題が生じる。
て、カレントミラー回路ｄを構成するＰＮＰトランジス
タのｈFEが小さい場合、ベース電流がコレクタ電流の
（１／ｈFE）倍であるため、トランジスタ７のコレクタ
を流れる電流Ｉｏ−２Ｉｂは、ベース電流Ｉｂの影響を
受けやすくなり、カレントミラー回路ｅ及び定電流源
ｆ，ｇに供給する電流に生じる誤差が大きくなり、フィ
ルター回路に電流を供給する場合は、カットオフ周波数
を減少させるという問題が生じる。
【００１３】例えば、図７の電流供給回路において、Ｐ
ＮＰトランジスタのｈFEを１０とし、ＰＮＰトランジス
タのベース電流をＩｂとすると、Ｉｂ≒Ｉｏ／ｈFEより
Ｉｂ＝Ｉｏ／１０となり、上述したコレクタ電流Ｉｏ−
２Ｉｂは、Ｉｏ−２Ｉｂ＝Ｉｏ−２Ｉｏ／１０＝４Ｉｏ
／５で表され、このｈFEの影響によりコレクタ電流が入
力された電流より２０％減少してしまう。このコレクタ
電流が図８に示すフィルター回路に供給されると、上述
したｇｍ１及びｇｍ２がコレクタ電流に比例するため、
それぞれ２０％減少し、前記カットオフ周波数ｆｃは、 ｆｃ＝｛（ｇｍ１・ｇｍ２）／（ｃ１・ｃ２）｝1/2 ／
２π より例えば、図７の電流供給回路において、ＰＮＰトラ
ンジスタのｈFEを１０とし、ＰＮＰトランジスタのベー
ス電流をＩｂとすると、Ｉｂ＝Ｉｏ／ｈFEよりＩｂ＝Ｉ
ｏ／１０となり、上述したコレクタ電流Ｉｏ−２Ｉｂ
は、Ｉｏ−２Ｉｂ＝Ｉｏ−２Ｉｏ／１０＝４Ｉｏ／５で
表され、このｈFEの影響によりコレクタ電流が入力され
た電流より２０％減少してしまう。このコレクタ電流
が、図８に示すフィルター回路に供給されると、上述し
たｇｍ１及びｇｍ２が前記コレクタ電流に比例するた
め、それぞれ２０％減少し、前記カットオフ周波数ｆｃ
は、 ｆｃ＝｛（ｇｍ１・ｇｍ２）／（ｃ１・ｃ２）｝1/2 ／
２π より２０％減少し、カットオフ周波数の範囲が狭くな
る。
ＮＰトランジスタのｈFEを１０とし、ＰＮＰトランジス
タのベース電流をＩｂとすると、Ｉｂ≒Ｉｏ／ｈFEより
Ｉｂ＝Ｉｏ／１０となり、上述したコレクタ電流Ｉｏ−
２Ｉｂは、Ｉｏ−２Ｉｂ＝Ｉｏ−２Ｉｏ／１０＝４Ｉｏ
／５で表され、このｈFEの影響によりコレクタ電流が入
力された電流より２０％減少してしまう。このコレクタ
電流が図８に示すフィルター回路に供給されると、上述
したｇｍ１及びｇｍ２がコレクタ電流に比例するため、
それぞれ２０％減少し、前記カットオフ周波数ｆｃは、 ｆｃ＝｛（ｇｍ１・ｇｍ２）／（ｃ１・ｃ２）｝1/2 ／
２π より例えば、図７の電流供給回路において、ＰＮＰトラ
ンジスタのｈFEを１０とし、ＰＮＰトランジスタのベー
ス電流をＩｂとすると、Ｉｂ＝Ｉｏ／ｈFEよりＩｂ＝Ｉ
ｏ／１０となり、上述したコレクタ電流Ｉｏ−２Ｉｂ
は、Ｉｏ−２Ｉｂ＝Ｉｏ−２Ｉｏ／１０＝４Ｉｏ／５で
表され、このｈFEの影響によりコレクタ電流が入力され
た電流より２０％減少してしまう。このコレクタ電流
が、図８に示すフィルター回路に供給されると、上述し
たｇｍ１及びｇｍ２が前記コレクタ電流に比例するた
め、それぞれ２０％減少し、前記カットオフ周波数ｆｃ
は、 ｆｃ＝｛（ｇｍ１・ｇｍ２）／（ｃ１・ｃ２）｝1/2 ／
２π より２０％減少し、カットオフ周波数の範囲が狭くな
る。
【００１４】上記の現象は、図９及び図１０の回路にお
いては、カレントミラー回路ｄのベース電流による電流
誤差が補正されるため軽減される。しかし、当回路はト
ランジスタの積み重ね数が多くなるため、低電源で使用
すると、トランジスタのコレクタ−エミッタ間の電圧が
小さくなり、飽和領域で動作させる可能性があるため、
低電源回路では使用できない。特に図１０においては積
み重ね数が多くなるため、より条件が厳しくなる。
いては、カレントミラー回路ｄのベース電流による電流
誤差が補正されるため軽減される。しかし、当回路はト
ランジスタの積み重ね数が多くなるため、低電源で使用
すると、トランジスタのコレクタ−エミッタ間の電圧が
小さくなり、飽和領域で動作させる可能性があるため、
低電源回路では使用できない。特に図１０においては積
み重ね数が多くなるため、より条件が厳しくなる。
【００１５】例えば、図１０の回路において、ベース−
エミッタ間の電圧を全て０．８ｖ、前記抵抗８及び９に
よる電圧降下を０．３ｖ、コレクタ−エミッタ間電圧を
０．３ｖ以上必要と仮定し、前記供給電流源を構成する
トランジスタが飽和しない最低電位を考慮して、前記第
１の電流制御端子ａ及びｂのバイアスを２ｖとすると、
トランジスタ２１及び２２のエミッタ電位は最低でも
１．５ｖは必要となる。ここで第２の電流制御端子ｊ及
びｋのバイアスを２．７ｖとすると、トランジスタ２１
及び２２のエミッタ電位は１．９ｖとなり、トランジス
タ２２のコレクタ電位は２．２ｖ以上が要求される。こ
の状態において電源電圧が５ｖの時、前記トランジスタ
２１及び２２のコレクタ電位は５−０．３−０．８−
０．８＝３．１ｖとなり、トランジスタ２２のコレクタ
−エミッタ間電圧は０．９ｖでトランジスタは飽和する
ことなく動作するが、電流電圧が４．３ｖになると、前
記コレクタ−エミッタ間電圧が０．２ｖとなり、温度や
素子のバラツキ等を考慮すると、トランジスタが飽和す
る場合があり、回路が正常に動作しなくなる可能性があ
る。従って、カレントミラー回路をウィルソンタイプに
すると、上記のような電圧が４．３ｖ程度の低電源では
使用できなくなる回路が発生するという問題点が生じ
る。
エミッタ間の電圧を全て０．８ｖ、前記抵抗８及び９に
よる電圧降下を０．３ｖ、コレクタ−エミッタ間電圧を
０．３ｖ以上必要と仮定し、前記供給電流源を構成する
トランジスタが飽和しない最低電位を考慮して、前記第
１の電流制御端子ａ及びｂのバイアスを２ｖとすると、
トランジスタ２１及び２２のエミッタ電位は最低でも
１．５ｖは必要となる。ここで第２の電流制御端子ｊ及
びｋのバイアスを２．７ｖとすると、トランジスタ２１
及び２２のエミッタ電位は１．９ｖとなり、トランジス
タ２２のコレクタ電位は２．２ｖ以上が要求される。こ
の状態において電源電圧が５ｖの時、前記トランジスタ
２１及び２２のコレクタ電位は５−０．３−０．８−
０．８＝３．１ｖとなり、トランジスタ２２のコレクタ
−エミッタ間電圧は０．９ｖでトランジスタは飽和する
ことなく動作するが、電流電圧が４．３ｖになると、前
記コレクタ−エミッタ間電圧が０．２ｖとなり、温度や
素子のバラツキ等を考慮すると、トランジスタが飽和す
る場合があり、回路が正常に動作しなくなる可能性があ
る。従って、カレントミラー回路をウィルソンタイプに
すると、上記のような電圧が４．３ｖ程度の低電源では
使用できなくなる回路が発生するという問題点が生じ
る。
【００１６】また、図７及び図９の回路にＰＮＰトラン
ジスタで構成されるカレントミラー回路を使用する場
合、ＰＮＰトランジスタが素子の構造上、単一素子では
流せる電流が制限されるため、フィルター回路に大電流
供給の必要性がある場合、ＰＮＰトランジスタのエミッ
タ面積を大きくしたり、単一素子を並列に接続する必要
があり、いずれも素子数の増加につながり経済的に不利
である。
ジスタで構成されるカレントミラー回路を使用する場
合、ＰＮＰトランジスタが素子の構造上、単一素子では
流せる電流が制限されるため、フィルター回路に大電流
供給の必要性がある場合、ＰＮＰトランジスタのエミッ
タ面積を大きくしたり、単一素子を並列に接続する必要
があり、いずれも素子数の増加につながり経済的に不利
である。
【００１７】本発明は、上述の低電源の電流供給回路で
あっても、大電流の定電流を供給できることを目的とす
る。
あっても、大電流の定電流を供給できることを目的とす
る。
【００１８】
【課題を解決する手段】本発明は、上記目的を解決する
もので、第１の電流制御端子ａ及びｂに接続された差動
回路と、該差動回路と電源間に接続した第１の抵抗の出
力電圧をベースとし、第３のｎｐｎトランジスタのコレ
クタをエミッタに接続した第１のｎｐｎ型トランジスタ
と、該第１のｎｐｎ型トランジスタのエミッタに接続し
たゲイン１のバッファと、該バッファの出力を第２の抵
抗を介して反転端子に、電源と基準電位点間に直列に前
記第２の抵抗と同値の２個の第３の抵抗の接続点を非反
転端子に接続して出力と前記反転端子間に前記第２の抵
抗と同値の第４の抵抗とを具備する演算増幅器と、該演
算増幅器の出力をベースとするエミッタに前記第１の抵
抗と同値の第５の抵抗を具備する第２のｎｐｎトランジ
スタと、前記演算増幅器の出力をベースとするエミッタ
に前記第１の抵抗と同値の第６の抵抗を具備する前記第
３のｎｐｎトランジスタとを備えた電流供給回路であっ
て、前記第２のｎｐｎトランジスタのコレクタに負荷を
備えたことを特徴とする電流供給回路を提供することで
達成される。
もので、第１の電流制御端子ａ及びｂに接続された差動
回路と、該差動回路と電源間に接続した第１の抵抗の出
力電圧をベースとし、第３のｎｐｎトランジスタのコレ
クタをエミッタに接続した第１のｎｐｎ型トランジスタ
と、該第１のｎｐｎ型トランジスタのエミッタに接続し
たゲイン１のバッファと、該バッファの出力を第２の抵
抗を介して反転端子に、電源と基準電位点間に直列に前
記第２の抵抗と同値の２個の第３の抵抗の接続点を非反
転端子に接続して出力と前記反転端子間に前記第２の抵
抗と同値の第４の抵抗とを具備する演算増幅器と、該演
算増幅器の出力をベースとするエミッタに前記第１の抵
抗と同値の第５の抵抗を具備する第２のｎｐｎトランジ
スタと、前記演算増幅器の出力をベースとするエミッタ
に前記第１の抵抗と同値の第６の抵抗を具備する前記第
３のｎｐｎトランジスタとを備えた電流供給回路であっ
て、前記第２のｎｐｎトランジスタのコレクタに負荷を
備えたことを特徴とする電流供給回路を提供することで
達成される。
【００１９】また、本発明は、第１及び第２のトランジ
スタのそれぞれのベースを入力とし、前記第２のトラン
ジスタのコレクタが第１の負荷抵抗を介して電源に接続
し、エミッタが直接または各々抵抗を介して、第１の電
流源に共通接続した第１の差動回路と、前記第２のトラ
ンジスタのコレクタにベースを接続し、コレクタを直接
または第１の抵抗を介して電源に接続した第３のトラン
ジスタ及び、前記第３のトランジスタのエミッタにコレ
クタを接続し、エミッタを前記第１の負荷抵抗と同値で
ある第２の抵抗を介してグランドに接続した第４のトラ
ンジスタによって構成し、前記第３のトランジスタのエ
ミッタを出力とした第１のエミッタホロワ回路と、前記
エミッタホロワ回路の出力を入力とする第１のバッファ
回路と、前記第１のバッファ回路の出力が第３抵抗を介
して反転入力端子に接続する第１の演算増幅回路と、前
記第１の演算増幅回路の出力をベースに接続し、各々の
エミッタが前記第１の負荷抵抗と同値である抵抗を介し
てグランドに接続する１つまたは複数個のトランジスタ
とを備え、前記第１の演算増幅回路の反転入力端子は、
前記第３の抵抗と同値の第４の抵抗により前記第１の演
算増幅回路の出力から帰還し、前記第１の演算増幅回路
の非反転入力端子は電源電圧の中点電位でバイアスし、
前記第１の演算増幅回路の出力は前記第１のエミッタホ
ロワ回路の定電流源を構成する第４のトランジスタのベ
ースに接続し、前記第１の差動増幅回路を構成する第
１、第２のトランジスタのそれぞれのベースを電流制御
端子とし、前記第１の演算増幅回路の出力にベースを接
続する前記１つまたは複数個のトランジスタのコレクタ
を出力端子としたことを特徴とする。
スタのそれぞれのベースを入力とし、前記第２のトラン
ジスタのコレクタが第１の負荷抵抗を介して電源に接続
し、エミッタが直接または各々抵抗を介して、第１の電
流源に共通接続した第１の差動回路と、前記第２のトラ
ンジスタのコレクタにベースを接続し、コレクタを直接
または第１の抵抗を介して電源に接続した第３のトラン
ジスタ及び、前記第３のトランジスタのエミッタにコレ
クタを接続し、エミッタを前記第１の負荷抵抗と同値で
ある第２の抵抗を介してグランドに接続した第４のトラ
ンジスタによって構成し、前記第３のトランジスタのエ
ミッタを出力とした第１のエミッタホロワ回路と、前記
エミッタホロワ回路の出力を入力とする第１のバッファ
回路と、前記第１のバッファ回路の出力が第３抵抗を介
して反転入力端子に接続する第１の演算増幅回路と、前
記第１の演算増幅回路の出力をベースに接続し、各々の
エミッタが前記第１の負荷抵抗と同値である抵抗を介し
てグランドに接続する１つまたは複数個のトランジスタ
とを備え、前記第１の演算増幅回路の反転入力端子は、
前記第３の抵抗と同値の第４の抵抗により前記第１の演
算増幅回路の出力から帰還し、前記第１の演算増幅回路
の非反転入力端子は電源電圧の中点電位でバイアスし、
前記第１の演算増幅回路の出力は前記第１のエミッタホ
ロワ回路の定電流源を構成する第４のトランジスタのベ
ースに接続し、前記第１の差動増幅回路を構成する第
１、第２のトランジスタのそれぞれのベースを電流制御
端子とし、前記第１の演算増幅回路の出力にベースを接
続する前記１つまたは複数個のトランジスタのコレクタ
を出力端子としたことを特徴とする。
【００２０】さらに、本発明は、上記の電流供給回路を
用いた演算増幅器をローパスフィルター構成としたフィ
ルター回路において、信号源を非反転端子に、反転端子
に出力端子を接続した第１の演算増幅器と、該第１の演
算増幅器の出力に接続し一方を基準電位点に接続した第
１の容量と、前記第１の演算増幅器の出力を入力とする
ゲイン１の第１のバッファと、該第１のバッファの出力
を非反転端子に、反転端子に出力端子を接続した第２の
演算増幅器と、該第２の演算増幅器の出力に接続し一方
を基準電位点に接続した第２の容量と、前記第２の演算
増幅器の出力を入力とするゲイン１の第２のバッファ
と、該バッファの出力を前記出力端子に接続し、前記第
１及び第２の演算増幅器に前記演算増幅器を用いたこと
を特徴とする。
用いた演算増幅器をローパスフィルター構成としたフィ
ルター回路において、信号源を非反転端子に、反転端子
に出力端子を接続した第１の演算増幅器と、該第１の演
算増幅器の出力に接続し一方を基準電位点に接続した第
１の容量と、前記第１の演算増幅器の出力を入力とする
ゲイン１の第１のバッファと、該第１のバッファの出力
を非反転端子に、反転端子に出力端子を接続した第２の
演算増幅器と、該第２の演算増幅器の出力に接続し一方
を基準電位点に接続した第２の容量と、前記第２の演算
増幅器の出力を入力とするゲイン１の第２のバッファ
と、該バッファの出力を前記出力端子に接続し、前記第
１及び第２の演算増幅器に前記演算増幅器を用いたこと
を特徴とする。
【００２１】
［第１の実施形態］図１は、本発明の第１の実施形態を
示す回路図である。図１において、図７及び図９と同一
の回路素子については同一の符号を付し、重複する説明
を省略する。差動回路ｃを構成する供給電流源５とトラ
ンジスタ１，２の内、トランジスタ２のコレクタは、抵
抗６とトランジスタ７のベースに接続され、前記トラン
ジスタ７は、トランジスタ９と抵抗１０が構成する定電
流源ｈを有するエミッタホロワ回路を形成している。ト
ランジスタ７のエミッタは、バッファ１１にも接続さ
れ、その出力は抵抗１２を介して演算増幅回路１５の反
転入力端子に接続される。演算増幅回路１５は帰還抵抗
１６を有し、非反転入力端子は電源Ｖｃｃと基準電位間
を抵抗１３及び１４で分割され、電源電圧の中点電位に
なるように接続されている。演算増幅回路１５の出力端
子は、フィルター回路の定電流源ｆ，ｇを構成するトラ
ンジスタ１７，１８及び、定電流源ｈを構成するトラン
ジスタ９のベースにそれぞれ接続され、トランジスタ１
７，１８のコレクタは出力端子ｌ，ｍに接続される。
示す回路図である。図１において、図７及び図９と同一
の回路素子については同一の符号を付し、重複する説明
を省略する。差動回路ｃを構成する供給電流源５とトラ
ンジスタ１，２の内、トランジスタ２のコレクタは、抵
抗６とトランジスタ７のベースに接続され、前記トラン
ジスタ７は、トランジスタ９と抵抗１０が構成する定電
流源ｈを有するエミッタホロワ回路を形成している。ト
ランジスタ７のエミッタは、バッファ１１にも接続さ
れ、その出力は抵抗１２を介して演算増幅回路１５の反
転入力端子に接続される。演算増幅回路１５は帰還抵抗
１６を有し、非反転入力端子は電源Ｖｃｃと基準電位間
を抵抗１３及び１４で分割され、電源電圧の中点電位に
なるように接続されている。演算増幅回路１５の出力端
子は、フィルター回路の定電流源ｆ，ｇを構成するトラ
ンジスタ１７，１８及び、定電流源ｈを構成するトラン
ジスタ９のベースにそれぞれ接続され、トランジスタ１
７，１８のコレクタは出力端子ｌ，ｍに接続される。
【００２２】ここで、抵抗６，１０，１９，２０は同値
Ｒ２とし、前記抵抗１２，１３，１４，１６は同値Ｒ１
とする。また、前記トランジスタ７，９，１７，１８は
同種、同サイズエミッタとし、図上ｎｐｎトランジスタ
としている。また、それぞれのベース−エミッタ間電圧
をＶＢＥ１，ＶＢＥ２，ＶＢＥ３，ＶＢＥ４と表し、同
条件で常に等しいとする。
Ｒ２とし、前記抵抗１２，１３，１４，１６は同値Ｒ１
とする。また、前記トランジスタ７，９，１７，１８は
同種、同サイズエミッタとし、図上ｎｐｎトランジスタ
としている。また、それぞれのベース−エミッタ間電圧
をＶＢＥ１，ＶＢＥ２，ＶＢＥ３，ＶＢＥ４と表し、同
条件で常に等しいとする。
【００２３】今、供給電流源５に流れる電流をＩｘと
し、第１の電流制御端子ａ及びｂに任意の入力が加わっ
ているとし、抵抗６にはＩｏの電流が流れたとすると、
電圧降下Ｒ２・Ｉｏが生じる。従って、電源電圧をＶｃ
ｃとすると、前記トランジスタ７のベース電位Ｖｍは、 Ｖｍ＝Ｖｃｃ−Ｒ２・Ｉｏ ・・・ となる。前記バッファ１１の出力電圧Ｖ２は、 Ｖ２＝Ｖｍ−ＶＢＥ１ ・・・ と表され、前記より、 Ｖ２＝Ｖｃｃ−Ｒ２・Ｉｏ−ＶＢＥ１ ・・・ となる。今、Ｖｃｃ＝Ｖ１とし、演算増幅回路１５の出
力端子電圧をＶｏとすると、 Ｖｏ＝（Ｖ１−Ｖ２）Ｒ１／Ｒ１ ・・・ という式が得られ、前記式より、 Ｖｏ＝Ｖ１−Ｖｃｃ＋Ｒ２・Ｉｏ＋ＶＢＥ１ となり、これにＶ１＝Ｖｃｃという条件を当てはめれ
ば、 Ｖｏ＝Ｒ２・Ｉｏ＋ＶＢＥ１ ・・・ という式が得られる。この時、定電流源ｆ，ｇ，ｈを構
成する抵抗の値がすべて等しいため、ＶＢＥ１＝ＶＢＥ
２＝ＶＢＥ３＝ＶＢＥ４という条件が成立し、定電流源
ｆ，ｇ，ｈには、それぞれＩｏの電流が流れる。
し、第１の電流制御端子ａ及びｂに任意の入力が加わっ
ているとし、抵抗６にはＩｏの電流が流れたとすると、
電圧降下Ｒ２・Ｉｏが生じる。従って、電源電圧をＶｃ
ｃとすると、前記トランジスタ７のベース電位Ｖｍは、 Ｖｍ＝Ｖｃｃ−Ｒ２・Ｉｏ ・・・ となる。前記バッファ１１の出力電圧Ｖ２は、 Ｖ２＝Ｖｍ−ＶＢＥ１ ・・・ と表され、前記より、 Ｖ２＝Ｖｃｃ−Ｒ２・Ｉｏ−ＶＢＥ１ ・・・ となる。今、Ｖｃｃ＝Ｖ１とし、演算増幅回路１５の出
力端子電圧をＶｏとすると、 Ｖｏ＝（Ｖ１−Ｖ２）Ｒ１／Ｒ１ ・・・ という式が得られ、前記式より、 Ｖｏ＝Ｖ１−Ｖｃｃ＋Ｒ２・Ｉｏ＋ＶＢＥ１ となり、これにＶ１＝Ｖｃｃという条件を当てはめれ
ば、 Ｖｏ＝Ｒ２・Ｉｏ＋ＶＢＥ１ ・・・ という式が得られる。この時、定電流源ｆ，ｇ，ｈを構
成する抵抗の値がすべて等しいため、ＶＢＥ１＝ＶＢＥ
２＝ＶＢＥ３＝ＶＢＥ４という条件が成立し、定電流源
ｆ，ｇ，ｈには、それぞれＩｏの電流が流れる。
【００２４】従って、第１の電流制御端子ａ及びｂによ
って制御された電流をロス無くフィルター回路に供給で
きる。よって、第１の電流制御端子ａ及びｂによって、
差動回路ｃの出力電流Ｉｏは出力電流端子ｌ，ｍに同一
の電流を供給することができ、図８に示したローパスフ
ィルター回路において、各演算増幅器３２，３５に定電
流源として作用し、電源電圧に影響されず、低電源であ
っても、ローパスフィルター回路のカットオフ周波数の
変動のない正確な特性が得られる。
って制御された電流をロス無くフィルター回路に供給で
きる。よって、第１の電流制御端子ａ及びｂによって、
差動回路ｃの出力電流Ｉｏは出力電流端子ｌ，ｍに同一
の電流を供給することができ、図８に示したローパスフ
ィルター回路において、各演算増幅器３２，３５に定電
流源として作用し、電源電圧に影響されず、低電源であ
っても、ローパスフィルター回路のカットオフ周波数の
変動のない正確な特性が得られる。
【００２５】上記図１の回路図中、バッファ１１の一例
として、図２を参照しつつ説明する。図２（ａ）におい
て、差動トランジスタ４３，４４に全帰還をかけたもの
で、カレントミラー回路４１，４２の各負荷として入力
ＩＮを入力として差動トランジスタ４３，４４が増幅回
路を構成して、その出力をトランジスタ４５で受けて、
エミッタフオロワ出力としている。この等価回路は図２
（ｂ）に示すように、入力インピーダンスが極大のゲイ
ン１のバッファ１１を構成している。尚、４８，４９は
定電流源である。
として、図２を参照しつつ説明する。図２（ａ）におい
て、差動トランジスタ４３，４４に全帰還をかけたもの
で、カレントミラー回路４１，４２の各負荷として入力
ＩＮを入力として差動トランジスタ４３，４４が増幅回
路を構成して、その出力をトランジスタ４５で受けて、
エミッタフオロワ出力としている。この等価回路は図２
（ｂ）に示すように、入力インピーダンスが極大のゲイ
ン１のバッファ１１を構成している。尚、４８，４９は
定電流源である。
【００２６】次に、図３は、図１の演算増幅回路１５の
一例で、図１と同一機能のものは同一符号で示してい
る。基本構成は図２で示したバッファと同様で、差動増
幅トランジスタ５３，５４で電源電圧を抵抗１３，１４
で分圧した電圧をトランジスタ５３で受け、バッファ１
１の出力Ｖ２を抵抗１２（Ｒ１）を介して他方のトラン
ジスタ５４で受け、その差動増幅器の出力をカレントミ
ラー回路５１，５２を介して出力トランジスタ５５のエ
ミッタから出力Ｖ０を取り出している。
一例で、図１と同一機能のものは同一符号で示してい
る。基本構成は図２で示したバッファと同様で、差動増
幅トランジスタ５３，５４で電源電圧を抵抗１３，１４
で分圧した電圧をトランジスタ５３で受け、バッファ１
１の出力Ｖ２を抵抗１２（Ｒ１）を介して他方のトラン
ジスタ５４で受け、その差動増幅器の出力をカレントミ
ラー回路５１，５２を介して出力トランジスタ５５のエ
ミッタから出力Ｖ０を取り出している。
【００２７】また、図１の電流供給回路である定電流源
回路を用いたローパスフィルター回路について、図４を
参照して説明する。図８の場合には、２次ＬＰＦの例で
あるが、図４（ａ）に示すように１次ＬＰＦであり、差
動増幅器５７とコンデンサ５８とバッファ５９から構成
される。図４（ｂ）は図４（ａ）の具体的ＬＰＦの回路
図であり、電流供給出力Ｖ０がトランジスタ６５のベー
スに印加され、定電流を供給する。この電流供給出力Ｖ
０は図１に示すように帰還系トランジスタ９のベースに
接続されている。入力電圧ＩＮは差動増幅回路６２，６
３で増幅され、カレントミラー回路６７，６９を介して
差動増幅回路６２，６３に帰還されると共に、コンデン
サ５８とバッファトランジスタ６８のエミッタから出力
ＯＵＴされる。このＬＰＦは高周波用であり、２段に縦
続することで２次ＬＰＦを構成でき、複数段重ねること
で計算通りのローパスフィルターを設計できる。また、
本電流供給回路を用いるので、環境変化に対しても耐環
境性を有するものである。
回路を用いたローパスフィルター回路について、図４を
参照して説明する。図８の場合には、２次ＬＰＦの例で
あるが、図４（ａ）に示すように１次ＬＰＦであり、差
動増幅器５７とコンデンサ５８とバッファ５９から構成
される。図４（ｂ）は図４（ａ）の具体的ＬＰＦの回路
図であり、電流供給出力Ｖ０がトランジスタ６５のベー
スに印加され、定電流を供給する。この電流供給出力Ｖ
０は図１に示すように帰還系トランジスタ９のベースに
接続されている。入力電圧ＩＮは差動増幅回路６２，６
３で増幅され、カレントミラー回路６７，６９を介して
差動増幅回路６２，６３に帰還されると共に、コンデン
サ５８とバッファトランジスタ６８のエミッタから出力
ＯＵＴされる。このＬＰＦは高周波用であり、２段に縦
続することで２次ＬＰＦを構成でき、複数段重ねること
で計算通りのローパスフィルターを設計できる。また、
本電流供給回路を用いるので、環境変化に対しても耐環
境性を有するものである。
【００２８】なお、上記実施形態では、ローパスフィル
ター回路の例を示したが、ローパスフィルターに限ら
ず、ハイパスフィルター回路、バンドパスフィルター回
路やバンドイジェクトフィルターなどにも、本電流供給
回路を適用してよいことは勿論である。
ター回路の例を示したが、ローパスフィルターに限ら
ず、ハイパスフィルター回路、バンドパスフィルター回
路やバンドイジェクトフィルターなどにも、本電流供給
回路を適用してよいことは勿論である。
【００２９】［第２の実施形態］本発明による第２の実
施形態について、図５を参照して説明する。図１に示し
た電流供給回路のうち、差動回路ｃを構成する第１及び
第２トランジスタ１，２のエミッタに、それぞれ抵抗３
及び４を挿入したものである。他の回路は図１と同様で
あるので、その構成上の重複する説明は省略する。ま
た、図５に示した電流供給回路の動作原理は基本的には
図１の回路と同様である。
施形態について、図５を参照して説明する。図１に示し
た電流供給回路のうち、差動回路ｃを構成する第１及び
第２トランジスタ１，２のエミッタに、それぞれ抵抗３
及び４を挿入したものである。他の回路は図１と同様で
あるので、その構成上の重複する説明は省略する。ま
た、図５に示した電流供給回路の動作原理は基本的には
図１の回路と同様である。
【００３０】図５の回路は、各差動増幅トランジスタ
１，２のエミッタに抵抗３，４を挿入しているので、第
１の電流制御端子ａ及びｂの入力インピーダンスに影響
されず、電源電圧のＣＭＲＲ（Common Mode Rejection
Ratio）を高めることができ、電流制御回路ｃの線形動
作範囲が拡張され、電流制御端子ａ及びｂ間の差電圧に
対して出力電流の変化が少なくなる。
１，２のエミッタに抵抗３，４を挿入しているので、第
１の電流制御端子ａ及びｂの入力インピーダンスに影響
されず、電源電圧のＣＭＲＲ（Common Mode Rejection
Ratio）を高めることができ、電流制御回路ｃの線形動
作範囲が拡張され、電流制御端子ａ及びｂ間の差電圧に
対して出力電流の変化が少なくなる。
【００３１】従って、第１の実施形態に比べて、第１の
電流制御端子ａ及びｂの微小な差異によって、出力電流
である電流源端子ｌ，ｍへの微調がやりやすくなる。
電流制御端子ａ及びｂの微小な差異によって、出力電流
である電流源端子ｌ，ｍへの微調がやりやすくなる。
【００３２】［第３の実施形態］図６の電流供給回路
は、図１の回路にトランジスタ２１及び２２と第２の電
流制御端子ｊ及びｋを追加した回路であり、第１の電流
制御端子ａ及びｂによって制御された電流を、更に第２
の電流制御端子ｊ及びｋで制御し、その制御された電流
を実施形態１と同様の動作によって出力電流として取り
出すことができる。
は、図１の回路にトランジスタ２１及び２２と第２の電
流制御端子ｊ及びｋを追加した回路であり、第１の電流
制御端子ａ及びｂによって制御された電流を、更に第２
の電流制御端子ｊ及びｋで制御し、その制御された電流
を実施形態１と同様の動作によって出力電流として取り
出すことができる。
【００３３】図６によれば、今、供給電流源５に流れる
電流をＩｘとし、第１の電流制御端子ａ及びｂに任意の
入力が加わっているとし、さらに、第２の電流制御端子
ｊ及びｋの入力電圧差によって、抵抗６にはＩｏの電流
が流れたとすると、電圧降下Ｒ２・Ｉｏが生じる。これ
以降の動作は、図１と同様であるが、電源電圧をＶｃｃ
とすると、前記トランジスタ７のベース電位Ｖｍは、 Ｖｍ＝Ｖｃｃ−Ｒ２・Ｉｏ ・・・ となる。ゲイン１のバッファ１１の出力電圧Ｖ２は、 Ｖ２＝Ｖｍ−ＶＢＥ１ ・・・ と表される。
電流をＩｘとし、第１の電流制御端子ａ及びｂに任意の
入力が加わっているとし、さらに、第２の電流制御端子
ｊ及びｋの入力電圧差によって、抵抗６にはＩｏの電流
が流れたとすると、電圧降下Ｒ２・Ｉｏが生じる。これ
以降の動作は、図１と同様であるが、電源電圧をＶｃｃ
とすると、前記トランジスタ７のベース電位Ｖｍは、 Ｖｍ＝Ｖｃｃ−Ｒ２・Ｉｏ ・・・ となる。ゲイン１のバッファ１１の出力電圧Ｖ２は、 Ｖ２＝Ｖｍ−ＶＢＥ１ ・・・ と表される。
【００３４】従って、第１の電流制御端子ａ及びｂによ
って制御された電流を、更に第２の電流制御端子ｊ，ｋ
によって微調される電流を、ロス無く電流源端子ｌ，ｍ
に接続された演算増幅器を用いたフィルター回路に供給
できる。よって、第１の電流制御端子ａ及びｂによって
差動回路ｃの出力電流を、更に、第２の電流制御端子
ｊ，ｋによって制御された電流Ｉｏは、出力電流端子
ｌ，ｍに同一の電流を供給することができ、図８に示し
たローパスフィルター回路において、各演算増幅器３
２，３５に定電流源として作用し、電源電圧に影響され
ず、低電源であっても、ローパスフィルター回路のカッ
トオフ周波数の変動のない正確な特性が得られる。
って制御された電流を、更に第２の電流制御端子ｊ，ｋ
によって微調される電流を、ロス無く電流源端子ｌ，ｍ
に接続された演算増幅器を用いたフィルター回路に供給
できる。よって、第１の電流制御端子ａ及びｂによって
差動回路ｃの出力電流を、更に、第２の電流制御端子
ｊ，ｋによって制御された電流Ｉｏは、出力電流端子
ｌ，ｍに同一の電流を供給することができ、図８に示し
たローパスフィルター回路において、各演算増幅器３
２，３５に定電流源として作用し、電源電圧に影響され
ず、低電源であっても、ローパスフィルター回路のカッ
トオフ周波数の変動のない正確な特性が得られる。
【００３５】上記実施形態では、いずれもバイポーラト
ランジスタのディスクリート構成としたが、これらは、
例えばフィルター回路の演算増幅器内に集積回路の一部
として内蔵することが好ましく、この場合には、差動回
路ｃの両トランジスタ１，２の特性はほぼ一致し、抵抗
値Ｒ２である抵抗６，１０，１９，２０の製造工程、抵
抗値Ｒ１である抵抗１２，１３，１４，１６の製造工程
とを一致させて、特性上の変動を一致させることで、温
度、湿度の環境変化に対しても、更に定電流源としての
機能を高めることができる。
ランジスタのディスクリート構成としたが、これらは、
例えばフィルター回路の演算増幅器内に集積回路の一部
として内蔵することが好ましく、この場合には、差動回
路ｃの両トランジスタ１，２の特性はほぼ一致し、抵抗
値Ｒ２である抵抗６，１０，１９，２０の製造工程、抵
抗値Ｒ１である抵抗１２，１３，１４，１６の製造工程
とを一致させて、特性上の変動を一致させることで、温
度、湿度の環境変化に対しても、更に定電流源としての
機能を高めることができる。
【００３６】
【発明の効果】以上述べたように、本発明の電流供給回
路は、カレントミラー回路で生じる電流誤差を軽減する
ために、電流供給に関して直接カレントミラー回路を使
用しないような構成になっている。これにより、ｈFE等
の素子パラメーターのバラツキによって生じる電流誤差
が軽減され、かつ電流供給に直接ＰＮＰトランジスタを
使用していないため、大電流の供給も可能になる。ま
た、ウィルソンタイプにする必要も無いため、低電源で
も使用できる。
路は、カレントミラー回路で生じる電流誤差を軽減する
ために、電流供給に関して直接カレントミラー回路を使
用しないような構成になっている。これにより、ｈFE等
の素子パラメーターのバラツキによって生じる電流誤差
が軽減され、かつ電流供給に直接ＰＮＰトランジスタを
使用していないため、大電流の供給も可能になる。ま
た、ウィルソンタイプにする必要も無いため、低電源で
も使用できる。
【００３７】例えば、従来の技術３と同等の機能を有す
る第３の実施形態の電流供給回路において、従来の技術
３で生じた低電源化に対応できないという問題点が解決
される。図６の回路において、Ｖｃｃ−Ｖｍの電圧を
０．３ｖとすると、電源電圧が３ｖくらいになるまで動
作可能となり、低電源回路にも対応できる。
る第３の実施形態の電流供給回路において、従来の技術
３で生じた低電源化に対応できないという問題点が解決
される。図６の回路において、Ｖｃｃ−Ｖｍの電圧を
０．３ｖとすると、電源電圧が３ｖくらいになるまで動
作可能となり、低電源回路にも対応できる。
【００３８】上述より、本発明では、素子パラメータの
バラツキに依存せず、低電源回路でも大電流を安定して
供給できる回路の実現が可能であるという効果を有す
る。
バラツキに依存せず、低電源回路でも大電流を安定して
供給できる回路の実現が可能であるという効果を有す
る。
【図１】本発明の一実施形態を示す回路図である。
【図２】本発明の一実施形態を示す回路図である。
【図３】本発明の一実施形態を示す回路図である。
【図４】本発明の一実施形態を用いたＬＰＦを示す回路
図である。
図である。
【図５】本発明の一実施形態を示す回路図である。
【図６】本発明の一実施形態を示す回路図である。
【図７】従来例の回路図である。
【図８】本発明に用いることのできるフィルター回路の
例である。
例である。
【図９】従来例の回路図である。
【図１０】従来例の回路図である。
１，２ ｎｐｎトランジスタ ３，４ エミッタ抵抗 ５ 供給電流源 ６，１０，１９，２０ 抵抗 ７，９，１７，１８ ｎｐｎトランジスタ １２，１３，１４，１６ 抵抗 １１ バッファ １５ 演算増幅回路 ２１，２２ ｎｐｎトランジスタ ４３，４４ 差動増幅トランジスタ ５３，５４ 差動増幅トランジスタ ６２，６３ 差動増幅トランジスタ ａ，ｂ 第１電流制御端子 ｃ 差動回路 ｄ，ｅ 第１，第２カレントミラー回路 ｆ，ｇ，ｈ 定電流源 ｊ，ｋ 第２電流制御端子 ｌ，ｍ 出力端子
Claims (8)
- 【請求項１】 第１の電流制御端子ａ及びｂに接続され
た差動回路と、該差動回路と電源間に接続した第１の抵
抗の出力電圧をベースとし、第３のｎｐｎトランジスタ
のコレクタをエミッタに接続した第１のｎｐｎ型トラン
ジスタと、該第１のｎｐｎ型トランジスタのエミッタに
接続したゲイン１のバッファと、該バッファの出力を第
２の抵抗を介して反転端子に、電源と基準電位点間に直
列に前記第２の抵抗と同値の２個の第３の抵抗の接続点
を非反転端子に接続して出力と前記反転端子間に前記第
２の抵抗と同値の第４の抵抗とを具備する演算増幅器
と、該演算増幅器の出力をベースとするエミッタに前記
第１の抵抗と同値の第５の抵抗を具備する第２のｎｐｎ
トランジスタと、前記演算増幅器の出力をベースとする
エミッタに前記第１の抵抗と同値の第６の抵抗を具備す
る前記第３のｎｐｎトランジスタとを備えた電流供給回
路であって、前記第２のｎｐｎトランジスタのコレクタ
に負荷を備えたことを特徴とする電流供給回路。 - 【請求項２】 請求項１に記載の電流供給回路におい
て、更に前記演算増幅器の出力をベースとするエミッタ
に前記第１の抵抗と同値の第７の抵抗を具備する第４の
ｎｐｎトランジスタとを備えたことを特徴とする電流供
給回路。 - 【請求項３】 請求項１又は２に記載の電流供給回路に
おいて、前記差動回路は、前記第１の電流制御端子ａ及
びｂをそれぞれベースに接続され、エミッタを共通接続
として前記基準電位を基にする定電流源に接続され、一
方のコレクタは前記電源に、他方のコレクタは前記第１
の抵抗に接続された２個のトランジスタからなることを
特徴とする電流供給回路。 - 【請求項４】 請求項３に記載の電流供給回路におい
て、前記２個のトランジスタのエミッタは抵抗を介して
共通接続されていることを特徴とする電流供給回路。 - 【請求項５】 請求項３に記載の電流供給回路におい
て、前記２個のトランジスタの内前記第１の抵抗に接続
されたトランジスタのコレクタと前記第１の抵抗間に第
２の電流制御端子ａ及びｂを有する第２の差動回路を設
け、該第２の差動回路の一方の出力を前記第１の抵抗に
接続したことを特徴とする電流供給回路。 - 【請求項６】 第１及び第２のトランジスタのそれぞれ
のベースを入力とし、前記第２のトランジスタのコレク
タが第１の負荷抵抗を介して電源に接続し、エミッタが
直接または各々抵抗を介して、第１の電流源に共通接続
した第１の差動回路と、前記第２のトランジスタのコレ
クタにベースを接続し、コレクタを直接または第１の抵
抗を介して電源に接続した第３のトランジスタ及び、前
記第３のトランジスタのエミッタにコレクタを接続し、
エミッタを前記第１の負荷抵抗と同値である第２の抵抗
を介してグランドに接続した第４のトランジスタによっ
て構成し、前記第３のトランジスタのエミッタを出力と
した第１のエミッタホロワ回路と、前記エミッタホロワ
回路の出力を入力とする第１のバッファ回路と、前記第
１のバッファ回路の出力が第３抵抗を介して反転入力端
子に接続する第１の演算増幅回路と、前記第１の演算増
幅回路の出力をベースに接続し、各々のエミッタが前記
第１の負荷抵抗と同値である抵抗を介してグランドに接
続する１つまたは複数個のトランジスタとを備え、前記
第１の演算増幅回路の反転入力端子は、前記第３の抵抗
と同値の第４の抵抗により前記第１の演算増幅回路の出
力から帰還し、前記第１の演算増幅回路の非反転入力端
子は電源電圧の中点電位でバイアスし、前記第１の演算
増幅回路の出力は前記第１のエミッタホロワ回路の定電
流源を構成する第４のトランジスタのベースに接続し、
前記第１の差動増幅回路を構成する第１、第２のトラン
ジスタのそれぞれのベースを電流制御端子とし、前記第
１の演算増幅回路の出力にベースを接続する前記１つま
たは複数個のトランジスタのコレクタを出力端子とした
ことを特徴とする電流供給回路。 - 【請求項７】 請求項１乃至６に記載の電流供給回路を
用いた演算増幅器をローパスフィルター構成としたこと
を特徴とするフィルター回路。 - 【請求項８】 請求項７に記載のフィルター回路におい
て、信号源を非反転端子に、反転端子に出力端子を接続
した第１の演算増幅器と、該第１の演算増幅器の出力に
接続し一方を基準電位点に接続した第１の容量と、前記
第１の演算増幅器の出力を入力とするゲイン１の第１の
バッファと、該第１のバッファの出力を非反転端子に、
反転端子に出力端子を接続した第２の演算増幅器と、該
第２の演算増幅器の出力に接続し一方を基準電位点に接
続した第２の容量と、前記第２の演算増幅器の出力を入
力とするゲイン１の第２のバッファと、該バッファの出
力を前記出力端子に接続し、前記第１及び第２の演算増
幅器に前記演算増幅器を用いたことを特徴とするフィル
ター回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09219437A JP3114927B2 (ja) | 1997-08-14 | 1997-08-14 | 電流供給回路とこれを用いたフィルター回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09219437A JP3114927B2 (ja) | 1997-08-14 | 1997-08-14 | 電流供給回路とこれを用いたフィルター回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168478A true JPH1168478A (ja) | 1999-03-09 |
| JP3114927B2 JP3114927B2 (ja) | 2000-12-04 |
Family
ID=16735398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09219437A Expired - Fee Related JP3114927B2 (ja) | 1997-08-14 | 1997-08-14 | 電流供給回路とこれを用いたフィルター回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3114927B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1589660A2 (en) * | 2004-04-21 | 2005-10-26 | Hitachi Ltd. | Frequency output circuit |
| CN108646839A (zh) * | 2018-07-06 | 2018-10-12 | 广东奥普特科技股份有限公司 | 一种恒流电路快速响应控制器 |
-
1997
- 1997-08-14 JP JP09219437A patent/JP3114927B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1589660A2 (en) * | 2004-04-21 | 2005-10-26 | Hitachi Ltd. | Frequency output circuit |
| CN108646839A (zh) * | 2018-07-06 | 2018-10-12 | 广东奥普特科技股份有限公司 | 一种恒流电路快速响应控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3114927B2 (ja) | 2000-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532072B1 (en) | Method to control the output common mode in a differential OPAMP with rail-to-rail input stage | |
| US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
| JP2002510888A (ja) | 広ダイナミックレンジの可変利得増幅器 | |
| US3983502A (en) | Bridge-output amplifier with direct-coupled differential-mode feedback | |
| JPH0621756A (ja) | 相互コンダクタ段の相互コンダクタンスの温度および製造工程変数抑制回路 | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| EP0595589A2 (en) | Differential output amplifier input stage with rail-to-rail common mode input range | |
| US4007427A (en) | Cascaded transistor amplifier stages | |
| JPS6014523B2 (ja) | カスコ−ド増幅器回路 | |
| JPS6155288B2 (ja) | ||
| EP0475507B1 (en) | Amplifier arrangement | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4271394A (en) | Amplifier circuit | |
| JPH04227106A (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| US11720137B2 (en) | Bandgap type reference voltage generation circuit | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| US6441645B2 (en) | Low voltage bipolar drive circuits | |
| Van de Plassche | A wide-band operational amplifier with a new output stage and a simple frequency compensation | |
| JP5001822B2 (ja) | バイアス回路、差動増幅器 | |
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| KR20010074941A (ko) | 전자 회로 | |
| JP2943513B2 (ja) | 可変利得増幅器 | |
| JP2723563B2 (ja) | 可変電流源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |