JPH1167759A - Manufacture of semiconductor substrate with high breakdown voltage - Google Patents

Manufacture of semiconductor substrate with high breakdown voltage

Info

Publication number
JPH1167759A
JPH1167759A JP9227749A JP22774997A JPH1167759A JP H1167759 A JPH1167759 A JP H1167759A JP 9227749 A JP9227749 A JP 9227749A JP 22774997 A JP22774997 A JP 22774997A JP H1167759 A JPH1167759 A JP H1167759A
Authority
JP
Japan
Prior art keywords
semiconductor device
passivation film
holder
ultraviolet
ultraviolet irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9227749A
Other languages
Japanese (ja)
Other versions
JP3332819B2 (en
Inventor
Shoichi Fukui
昭一 福井
Masao Tsuruoka
征男 鶴岡
Susumu Murakami
進 村上
Kikuo Takahashi
菊生 高橋
勝信 ▲吉▼野
Katsunobu Yoshino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP22774997A priority Critical patent/JP3332819B2/en
Publication of JPH1167759A publication Critical patent/JPH1167759A/en
Application granted granted Critical
Publication of JP3332819B2 publication Critical patent/JP3332819B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To reduce leak current with high reverse voltage applied by first forming a silicon dioxide film while applying ultraviolet rays onto a pn junction surface and thereafter sealing the silicon dioxide film and a second film adjacent to the silicon dioxide film using a molding resin. SOLUTION: Far ultraviolet rays are applied onto a semiconductor surface to form a silicon dioxide film 4 that becomes a first passivation film. Then, a second passivation film 5 is formed by covering the film 4 and first solder portions 12 and 13. Further, a molding resin 6 serving also as a package is formed by covering the film 5, an anode electrode 22 and a cathode electrode 23. A polyimide resin 5 of which the film 5 is made is applied, and cured in an atmosphere of nitrogen at temperatures ranging from 150 to 250 deg.C. As the final step, an epoxy resin 6 is formed by a transfer molding method, and the resin 6 is after-cured in the atmosphere of nitrogen at a temperature lower than the temperature for curing the film 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に端面に露出している高耐圧のpn接合
表面に樹脂を形成して安定化させる高耐圧半導体装置の
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a high voltage semiconductor device in which a resin is formed on the surface of a high voltage pn junction exposed at an end face and stabilized.

【0002】[0002]

【従来の技術】半導体装置を樹脂で被覆する樹脂モール
ド型半導体装置の高耐圧化,高信頼化に関して、種々の
技術が提案されている。
2. Description of the Related Art Various techniques have been proposed for increasing the breakdown voltage and increasing the reliability of a resin-molded semiconductor device in which a semiconductor device is covered with a resin.

【0003】従来のダイオードの製造方法として、例え
ば、特公昭57−16500 号公報に記載された技術がある。
この従来技術によれば、半導体素子に対してまず電極を
形成し、その後半導体素子をポリイミド樹脂によって部
分的に被覆し、しかる後、半導体素子を250℃以上の
温度で加熱処理して、電極に直接リード電極を接続する
ことにより、逆耐圧の低下を防止できることを示してい
る。
As a conventional method of manufacturing a diode, for example, there is a technique described in Japanese Patent Publication No. 57-16500.
According to this conventional technique, first, an electrode is formed on a semiconductor element, and then the semiconductor element is partially covered with a polyimide resin. Thereafter, the semiconductor element is subjected to a heat treatment at a temperature of 250 ° C. or more to form an electrode on the electrode. This shows that the direct connection of the lead electrode can prevent the reduction of the reverse withstand voltage.

【0004】また、複数のpnダイオードペレットをろ
う材で積層した積層型高耐圧半導体素子のマイクロプラ
ズマノイズの発生を抑制する技術として、特開昭58−20
9150号公報に記載された技術がある。この従来技術によ
れば、半導体素子表面に設けられた表面保護層の体積抵
抗率を逆電圧印加時に表面保護層を流れる電流が各ダイ
オードチップの逆漏れ電流より大きくなるよう選定する
ことにより、マイクロプラズマノイズの発生を抑制でき
るとされている。
As a technique for suppressing the generation of microplasma noise in a stacked high withstand voltage semiconductor element in which a plurality of pn diode pellets are stacked with a brazing material, see Japanese Patent Application Laid-Open No. 58-20 / 1983.
There is a technique described in Japanese Patent No. 9150. According to this conventional technique, the volume resistivity of the surface protection layer provided on the surface of the semiconductor element is selected so that the current flowing through the surface protection layer when a reverse voltage is applied is larger than the reverse leakage current of each diode chip. It is said that the generation of plasma noise can be suppressed.

【0005】さらに、樹脂モールド半導体装置の高耐圧
化に関する従来技術として、特開昭58−48955 号公報に
記載された技術がある。この従来技術によれば、積層さ
れている複数枚の半導体チップの側面より突出する部分
を有するろう材で積層することにより、耐圧低下等の不
良が増大する問題を解決できるとされている。
[0005] Further, as a conventional technique for increasing the breakdown voltage of a resin mold semiconductor device, there is a technique described in Japanese Patent Application Laid-Open No. 58-48955. According to this conventional technique, it is said that by laminating with a brazing material having portions protruding from the side surfaces of a plurality of stacked semiconductor chips, it is possible to solve a problem that defects such as a decrease in breakdown voltage increase.

【0006】以上の従来技術の他に、樹脂モールド型の
半導体装置の特にパッシベーション膜の剥がれに起因す
る耐圧劣化や信頼性寿命の低下を防止する技術として、
特開平5−160521号公報や特開平7−147393号公報に記載
された技術がある。これらの技術の前者の技術によれ
ば、端面破壊防止層の放射面側に紫外線を照射し、封止
樹脂層との間に高い密着層を形成することにより、熱サ
イクルにより発生する応力による界面剥離が抑制され、
レーザ光特性の安定した寿命の長い半導体レーザー装置
が実現できるとされている。
[0006] In addition to the above-mentioned prior art, as a technique for preventing deterioration in withstand voltage and a reduction in reliability life of a resin-molded semiconductor device, particularly due to peeling of a passivation film,
There are techniques described in JP-A-5-160521 and JP-A-7-147393. According to the former of these technologies, the radiation surface side of the end face destruction prevention layer is irradiated with ultraviolet rays, and a high adhesion layer is formed between the sealing resin layer and the interface. Peeling is suppressed,
It is said that a semiconductor laser device having stable laser light characteristics and a long life can be realized.

【0007】また、後者の技術によれば、半導体基板周
縁部のベベル領域を、酸エッチングして加工歪みを除去
し、高圧水銀ランプにより紫外線照射し、第1パッシベ
ーション膜となるポリイミド樹脂、さらに樹脂枠を形成
することにより、半導体基板とポリイミド樹脂との接着
強度をポリイミド樹脂と樹脂枠との接着強度より大きく
できるので、樹脂枠に亀裂が入っても、ポリイミド樹脂
に亀裂が伝搬せず、剥離が防止されて耐圧の劣化が生じ
ないとされている。
According to the latter technique, the bevel region at the peripheral portion of the semiconductor substrate is subjected to acid etching to remove the processing distortion, and is irradiated with ultraviolet rays by a high-pressure mercury lamp to obtain a polyimide resin serving as a first passivation film, and further a resin. By forming the frame, the bonding strength between the semiconductor substrate and the polyimide resin can be made larger than the bonding strength between the polyimide resin and the resin frame, so even if the resin frame is cracked, the crack does not propagate to the polyimide resin and peels off. Is prevented, and the breakdown voltage does not deteriorate.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記特
公昭57−16500号公報,特開昭58−209150 号公報、及び
特開昭58−48955 号公報に記載された従来技術では、ダ
イオードに逆バイアス電圧が印加される阻止状態におい
て、パッシベーション膜中のイオンの電荷による耐圧低
下やリーク電流増大に関する問題については考慮されて
いなかった。
However, in the prior art described in Japanese Patent Publication Nos. 57-16500, 58-209150 and 58-48955, a reverse bias is applied to a diode. In the blocking state where a voltage is applied, no consideration has been given to the problems related to the reduction in breakdown voltage and the increase in leakage current due to the charge of ions in the passivation film.

【0009】さらに、特開平5−160521 号公報に記載さ
れた技術では、端面破壊防止層と封止樹脂層との間に高
い密着層を形成すると、半導体表面と端面破壊防止層と
が逆に剥離してしまい耐圧低下を生じる問題があった。
また、特開平7−147393 号公報に記載された技術では、
半導体表面と第1パッシベーション膜となるポリイミド
樹脂との間に剥離が生じたり、半導体表面に直接形成さ
れるポリイミド樹脂中に存在する正イオンの電荷により
耐圧が低下したり、特に高温でのリーク電流が増大する
問題があった。
Furthermore, in the technique described in Japanese Patent Application Laid-Open No. 5-160521, if a high adhesion layer is formed between the end face destruction preventing layer and the sealing resin layer, the semiconductor surface and the end face destruction preventing layer are reversed. There has been a problem of peeling and lowering of withstand voltage.
Further, in the technology described in JP-A-7-147393,
Separation occurs between the semiconductor surface and the polyimide resin serving as the first passivation film, the withstand voltage decreases due to the charge of positive ions present in the polyimide resin formed directly on the semiconductor surface, and the leakage current particularly at high temperatures There was a problem that increases.

【0010】本発明の目的は、従来の半導体装置及びそ
の製造方法の問題点を解決した高耐圧半導体装置の製造
方法を提供することにある。
An object of the present invention is to provide a method of manufacturing a high breakdown voltage semiconductor device which solves the problems of the conventional semiconductor device and the method of manufacturing the same.

【0011】本発明の目的を具体的に言えば、高い逆方
向電圧が印加された阻止状態でのリーク電流を低減で
き、かつ信頼性及び歩留まりを高くできる高耐圧半導体
装置の製造方法を提供することにある。
Specifically, an object of the present invention is to provide a method of manufacturing a high breakdown voltage semiconductor device capable of reducing a leak current in a blocking state to which a high reverse voltage is applied, and improving reliability and yield. It is in.

【0012】[0012]

【課題を解決するための手段】かかる目的を達成するた
めに本発明は、露出したpn接合表面に波長が199n
m以下の遠紫外線である第1紫外線を照射することによ
り第1パッシベーション膜となる二酸化珪素膜を形成
し、前記第1パッシベーション膜に接し第2パッシベー
ション膜を形成し、さらにモールド用樹脂で封止する
か、あるいは前記第1パッシベーション膜に接し前記第
2パッシベーション膜を形成した後さらに波長が200
nm以上,400nm以下の第2紫外線を照射し、さら
にモールド用樹脂で封止するようにしたものである。
SUMMARY OF THE INVENTION In order to achieve the above object, according to the present invention, a wavelength of 199 nm is applied to an exposed pn junction surface.
The first passivation film is formed by irradiating the first passivation film with far ultraviolet light of m or less, forming a second passivation film in contact with the first passivation film, and sealing with a molding resin. Or after the second passivation film is formed in contact with the first passivation film,
A second ultraviolet ray having a wavelength of not less than nm and not more than 400 nm is irradiated, and further sealed with a molding resin.

【0013】また、上記第2パッシベーション膜の材料
をポリイミド樹脂,モールド樹脂の材料をエポキシ系樹
脂となるようにしたものである。
The material of the second passivation film is a polyimide resin, and the material of the mold resin is an epoxy resin.

【0014】さらに、前記第1パッシベーション膜形成
前あるいは前記第2パッシベーション膜形成後に、サブ
アセンブリの半導体装置を移動可能な搬送用ベルト上に
搭載し、搬送用ベルトの上下から前記第1紫外線照射あ
るいは前記第2紫外線照射を実施するようにしたもので
ある。
Further, before the formation of the first passivation film or after the formation of the second passivation film, the semiconductor device of the subassembly is mounted on a movable transfer belt, and the first ultraviolet ray irradiation or The second ultraviolet irradiation is performed.

【0015】あるいは、進行方向に長い凹部を下部に2
箇所有するホルダーと、この凹部に対向する上部に凹部
を有するホルダーより長いレールと、前記ホルダーと前
記レールとの間に球状のボールが配置された搬送装置の
ホルダー上に、前記上記第1パッシベーション膜形成前
あるいは第2パッシベーション膜形成後のサブアセンブ
リの半導体装置を搭載し、前記ホルダー上下から前記第
1紫外線照射あるいは前記第2紫外線照射を実施するよ
うにしたものである。
Alternatively, a concave portion which is long in the traveling direction is
The first passivation film on a holder having a location, a rail longer than the holder having a recess at the upper portion facing the recess, and a holder of a transfer device in which a spherical ball is arranged between the holder and the rail. The semiconductor device of the subassembly before the formation or after the formation of the second passivation film is mounted, and the first ultraviolet irradiation or the second ultraviolet irradiation is performed from above and below the holder.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0017】(実施例1)図1は本発明による高耐圧半
導体装置の製造方法によって製造された高耐圧半導体装
置の第1実施例を示す断面図である。図1の実施例では
高耐圧半導体装置としてダイオードの断面図を示してい
る。p+ 型半導体領域2,n型半導体領域1,高不純物
濃度のn+ 型半導体領域3が隣接して形成され、p+
半導体領域2及び高不純物濃度のn+ 型半導体領域3に
はそれぞれ第1半田12,13を介してアノード電極2
2及びカソード電極23が形成されている。p+ 型半導
体領域2,n型半導体領域1,高不純物濃度のn+ 型半
導体領域3の表面には本発明の高耐圧半導体装置の製造
方法による第1パッシベーション膜である二酸化珪素膜
4が形成され、さらに二酸化珪素膜4及び第1半田1
2,13を覆うように第2パッシベーション膜5が形成
され、さらに、第2パッシベーション膜5,アノード電
極22及びカソード電極23を覆うようにパッケージも
かねたモールド用樹脂6が形成されている。
(Embodiment 1) FIG. 1 is a sectional view showing a first embodiment of a high breakdown voltage semiconductor device manufactured by a method of manufacturing a high breakdown voltage semiconductor device according to the present invention. In the embodiment of FIG. 1, a sectional view of a diode is shown as a high breakdown voltage semiconductor device. p + -type semiconductor region 2, n-type semiconductor region 1, n + -type semiconductor regions 3 of high impurity concentration is formed adjacent, p + -type semiconductor region 2 and each of the n + -type semiconductor regions 3 of high impurity concentration Anode electrode 2 via first solders 12 and 13
2 and a cathode electrode 23 are formed. A silicon dioxide film 4, which is a first passivation film, is formed on the surface of the p + type semiconductor region 2, the n type semiconductor region 1, and the n + type semiconductor region 3 having a high impurity concentration by the method of manufacturing a high breakdown voltage semiconductor device of the present invention. And the silicon dioxide film 4 and the first solder 1
A second passivation film 5 is formed so as to cover 2 and 13, and a molding resin 6 also serving as a package is formed so as to cover second passivation film 5, anode electrode 22 and cathode electrode 23.

【0018】図2は本発明による第1パッシベーション
膜となる二酸化珪素膜4の形成方法の説明図である。図
2において、図1と同符号のものは説明を省略する。8
は本発明に用いる第1紫外線照射用の紫外線照射ランプ
であり、この紫外線照射ランプから放射される紫外線は
波長が200nm以下、例えば低圧水銀ランプに含まれ
る184.9nm の遠紫外線の波長を有している。この
波長の遠紫外線を照射することにより、大気中あるいは
酸素雰囲気中の酸素分子を酸化性の強いオゾン7に変え
る。本発明はこの遠紫外線により生成されたオゾン7に
より非常に緻密性の良い第1パッシベーション膜となる
二酸化珪素膜4を形成するものである。通常半導体表面
には自然酸化膜が形成されるが、その自然酸化膜にはナ
トリウムイオン等の〜5×1011/cm2 程度の正の固定
電荷が存在している。p型半導体領域表面には空乏層が
形成される。空乏層となった半導体表面では特定の表面
再結合速度が大きくなり、pn接合に逆バイアス電圧を
印加すると、リーク電流増大の最大の原因となる表面発
生電流が流れる。n型半導体領域表面では、これとは逆
に、蓄積層が形成されるためpn接合に逆バイアス電圧
を印加しても、表面では内部より空乏層が拡がらなく電
界集中を生じ、耐圧が低下する。
FIG. 2 is an explanatory view of a method of forming the silicon dioxide film 4 serving as a first passivation film according to the present invention. In FIG. 2, the description of the same reference numerals as in FIG. 1 is omitted. 8
Is an ultraviolet irradiation lamp for the first ultraviolet irradiation used in the present invention. The ultraviolet light emitted from this ultraviolet irradiation lamp has a wavelength of 200 nm or less, for example, a far ultraviolet wavelength of 184.9 nm included in a low-pressure mercury lamp. ing. By irradiating far ultraviolet rays of this wavelength, oxygen molecules in the atmosphere or in an oxygen atmosphere are converted into ozone 7 having a strong oxidizing property. According to the present invention, the silicon dioxide film 4 serving as the first passivation film having very high density is formed by the ozone 7 generated by the far ultraviolet rays. Normally, a natural oxide film is formed on the semiconductor surface, and the natural oxide film contains positive fixed charges of about 5 × 10 11 / cm 2 such as sodium ions. A depletion layer is formed on the surface of the p-type semiconductor region. The specific surface recombination speed increases on the semiconductor surface that has become a depletion layer, and when a reverse bias voltage is applied to the pn junction, a surface-generated current that causes the largest increase in leakage current flows. Conversely, on the surface of the n-type semiconductor region, a storage layer is formed, so even if a reverse bias voltage is applied to the pn junction, the depletion layer does not expand from the inside on the surface and the electric field concentration occurs, and the breakdown voltage decreases. I do.

【0019】本発明による遠紫外線照射を用いて形成さ
れた二酸化珪素膜4中では正の固定電荷を約1×1011
/cm2 以下に低減でき、極めて清浄な第1パッシベーシ
ョン膜となっていることが判明した。遠紫外線により半
導体表面に二酸化珪素膜4が形成されると同時に二酸化
珪素膜4中に取り込まれるナトリウムイオンを中性化す
る効果も有しているものと考えられる。このため、p+
型半導体領域2の表面には空乏層が形成されにくく、上
記表面発生電流を極めて少なくすることができ、n型半
導体領域1の表面には蓄積層が形成されにくく、pn接
合に逆バイアス電圧を印加した場合、表面でも内部とほ
ぼ同等の空乏層が拡がるため、耐圧低下の不良を激減さ
せることができた。
In the silicon dioxide film 4 formed by the irradiation of far ultraviolet rays according to the present invention, a positive fixed charge is applied to about 1 × 10 11.
/ Cm 2 or less, which proved to be an extremely clean first passivation film. It is considered that the silicon dioxide film 4 is formed on the semiconductor surface by the far ultraviolet rays and also has an effect of neutralizing sodium ions taken into the silicon dioxide film 4. Therefore, p +
A depletion layer is hardly formed on the surface of the n-type semiconductor region 2, the surface generated current can be extremely reduced, an accumulation layer is hardly formed on the surface of the n-type semiconductor region 1, and a reverse bias voltage is applied to the pn junction. When a voltage was applied, a depletion layer almost equal to the inside spreads out even on the surface, so that a failure in lowering the breakdown voltage could be drastically reduced.

【0020】次に本発明による図1に示した高耐圧半導
体装置の製造方法について図3を用いて述べる。図3に
おいて、図1に示した符号と同一のものは説明を省略す
る。図3(a)に示したようにダイオードのサブアセン
ブリを例えばKOHのアルカリ溶液を用いて、表面を数
μm程度エッチングして表面層を除去する。その後、純
水洗浄及び純水水切りを実施し、アセトン浸漬,イソプ
ロピルアルコール浸漬あるいはイソプロピルアルコール
蒸気洗浄を実施し、窒素ブローあるいは赤外線照射にて
表面を乾燥させる。続いて、図3(b)に示すように本
発明による第1パッシベーション膜となる二酸化珪素膜
4を紫外線照射ランプ8から放射される波長が184.
9nm の遠紫外線を半導体表面に5〜30分間照射し
て形成する第1紫外線照射を実施する。次に、図3
(c)に示すように、第2パッシベーション膜となるポ
リイミドシリコーン等のポリイミド樹脂5を塗布し、1
50〜250℃の温度で、窒素雰囲気中で硬化させる。
最後に、図3(d)に示すように、エポキシ系の樹脂6
をトランスファーモールド法により形成し、第2パッシ
ベーション膜の硬化温度より低い温度で、アフターキュ
アを窒素雰囲気中にて実施する。
Next, a method of manufacturing the high breakdown voltage semiconductor device shown in FIG. 1 according to the present invention will be described with reference to FIG. 3, the description of the same reference numerals as those shown in FIG. 1 is omitted. As shown in FIG. 3A, the surface of the diode sub-assembly is etched by about several μm using, for example, an alkaline solution of KOH to remove the surface layer. Thereafter, pure water cleaning and pure water draining are performed, acetone immersion, isopropyl alcohol immersion or isopropyl alcohol vapor cleaning is performed, and the surface is dried by nitrogen blowing or infrared irradiation. Subsequently, as shown in FIG. 3 (b), the silicon dioxide film 4 serving as the first passivation film according to the present invention has a wavelength of 184.
First ultraviolet irradiation is performed by irradiating the semiconductor surface with 9-nm far ultraviolet rays for 5 to 30 minutes. Next, FIG.
As shown in (c), a polyimide resin 5 such as polyimide silicone which is to be a second passivation film is applied and
Curing in a nitrogen atmosphere at a temperature of 50-250 ° C.
Finally, as shown in FIG.
Is formed by transfer molding, and after-curing is performed in a nitrogen atmosphere at a temperature lower than the curing temperature of the second passivation film.

【0021】このような本発明による高耐圧半導体装置
の製造方法を用いることにより、第1パッシベーション
膜となる緻密であり膜中にナトリウムイオンの正電荷が
少ない二酸化珪素膜4を形成でき、高耐圧半導体装置の
耐圧をほぼ理想的な値にし、リーク電流も極めて少なく
することができた。さらに、本発明による二酸化珪素膜
4をp+ 型半導体領域2,n型半導体領域1,高不純物
濃度のn+ 型半導体領域3表面と第2パッシベーション
膜であるポリイミド樹脂5との間に介在させることによ
り、ポリイミド樹脂5の膜剥がれを皆無にでき信頼性を
著しく向上させることができた。
By using such a method of manufacturing a high-breakdown-voltage semiconductor device according to the present invention, a dense silicon dioxide film 4 serving as a first passivation film and having a small positive charge of sodium ions in the film can be formed. The breakdown voltage of the semiconductor device was set to an almost ideal value, and the leakage current was extremely reduced. Further, the silicon dioxide film 4 according to the present invention is interposed between the surface of the p + -type semiconductor region 2, the n-type semiconductor region 1, the n + -type semiconductor region 3 having a high impurity concentration and the polyimide resin 5 as the second passivation film. As a result, the film peeling of the polyimide resin 5 was completely eliminated, and the reliability was significantly improved.

【0022】さらに、本発明による図1に示した高耐圧
半導体装置の他の製造方法について図4を用いて述べ
る。図4において、図3に示した符号と同一のものは説
明を省略する。また、図4(a)及び(b)は図3に示
したものと同様であるので説明を省略する。次に、図3
(c)に示すように、第2パッシベーション膜となるポリ
イミドシリコーン等のポリイミド樹脂5を塗布し、15
0〜250℃の温度で、窒素雰囲気中で硬化させた後、
紫外線照射ランプ9から放射される波長が200nm〜
400nmの紫外線を半導体表面に5〜30分間照射し
て第2紫外線照射を実施する。最後に、図3(d)と同
様のエポキシ系の樹脂6をトランスファーモールド法に
より形成し、第2パッシベーション膜の硬化温度より低
い温度で、アフターキュアを窒素雰囲気中にて実施す
る。
Further, another method of manufacturing the high breakdown voltage semiconductor device shown in FIG. 1 according to the present invention will be described with reference to FIG. 4, the description of the same reference numerals as those shown in FIG. 3 is omitted. 4 (a) and 4 (b) are the same as those shown in FIG. Next, FIG.
As shown in (c), a polyimide resin 5 such as polyimide silicone which is to be a second passivation film is applied, and 15
After curing in a nitrogen atmosphere at a temperature of 0 to 250 ° C,
The wavelength radiated from the ultraviolet irradiation lamp 9 is 200 nm or more.
The semiconductor surface is irradiated with ultraviolet light of 400 nm for 5 to 30 minutes to perform second ultraviolet irradiation. Finally, an epoxy resin 6 similar to that shown in FIG. 3D is formed by transfer molding, and after-curing is performed in a nitrogen atmosphere at a temperature lower than the curing temperature of the second passivation film.

【0023】このように本発明の高耐圧半導体装置の他
の製造方法を用いることにより、第1パッシベーション
膜となる二酸化珪素膜4と第2パッシベーション膜とな
るポリイミド樹脂5との密着性を、第2パッシベーショ
ン膜とポリイミド樹脂5とエポキシ系の樹脂6との密着
性より強くすることができ、一層第1パッシベーション
膜となる二酸化珪素膜4と第2パッシベーション膜とな
るポリイミド樹脂5との間の膜剥がれを防止することが
可能となり、信頼性をさらに著しく向上させることがで
きた。
As described above, the adhesion between the silicon dioxide film 4 serving as the first passivation film and the polyimide resin 5 serving as the second passivation film can be improved by using another method of manufacturing the high breakdown voltage semiconductor device of the present invention. 2 A film between the silicon dioxide film 4 serving as the first passivation film and the polyimide resin 5 serving as the second passivation film, which can be made stronger than the adhesion between the passivation film, the polyimide resin 5 and the epoxy resin 6. Peeling could be prevented, and the reliability could be significantly improved.

【0024】(実施例2)図5は本発明による高耐圧半
導体装置の製造方法を用いて製造された高耐圧半導体装
置の第2実施例を示す断面図である。p+ 型半導体領域
2,n型半導体領域1,高不純物濃度のn+ 型半導体領
域3が隣接してなる半導体ペレット10を第2半田15
を介して複数積層して形成し、両端のp+ 型半導体領域
2及び高不純物濃度のn+ 型半導体領域3にはそれぞれ
第1半田12,13を介してアノード電極22及びカソ
ード電極23が形成されている。複数のp+ 型半導体領
域2,n型半導体領域1,高不純物濃度のn+ 型半導体
領域3の表面には本発明の高耐圧半導体装置の製造方法
による第1パッシベーション膜である二酸化珪素膜4が
形成され、さらに二酸化珪素膜4及び第1半田12,1
3を覆うように第2パッシベーション膜5が形成され、
さらに、第2パッシベーション膜5,アノード電極22
及びカソード電極23を覆うようにパッケージもかねた
モールド用樹脂6が形成されている。このように、複数
の半導体ペレット10を使用することにより、図1に示
した第1実施例よりさらに耐圧を高くすることができ
る。
(Embodiment 2) FIG. 5 is a sectional view showing a second embodiment of a high breakdown voltage semiconductor device manufactured by using the method of manufacturing a high breakdown voltage semiconductor device according to the present invention. The semiconductor pellet 10 having the p + type semiconductor region 2, the n type semiconductor region 1, and the n + type semiconductor region 3 having a high impurity concentration adjacent to each other is
The anode electrode 22 and the cathode electrode 23 are formed on the p + -type semiconductor region 2 and the n + -type semiconductor region 3 with a high impurity concentration at both ends via the first solders 12 and 13, respectively. Have been. On the surface of the plurality of p + -type semiconductor regions 2, n-type semiconductor regions 1, and high impurity concentration n + -type semiconductor regions 3, a silicon dioxide film 4 as a first passivation film according to the method of manufacturing a high breakdown voltage semiconductor device of the present invention. Are formed, and the silicon dioxide film 4 and the first solders 12, 1 are further formed.
3, a second passivation film 5 is formed to cover
Further, the second passivation film 5, the anode electrode 22
A molding resin 6 also serving as a package is formed so as to cover the cathode electrode 23. As described above, the use of the plurality of semiconductor pellets 10 can further increase the breakdown voltage as compared with the first embodiment shown in FIG.

【0025】図6は本発明の図5に示した第2実施例の
高耐圧半導体装置を製造するための工程ごとに示す断面
図である。図6における基本的な製造工程(a),(b),
(c),(d)は図4に示した製造工程(a),(b),
(c),(d)と対応しており、ここでは説明を省略する
が、図4の製造方法で得られる高耐圧半導体装置の耐圧
より、半導体ペレット10が複数直列に接続されている
ので、一層高耐圧が可能となる。なお、必要によっては
図6(c)に示した第2パッシベーション膜となるポリ
イミドシリコーン等のポリイミド樹脂5を塗布し、15
0〜250℃の温度で、窒素雰囲気中で硬化させた後の
紫外線照射ランプ9を用いる第2紫外線照射を省略して
もよい。
FIG. 6 is a cross-sectional view showing a process for manufacturing the high breakdown voltage semiconductor device of the second embodiment shown in FIG. 5 of the present invention. The basic manufacturing steps (a), (b),
(c) and (d) show the manufacturing steps (a), (b),
Although they correspond to (c) and (d) and the description is omitted here, the plurality of semiconductor pellets 10 are connected in series according to the breakdown voltage of the high breakdown voltage semiconductor device obtained by the manufacturing method of FIG. Higher withstand voltage is possible. If necessary, a polyimide resin 5 such as polyimide silicone which is to be the second passivation film shown in FIG.
The second ultraviolet irradiation using the ultraviolet irradiation lamp 9 after curing in a nitrogen atmosphere at a temperature of 0 to 250 ° C. may be omitted.

【0026】(実施例3)図7は本発明による高耐圧半
導体装置の製造に用いる紫外線照射装置の第1の概略構
成図を示す。8,9はそれぞれ図3,図4,図6で述べ
た第1紫外線照射及び第2紫外線照射に用いる紫外線ラ
ンプである。ここで、紫外線ランプ8を用いる場合は1
00に示した半導体装置のサブアセンブリは第1パッシ
ベーション膜4が形成されていない図3(a),図4
(a)あるいは図6(a)の断面構造を有しており、紫
外線ランプ9を用いる場合は100に示した半導体装置
のサブアセンブリは第2パッシベーション膜5が形成さ
れた図3(c),図4(c)あるいは図6(c)の断面
構造を有している。30はこの半導体装置のサブアセン
ブリ100を搭載する搬送用ベルトであり、複数のサブ
アセンブリ100が搬送用ベルト上に搭載されている。
図7が示すように、紫外線照射ランプ8あるいは9から
放射される紫外線を照射している状態で、半導体装置の
サブアセンブリ100が複数搭載された搬送用ベルトを
右から左に移動させることにより、連続的に紫外線照射
を行うことができ、極めて量産性が優れたものとなる。
(Embodiment 3) FIG. 7 shows a first schematic configuration diagram of an ultraviolet irradiation apparatus used for manufacturing a high breakdown voltage semiconductor device according to the present invention. Numerals 8 and 9 are ultraviolet lamps used for the first ultraviolet irradiation and the second ultraviolet irradiation described in FIGS. 3, 4 and 6, respectively. Here, when using the ultraviolet lamp 8, 1
3A and FIG. 4 in which the first passivation film 4 is not formed in the subassembly of the semiconductor device shown in FIG.
6A, and when the ultraviolet lamp 9 is used, the subassembly of the semiconductor device denoted by reference numeral 100 has the second passivation film 5 formed thereon, as shown in FIGS. It has the sectional structure of FIG. 4C or FIG. 6C. Reference numeral 30 denotes a transport belt on which the subassembly 100 of the semiconductor device is mounted, and a plurality of subassemblies 100 are mounted on the transport belt.
As shown in FIG. 7, by moving the conveyor belt on which a plurality of sub-assemblies 100 of the semiconductor device are mounted from the right to the left while irradiating the ultraviolet rays emitted from the ultraviolet irradiation lamps 8 or 9, UV irradiation can be performed continuously, and the mass productivity is extremely excellent.

【0027】第1紫外線照射において、波長が184.
9nm の遠紫外線を放射する紫外線ランプ8を用いる
と、100に示した半導体装置のサブアセンブリのp+
型半導体領域2,n型半導体領域1,高不純物濃度のn
+ 型半導体領域3の表面には第1パッシベーション膜4
が形成される。なお、この場合の雰囲気としては大気中
でも酸素中でもよい。
In the first ultraviolet irradiation, the wavelength is 184.
When an ultraviolet lamp 8 that emits 9 nm deep ultraviolet light is used, p + of the subassembly of the semiconductor device shown in FIG.
Semiconductor region 2, n-type semiconductor region 1, high impurity concentration n
A first passivation film 4 on the surface of the + type semiconductor region 3;
Is formed. The atmosphere in this case may be air or oxygen.

【0028】また、第2紫外線照射において、波長が2
00〜400nmの紫外線を放射する紫外線ランプ9を
用いると、第1パッシベーション膜となる二酸化珪素膜
4と第2パッシベーション膜となるポリイミド樹脂5と
の密着性を、第2パッシベーション膜とポリイミド樹脂
5とエポキシ系の樹脂6との密着性より強くすることが
でき、一層第1パッシベーション膜となる二酸化珪素膜
4と第2パッシベーション膜となるポリイミド樹脂5と
の間の膜剥がれを防止することが可能となり、信頼性を
著しく向上させることができる。なお、この場合の雰囲
気としては大気中でも窒素中でもよい。
In the second ultraviolet irradiation, the wavelength is 2
When an ultraviolet lamp 9 that emits ultraviolet light having a wavelength of 00 to 400 nm is used, the adhesion between the silicon dioxide film 4 serving as the first passivation film and the polyimide resin 5 serving as the second passivation film is improved. Adhesion with the epoxy resin 6 can be strengthened, and it is possible to prevent film peeling between the silicon dioxide film 4 serving as the first passivation film and the polyimide resin 5 serving as the second passivation film. , The reliability can be significantly improved. The atmosphere in this case may be air or nitrogen.

【0029】図8は本発明による高耐圧半導体装置の製
造に用いる紫外線照射装置の第2の概略構成図を示す。
8,9はそれぞれ図3,図4,図6で述べた第1紫外線
照射及び第2紫外線照射に用いる紫外線ランプである。
基本的な照射方法は図7に示したものと同じであり詳細
は省略するが、図8では100に示した半導体装置のサ
ブアセンブリの上方から一回目の紫外線照射を実施し、
その後搬送用ベルト30を左に移動してから、引き続き
下方から二回目の紫外線照射を実施するところが異な
る。このように、紫外線照射を二回に分けることによ
り、半導体装置のサブアセンブリ100の照射による温
度上昇を軽減することができる利点がある。
FIG. 8 shows a second schematic configuration diagram of an ultraviolet irradiation apparatus used for manufacturing a high breakdown voltage semiconductor device according to the present invention.
Numerals 8 and 9 are ultraviolet lamps used for the first ultraviolet irradiation and the second ultraviolet irradiation described in FIGS. 3, 4 and 6, respectively.
Although the basic irradiation method is the same as that shown in FIG. 7 and the details are omitted, in FIG. 8, the first UV irradiation is performed from above the sub-assembly of the semiconductor device shown in FIG.
The difference is that after that, the conveyor belt 30 is moved to the left, and then the second ultraviolet irradiation is performed from below. As described above, by dividing the ultraviolet irradiation into two times, there is an advantage that the temperature rise due to the irradiation of the subassembly 100 of the semiconductor device can be reduced.

【0030】図9は本発明による高耐圧半導体装置の製
造に用いる紫外線照射装置の第3の概略構成図を示す。
図9において、図7で示した符号の説明は省略する。図
7では、紫外線照射の量産性を高めるために、搬送用ベ
ルトを用いたが、紫外線照射時に搬送用ベルトが重金属
や有機物等で汚染されることがある。この問題を解決す
るため、図9では搬送用ベルトの代わりに、石英のホル
ダーやレールを用いている。40は石英で作られたホル
ダーであり、この石英ホルダー上に図7で説明したサブ
アセンブリ100を複数搭載しておく。サブアセンブリ
100が搭載された進行方向に長く互いに平行な凹部を
下部に2箇所有する石英ホルダーを、この凹部に対向し
上部に凹部を有する前記ホルダーより長い石英レール5
0上に、球状の石英ボール45を介して設置し、互いに
対向する固定された2つの紫外線照射装置の紫外線放射
面側の間を前記石英ホルダー40を通過させることによ
り、第1紫外線照射あるいは第2紫外線照射を実施する
ことができる。200は紫外線照射装置の外枠であり、
この紫外線照射装置内の雰囲気を種々変えることができ
るようガス導入部60やガス排気部61を設けている。
この雰囲気ガスとしては、空気、あるいは酸素や窒素な
どを用いる。複数の石英ホルダー40を連続的に右から
左へ搬送することにより、効率的に大量のサブアセンブ
リ100に紫外線照射が可能となり、量産性を著しく高
めることができた。なお、図9では上下から同時に紫外
線照射した例を示したが、本発明はなにも、同時に紫外
線照射しなくても、図8に示したものと同様にまずサブ
アセンブリの上部から紫外線照射した後に、下部から照
射しても構わない。
FIG. 9 is a third schematic structural view of an ultraviolet irradiation apparatus used for manufacturing a high breakdown voltage semiconductor device according to the present invention.
9, the description of the reference numerals shown in FIG. 7 is omitted. In FIG. 7, the conveyor belt is used in order to increase the productivity of ultraviolet irradiation, but the conveyor belt may be contaminated with heavy metals, organic substances, or the like during the irradiation of ultraviolet rays. In order to solve this problem, in FIG. 9, a quartz holder or rail is used instead of the transport belt. Reference numeral 40 denotes a holder made of quartz, on which a plurality of subassemblies 100 described with reference to FIG. 7 are mounted. A quartz holder, which has two concave portions which are long in the traveling direction and which are parallel to each other and which is mounted on the sub-assembly 100, is provided at a lower portion thereof.
The first ultraviolet irradiation or the second ultraviolet irradiation is performed by passing the quartz holder 40 between the fixed ultraviolet light irradiating devices, which are opposed to each other, on the ultraviolet irradiating surface side. 2 UV irradiation can be performed. 200 is an outer frame of the ultraviolet irradiation device,
A gas introduction unit 60 and a gas exhaust unit 61 are provided so that the atmosphere in the ultraviolet irradiation device can be variously changed.
As the atmospheric gas, air, oxygen, nitrogen, or the like is used. By continuously transporting the plurality of quartz holders 40 from right to left, it was possible to efficiently irradiate a large number of sub-assemblies 100 with ultraviolet light, thereby significantly improving mass productivity. FIG. 9 shows an example in which ultraviolet irradiation is performed simultaneously from above and below. However, in the present invention, even if ultraviolet irradiation is not performed simultaneously, ultraviolet irradiation is first performed from the upper part of the subassembly in the same manner as that shown in FIG. Later, irradiation may be performed from below.

【0031】図10は、図9に示したレールの変形例を
示す。図9では進行方向に長く互いに平行な上部に凹部
を有するレール50を用いて説明したが、図10ではボ
ール45が接触しないように、レール上に前記球状のボ
ールより大きな凹部を形成しておき、このレール状にボ
ール45を配置すると、ボール45が回転し進行方向に
移動しなく、ボール間の接触を防止することが可能とな
り、一層円滑にホルダー40を右から左に移動させるこ
とが可能となり、量産性をより一層高めることができ
た。
FIG. 10 shows a modification of the rail shown in FIG. In FIG. 9, the description has been made using the rail 50 having a concave portion at the upper portion which is long in the traveling direction and is parallel to each other. However, in FIG. 10, a concave portion larger than the spherical ball is formed on the rail so that the ball 45 does not contact. When the balls 45 are arranged in this rail shape, the balls 45 do not rotate and move in the traveling direction, it is possible to prevent contact between the balls, and it is possible to move the holder 40 from right to left more smoothly. As a result, mass productivity was further improved.

【0032】以上詳述した本発明による高耐圧半導体装
置の製造方法によれば、定格電圧が5〜22kV高温バ
イアス試験(印加電圧が定格電圧の80%,接合温度が
125あるいは150℃,試験時間が1000h)を実施
したが、リーク電流は初期値の10%増にとどまり、耐
圧の変動も±2%程度に維持でき、高信頼性を示すこと
を確認した。
According to the method of manufacturing a high breakdown voltage semiconductor device according to the present invention described in detail above, the rated voltage is 5 to 22 kV high-temperature bias test (the applied voltage is 80% of the rated voltage, the junction temperature is
The test was carried out at 125 or 150 ° C. for a test time of 1000 h), but it was confirmed that the leak current was increased by only 10% from the initial value, and the fluctuation of the breakdown voltage could be maintained at about ± 2%, indicating high reliability.

【0033】[0033]

【発明の効果】このように、本発明による高耐圧半導体
装置の製造方法によれば、高耐圧でリーク電流が少な
い、高耐圧半導体装置が得られ、かつ量産性に優れた製
造方法で実現できる。
As described above, according to the method of manufacturing a high-breakdown-voltage semiconductor device according to the present invention, a high-breakdown-voltage semiconductor device having a high breakdown voltage and a small leak current can be obtained, and can be realized by a manufacturing method excellent in mass productivity. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の高耐圧半導体装置の製造方法によって
形成された半導体装置の第1実施例を示す断面図であ
る。
FIG. 1 is a sectional view showing a first embodiment of a semiconductor device formed by a method of manufacturing a high breakdown voltage semiconductor device according to the present invention.

【図2】本発明の高耐圧半導体装置の製造方法によるパ
ッシベーション膜の形成方法の説明図である。
FIG. 2 is an explanatory diagram of a method for forming a passivation film by a method for manufacturing a high breakdown voltage semiconductor device of the present invention.

【図3】本発明の高耐圧半導体装置の製造方法による半
導体装置の第1実施例の製造工程ごとの断面図である。
FIG. 3 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention, which is manufactured by the method of manufacturing a high withstand voltage semiconductor device, for each manufacturing process;

【図4】本発明の高耐圧半導体装置の他の製造方法によ
る半導体装置の第1実施例の製造工程ごとの断面図であ
る。
FIG. 4 is a cross-sectional view of a semiconductor device according to another manufacturing method of the high breakdown voltage semiconductor device according to the first embodiment of the present invention for each manufacturing process.

【図5】本発明の高耐圧半導体装置の製造方法によって
形成された半導体装置の第2実施例を示す断面図であ
る。
FIG. 5 is a sectional view showing a second embodiment of the semiconductor device formed by the method for manufacturing a high breakdown voltage semiconductor device of the present invention.

【図6】本発明の高耐圧半導体装置の製造方法による半
導体装置の第2実施例の製造工程ごとの断面図である。
FIG. 6 is a cross-sectional view illustrating a semiconductor device according to a second embodiment of the present invention, which is manufactured by the method of manufacturing a high withstand voltage semiconductor device according to the present invention.

【図7】本発明の高耐圧半導体装置の製造方法に使用す
る紫外線照射装置の第1の構成図である。
FIG. 7 is a first configuration diagram of an ultraviolet irradiation apparatus used in the method for manufacturing a high withstand voltage semiconductor device of the present invention.

【図8】本発明の高耐圧半導体装置の製造方法に使用す
る紫外線照射装置の第2の構成図である。
FIG. 8 is a second configuration diagram of an ultraviolet irradiation device used in the method of manufacturing a high withstand voltage semiconductor device according to the present invention.

【図9】本発明の高耐圧半導体装置の製造方法に使用す
る紫外線照射装置の第3の構成図である。
FIG. 9 is a third configuration diagram of an ultraviolet irradiation apparatus used in the method for manufacturing a high withstand voltage semiconductor device of the present invention.

【図10】本発明の高耐圧半導体装置の製造方法に使用
するレールの変形例を示す図である。
FIG. 10 is a diagram showing a modified example of a rail used in the method for manufacturing a high withstand voltage semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

1…n型半導体領域、2…p+ 型半導体領域、3…n+
型半導体領域、4…第1パッシベーション膜、5…第2
パッシベーション膜、6…樹脂、7…オゾン、8,9…
紫外線照射ランプ、10…ダイオードペレット、12,
13…第1半田、15…第2半田、22…アノード電
極、23…カソード電極、30…搬送用ベルト、40…
ホルダー、45…ボール、50,51…搬送用レール、
60…ガス導入部、61…ガス排気部、100…半導体
装置のサブアセンブリ、200…紫外線照射装置の外
枠。
1 ... n-type semiconductor region, 2 ... p + -type semiconductor region, 3 ... n +
Semiconductor region, 4 ... first passivation film, 5 ... second
Passivation film, 6 resin, 7 ozone, 8, 9 ...
UV irradiation lamp, 10 ... Diode pellet, 12,
DESCRIPTION OF SYMBOLS 13 ... 1st solder, 15 ... 2nd solder, 22 ... anode electrode, 23 ... cathode electrode, 30 ... conveyor belt, 40 ...
Holder, 45: Ball, 50, 51: Transport rail,
Reference numeral 60 denotes a gas introduction unit, 61 denotes a gas exhaust unit, 100 denotes a sub-assembly of a semiconductor device, and 200 denotes an outer frame of an ultraviolet irradiation device.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 23/31 H01L 23/30 C 21/329 29/91 B (72)発明者 村上 進 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 高橋 菊生 茨城県日立市弁天町三丁目10番2号 日立 原町電子工業株式会社内 (72)発明者 ▲吉▼野 勝信 茨城県日立市弁天町三丁目10番2号 日立 原町電子工業株式会社内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification symbol FI H01L 23/31 H01L 23/30 C 21/329 29/91 B (72) Inventor Susumu Murakami 7-1 Omikacho, Hitachi City, Hitachi City, Ibaraki Prefecture No. 1 Hitachi, Ltd.Hitachi Research Laboratory (72) Inventor Kikuo Takahashi 3- 10-2 Bentencho, Hitachi City, Ibaraki Prefecture Within Hitachi Haramachi Electronics Co., Ltd. (72) Inventor ▲ Yoshi ▼ Katsunobu Hitachi, Ibaraki Prefecture Hitachi Haramachi Electronics Co., Ltd.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】露出したpn接合表面に第1紫外線を照射
することにより第1パッシベーション膜となる二酸化珪
素膜を形成し、第1パッシベーション膜に接し第2パッ
シベーション膜を形成し、さらにモールド用樹脂で封止
することを特徴とする高耐圧半導体装置の製造方法。
A first ultraviolet ray is irradiated on the exposed pn junction surface to form a silicon dioxide film serving as a first passivation film; a second passivation film is formed in contact with the first passivation film; A method for manufacturing a high-breakdown-voltage semiconductor device, characterized in that the semiconductor device is sealed.
【請求項2】露出したpn接合表面に第1紫外線を照射
することにより第1パッシベーション膜となる二酸化珪
素膜を形成し、第1パッシベーション膜に接し第2パッ
シベーション膜を形成した後第2紫外線を照射し、さら
にモールド用樹脂で封止することを特徴とする高耐圧半
導体装置の製造方法。
2. A silicon dioxide film serving as a first passivation film is formed by irradiating an exposed pn junction surface with a first ultraviolet light, and a second ultraviolet light is formed after contacting the first passivation film to form a second passivation film. A method for manufacturing a high withstand voltage semiconductor device, which comprises irradiating and sealing with a molding resin.
【請求項3】第2パッシベーション膜の材料がポリイミ
ド樹脂,モールド用樹脂の材料がエポキシ系樹脂である
ことを特徴とする請求項1あるいは請求項2に記載の高
耐圧半導体装置の製造方法。
3. The method according to claim 1, wherein the material of the second passivation film is a polyimide resin, and the material of the molding resin is an epoxy resin.
【請求項4】第1紫外線の波長が199nm以下の遠紫
外線、第2紫外線の波長が200nm以上,400nm
以下であることを特徴とする請求項1ないし請求項3に
記載の高耐圧半導体装置の製造方法。
4. A far ultraviolet ray having a wavelength of the first ultraviolet ray of 199 nm or less, and a second ultraviolet ray having a wavelength of 200 nm or more and 400 nm or less.
4. The method for manufacturing a high breakdown voltage semiconductor device according to claim 1, wherein:
【請求項5】露出したpn接合を有し、前記第1パッシ
ベーション膜及び前記第2パッシベーション膜が形成さ
れていない半導体装置の第1サブアセンブリ、あるいは
露出したpn接合に前記第1紫外線を照射して形成され
た前記第1パッシベーション膜及び前記第2パッシベー
ション膜が形成された半導体装置の第2サブアセンブリ
を移動可能な搬送用ベルト上に搭載し、互いに対向する
2つの固定された紫外線照射装置の紫外線放射面側の間
を前記移動可能な搬送用ベルトが通過することにより、
前記第1紫外線照射あるいは前記第2紫外線照射を実施
することを特徴とする高耐圧半導体装置の製造方法。
5. The method according to claim 5, wherein the first ultraviolet ray is applied to a first sub-assembly of the semiconductor device having an exposed pn junction and not having the first passivation film and the second passivation film formed thereon, or an exposed pn junction. The second subassembly of the semiconductor device having the first passivation film and the second passivation film formed thereon is mounted on a movable transport belt, and the two fixed ultraviolet irradiation devices facing each other are fixed. By moving the movable conveyor belt between the ultraviolet radiation surface side,
A method for manufacturing a high-breakdown-voltage semiconductor device, wherein the first ultraviolet irradiation or the second ultraviolet irradiation is performed.
【請求項6】露出したpn接合を有し、前記第1パッシ
ベーション膜及び前記第2パッシベーション膜が形成さ
れていない半導体装置の第1サブアセンブリ、あるいは
露出したpn接合に前記第1紫外線を照射して形成され
た前記第1パッシベーション膜及び前記第2パッシベー
ション膜が形成された半導体装置の第2サブアセンブリ
を移動可能な搬送用ベルト上に搭載し、搬送用ベルト上
に任意の間隔を有して固定された一方の紫外線照射装置
の紫外線放射面側の下を前記搬送用ベルトが通過させ、
さらに搬送用ベルト下に任意の間隔を有して固定された
もう一方の紫外線照射装置の紫外線放射面側の上を前記
搬送用ベルトが通過させることにより、前記第1紫外線
照射あるいは前記第2紫外線照射を実施することを特徴
とする高耐圧半導体装置の製造方法。
6. A first sub-assembly of a semiconductor device having an exposed pn junction, wherein the first passivation film and the second passivation film are not formed, or an exposed pn junction is irradiated with the first ultraviolet ray. A second sub-assembly of the semiconductor device on which the first passivation film and the second passivation film formed are formed is mounted on a movable transport belt, and is provided at an arbitrary interval on the transport belt. The conveyor belt passes under the ultraviolet radiation surface side of one of the fixed ultraviolet irradiation devices,
Further, the first ultraviolet irradiation or the second ultraviolet irradiation is performed by allowing the conveyance belt to pass over the ultraviolet radiation surface side of another ultraviolet irradiation device fixed at an arbitrary interval below the conveyance belt. A method for manufacturing a high-breakdown-voltage semiconductor device, comprising performing irradiation.
【請求項7】進行方向に長く互いに平行な凹部を下部に
2箇所有するホルダーと、この凹部に対向し上部に凹部
を有する前記ホルダーより長いレールと、前記ホルダー
と前記レールとが球状のボールで接している搬送装置の
ホルダー上に、複数の前記第1サブアセンブリ、あるい
は複数の前記第2サブアセンブリを搭載し、互いに対向
する固定された2つの紫外線照射装置の紫外線放射面側
の間を前記ホルダーを通過させることにより、前記第1
紫外線照射あるいは前記第2紫外線照射を実施すること
を特徴とする高耐圧半導体装置の製造方法。
7. A holder having two lower portions which are long in the traveling direction and are parallel to each other, a rail which is longer than the holder which opposes the concave portion and has an upper portion, and wherein the holder and the rail are spherical balls. A plurality of the first sub-assemblies or a plurality of the second sub-assemblies are mounted on a holder of a conveying device that is in contact with the carrier, and a space between the ultraviolet radiation surfaces of two fixed ultraviolet irradiation devices opposed to each other is fixed. By passing through the holder, the first
A method for manufacturing a high-breakdown-voltage semiconductor device, comprising performing ultraviolet irradiation or the second ultraviolet irradiation.
【請求項8】進行方向に長く互いに平行な凹部を下部に
2箇所有するホルダーと、この凹部に対向し上部に凹部
を有する前記ホルダーより長いレールと、前記ホルダー
と前記レールとが球状のボールで接する搬送装置のホル
ダー上に、前記複数の第1サブアセンブリ、あるいは複
数の第2サブアセンブリを搭載し、任意の間隔を有して
固定された紫外線照射装置の紫外線放射面側の下を前記
ホルダーを通過させ、さらにホルダー下に任意の間隔を
有して固定された紫外線照射装置の紫外線放射面側の上
をホルダーを通過させることにより、前記第1紫外線照
射あるいは前記第2紫外線照射を実施することを特徴と
する高耐圧半導体装置の製造方法。
8. A holder having two lower portions which are long in the traveling direction and are parallel to each other, a rail which is longer than the holder which opposes the concave portion and has an upper portion, and wherein the holder and the rail are spherical balls. The plurality of first sub-assemblies or the plurality of second sub-assemblies are mounted on a holder of a transfer device that is in contact with the holder, and the holder is disposed below an ultraviolet radiation surface side of an ultraviolet irradiation device fixed at an arbitrary interval. And the first ultraviolet irradiation or the second ultraviolet irradiation is carried out by passing the holder on the ultraviolet radiation surface side of an ultraviolet irradiation device fixed at an arbitrary interval below the holder. A method for manufacturing a high-breakdown-voltage semiconductor device, comprising:
【請求項9】前記レール上に前記球状のボールより大き
な凹部が形成され、このレール状に前記ボールが配置さ
れ、ボールが回転し、進行方向に移動しないことを特徴
とする請求項7あるいは請求項8に記載の高耐圧半導体
装置の製造方法。
9. The method according to claim 7, wherein a concave portion larger than the spherical ball is formed on the rail, and the ball is arranged on the rail, and the ball rotates and does not move in the traveling direction. Item 10. A method for manufacturing a high withstand voltage semiconductor device according to item 8.
【請求項10】前記ホルダー,レール及びボールの材料
が石英であることを特徴とする請求項7,請求項8ある
いは請求項9に記載の高耐圧半導体装置の製造方法。
10. The method for manufacturing a high breakdown voltage semiconductor device according to claim 7, wherein the material of said holder, rail and ball is quartz.
JP22774997A 1997-08-25 1997-08-25 Method for manufacturing high withstand voltage semiconductor device Expired - Fee Related JP3332819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22774997A JP3332819B2 (en) 1997-08-25 1997-08-25 Method for manufacturing high withstand voltage semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22774997A JP3332819B2 (en) 1997-08-25 1997-08-25 Method for manufacturing high withstand voltage semiconductor device

Publications (2)

Publication Number Publication Date
JPH1167759A true JPH1167759A (en) 1999-03-09
JP3332819B2 JP3332819B2 (en) 2002-10-07

Family

ID=16865778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22774997A Expired - Fee Related JP3332819B2 (en) 1997-08-25 1997-08-25 Method for manufacturing high withstand voltage semiconductor device

Country Status (1)

Country Link
JP (1) JP3332819B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043205A1 (en) * 2005-10-14 2007-04-19 Yatabe Massao Irradiation unit, method of irradiation and semiconductor device
JP2013191716A (en) * 2012-03-14 2013-09-26 Hitachi Ltd Sic element mounting power semiconductor module
WO2014092089A1 (en) * 2012-12-11 2014-06-19 株式会社 日立パワーデバイス Power semiconductor device, rectifier device, and power source device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043205A1 (en) * 2005-10-14 2007-04-19 Yatabe Massao Irradiation unit, method of irradiation and semiconductor device
JP2013191716A (en) * 2012-03-14 2013-09-26 Hitachi Ltd Sic element mounting power semiconductor module
WO2014092089A1 (en) * 2012-12-11 2014-06-19 株式会社 日立パワーデバイス Power semiconductor device, rectifier device, and power source device
JP2014116511A (en) * 2012-12-11 2014-06-26 Hitachi Power Semiconductor Device Ltd Power semiconductor device, rectification device, and power unit

Also Published As

Publication number Publication date
JP3332819B2 (en) 2002-10-07

Similar Documents

Publication Publication Date Title
KR100357178B1 (en) Solid state image sensing device and method for fabricating the same
US7897427B2 (en) Method for manufacturing solid-state image pick-up device
WO2014163188A1 (en) Method for manufacturing semiconductor device
KR20040033276A (en) Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device
KR20060044756A (en) Semiconductor device and manufacturing method thereof
US8062925B2 (en) Process for preparing a semiconductor light-emitting device for mounting
JPH08227895A (en) Semiconductor device and manufacture thereof
CN110114861A (en) The manufacturing method of semiconductor device
US6787885B2 (en) Low temperature hydrophobic direct wafer bonding
JP3332819B2 (en) Method for manufacturing high withstand voltage semiconductor device
JP2004063564A (en) Photoelectric converter fabricating process
WO2006008829A1 (en) Process for producing semiconductor device
CN102446722A (en) Method for preventing failure of photoresist in dual stress silicon nitride process
JP4197863B2 (en) Photovoltaic device manufacturing method
US20140305496A1 (en) Solar cell module
CN110024136B (en) High photoelectric conversion efficiency solar cell and method for manufacturing high photoelectric conversion efficiency solar cell
JPS6014479A (en) Manufacture of photoelectric conversion device
JP2001244282A (en) Method of manufacturing semiconductor device
JPH10340914A (en) Manufacture of semiconductor device
JP2003224256A (en) Photoelectric conversion device, solid-state image pickup device, and manufacturing method for the same
JP4280138B2 (en) Method for manufacturing photoelectric conversion device
KR100349184B1 (en) Wafer attach method
JP3296334B2 (en) Method and apparatus for manufacturing BGA semiconductor device
KR100720495B1 (en) Method for manufacturing semiconductor device
JP2002299278A (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees