JPH1164394A - Absolute value circuit - Google Patents
Absolute value circuitInfo
- Publication number
- JPH1164394A JPH1164394A JP21651097A JP21651097A JPH1164394A JP H1164394 A JPH1164394 A JP H1164394A JP 21651097 A JP21651097 A JP 21651097A JP 21651097 A JP21651097 A JP 21651097A JP H1164394 A JPH1164394 A JP H1164394A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- absolute value
- voltage
- transconductance amplifier
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は例えばディジタル
表示型の電圧・電流測定器等に利用される絶対値回路に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an absolute value circuit used for a digital display type voltage / current measuring device, for example.
【０００２】[0002]
【従来の技術】従来より、例えばディジタル表示型の電
圧・電流測定器では交流電圧の実効値を求めるために絶
対値回路を用いている。図９に従来の絶対値回路の構成
を示す。図９に示す絶対値回路は入力端子ＩＮが負の場
合、演算増幅器Ａ１が正電圧を出力し、この正電圧によ
りダイオードＤ２がオン、ダイオードＤ１がオフとな
り、演算増幅器Ａ２の反転入力端子に正極性の電圧を印
加し、出力端子ＯＵＴには負極性の電圧を出力する。2. Description of the Related Art Conventionally, for example, in a digital display type voltage / current measuring device, an absolute value circuit has been used to obtain an effective value of an AC voltage. FIG. 9 shows a configuration of a conventional absolute value circuit. In the absolute value circuit shown in FIG. 9, when the input terminal IN is negative, the operational amplifier A1 outputs a positive voltage, and this positive voltage turns on the diode D2 and turns off the diode D1. A negative voltage is applied, and a negative voltage is output to the output terminal OUT.
【０００３】入力端子ＩＮが正の場合、演算増幅器Ａ１
は負電圧を出力する。従って、ダイオードＤ１はオン、
Ｄ２がオフとなる。この結果、Ａ点の電位はダイオード
Ｄ１を通じて演算増幅器Ａ１の入力端子の電位と等価と
なりＯＶとなり、入力端子ＩＮに与えた正電位は抵抗器
Ｒ４を通じて演算増幅器Ａ２の反転入力端子に与えら
れ、出力端子ＯＵＴには負極性の電圧を出力する。よっ
て、入力端子ＩＮに交流電圧ＡＣを入力すると、出力端
子ＯＵＴには負極性の絶対値Ｂが出力される。この絶対
値Ｂが正しく得られる条件としては、Ｒ１＝Ｒ２，Ｒ４
＝２×Ｒ３で与えられる。When the input terminal IN is positive, the operational amplifier A1
Outputs a negative voltage. Therefore, the diode D1 is on,
D2 is turned off. As a result, the potential at the point A becomes equivalent to the potential of the input terminal of the operational amplifier A1 through the diode D1 and becomes OV. The positive potential applied to the input terminal IN is applied to the inverting input terminal of the operational amplifier A2 through the resistor R4. A negative voltage is output to the terminal OUT. Therefore, when the AC voltage AC is input to the input terminal IN, the absolute value B of the negative polarity is output to the output terminal OUT. Conditions for obtaining the absolute value B correctly are as follows: R1 = R2, R4
= 2 × R3.
【０００４】図１０は従来の絶対値回路の他の例を示
す。この例では入力端子ＩＮが負の場合は演算増幅器Ａ
１が正電圧を出力するからダイオードＤ１がオン、ダイ
オードＤ２がオフに制御される。この結果、演算増幅器
Ａ２の非反転入力端子はＯ電位に保持され、反転入力端
子に正電圧が印加される。従って、出力端子ＯＵＴには
負極性の電圧が出力される。FIG. 10 shows another example of a conventional absolute value circuit. In this example, when the input terminal IN is negative, the operational amplifier A
Since 1 outputs a positive voltage, the diode D1 is turned on and the diode D2 is turned off. As a result, the non-inverting input terminal of the operational amplifier A2 is kept at the O potential, and a positive voltage is applied to the inverting input terminal. Therefore, a negative voltage is output to the output terminal OUT.
【０００５】入力端子ＩＮが正の場合は演算増幅器Ａ１
は負電圧を出力する。この結果、ダイオードＤ１はオ
フ、Ｄ２はオンとなる。従ってこの場合は、演算増幅器
Ａ２の反転入力端子の電位はＯ電位となり、非反転入力
端子に負極性の電圧が与えられる。よって、出力端子Ｏ
ＵＴには負極性の電圧が出力される。このようにしてこ
の図１０の場合も入力端子ＩＮに交流電圧ＡＣを与える
と、出力端子ＯＵＴに負極性の絶対値Ｂが出力される。
この絶対値Ｂが正しく得られる条件としてはＲ２＝Ｒ３
＝Ｒ４＝Ｒ５で与えられる。When the input terminal IN is positive, the operational amplifier A1
Outputs a negative voltage. As a result, the diode D1 turns off and the diode D2 turns on. Therefore, in this case, the potential of the inverting input terminal of the operational amplifier A2 becomes the O potential, and a negative voltage is applied to the non-inverting input terminal. Therefore, the output terminal O
A negative voltage is output to the UT. Thus, also in the case of FIG. 10, when the AC voltage AC is applied to the input terminal IN, the absolute value B of the negative polarity is output to the output terminal OUT.
The condition for obtaining the absolute value B correctly is as follows: R2 = R3
= R4 = R5.
【０００６】[0006]
【発明が解決しようとする課題】図９に示した回路構成
を採るとき、入力が負極性のときは演算増幅器Ａ１とダ
イオードＤ２を通じて演算増幅器Ａ２の反転入力端子に
入力され、入力が正極性のときは抵抗器Ｒ４を通じて演
算増幅器Ａ２の反転入力端子に入力される。このように
入力の極性に応じて異なる経路（増幅素子の数が変化す
る）を通ることにより、正と負で位相差を生じる。この
ことにより、この回路の動作周波数が制限され、高速化
がむずかしい欠点がある。つまり、正確に測定できる交
流信号の周波数が比較的低い周波数に制限される欠点が
ある。When the circuit configuration shown in FIG. 9 is adopted, when the input is negative, it is input to the inverting input terminal of the operational amplifier A2 through the operational amplifier A1 and the diode D2, and the input is positive. At this time, the signal is input to the inverting input terminal of the operational amplifier A2 through the resistor R4. In this way, by passing through different paths (the number of amplifying elements changes) according to the polarity of the input, a positive and negative phase difference is generated. As a result, the operating frequency of this circuit is limited, and there is a drawback that high-speed operation is difficult. That is, there is a disadvantage that the frequency of the AC signal that can be accurately measured is limited to a relatively low frequency.
【０００７】図１０に示す回路構成を採る場合は、入力
が正でも負でも経路に含まれる増幅素子の数に変更がな
いから、動作周波数の制限は解消されるが、演算増幅器
Ａ２は回路構成上Ｒ４＝Ｒ５の条件が必要条件とされ
る。従って、演算増幅器Ａ２の帰還率βがβ＝0.５とな
るため、演算増幅器Ａ２の帯域幅は本来の帯域幅の約１
／２に制限される。従って、この図８の場合も高い周波
数の測定に制限が付される欠点を持つ。When the circuit configuration shown in FIG. 10 is employed, the operating frequency is not limited because the number of amplifying elements included in the path is not changed regardless of whether the input is positive or negative. The condition of R4 = R5 is a necessary condition. Therefore, since the feedback ratio β of the operational amplifier A2 becomes β = 0.5, the bandwidth of the operational amplifier A2 is about 1% of the original bandwidth.
/ 2. Therefore, the case of FIG. 8 also has a disadvantage that the measurement at a high frequency is limited.
【０００８】また、この回路は利得が１倍に固定され、
このままでは任意の利得を得ることができない欠点をも
つ。更に、絶対値回路の高精度化を実現するためには、
各演増幅器Ａ１，Ａ２のオフセット電圧の補正が必要に
なるが、図９及び図１０に示す回路構成の場合は、オフ
セット電圧の補正値の検出がむずかしく、高精度化はむ
ずかしい。In this circuit, the gain is fixed to one time,
There is a drawback that an arbitrary gain cannot be obtained as it is. Furthermore, in order to realize higher precision of the absolute value circuit,
It is necessary to correct the offset voltage of each of the amplifiers A1 and A2. However, in the case of the circuit configurations shown in FIGS. 9 and 10, it is difficult to detect the correction value of the offset voltage, and it is difficult to achieve high accuracy.
【０００９】更に、従来の回路は抵抗値が正確に合致さ
れた高精度抵抗器が多数（図９，図１０の場合４個）必
要となる欠点もある。この発明の目的は、高速、高精度
の絶対値回路を容易に実現することにある。Further, the conventional circuit has a disadvantage that a large number of high precision resistors (four in FIGS. 9 and 10) whose resistance values are accurately matched are required. An object of the present invention is to easily realize a high-speed, high-precision absolute value circuit.
【００１０】[0010]
【課題を解決するための手段】この発明では、演算増幅
器と、対のダイオードと、これら一対のダイオードの正
及び負の整流電流を上記演算増幅器に負帰還させる抵抗
値が揃えられた一対の抵抗器とによって構成され、入力
信号の正と負の各極性に対応して一方の出力端子と他方
の出力端子に正と負の電圧を出力する整流増幅回路と、
この整流増幅回路の一方の出力端子と他方の出力端子に
出力される正と負の整流電圧のそれぞれが一対の差動入
力端子に与えられ、正と負の入力電圧に対し、出力側に
同一極性の電流を出力する第１トランスコンダクタンス
増幅器と、この第１トランスコンダクタンス増幅器と同
一トランスコンダクタンス特性を持ち、非反転入力端子
が共通電位点に接続された第２トランスコンダクタンス
増幅器と、上記第１トランスコンダクタンス増幅器と第
２トランスコンダクタンス増幅器が出力する電流を加算
する電流加算器と、この電流加算回路の電流加算結果を
電圧に変換するトランスインピーダンス増幅器と、この
トランスインピーダンス増幅器の出力電圧を上記第２ト
ランスコンダクタンス増幅器の反転入力端子に帰還させ
る帰還回路と、によって構成される。According to the present invention, there is provided an operational amplifier, a pair of diodes, and a pair of resistors having the same resistance value for negatively feeding back the positive and negative rectified currents of the pair of diodes to the operational amplifier. A rectifier amplifier circuit configured to output positive and negative voltages to one output terminal and the other output terminal corresponding to each of the positive and negative polarities of the input signal;
Each of the positive and negative rectified voltages output to one output terminal and the other output terminal of the rectifier amplifier circuit is given to a pair of differential input terminals, and the same for the positive and negative input voltages on the output side. A first transconductance amplifier for outputting a polarity current, a second transconductance amplifier having the same transconductance characteristics as the first transconductance amplifier, and a non-inverting input terminal connected to a common potential point; A current adder for adding the currents output by the conductance amplifier and the second transconductance amplifier, a transimpedance amplifier for converting a current addition result of the current addition circuit into a voltage, and an output voltage of the transimpedance amplifier for the second transformer. A feedback circuit that feeds back to the inverting input terminal of the conductance amplifier; It made me.
【００１１】この発明の構成によれば、正負何れの極性
の入力信号に対しても同一の増幅器で整流し、増幅する
から極性の違いによって位相のずれが発生しない。この
ために、動作周波数に制限が与えられることなく、高い
周波数の信号も正確に測定することができる。また、抵
抗値が合致した抵抗器は一対（２本）あればよく、その
数は従来の回路より少なくできる。更に、この発明では
第１トランスコンダクタンス増幅器は常に何れか一方の
入力端子が共通電位として動作するから、コモン電圧に
よる誤差が発生しない。よって、測定精度の向上が期待
できる。According to the configuration of the present invention, an input signal of either positive or negative polarity is rectified and amplified by the same amplifier, so that no phase shift occurs due to a difference in polarity. For this reason, a signal of a high frequency can also be accurately measured without limiting the operating frequency. In addition, the number of resistors having the same resistance value may be one pair (two), and the number can be smaller than that of the conventional circuit. Further, according to the present invention, since the first transconductance amplifier always operates at one of the input terminals as a common potential, no error occurs due to the common voltage. Therefore, improvement in measurement accuracy can be expected.
【００１２】[0012]
【発明の実施の形態】図１にこの発明の一実施例を示
す。図１において１１は整流増幅回路を示す。この整流
増幅回路１１は演算増幅器Ａ１と入力抵抗器Ｒ１，帰還
抵抗器Ｒ２，Ｒ３と、整流ダイオードＤ１，Ｄ２とによ
って構成される。入力信号ＶIN（図２Ａ）の電位が負電
位のとき、演算増幅器Ａ１の出力点Ａは正電位となる。
従って、ダイオードＤ１がオン、ダイオードＤ２がオフ
の状態となり、ダイオードＤ１で整流された整流電圧Ｖ
X1（図２Ｂ）が帰還抵抗器Ｒ２を通じて演算増幅器Ａ１
の反転入力端子に帰還される。FIG. 1 shows an embodiment of the present invention. In FIG. 1, reference numeral 11 denotes a rectifying amplifier circuit. The rectifying amplifier circuit 11 includes an operational amplifier A1, an input resistor R1, feedback resistors R2 and R3, and rectifying diodes D1 and D2. When the potential of the input signal V IN (FIG. 2A) is negative, the output point A of the operational amplifier A1 becomes positive.
Therefore, the diode D1 is turned on, the diode D2 is turned off, and the rectified voltage V rectified by the diode D1 is obtained.
X1 (FIG. 2B) is connected to the operational amplifier A1 through the feedback resistor R2.
Is fed back to the inverting input terminal.
【００１３】入力信号ＶINの電位が正電位のとき、演算
増幅器Ａ１の出力点Ａの電位は負電位となる。従って、
ダイオードＤ１はオフ、ダイオードＤ２がオンとなり、
ダイオードＤ２で整流された整流電圧ＶX2（図２Ｃ）が
帰還抵抗器Ｒ３を通じて演算増幅器Ａ１の反転入力端子
に帰還される。入力信号ＶINの電位が負電位のとき、整
流増幅回路１１の出力端子１１Ａには正極性の整流電圧
ＶX1が出力される。この整流電圧ＶX1を第１トランスコ
ンダクタンス増幅器Ａ２の非反転入力端子（反転入力端
子でもよい）に入力する。このとき、ダイオードＤ２は
オフであることから、出力端子１１Ｂは共通電位ＶCOM
に維持され、第１トランスコンダクタンス増幅器Ａ２の
反転入力端子は共通電位ＶCOM に維持される。When the potential of the input signal V IN is positive, the potential at the output point A of the operational amplifier A1 becomes negative. Therefore,
The diode D1 is off, the diode D2 is on,
The rectified voltage V X2 (FIG. 2C) rectified by the diode D2 is fed back to the inverting input terminal of the operational amplifier A1 through the feedback resistor R3. When the potential of the input signal V IN is a negative potential, a positive rectified voltage V X1 is output to the output terminal 11A of the rectifying amplifier circuit 11. This rectified voltage V X1 is input to a non-inverting input terminal (or an inverting input terminal) of the first transconductance amplifier A2. At this time, since the diode D2 is off, the output terminal 11B is connected to the common potential V COM.
, And the inverting input terminal of the first transconductance amplifier A2 is maintained at the common potential VCOM .
【００１４】入力信号ＶINの電位が正電位のとき、出力
点Ａは負電位となる。従って、出力端子１１Ｂは負の整
流電圧ＶX2を出力し、この負の整流電圧ＶX2を第１トラ
ンスコンダクタンス増幅器Ａ２の反転入力端子（非反転
入力端子でもよい）に与える。このとき、出力端子１１
Ａは共通電位ＶCOM に維持され、第１トランスコンダク
タンス増幅器Ａ２の非反転入力端子は共通電位ＶCOM に
維持される。When the potential of the input signal V IN is a positive potential, the output point A has a negative potential. Accordingly, the output terminal 11B outputs a negative rectified voltage V X2, give this negative rectified voltage V X2 to the inverting input terminal of the first transconductance amplifier A2 (may be non-inverting input terminal). At this time, the output terminal 11
A is maintained at a common potential V COM, the non-inverting input terminal of the first transconductance amplifier A2 is maintained at the common potential V COM.
【００１５】第１トランスコンダクタンス増幅器Ａ２の
非反転入力端子に正極性の整流電圧ＶX1が与えられ、反
転入力端子に負極性の整流電圧ＶX2が与えられることか
ら、第１トランスコンダクタンス増幅器Ａ２は入力信号
ＶINが正電位でも負電位でも同一極性の電流Ｉ1 （図２
Ｄ）を出力する。第１トランスコンダクタンス増幅器Ａ
２が出力する電流Ｉ1 を電流加算器ＡＤＤの一方の入力
端子に供給する。この電流加算器ＡＤＤの他方の入力端
子には、第２トランスコンダクタンス増幅器Ａ３から電
流Ｉ1 と向きが逆向きの電流Ｉ2（図２Ｅ）を入力し、
電流Ｉ1 とＩ2 の差の電流を電流−電圧変換器として動
作するトランスインピーダンス増幅器Ａ４に入力する。
従って、このトランスインピーダンス増幅器Ａ４の出力
側に電流が加算器ＡＤＤで算出した電流Ｉ1 とＩ2の差
の値に対応した電圧ＶO （図２Ｆ）が出力され、出力端
子ＯＵＴに出力される。Since the positive rectified voltage V X1 is applied to the non-inverting input terminal of the first transconductance amplifier A2 and the negative rectified voltage V X2 is applied to the inverting input terminal, the first transconductance amplifier A2 is The current I 1 of the same polarity regardless of whether the input signal V IN is a positive potential or a negative potential (FIG. 2)
D) is output. First transconductance amplifier A
2 supplies the current I 1 output from one of the input terminals of the current adder ADD. To the other input terminal of the current adder ADD, a current I 2 (FIG. 2E) having a direction opposite to that of the current I 1 is input from the second transconductance amplifier A3.
Input to the transimpedance amplifier A4 to operate as a voltage converter - a current difference between the currents I 1 and I 2 current.
Accordingly, a voltage V O (FIG. 2F) corresponding to the difference between the currents I 1 and I 2 calculated by the adder ADD is output to the output side of the transimpedance amplifier A4 and output to the output terminal OUT. .
【００１６】ここで、第２トランスコンダクタンス増幅
器Ａ３の非反転入力端子は共通電位点に接続され、反転
入力端子にトランスインピーダンス増幅器Ａ４から出力
される電圧ＶO を帰還回路１２を通じて帰還させる。つ
まり、この帰還電圧ＶO を第１トランスコンダクタンス
増幅器Ａ２の利得ｇｍ1 と等しい利得ｇｍ2 を持つ第２
トランスコンダクタンス増幅器Ａ３の反転入力端子に供
給することにより、電流Ｉ1 にほぼ等しい電流Ｉ2 が第
２トランスコンダクタンス増幅器Ａ３の出力側に発生
し、電流加算器ＡＤＤでこれら電流Ｉ1 とＩ2 を平衡
（相殺）させることができる。Here, the non-inverting input terminal of the second transconductance amplifier A3 is connected to a common potential point, and the voltage V O output from the transimpedance amplifier A4 is fed back to the inverting input terminal through the feedback circuit 12. That is, the feedback voltage V O is set to the second value having the gain gm 2 equal to the gain gm 1 of the first transconductance amplifier A2.
By supplying to the inverting input terminal of the transconductance amplifier A3, approximately equal current I 2 in the current I 1 is generated at the output side of the second transconductance amplifier A3, the current adder These currents in ADD I 1 and I 2 Equilibrium (can be offset).
【００１７】このように、この発明による構成によれ
ば、入力信号の極性が正電位でも、負電位でも同一の演
算増幅器Ａ１によって整流し、増幅するから入力信号の
極性によって位相差が発生することはない。従って、入
力端子ＩＮから出力端子ＯＵＴまでの間の回路の動作周
波数に制限を受けることはなく、高い周波数の信号に対
しても正常に絶対値を出力することができる。As described above, according to the configuration of the present invention, even if the polarity of the input signal is positive or negative, the signal is rectified and amplified by the same operational amplifier A1, so that a phase difference occurs due to the polarity of the input signal. There is no. Therefore, the operating frequency of the circuit between the input terminal IN and the output terminal OUT is not restricted, and an absolute value can be output normally even for a high-frequency signal.
【００１８】また、第１トランスコンダクタンス増幅器
Ａ２は帰還が掛けられることなく動作するから、増幅器
Ａ２の本来の帯域幅をもって動作する。よって、低い周
波数の信号から高い周波数の信号まで均一な利得で動作
し、広い帯域にわたって正確な絶対値を出力することが
できる。以上の動作を数式によって説明する。Since the first transconductance amplifier A2 operates without feedback, it operates with the original bandwidth of the amplifier A2. Therefore, it operates with a uniform gain from a low frequency signal to a high frequency signal, and can output an accurate absolute value over a wide band. The above operation will be described using mathematical expressions.
【００１９】第１及び第２トランスコンダクタンス増幅
器Ａ２とＡ３の出力電流をＩ1 ，Ｉ 2 ，第１，第２トラ
ンスコンダクタンス増幅器Ａ２とＡ３のコンダクタンス
をｇｍ1 ，ｇｍ2 とすると、 Ｉ1 ＝（ＶX1−ＶX2）ｇｍ1 Ｉ2 ＝（ＶY1−ＶY2）ｇｍ2 ここで、それぞれのコンダクタンスをｇｍ1 ＝ｇｍ2 ＝
ｇｍ，トランスインピーダンス増幅器Ａ４のトランスイ
ンピーダンスをＺ，出力端子ＯＵＴに出力される電圧を
ＶO とすると、 ＶO ＝（Ｉ1 ＋Ｉ2 ）Ｚ＝｛（ＶX1−ＶX2）＋（ＶY1−
ＶY2）｝ｇｍ・Ｚ ＶY2＝ＶO ，ＶY1＝０（共通電位）なので ＶO ＝（ＶX1−ＶX2）ｇｍ・Ｚ／（１＋ｇｍ・Ｚ） ｇｍ・Ｚ≫１のとき ＶO ＝ＶX1−ＶX2 入力信号ＶINの極性が正極性のとき、ＶX1＝０，ＶX2＝
−（Ｒ３／Ｒ１）ＶINよって、 ＶO ＝（Ｒ３／Ｒ１）ＶIN ＶINが負極性のとき、ＶX1＝−（Ｒ２／Ｒ１）ＶIN，Ｖ
X2＝０よって、 ＶO ＝−（Ｒ２／Ｒ１）ＶIN （ＶINが負極性のため、
ＶO は正極性） となる。このことから帰還抵抗器Ｒ２とＲ３の抵抗値が
互いに等しければ演算増幅器Ａ１の利得は入力信号ＶIN
が正でも負でも同一の利得で動作することになる。よっ
て、この発明では帰還抵抗器Ｒ２とＲ３の抵抗値が合致
していればよいことになる。First and second transconductance amplification
The output current of the devices A2 and A3 is I1, I Two, 1st, 2nd tiger
Conductance of the conductance amplifiers A2 and A3
Gm1, GmTwoThen I1= (VX1-VX2) Gm1 ITwo= (VY1-VY2) GmTwo Here, each conductance is gm1= GmTwo=
gm, Transimpedance of transimpedance amplifier A4
Impedance Z and the voltage output to the output terminal OUT
VOThen, VO= (I1+ ITwo) Z = ｛(VX1-VX2) + (VY1−
VY2)｝ Gm ・ ZVY2= VO, VY1= 0 (common potential)O= (VX1-VX2) Gm · Z / (1 + gm · Z) V when gm · Z≫1O= VX1-VX2 Input signal VINWhen the polarity ofX1= 0, VX2=
− (R3 / R1) VINTherefore, VO= (R3 / R1) VIN VINWhen is negative, VX1=-(R2 / R1) VIN, V
X2= 0, so VO=-(R2 / R1) VIN (VINIs negative polarity,
VOIs positive polarity). From this, the resistance values of the feedback resistors R2 and R3 become
If they are equal to each other, the gain of the operational amplifier A1 is equal to the input signal VIN
Will operate with the same gain, whether positive or negative. Yo
Therefore, in the present invention, the resistance values of the feedback resistors R2 and R3 match.
That's all you need to do.
【００２０】図３乃至図８にこの発明による絶対値回路
の変形実施例を示す。図３は第２トランスコンダクタン
ス増幅器Ａ３に帰還電圧を供給する帰還回路１２に利得
設定回路Ｇを接続し、利得設定回路Ｇを構成するインピ
ーダンスＺ１とＺ２の分圧比Ｚ１／（Ｚ１＋Ｚ２）を適
宜に設定し、第２トランスコンダクタンス増幅器Ａ３に
帰還される電圧の帰還量を適当値に設定できる構成とし
た場合を示す。FIGS. 3 to 8 show modified embodiments of the absolute value circuit according to the present invention. FIG. 3 shows that the gain setting circuit G is connected to the feedback circuit 12 that supplies a feedback voltage to the second transconductance amplifier A3, and the voltage dividing ratio Z1 / (Z1 + Z2) of the impedances Z1 and Z2 constituting the gain setting circuit G is appropriately set. Then, a case is shown in which the feedback amount of the voltage fed back to the second transconductance amplifier A3 can be set to an appropriate value.
【００２１】このように、第２トランスコンダクタンス
増幅器Ａ３に帰還される電圧の帰還量を適当値に設定す
ることができる構成とすることにより回路全体の、例え
ば利得等の伝達関数を任意に設定することができる利点
が得られる。図４は演算増幅器のオフセット電圧による
誤差或いは極性による誤差を除去する構成を付加した場
合を示す。つまり、図４に示す例では演算増幅器Ａ１の
非反転入力端子と、第２トランスコンダクタンス増幅器
Ａ３の非反転入力端子に可変電圧源Ｖ1 ，Ｖ2 を接続し
た場合を示す。As described above, by adopting a configuration in which the feedback amount of the voltage fed back to the second transconductance amplifier A3 can be set to an appropriate value, a transfer function such as a gain of the entire circuit can be arbitrarily set. The benefits can be obtained. FIG. 4 shows a case where a configuration for removing an error due to the offset voltage or an error due to the polarity of the operational amplifier is added. That is, the example shown in FIG. 4 shows a case where the variable voltage sources V 1 and V 2 are connected to the non-inverting input terminal of the operational amplifier A1 and the non-inverting input terminal of the second transconductance amplifier A3.
【００２２】この図４に示す構成によれば、可変電圧源
Ｖ1 の電圧を調整することにより、図５に示す絶対値特
性Ｓの極性差ＶPOを調整することができる。また、可変
電圧源Ｖ2 を調整することにより、図５に示すオフセッ
ト誤差ＶOFF を除去する調整を行うことができる。この
ように、この発明の絶対値回路によれば、極性差Ｖ
POと、オフセット誤差ＶOFF を別々に調整して除去でき
る利点が得られる。According to the configuration shown in FIG. 4, the polarity difference V PO of the absolute value characteristic S shown in FIG. 5 can be adjusted by adjusting the voltage of the variable voltage source V 1 . Further, by adjusting the variable voltage source V 2, it can be adjusted to eliminate the offset error V OFF shown in FIG. Thus, according to the absolute value circuit of the present invention, the polarity difference V
The advantage that the PO and the offset error V OFF can be separately adjusted and removed is obtained.
【００２３】図６は第１トランスコンダクタンス増幅器
Ａ２の入力回路にバイアス電流補償回路１M1とＩM2を設
け、このバイアス電流補償回路１M1とＩM2によって第１
トランスコンダクタンス増幅器Ａ２に流れ込むバイアス
電流ＩB1とＩB2をＩB1＝ＩB2の状態に設定できるように
構成した場合を示す。このように、第１トランスコンダ
クタンス増幅器Ａ２のバイアス電流ＩB1とＩ B2をＩB1＝
ＩB2に設定することにより、この第１トランスコンダク
タンス増幅器Ａ２から出力する正側と負側の電流値を揃
えることができる。FIG. 6 shows a first transconductance amplifier.
Bias current compensation circuit 1 in A2 input circuitM1And IM2Set
This bias current compensation circuit 1M1And IM2By first
Bias flowing into transconductance amplifier A2
Current IB1And IB2To IB1= IB2Can be set to the state of
Shows the case where it is configured. Thus, the first transconductor
Bias current I of the conductance amplifier A2B1And I B2To IB1=
IB2To the first transconductor.
Align the positive and negative current values output from the sense amplifier A2
Can be obtained.
【００２４】図７は図６の更に他の変形実施例を示す。
図７に示した実施例ではバイアス電流補償回路１M1とＩ
M2の代わりにバッファ増幅器で構成したインピーダンス
変換回路ＢU1，ＢU2を第１トランスコンダクタンス増幅
器Ａ２の各入力回路に挿入し、第１トランスコンダクタ
ンス増幅器Ａ２に入力される正側と負側の電圧値を揃え
るように構成した場合を示す。FIG. 7 shows still another modified embodiment of FIG.
In the embodiment shown in FIG. 7, the bias current compensation circuits 1 M1 and I
Instead of M2 , impedance conversion circuits B U1 and B U2 composed of buffer amplifiers are inserted into each input circuit of the first transconductance amplifier A2, and the positive and negative voltage values input to the first transconductance amplifier A2 Are shown to be aligned.
【００２５】図８はトランスインピーダンス増幅器Ａ４
の入力側に平滑コンデンサＣを接続し、電流加算器ＡＤ
Ｄからトランスインピーダンス増幅器Ａ４に入力する電
流加算信号を平滑化してトランスインピーダンス増幅器
Ａ４に入力するように構成した場合を示す。このよう
に、平滑コンデンサＣを設けた場合には、出力端子ＯＵ
Ｔに出力される電圧値は入力端子ＩＮに与えた交流信号
の平均値に対応した直流電圧となる。FIG. 8 shows a transimpedance amplifier A4.
Is connected to a smoothing capacitor C on the input side of the current adder AD.
A case is shown in which the current addition signal input from D to the transimpedance amplifier A4 is smoothed and input to the transimpedance amplifier A4. Thus, when the smoothing capacitor C is provided, the output terminal OU
The voltage value output to T is a DC voltage corresponding to the average value of the AC signal applied to the input terminal IN.
【００２６】[0026]
【発明の効果】以上説明したように、この発明によれば
正側及び負側の整流増幅を同一の増幅器Ａ１で実行する
から、正側と負側で伝播定数に変化はなく、特に周波数
が高い信号に対しても正側と負側で位相差が発生するこ
とはない。この結果、周波数の高い信号が入力されても
正しい絶対値を出力することができる利点が得られる。As described above, according to the present invention, the rectification amplification on the positive side and the rectification on the negative side are performed by the same amplifier A1, so that there is no change in the propagation constant between the positive side and the negative side. There is no phase difference between the positive side and the negative side even for a high signal. As a result, there is an advantage that a correct absolute value can be output even when a signal having a high frequency is input.
【００２７】また、整流増幅回路１１の整流出力電圧を
第１トランスコンダクタンス増幅器Ａ２で受け、この第
１トランスコンダクタンス増幅器Ａ２によって電流信号
に変換し、この電流Ｉ1 と、第２トランスコンダクタン
ス増幅器Ａ３とトランスインピーダンス変換器Ａ４で構
成されるカレントミラー回路で発生する電流Ｉ2 とを平
衡させて絶対値に対応した出力電圧を得る構成としたか
ら、第１トランスコンダクタンス増幅器Ａ２と第２トラ
ンスコンダクタンス増幅器Ａ３は何れも利得の制限を受
けることなく、高い周波数まで動作することができる。
よって、周波数の高い信号でも正確な実効値を測定でき
る利点が得られる。The rectified output voltage of the rectifying amplifier circuit 11 is received by the first transconductance amplifier A2, converted into a current signal by the first transconductance amplifier A2, and the current I 1 and the second transconductance amplifier A3 Since the current I 2 generated by the current mirror circuit composed of the transimpedance converter A4 is balanced to obtain an output voltage corresponding to the absolute value, the first transconductance amplifier A2 and the second transconductance amplifier A3 Can operate up to a high frequency without any gain limitation.
Therefore, there is an advantage that an accurate effective value can be measured even for a signal having a high frequency.
【００２８】また、図４に示した実施例のように、可変
電圧源Ｖ1 とＶ2 を整流増幅回路１１と、第２トランス
コンダクタンス増幅器Ａ３に接続することにより、絶対
値の極性誤差成分ＶPOとオフセット誤差成分ＶOFF を別
々に調整することができる。よって、これらの誤差成分
ＶPOとＶOFF を確実に除去できる利点が得られる。更
に、この発明では第１トランスコンダクタンス増幅器Ａ
２は常に何れか一方の入力端子が共通電位として動作す
るから、コモン電圧による誤差が発生しない。よって実
効値又は平均値の測定精度の向上が期待できる。Also, as in the embodiment shown in FIG. 4, by connecting the variable voltage sources V 1 and V 2 to the rectifying amplifier circuit 11 and the second transconductance amplifier A3, the polarity error component V of the absolute value is obtained. PO and the offset error component V OFF can be adjusted separately. Therefore, there is obtained an advantage that these error components V PO and V OFF can be reliably removed. Further, in the present invention, the first transconductance amplifier A
No. 2 always operates at one of the input terminals as a common potential, so that no error occurs due to the common voltage. Therefore, improvement of the measurement accuracy of the effective value or the average value can be expected.
【図面の簡単な説明】[Brief description of the drawings]
【図１】この発明による絶対値回路の一実施例を示す接
続図。FIG. 1 is a connection diagram showing an embodiment of an absolute value circuit according to the present invention.
【図２】図１の動作を説明するための波形図。FIG. 2 is a waveform chart for explaining the operation of FIG.
【図３】この発明の変形実施例を説明するための接続
図。FIG. 3 is a connection diagram for explaining a modified embodiment of the present invention.
【図４】この発明の更に他の変形実施例を説明するため
の接続図。FIG. 4 is a connection diagram for explaining still another modified embodiment of the present invention.
【図５】図４に示した実施例の動作を説明するためのグ
ラフ。FIG. 5 is a graph for explaining the operation of the embodiment shown in FIG. 4;
【図６】この発明の更に他の実施例を説明するための接
続図。FIG. 6 is a connection diagram for explaining still another embodiment of the present invention.
【図７】この発明の更に他の実施例を説明するための接
続図。FIG. 7 is a connection diagram for explaining still another embodiment of the present invention.
【図８】この発明の更に他の実施例を説明するための接
続図。FIG. 8 is a connection diagram for explaining still another embodiment of the present invention.
【図９】従来の技術を説明するための接続図。FIG. 9 is a connection diagram for explaining a conventional technique.
【図１０】従来の技術の他の例を説明するための接続
図。FIG. 10 is a connection diagram for explaining another example of the related art.
１１ 整流増幅回路 Ａ１ 演算増幅器 Ｄ１，Ｄ２ ダイオード Ｒ２，Ｒ３ 帰還抵抗器 Ａ２ 第１トランスコンダクタンス増幅器 Ａ３ 第２トランスコンダクタンス増幅器 Ａ４ トランスインピーダンス増幅器 ＡＤＤ 電流加算器 11 Rectifying amplifier circuit A1 Operational amplifier D1, D2 Diode R2, R3 Feedback resistor A2 First transconductance amplifier A3 Second transconductance amplifier A4 Transimpedance amplifier ADD Current adder
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成９年１０月１５日[Submission date] October 15, 1997
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１５[Correction target item name] 0015
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１５】第１トランスコンダクタンス増幅器Ａ２の
非反転入力端子に正極性の整流電圧ＶX1が与えられ、反
転入力端子に負極性の整流電圧ＶX2が与えられることか
ら、第１トランスコンダクタンス増幅器Ａ２は入力信号
ＶINが正電位でも負電位でも同一極性の電流Ｉ1 （図２
Ｄ）を出力する。第１トランスコンダクタンス増幅器Ａ
２が出力する電流Ｉ1 を電流加算器ＡＤＤの一方の入力
端子に供給する。この電流加算器ＡＤＤの他方の入力端
子には、第２トランスコンダクタンス増幅器Ａ３が出力
する電流Ｉ2 （図２Ｅ）を入力し、電流Ｉ1 とＩ2 の和
の電流を電流−電圧変換器として動作するトランスイン
ピーダンス増幅器Ａ４に入力する。従って、このトラン
スインピーダンス増幅器Ａ４の出力側に電流が加算器Ａ
ＤＤで算出した電流Ｉ1 とＩ2 の和の値に対応した電圧
ＶO （図２Ｆ）が出力され、出力端子ＯＵＴに出力され
る。Since the positive rectified voltage V X1 is applied to the non-inverting input terminal of the first transconductance amplifier A2 and the negative rectified voltage V X2 is applied to the inverting input terminal, the first transconductance amplifier A2 is The current I 1 of the same polarity regardless of whether the input signal V IN is a positive potential or a negative potential (FIG. 2)
D) is output. First transconductance amplifier A
2 supplies the current I 1 output from one of the input terminals of the current adder ADD. The other input terminal of the current adder ADD receives the output of the second transconductance amplifier A3.
Current I 2 to enter (FIG. 2E), the sum <br/> the current of the current I 1 and I 2 the current - input to the transimpedance amplifier A4 which operates as a voltage converter. Therefore, a current is applied to the output side of the transimpedance amplifier A4 by the adder A.
A voltage V O (FIG. 2F) corresponding to the sum of the currents I 1 and I 2 calculated by DD is output and output to the output terminal OUT.
【手続補正２】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１６[Correction target item name] 0016
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１６】ここで、第２トランスコンダクタンス増幅
器Ａ３の非反転入力端子は共通電位点に接続され、反転
入力端子にトランスインピーダンス増幅器Ａ４から出力
される電圧ＶO を帰還回路１２を通じて帰還させる。つ
まり、この帰還電圧ＶO を第１トランスコンダクタンス
増幅器Ａ２の利得ｇｍ1 と等しい利得ｇｍ2 を持つ第２
トランスコンダクタンス増幅器Ａ３の反転入力端子に供
給することにより、電流Ｉ1 にほぼ等しく、逆向きの電
流−Ｉ2 が第２トランスコンダクタンス増幅器Ａ３の出
力側に発生し、電流加算器ＡＤＤでこれら電流Ｉ1 とＩ
2 を平衡（相殺）させることができる。Here, the non-inverting input terminal of the second transconductance amplifier A3 is connected to a common potential point, and the voltage V O output from the transimpedance amplifier A4 is fed back to the inverting input terminal through the feedback circuit 12. That is, the feedback voltage V O is set to the second value having the gain gm 2 equal to the gain gm 1 of the first transconductance amplifier A2.
By supplying to the inverting input terminal of the transconductance amplifier A3, rather substantially it equal to the current I 1, the electrostatic <br/> current -I 2 opposite occurs at the output side of the second transconductance amplifier A3, the current These currents I 1 and I
2 can be balanced.
Claims (5)
した一対のダイオードと、 Ｂ．この一対のダイオードで整流される正と負の整流電
圧を別々に上記演算増幅器の反転入力端子に帰還させる
一対の帰還抵抗器と、 Ｃ．上記一対のダイオードで整流された正と負の整流電
圧が一方と他方の入力端子に供給されて正と負の整流電
圧の何れに対しても同一方向の電流信号に変換して出力
する第１トランスコンダクタンス増幅器と、 Ｄ．この第１トランスコンダクタンス増幅器が出力する
電流信号を電圧信号に変換するトランスインピーダンス
増幅器と、 Ｅ．このトランスインピーダンス増幅器が出力する電圧
信号が一方の入力端子に与えられる第２トランスコンダ
クタンス増幅器と、 Ｆ．上記第１トランスコンダクタンス増幅器及び第２ト
ランスコンダクタンス増幅器が出力する電流信号を加算
し、その加算結果を上記トランスインピーダンス増幅器
に与える電流加算器と、 によって構成したことを特徴とする絶対値回路。1. A. First Embodiment B. a pair of diodes connected to the output side of the operational amplifier in opposite polarities; B. a pair of feedback resistors for separately feeding the positive and negative rectified voltages rectified by the pair of diodes to the inverting input terminal of the operational amplifier; A first and a second rectified voltage rectified by the pair of diodes are supplied to one and the other input terminals and converted into a current signal in the same direction for both the positive and the negative rectified voltage and output. D. a transconductance amplifier; B. a transimpedance amplifier for converting a current signal output from the first transconductance amplifier into a voltage signal; B. a second transconductance amplifier having a voltage signal output from the transimpedance amplifier applied to one input terminal; An absolute value circuit, comprising: a current adder that adds current signals output from the first transconductance amplifier and the second transconductance amplifier, and provides a result of the addition to the transimpedance amplifier.
記トランスインピーダンス増幅器の出力側に利得設定手
段を設け、この利得設定手段で設定した帰還量で上記第
２トランスコンダクタンス増幅器に電圧信号を帰還させ
る構成としたことを特徴とする絶対値回路。2. The absolute value circuit according to claim 1, further comprising: gain setting means provided on an output side of said transimpedance amplifier, wherein a voltage signal is fed back to said second transconductance amplifier with a feedback amount set by said gain setting means. An absolute value circuit characterized in that the absolute value circuit has a configuration for causing the absolute value circuit to operate.
記演算増幅器の非反転入力端子と、上記第２トランスコ
ンダクタンス増幅器の非反転入力端子の双方に可変電圧
源を接続し、これら可変電圧源の電圧を調整することに
より、絶対値特性の極性誤差及びオフセット成分の誤差
を除去する構成としたことを特徴とする絶対値回路。3. The absolute value circuit according to claim 1, wherein a variable voltage source is connected to both a non-inverting input terminal of said operational amplifier and a non-inverting input terminal of said second transconductance amplifier. The absolute value circuit is configured to remove the polarity error of the absolute value characteristic and the error of the offset component by adjusting the voltage of the absolute value characteristic.
記第１トランスコンダクタンス増幅器の入力回路にバイ
アス電流補償回路を設けた構成としたことを特徴とする
絶対値回路。4. The absolute value circuit according to claim 1, wherein a bias current compensation circuit is provided in an input circuit of said first transconductance amplifier.
記第１トランスコンダクタンス増幅器の入力回路にバッ
ファ増幅器によって構成したインピーダンス変換器を設
け、上記第１トランスコンダクタンス増幅器に入力する
上記正及び負の極性誤差を除去する構成としたことを特
徴とする絶対値回路。5. The absolute value circuit according to claim 1, wherein an impedance converter constituted by a buffer amplifier is provided in an input circuit of said first transconductance amplifier, and said positive and negative signals inputted to said first transconductance amplifier are provided. An absolute value circuit, wherein a polarity error is removed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21651097A JP3460932B2 (en) | 1997-08-11 | 1997-08-11 | Absolute value circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21651097A JP3460932B2 (en) | 1997-08-11 | 1997-08-11 | Absolute value circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1164394A true JPH1164394A (en) | 1999-03-05 |
| JP3460932B2 JP3460932B2 (en) | 2003-10-27 |
Family
ID=16689569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21651097A Expired - Fee Related JP3460932B2 (en) | 1997-08-11 | 1997-08-11 | Absolute value circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3460932B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103149408A (en) * | 2013-01-29 | 2013-06-12 | 深圳市金博联电力技术有限公司 | Microcomputer protection device and current sampling circuit thereof |
| CN111404491A (en) * | 2020-03-25 | 2020-07-10 | 杭州顾宸科技有限公司 | T-shaped resistance network trans-impedance amplifying circuit with automatic voltage compensation function |
| CN112629719A (en) * | 2020-12-29 | 2021-04-09 | 山东建筑大学 | Draw pressure signal absolute value output conditioning circuit |
-
1997
- 1997-08-11 JP JP21651097A patent/JP3460932B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103149408A (en) * | 2013-01-29 | 2013-06-12 | 深圳市金博联电力技术有限公司 | Microcomputer protection device and current sampling circuit thereof |
| CN111404491A (en) * | 2020-03-25 | 2020-07-10 | 杭州顾宸科技有限公司 | T-shaped resistance network trans-impedance amplifying circuit with automatic voltage compensation function |
| CN112629719A (en) * | 2020-12-29 | 2021-04-09 | 山东建筑大学 | Draw pressure signal absolute value output conditioning circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3460932B2 (en) | 2003-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102594273B (en) | DC offset tracking circuit and method thereof | |
| JP3410901B2 (en) | Amplifier circuit | |
| US8169263B2 (en) | Differential gm-boosting circuit and applications | |
| US7415256B2 (en) | Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver | |
| CN112083212B (en) | Current sensor and frequency compensation method thereof | |
| JPH0344447B2 (en) | ||
| GB2564508A (en) | Non-inverting differential amplifier with configurable common-mode output signal and reduced common-mode gain | |
| EP2230761B1 (en) | Current conveyor based instrumentation amplifier | |
| EP0526423A1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JP3460932B2 (en) | Absolute value circuit | |
| US6411161B1 (en) | AC coupling circuit | |
| US5796308A (en) | Differential attenuator common mode rejection correction circuit | |
| JPH02277304A (en) | Method of eliminating same-phase voltage in differemial amplifier and differntial amplifer | |
| US7538614B1 (en) | Differential amplifier with independent output common mode adjustment | |
| JP3931323B2 (en) | Switched capacitor amplifier | |
| JP2003505966A (en) | Method and apparatus for converting voltage to current | |
| JPH11186859A (en) | Voltage-current conversion circuit | |
| JP2993532B2 (en) | Excitation circuit of Wheatstone bridge type load cell | |
| JP2000155139A (en) | Current detecting device | |
| JP4839572B2 (en) | Input circuit | |
| US6734737B2 (en) | Output distortion correction amplifier system | |
| JP2596125Y2 (en) | Operational amplifier circuit | |
| JPH05203687A (en) | Resistance/voltage converter | |
| JP2004320553A (en) | Compensating circuit | |
| JPS58117707A (en) | Common mode signal reducing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030708 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |