JPH1153331A - 分散メモリ型マルチプロセッサシステム - Google Patents
分散メモリ型マルチプロセッサシステムInfo
- Publication number
- JPH1153331A JPH1153331A JP9213358A JP21335897A JPH1153331A JP H1153331 A JPH1153331 A JP H1153331A JP 9213358 A JP9213358 A JP 9213358A JP 21335897 A JP21335897 A JP 21335897A JP H1153331 A JPH1153331 A JP H1153331A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- request
- multiprocessor system
- distributed memory
- global network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 充分な障害回避対策が計られてシステム全体
の稼働率を向上させ得る分散メモリ型マルチプロセッサ
システムを提供すること。 【解決手段】 このシステムは、プロセッサ１１1 〜１
１n 及びローカルメモリ１２1 〜１２n の１対１で対応
するものの間をそれぞれローカルネットワーク１３1 〜
１３n で接続して成る複数のプロセッサ構成装置１０1
〜１０n 間同士を互いに通信可能なようにグローバルネ
ットワーク１５で接続して成り、各プロセッサ構成装置
１０1 〜１０n は、障害回避対策用としてプロセッサ１
１1 〜１１n に接続されたＩ／Ｏプロセッサ１６1 〜１
６n と、Ｉ／Ｏプロセッサ１６1 〜１６n に接続された
２つのチャネル装置（ＣＨ１−０，１〜ＣＨｎ−０，
１）と、Ｉ／Ｏプロセッサ１６1 〜１６n 及びバス１８
に接続されたリクエスト送出装置１７1 〜１７n とをそ
れぞれ１対１で対応するように備えている。
の稼働率を向上させ得る分散メモリ型マルチプロセッサ
システムを提供すること。 【解決手段】 このシステムは、プロセッサ１１1 〜１
１n 及びローカルメモリ１２1 〜１２n の１対１で対応
するものの間をそれぞれローカルネットワーク１３1 〜
１３n で接続して成る複数のプロセッサ構成装置１０1
〜１０n 間同士を互いに通信可能なようにグローバルネ
ットワーク１５で接続して成り、各プロセッサ構成装置
１０1 〜１０n は、障害回避対策用としてプロセッサ１
１1 〜１１n に接続されたＩ／Ｏプロセッサ１６1 〜１
６n と、Ｉ／Ｏプロセッサ１６1 〜１６n に接続された
２つのチャネル装置（ＣＨ１−０，１〜ＣＨｎ−０，
１）と、Ｉ／Ｏプロセッサ１６1 〜１６n 及びバス１８
に接続されたリクエスト送出装置１７1 〜１７n とをそ
れぞれ１対１で対応するように備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、主として障害発生
時に動作する障害回避機能を備えた分散メモリ型マルチ
プロセッサシステムに関する。
時に動作する障害回避機能を備えた分散メモリ型マルチ
プロセッサシステムに関する。
【０００２】
【従来の技術】従来、この種の分散メモリ型マルチプロ
セッサシステムは、ＣＵＰで構築されるプロセッサ及び
ローカルメモリ間をローカルネットワークで接続して成
るプロセッサ構成装置の複数のものの間同士を互いに通
信可能なようにグローバルネットワークで接続して成っ
ている。この分散メモリ型マルチプロセッサシステムに
おいて、グローバルネットワーク間の何れかで障害が発
生すると、障害箇所に関わるプロセッサ構成装置を故障
したものとみなして使用不能としており、こうした場合
には通信可能な障害箇所以外のその他のプロセッサ構成
装置を使用することで障害回避対策としている。
セッサシステムは、ＣＵＰで構築されるプロセッサ及び
ローカルメモリ間をローカルネットワークで接続して成
るプロセッサ構成装置の複数のものの間同士を互いに通
信可能なようにグローバルネットワークで接続して成っ
ている。この分散メモリ型マルチプロセッサシステムに
おいて、グローバルネットワーク間の何れかで障害が発
生すると、障害箇所に関わるプロセッサ構成装置を故障
したものとみなして使用不能としており、こうした場合
には通信可能な障害箇所以外のその他のプロセッサ構成
装置を使用することで障害回避対策としている。
【０００３】因みに、プロセッサ間の通信をバスを介し
て行う通信システムにおける障害回避対策に関連した周
知技術として、例えば特開昭６４−７３４２６号公報に
開示された共通バス制御方式が挙げられる。ここではチ
ャネルに接続されるプロセッサがダウン状態であるとき
に別のプロセッサへチャネルリクエストを送出して障害
回避を計っている。又、複数のプロセッサをネットワー
クやバスで接続して成る通信システムにおける障害回避
対策に関連した他の周知技術としては、例えば特開昭６
３−５０２２５号公報に開示された通信網間接続方法や
特開平４−１５２７３５号公報に開示された迂回バス探
索方法等が挙げられる。
て行う通信システムにおける障害回避対策に関連した周
知技術として、例えば特開昭６４−７３４２６号公報に
開示された共通バス制御方式が挙げられる。ここではチ
ャネルに接続されるプロセッサがダウン状態であるとき
に別のプロセッサへチャネルリクエストを送出して障害
回避を計っている。又、複数のプロセッサをネットワー
クやバスで接続して成る通信システムにおける障害回避
対策に関連した他の周知技術としては、例えば特開昭６
３−５０２２５号公報に開示された通信網間接続方法や
特開平４−１５２７３５号公報に開示された迂回バス探
索方法等が挙げられる。
【０００４】
【発明が解決しようとする課題】上述した分散メモリ型
マルチプロセッサシステムの場合、グローバルネットワ
ーク間の何れかで障害が発生すると、障害箇所に関わる
プロセッサ構成装置を故障したものとみなして使用不能
としているが、しばしば使用不能とされたプロセッサ構
成装置内にハードウェア（ＨＷ）として備えられるプロ
セッサ，ローカルメモリ，及びローカルネットワークが
正常状態にあることがあり、こうした場合にはハードウ
ェアとしての各部の機能が完全に停止されてしまうこと
により、結果として充分に障害回避対策が計られずにシ
ステム全体の稼働率を低下させる要因となっている。
マルチプロセッサシステムの場合、グローバルネットワ
ーク間の何れかで障害が発生すると、障害箇所に関わる
プロセッサ構成装置を故障したものとみなして使用不能
としているが、しばしば使用不能とされたプロセッサ構
成装置内にハードウェア（ＨＷ）として備えられるプロ
セッサ，ローカルメモリ，及びローカルネットワークが
正常状態にあることがあり、こうした場合にはハードウ
ェアとしての各部の機能が完全に停止されてしまうこと
により、結果として充分に障害回避対策が計られずにシ
ステム全体の稼働率を低下させる要因となっている。
【０００５】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、充分な障害回避対
策が計られてシステム全体の稼働率を向上し得る分散メ
モリ型マルチプロセッサシステムを提供することにあ
る。
なされたもので、その技術的課題は、充分な障害回避対
策が計られてシステム全体の稼働率を向上し得る分散メ
モリ型マルチプロセッサシステムを提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明によれば、プロセ
ッサ及びローカルメモリ間をローカルネットワークで接
続して成るプロセッサ構成装置の複数のものの間同士を
互いに通信可能なようにグローバルネットワークで接続
して成る分散メモリ型マルチプロセッサシステムにおい
て、複数のプロセッサ構成装置は、それぞれプロセッサ
に接続された入出力機能を有するＩ／Ｏプロセッサと、
Ｉ／Ｏプロセッサに接続された所定数のチャネル装置
と、Ｉ／Ｏプロセッサ及びバスに接続された縮退運転用
のリクエスト送出装置とを備えた分散メモリ型マルチプ
ロセッサシステムが得られる。
ッサ及びローカルメモリ間をローカルネットワークで接
続して成るプロセッサ構成装置の複数のものの間同士を
互いに通信可能なようにグローバルネットワークで接続
して成る分散メモリ型マルチプロセッサシステムにおい
て、複数のプロセッサ構成装置は、それぞれプロセッサ
に接続された入出力機能を有するＩ／Ｏプロセッサと、
Ｉ／Ｏプロセッサに接続された所定数のチャネル装置
と、Ｉ／Ｏプロセッサ及びバスに接続された縮退運転用
のリクエスト送出装置とを備えた分散メモリ型マルチプ
ロセッサシステムが得られる。
【０００７】又、本発明によれば、上記分散メモリ型マ
ルチプロセッサシステムにおいて、複数のプロセッサ構
成装置は、それぞれプロセッサからグローバルネットワ
ークへのリクエスト送出を制御するリクエスト制御部を
備えた分散メモリ型マルチプロセッサシステムが得られ
る。
ルチプロセッサシステムにおいて、複数のプロセッサ構
成装置は、それぞれプロセッサからグローバルネットワ
ークへのリクエスト送出を制御するリクエスト制御部を
備えた分散メモリ型マルチプロセッサシステムが得られ
る。
【０００８】更に、本発明によれば、上記分散メモリ型
マルチプロセッサシステムにおいて、複数のプロセッサ
構成装置のうちの特定のものに関するリクエスト制御部
が故障してグローバルネットワークに対する該リクエス
ト制御部による通信が不能状態となると共に、プロセッ
サ，ローカルメモリ，及びローカルネットワークが正常
状態であるとき、該プロセッサは該グローバルネットワ
ークへの該リクエスト送出を該リクエスト制御部に対し
て行わずにＩ／Ｏプロセッサへ伝送し、該リクエスト送
出装置は該Ｉ／Ｏプロセッサからの該リクエスト送出を
バスを通して複数のプロセッサ構成装置の他のものに付
設される他のものを介してＩ／Ｏプロセッサの他のもの
へ伝送する分散メモリ型マルチプロセッサシステムが得
られる。
マルチプロセッサシステムにおいて、複数のプロセッサ
構成装置のうちの特定のものに関するリクエスト制御部
が故障してグローバルネットワークに対する該リクエス
ト制御部による通信が不能状態となると共に、プロセッ
サ，ローカルメモリ，及びローカルネットワークが正常
状態であるとき、該プロセッサは該グローバルネットワ
ークへの該リクエスト送出を該リクエスト制御部に対し
て行わずにＩ／Ｏプロセッサへ伝送し、該リクエスト送
出装置は該Ｉ／Ｏプロセッサからの該リクエスト送出を
バスを通して複数のプロセッサ構成装置の他のものに付
設される他のものを介してＩ／Ｏプロセッサの他のもの
へ伝送する分散メモリ型マルチプロセッサシステムが得
られる。
【０００９】
【発明の実施の形態】以下に実施例を挙げ、本発明の分
散メモリ型マルチプロセッサシステムについて、図面を
参照して詳細に説明する。
散メモリ型マルチプロセッサシステムについて、図面を
参照して詳細に説明する。
【００１０】図１は、本発明の一実施例に係る分散メモ
リ型マルチプロセッサシステムの基本構成を示したブロ
ック図である。この分散メモリ型マルチプロセッサシス
テムは、ＣＰＵにより構築されたプロセッサ（ＣＰＵ）
１１1 〜１１n 及びローカルメモリ（ＬＭ）１２1 〜１
２n の１対１で対応するものの間をそれぞれローカルネ
ットワーク（ＬＮＷ）１３1 〜１３n で接続して成る複
数のプロセッサ構成装置（ＰＥ）１０1 〜１０n 間同士
を互いに通信可能なようにグローバルネットワーク（Ｇ
ＮＷ）１５で接続して成るもので、各プロセッサ構成装
置（ＰＥ）１０1 〜１０n は、障害回避対策用としてプ
ロセッサ（ＣＰＵ）１１1 〜１１n に接続された入出力
機能を有するＩ／Ｏプロセッサ（ＩＯＰ）１６1 〜１６
n と、Ｉ／Ｏプロセッサ（ＩＯＰ）１６1 〜１６n に接
続された所定数（ここではＩ／Ｏチャネル分の２つ）の
チャネル装置（ＣＨ１−０，１〜ＣＨｎ−０，１）と、
Ｉ／Ｏプロセッサ（ＩＯＰ）１６1 〜１６n 及びバス１
８に接続された縮退運転用のリクエスト送出装置（ＤＩ
Ｕ）１７1 〜１７n とをそれぞれ１対１で対応するよう
に備えている。又、複数のプロセッサ構成装置（ＰＥ）
１０1 〜１０n には、それぞれプロセッサ１１1 〜１１
n 及びグローバルネットワーク１５間でプロセッサ１１
1 〜１１n からグローバルネットワーク１５へのリクエ
スト送出を制御するリクエスト制御部（ＣＮＴ）１４1
〜１４n が備えられている。
リ型マルチプロセッサシステムの基本構成を示したブロ
ック図である。この分散メモリ型マルチプロセッサシス
テムは、ＣＰＵにより構築されたプロセッサ（ＣＰＵ）
１１1 〜１１n 及びローカルメモリ（ＬＭ）１２1 〜１
２n の１対１で対応するものの間をそれぞれローカルネ
ットワーク（ＬＮＷ）１３1 〜１３n で接続して成る複
数のプロセッサ構成装置（ＰＥ）１０1 〜１０n 間同士
を互いに通信可能なようにグローバルネットワーク（Ｇ
ＮＷ）１５で接続して成るもので、各プロセッサ構成装
置（ＰＥ）１０1 〜１０n は、障害回避対策用としてプ
ロセッサ（ＣＰＵ）１１1 〜１１n に接続された入出力
機能を有するＩ／Ｏプロセッサ（ＩＯＰ）１６1 〜１６
n と、Ｉ／Ｏプロセッサ（ＩＯＰ）１６1 〜１６n に接
続された所定数（ここではＩ／Ｏチャネル分の２つ）の
チャネル装置（ＣＨ１−０，１〜ＣＨｎ−０，１）と、
Ｉ／Ｏプロセッサ（ＩＯＰ）１６1 〜１６n 及びバス１
８に接続された縮退運転用のリクエスト送出装置（ＤＩ
Ｕ）１７1 〜１７n とをそれぞれ１対１で対応するよう
に備えている。又、複数のプロセッサ構成装置（ＰＥ）
１０1 〜１０n には、それぞれプロセッサ１１1 〜１１
n 及びグローバルネットワーク１５間でプロセッサ１１
1 〜１１n からグローバルネットワーク１５へのリクエ
スト送出を制御するリクエスト制御部（ＣＮＴ）１４1
〜１４n が備えられている。
【００１１】このうち、プロセッサ１１1 〜１１n はそ
れぞれローカルネットワーク１３1〜１３n を経由して
ローカルメモリ１２1 〜１２n に対してリード／ライト
のリクエストを送出してメモリアクセスを行う。又、プ
ロセッサ１１1 〜１１n は、プロセッサ構成装置１０1
〜１０n 間で通信を行う場合にリクエスト制御部１４1
〜１４n を経由してグローバルネットワーク１５へリク
エストを送出する。これにより、グローバルネットワー
ク１５では、リクエストの送出先等を認識してプロセッ
サ構成装置１０1 〜１０n の何れのものに対するリクエ
ストかを判断する。この結果、プロセッサ構成装置１０
1 〜１０n のうちのリクエストを受け取ったものは、リ
クエスト制御部１４1 〜１４n のうちの該当するものを
介してリクエスト種別を判断し、この結果によりリード
／ライト及びメッセージの送受を行う。プロセッサ１１
1 〜１１n に配下として付設されたＩ／Ｏプロセッサ１
６1 〜１６n は、Ｉ／Ｏチャネルへのリクエスト及びＩ
／Ｏチャネルからのリクエストの処理を行う。
れぞれローカルネットワーク１３1〜１３n を経由して
ローカルメモリ１２1 〜１２n に対してリード／ライト
のリクエストを送出してメモリアクセスを行う。又、プ
ロセッサ１１1 〜１１n は、プロセッサ構成装置１０1
〜１０n 間で通信を行う場合にリクエスト制御部１４1
〜１４n を経由してグローバルネットワーク１５へリク
エストを送出する。これにより、グローバルネットワー
ク１５では、リクエストの送出先等を認識してプロセッ
サ構成装置１０1 〜１０n の何れのものに対するリクエ
ストかを判断する。この結果、プロセッサ構成装置１０
1 〜１０n のうちのリクエストを受け取ったものは、リ
クエスト制御部１４1 〜１４n のうちの該当するものを
介してリクエスト種別を判断し、この結果によりリード
／ライト及びメッセージの送受を行う。プロセッサ１１
1 〜１１n に配下として付設されたＩ／Ｏプロセッサ１
６1 〜１６n は、Ｉ／Ｏチャネルへのリクエスト及びＩ
／Ｏチャネルからのリクエストの処理を行う。
【００１２】ところで、この分散メモリ型マルチプロセ
ッサシステムにおいて、プロセッサ構成装置１０1 〜１
０n 及びグローバルネットワーク１５間の通信制御を行
うリクエスト制御部１４1 〜１４n の何れかに故障が発
生した場合、最初に図示されない障害処理装置に対して
障害報告が行われる。但し、ここではリクエスト制御部
１４1 〜１４n の何れかに故障が発生しても、そのプロ
セッサ構成装置内のハードウェアとしてのプロセッサ，
ローカルメモリ，及びローカルネットワークは正常状態
にあるものとする。
ッサシステムにおいて、プロセッサ構成装置１０1 〜１
０n 及びグローバルネットワーク１５間の通信制御を行
うリクエスト制御部１４1 〜１４n の何れかに故障が発
生した場合、最初に図示されない障害処理装置に対して
障害報告が行われる。但し、ここではリクエスト制御部
１４1 〜１４n の何れかに故障が発生しても、そのプロ
セッサ構成装置内のハードウェアとしてのプロセッサ，
ローカルメモリ，及びローカルネットワークは正常状態
にあるものとする。
【００１３】こうした場合、障害処理装置では、障害報
告内容に応じてプロセッサ構成装置１０1 〜１０n のう
ちの該当するものの切り離しを行う。但し、ここでの切
り離しはグローバルネットワーク１５におけるプロセッ
サ構成装置１０1 〜１０n へ向けた該当するもののポー
トを閉塞して行う。即ち、これによりプロセッサ構成装
置１０1 〜１０n のうちの障害発生に関係が無い他のも
のから障害発生に関係するものへのグローバルネットワ
ーク１５を介してのリクエスト送出を抑止することがで
きるが、ここではリクエスト送出を抑止したことが故障
発生に関係無い他のものへ通知される。
告内容に応じてプロセッサ構成装置１０1 〜１０n のう
ちの該当するものの切り離しを行う。但し、ここでの切
り離しはグローバルネットワーク１５におけるプロセッ
サ構成装置１０1 〜１０n へ向けた該当するもののポー
トを閉塞して行う。即ち、これによりプロセッサ構成装
置１０1 〜１０n のうちの障害発生に関係が無い他のも
のから障害発生に関係するものへのグローバルネットワ
ーク１５を介してのリクエスト送出を抑止することがで
きるが、ここではリクエスト送出を抑止したことが故障
発生に関係無い他のものへ通知される。
【００１４】次に、グローバルネットワーク１５におけ
るプロセッサ構成装置１０1 〜１０n のうちの障害発生
に該当するもののポートを閉塞する。この動作によっ
て、障害発生したプロセッサ構成装置からグローバルネ
ットワーク１５への通信は不可能になる。
るプロセッサ構成装置１０1 〜１０n のうちの障害発生
に該当するもののポートを閉塞する。この動作によっ
て、障害発生したプロセッサ構成装置からグローバルネ
ットワーク１５への通信は不可能になる。
【００１５】このとき、故障発生に該当するプロセッサ
構成装置において、プロセッサはグローバルネットワー
ク１５へのリクエスト送出をリクエスト制御部に対して
行わずにＩ／Ｏプロセッサへ伝送し、Ｉ／Ｏプロセッサ
ではグローバルネットワーク１５へ向けたリクエスト送
出を受け取るとリクエスト送出装置へ伝送する。リクエ
スト送出装置では他のプロセッサ構成装置に関するリク
エスト送出を受け取るとバス１８を通して通信先の他の
プロセッサ構成装置に付設されるものリクエスト送出装
置を介してＩ／Ｏプロセッサへ伝送する。
構成装置において、プロセッサはグローバルネットワー
ク１５へのリクエスト送出をリクエスト制御部に対して
行わずにＩ／Ｏプロセッサへ伝送し、Ｉ／Ｏプロセッサ
ではグローバルネットワーク１５へ向けたリクエスト送
出を受け取るとリクエスト送出装置へ伝送する。リクエ
スト送出装置では他のプロセッサ構成装置に関するリク
エスト送出を受け取るとバス１８を通して通信先の他の
プロセッサ構成装置に付設されるものリクエスト送出装
置を介してＩ／Ｏプロセッサへ伝送する。
【００１６】即ち、この分散メモリ型マルチプロセッサ
システムでは、バス１８が全部のプロセッサ構成装置１
０1 〜１０n におけるリクエスト送出装置１７1 〜１７
n に接続されているため、リクエスト送出を受け取った
リクエスト送出装置は自装置系のＩ／Ｏプロセッサに対
してリクエスト送出の受け取りを指示する。ここでＩ／
Ｏプロセッサがリクエスト送出の受け取り可能な状態に
なると、リクエスト送出装置に対して応答を返す。この
とき、リクエスト送出装置はリクエスト送出元のリクエ
スト送出装置に対してもバス１８を介して応答を返す。
システムでは、バス１８が全部のプロセッサ構成装置１
０1 〜１０n におけるリクエスト送出装置１７1 〜１７
n に接続されているため、リクエスト送出を受け取った
リクエスト送出装置は自装置系のＩ／Ｏプロセッサに対
してリクエスト送出の受け取りを指示する。ここでＩ／
Ｏプロセッサがリクエスト送出の受け取り可能な状態に
なると、リクエスト送出装置に対して応答を返す。この
とき、リクエスト送出装置はリクエスト送出元のリクエ
スト送出装置に対してもバス１８を介して応答を返す。
【００１７】ところで、障害発生に関係無い他のプロセ
ッサ構成装置についても、仮に障害処理装置から所定の
ものが障害発生した旨の通知を受けると、上述した場合
と同様にグローバルネットワーク１５経由の通信は行わ
ず、Ｉ／Ｏプロセッサ側からバス１８経由の通信を行
う。
ッサ構成装置についても、仮に障害処理装置から所定の
ものが障害発生した旨の通知を受けると、上述した場合
と同様にグローバルネットワーク１５経由の通信は行わ
ず、Ｉ／Ｏプロセッサ側からバス１８経由の通信を行
う。
【００１８】このように、この分散メモリ型マルチプロ
セッサシステムでは、障害発生してグローバルネットワ
ーク１５への通信が不可能になったプロセッサ構成装置
から他のプロセッサ構成装置へリクエスト送出を行い、
他のプロセッサ構成装置側で障害発生したプロセッサ構
成装置からのリクエスト送出を受け取ることにより、障
害発生していないプロセッサ構成装置から障害発生した
プロセッサ構成装置内の正常動作するハードウェア（プ
ロセッサ，ローカルメモリ，及びローカルネットワー
ク）への通信が可能になるため、障害発生に際してその
プロセッサ構成装置内のハードウェアが故障したとき以
外はデータ転送速度は低下するものの充分な障害回避対
策が計られてシステムの稼働率を向上させることができ
る。
セッサシステムでは、障害発生してグローバルネットワ
ーク１５への通信が不可能になったプロセッサ構成装置
から他のプロセッサ構成装置へリクエスト送出を行い、
他のプロセッサ構成装置側で障害発生したプロセッサ構
成装置からのリクエスト送出を受け取ることにより、障
害発生していないプロセッサ構成装置から障害発生した
プロセッサ構成装置内の正常動作するハードウェア（プ
ロセッサ，ローカルメモリ，及びローカルネットワー
ク）への通信が可能になるため、障害発生に際してその
プロセッサ構成装置内のハードウェアが故障したとき以
外はデータ転送速度は低下するものの充分な障害回避対
策が計られてシステムの稼働率を向上させることができ
る。
【００１９】
【発明の効果】以上に述べた通り、本発明によれば、障
害発生してグローバルネットワークへの通信が不可能に
なったプロセッサ構成装置から他のプロセッサ構成装置
へリクエスト送出を行い、他のプロセッサ構成装置側で
障害発生したプロセッサ構成装置からのリクエスト送出
を受け取り、障害発生していないプロセッサ構成装置か
ら障害発生したプロセッサ構成装置内の正常動作するハ
ードウェア（プロセッサ，ローカルメモリ，及びローカ
ルネットワーク）への通信を可能にしているので、プロ
セッサ構成装置及びグローバルネットワーク間に故障発
生した場合、プロセッサ構成装置内のハードウェア（プ
ロセッサ，ローカルメモリ，及びローカルネットワー
ク）自体に故障が無ければ、故障発生したプロセッサ構
成装置を縮退させることなく、データ転送速度は低下す
るものの充分な障害回避対策が計られてシステム全体の
稼働率を向上させることができるようになる。
害発生してグローバルネットワークへの通信が不可能に
なったプロセッサ構成装置から他のプロセッサ構成装置
へリクエスト送出を行い、他のプロセッサ構成装置側で
障害発生したプロセッサ構成装置からのリクエスト送出
を受け取り、障害発生していないプロセッサ構成装置か
ら障害発生したプロセッサ構成装置内の正常動作するハ
ードウェア（プロセッサ，ローカルメモリ，及びローカ
ルネットワーク）への通信を可能にしているので、プロ
セッサ構成装置及びグローバルネットワーク間に故障発
生した場合、プロセッサ構成装置内のハードウェア（プ
ロセッサ，ローカルメモリ，及びローカルネットワー
ク）自体に故障が無ければ、故障発生したプロセッサ構
成装置を縮退させることなく、データ転送速度は低下す
るものの充分な障害回避対策が計られてシステム全体の
稼働率を向上させることができるようになる。
【図１】本発明の一実施例に係る分散メモリ型マルチプ
ロセッサシステムの基本構成を示したブロック図であ
る。
ロセッサシステムの基本構成を示したブロック図であ
る。
１０1 〜１０n プロセッサ構成装置（ＰＥ） １１1 〜１１n プロセッサ（ＣＰＵ） １２1 〜１２n ローカルメモリ（ＬＭ） １３1 〜１３n ローカルネットワーク（ＬＮＷ） １４1 〜１４n リクエスト制御部（ＣＮＴ） １５ グローバルネットワーク（ＧＮＷ） １６1 〜１６n ＩＯプロセッサ（ＩＯＰ） １７1 〜１７n リクエスト送出装置（ＤＩＵ） １８ バス
Claims (3)
- 【請求項１】 プロセッサ及びローカルメモリ間をロー
カルネットワークで接続して成るプロセッサ構成装置の
複数のものの間同士を互いに通信可能なようにグローバ
ルネットワークで接続して成る分散メモリ型マルチプロ
セッサシステムにおいて、前記複数のプロセッサ構成装
置は、それぞれ前記プロセッサに接続された入出力機能
を有するＩ／Ｏプロセッサと、前記Ｉ／Ｏプロセッサに
接続された所定数のチャネル装置と、前記Ｉ／Ｏプロセ
ッサ及びバスに接続された縮退運転用のリクエスト送出
装置とを備えたことを特徴とする分散メモリ型マルチプ
ロセッサシステム。 - 【請求項２】 請求項１記載の分散メモリ型マルチプロ
セッサシステムにおいて、前記複数のプロセッサ構成装
置は、それぞれ前記プロセッサから前記グローバルネッ
トワークへのリクエスト送出を制御するリクエスト制御
部を備えたことを特徴とする分散メモリ型マルチプロセ
ッサシステム。 - 【請求項３】 請求項２記載の分散メモリ型マルチプロ
セッサシステムにおいて、前記複数のプロセッサ構成装
置のうちの特定のものに関する前記リクエスト制御部が
故障して前記グローバルネットワークに対する該リクエ
スト制御部による通信が不能状態となると共に、前記プ
ロセッサ，前記ローカルメモリ，及び前記ローカルネッ
トワークが正常状態であるとき、該プロセッサは該グロ
ーバルネットワークへの該リクエスト送出を該リクエス
ト制御部に対して行わずに前記Ｉ／Ｏプロセッサへ伝送
し、該リクエスト送出装置は該Ｉ／Ｏプロセッサからの
該リクエスト送出を前記バスを通して前記複数のプロセ
ッサ構成装置の他のものに付設される他のものを介して
前記Ｉ／Ｏプロセッサの他のものへ伝送することを特徴
とする分散メモリ型マルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213358A JPH1153331A (ja) | 1997-08-07 | 1997-08-07 | 分散メモリ型マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213358A JPH1153331A (ja) | 1997-08-07 | 1997-08-07 | 分散メモリ型マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1153331A true JPH1153331A (ja) | 1999-02-26 |
Family
ID=16637861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9213358A Pending JPH1153331A (ja) | 1997-08-07 | 1997-08-07 | 分散メモリ型マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1153331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010231723A (ja) * | 2009-03-30 | 2010-10-14 | Nec Computertechno Ltd | マルチプロセッサシステム、ノードコントローラ、障害回復方式 |
-
1997
- 1997-08-07 JP JP9213358A patent/JPH1153331A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010231723A (ja) * | 2009-03-30 | 2010-10-14 | Nec Computertechno Ltd | マルチプロセッサシステム、ノードコントローラ、障害回復方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6658595B1 (en) | Method and system for asymmetrically maintaining system operability | |
| US9189316B2 (en) | Managing failover in clustered systems, after determining that a node has authority to make a decision on behalf of a sub-cluster | |
| US8204054B2 (en) | System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus | |
| EP0088789A1 (en) | MULTIPROCESSOR COMPUTER SYSTEM. | |
| JP2004062535A (ja) | マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード | |
| JP2011203941A (ja) | 情報処理装置、監視方法、および監視プログラム | |
| JPH1153331A (ja) | 分散メモリ型マルチプロセッサシステム | |
| JP6134720B2 (ja) | 接続方法 | |
| US7467321B1 (en) | Fast software fault detection and notification to a backup unit | |
| JP4511455B2 (ja) | ファイバーチャネルスイッチおよびそれを用いたコンピュータシステム | |
| JP2008003731A (ja) | 情報処理システム | |
| KR101397993B1 (ko) | 접속 교환 프로세서 이중화 시스템 및 방법 | |
| JP2001308893A (ja) | ループ型トポロジネットワークにおけるルーティング情報動的再構成方式 | |
| JP2001119345A (ja) | Ｐｏｎシステムにおける冗長方式 | |
| KR100241557B1 (ko) | 이중화 네트워크의 데이터 송수신 처리 방법 | |
| JPH0427239A (ja) | Ｌａｎ接続装置の制御方法 | |
| KR101417402B1 (ko) | 차량 네트워크에서의 게이트웨이 오류 대처 장치 및 그 방법 | |
| JP2004013723A (ja) | 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法 | |
| JP3149047B2 (ja) | 二重化データ処理装置 | |
| JP5839708B2 (ja) | 多重化制御システム | |
| JP3724386B2 (ja) | パケット基地局とその二重化切替時の処理方法 | |
| JPH04101255A (ja) | バスバックアップ機構 | |
| KR100202398B1 (ko) | 이중화구조를 갖는 종합정보통신망 디바이스 제어계 | |
| JPH0816213A (ja) | プラント制御装置 | |
| JPH05175980A (ja) | 系間交絡通信制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991208 |