JPH11510001A - 故障許容多点制御およびデータ収集装置 - Google Patents

Abstract

(57)【要約】 多点データ収集装置（図１）は、アドレス指定可能センサ・インターフェイス（図４）に中央制御器（１０）を接続する多点並列データ・バス（１２）を使用していて、任意のセンサ（１４−１６）がデータ・バス（１２）のうちの任意の１つにわたって中央制御器（１０）に接続されるようにする。各データ・バス（１２）の両端が中央制御器（１０）に接続されて、センサ・インターフェイス（図４）が、すべてのデータ・バスが切断された場合でも、アドレス指定を受けられるようにする。データ・バス（１２）および欠陥センサ・インターフェイス（図４）の故障は、必要に応じてアドレス指定可能に切り換えられる１つまたはそれ以上のバイパス・バス（４０６）をかいして側路されてもよい。

Description

【発明の詳細な説明】 許容多点制御およびデータ収集装置技術分野 本発明は、複数のセンサからデータを収集し、そして、製造地点の周囲の様々 な点に装備された複数の制御装置に制御信号を送る装置に関するものである。本 発明は、特に、共通データ・バスを超えてセンサおよび制御装置が独自にアドレ ス指定できる装置に関するものである。背景技術 生産ラインおよび処理設備は、高価で予期しない故障を避けるために、摩滅に ついて監視される必要がある。これは、装置の振動を監視するためにモータ、ポ ンプ、その他の重要な設備の軸受に装備された加速度計によって、しばしば行わ れている。故障は、装置の振動レベルの変化によってしばしば始まる。これらの 変化は正規の監視を通じて検出され、装置が正規に予定されている保守点検期間 中に修理されるようにする。 センサを監視する１つの方法は、点検員が携帯データ蓄積ユニットをデータを 収集すべき各センサまで直接に運ぶことによってそれらのセンサにおける振動レ ベルの正規読取りを行うことで ある。これは時間はかかるが、有効である。 別の方法は、センサが中央ステーションに個々に堅固に配置されることである 。この構成においては、別個の電線の対が各センサから中央の監視ステーション まで、または中央ステーションに接続された多重通信機まで延びている。この設 計は、便利な場所に装着された中央ステーションからデータを収集できるように することによって、データ収集作業を単純化している。 速度計、圧力センサ、温度センサ等のその他の形式のセンサは、中央監視ステ ーション設計において、装置にも加えられることができる。このことは、生産工 程監視が振動監視装置と一体に行われるようにする。 しかし、大型の装置においては、複数のセンサが、個々の電線の対をセンサか ら中央の場所までまたは多重通信機まで敷設する費用を、装置の全費用の大部分 の因子にする。さらに、摩滅によって生じる異常な振動を検出するために用いら れる振動センサは、広く分散された時間間隔で短時間にのみ監視される必要があ る。このようにして、各センサまで延びる単独の電線の対は、複数の用途に要求 されている以上のはるかに多いデータ伝送容量を有している。センサによって割 り振られた単独のデータは、したがってケーブル敷設費用および複雑性を低減す るために望ましい。 デジタル的にアドレス指定可能電子素子に接続するための共通 のデータ・バスを使用する技術が知られてはいるが、センサを監視するために完 成されたときに、その技術は工場の環境においてはある困難さを伴う。その１つ は、すべてのセンサからのすべてのデータが単一のデータ・バスを通過するとい うことである。現実の世界では、工場環境を通じて広がるセンサのネットワーク によって、単一のデータ・バスが故障を許す余地がある。バス上の開いた回路は 、その回路を超えたすべてのセンサからの情報の喪失を生じ、そして、短絡がバ ス上の任意のセンサとの通信を不可能にする。 さらに、センサがケーブルを超えて電力を受けている場合には、ケーブルの電 力伝送能力が因子となる。加速度計は、データが送信されるデータ・バスをかい して電力を受ける。合理的に栽寸されたデータ・バス電線は、多くの装備に必要 とされる非常に多くのセンサに連続的にかつ同時に電力を供給する電力搬送容量 を有していない。 したがって、本発明の目的は、任意の１つのバスが故障した場合に、故障許容 範囲用の冗長な並列データ・バスを含んでいるバス経由データ収集装置を提供す ることにある。 本発明の別の目的は、各センサがいくつかのデータ・バスに接続され、かつ、 中央制御器がデータ・バスのうちの任意の選択された１つに任意のセンサを電気 的に切り換えられる設計を提供することにある。 本発明のさらに別の目的は、複数の並列データ・バスが異なるセンサからのデ ータを受けて、センサの出力間のリアル・タイム直接比較を許す設計を提供する ことにある。 本発明のさらに別の目的は、すべてのデータ・バスがある１点において完全に 切断された場合に、各センサがアドレス指定を受けることができる設計を提供す ることにある。 本発明のさらに別の目的は、１またはそれ以上のデータ・バスの悪い部分また は悪いセンサがそのセンサとの接続を維持するために側路されてもよい設計を提 供することにある。 本発明のその他の目的および利点は、明細書から一部は自明に、一部は明白に なるであろう。発明の開示 本発明は、共通のケーブルに組織化された１組の冗長並列データ・バスの使用 を通じて故障許容多点制御およびデータ収集を達成する。中央制御器は、ケーブ ルとセンサ・インターフェイスとの間に定置された対応する複数のアドレス指定 可能センサ・インターフェイスに接続するケーブルをかいして複数のセンサに接 続される。中央制御器は、選択されたセンサ・インターフェイスおよびその選択 されたセンサ・インターフェイスからのアナログ・データを受けるように用いら れるべき選択されたデータ・バスを特定するデジタル・アドレス信号を発生する 。 本発明の一実施例においては、アドレス信号が制御器と対応するデータ・バス との間に接続されたバス・インターフェイスをかいしてデータ・バスにわたって 送られる。本発明の別の実施例においては、アドレス信号が別個の制御バスにわ たって送られる。 両実施例においては、各センサ・インターフェイスがケーブル内のすべてのデ ータ・バスに接続され、また、アドレス信号に応答してアドレス信号内の独自の アドレスを認知し、かつ、対応するセンサをアドレス信号内に特定されたデータ ・バスのうちの選択された１つに接続するためのアドレス認知回路を含んでいる 。 アドレス信号は、センサ・アドレス部分とバス・アドレス部分とからなる。こ れは、中央制御器が任意のセンサと使用のためのデータ・バスのうちの任意の１ つとを特定できるようにする。 本発明の第１実施例は、デジタル・アドレス信号、センサ電力、センサからの アナログ・データ用の単一データ・バスを割り振る方法を使用する。本発明の第 １実施例の最も単純な形体においては、単独データ・バスがデジタル・データお よびアナログ・データについて割り振られるが、しかし、本実施例の好適設計に おいては、割り振られたバスの利点は故障許容動作用の冗長を与える多数の並列 バスの使用をかいして倍増される。中央制御器は、電力をセンサへセンサ電源手 段から選択されたデータ・バスをかいして供給する。センサ電源手段が電力をセ ンサに供給し、また、センサがその電力を使用して、プリセット上方および下方 電圧限度を有する注意深く制御されかつ整流された電圧範囲内のアナログ・デー タを発生する。 データ・バスおよび所望のセンサを選択するように用いられるアドレス信号は 、最大センサ電力電圧よりも大きいオン（ＯＮ）電圧と、最小電圧よりも小さい オフ（ＯＦＦ）電圧とを有する、バス・インターフェイスによって発生された、 デジタル信号である。これは、制御器信号を、データを入手できる電圧範囲の外 に完全に置き、そして、センタ・インターフェイスがこの差にもとづいてその２ つのものの間を区別できるようにする。 第２実施例は、別個の制御バス上にデジタル制御およびアドレス信号を乗せる ことによって、アナログ・データの電圧拘束を除去する。 両実施例においては、中央制御器は、アドレスの各データ・ビットが非同期式 に送られかつクロック・ビットによって始められる自己刻時形体を用いるセンサ ・アドレスおよびバス・アドレスを記号化する。これは、距離をおいたセンサを 制御器に接続する長いケーブルの長さをかいしてもたらされる不規則伝播遅延に 対して本装置を鈍感にし、また、不規則位置にセンサを追加できるようにする。 第１実施例のセンサ・インターフェイスは、センサ電力がデータ・バスから取 り去られたときはいつでも、センサを選択されたデータ・バスから接続を外す回 路手段を含んでいる。 本発明の第２実施例においては、多数のデータ・バスを含むケーブルがアドレ ス信号を運ぶ別個の制御バスを有している。この実施例においては、データ・バ ス上のアナログ・データが制御バス上のデジタル・アドレス・データから別々に 運ばれる。格別の改良においては、データ・バスは中央制御器に別々に接続可能 な両端を有している。制御器は、完全なケーブルが不注意に２つに切断された場 合でも、任意のセンサ・インターフェイスに接近できるようにケーブルのいずれ かの端を使用することができる。 本発明の１つの格別に有利な特徴は、本装置が中央制御器から本装置の任意の アドレス指定可能センサ・インターフェイス位置への直接な２本電線接続を与え る補助モードに切り換えられる能力である。これは、正常な動作モードにおいて 定電流電力を必要とする加速度計との干渉を起こさずに、様々な形式の実施され た制御装置およびセンサが使用されるようにする。 別の特徴は、中央制御器の機能を置き換えるようにケーブルにそった任意の点 に遠隔制御器を取り付ける能力である。 本発明のさらに別の特徴は、２つのアドレス指定可能インターフェイスによっ て接続されたバイパス・バスを設けていることである。そのバイパス・バスは、 その端に接続された２つのインターフェイスを（アドレス信号によって）アドレ ス指定することによって、かつ、インターフェイス自体をデータ・バスのうちの 特別な１つに接続するようにインターフェイスに指示することに よって用いられてもよい。これらの２つのインターフェイスは、他のセンサ・イ ンターフェイスと同一でもよいが、しかし、それらに接続されたセンサを有して いない。アドレス指定がなされたときにセンサを接続する代りに、センサはバイ パス・バスの端を選択されたデータ・バスに接続する。これは、データが必要な ものとして経由線を定められるかまたはデータ・バスの損傷部分を不能にするよ うに経由線を定められるデータ・バスの１つの故障箇所のまわりにブリッジが「 飛んで（on the fly）」成形されるようにする。 さらに別の改良点は、本発明が第２または第３の追加のケーブルを設けられて いることである。各ケーブルは、追加のセンサ・インターフェイスが加えられる ように、中央制御器に接続された両端をもつループを形成する。 第２実施例における別の改良は、非常に長いケーブルの長さが遠隔定電流電力 をもつ長いライン・ドライバと、およびバス・ドライバとを設けることによって 使用されうるようにすることである。この実施例におけるさらに別の改良は、直 列および並列デジタル・データ出力を設けていることである。図面の簡単な説明 図１は、第１実施例のモニタ装置のバス配置を示す。 図２は、第１実施例の中央制御器を示すブロック構成線図形体 の回路構成線図である。 図３は、図２におけるブロック構成形体で示す第１実施例の中央制御器内のバ ス・インターフェイスの回路構成線図である。 図４は、第１実施例に用いられるセンサ・インターフェイスの回路構成線図で ある。 図５ａは、本発明の第１実施例において起る同じバス上の選択センサからのア ナログ・データを受けることによって次に続くデータ・バス上のデジタル・アド レス信号の送信を示す電圧対時間のグラフである。 図５ｂは、アドレス検出回路によって生じかつアドレス信号中の自己刻時デー タを読み取るように用いられるパルスを示す電圧対時間のグラフである。 図６は、加速度計と共に用いるのに適したバイアス／インピーダンス変換回路 の回路構成線図である。 図７は、別個の制御バスが用いられている本発明にもとづくモニタ制御装置の 第２実施例のバス配置を示す。 図８は、図７に見られるモニタ制御装置の第２実施例の中央制御器を示すブロ ック構成線図形体の回路構成線図である。 図９は、図８に示す中央制御器内の制御インターフェイスの回路構成線図であ る。 図１０は、図８の中央制御器に示されるバス・インターフェイスの回路構成線 図である。 図１１は、図７に見られるモニタ制御装置の第２実施例と共に用いられるセン サ・インターフェイスの第１部分の回路構成線図である。 図１２は、図７に見られるモニタ制御装置の第２実施例と共に用いられるセン サ・インターフェイスの第２部分の回路構成線図である。 図１３は、図７に見られるモニタ制御装置の第２実施例と共に用いられる選択 できるライン・ドライバの回路構成線図である。 図１４Ａ、１４Ｂ、１４Ｃは、制御バス上の信号を示す電圧対時間のグラフで ある。図１４Ａは、４つの異なるデータ・バスＡからＤまでの各々についてのア ドレス信号によって次に続くクリヤまたはリセット信号を示す。このグラフにお いては、各データ・バスについての信号の相対タイミングのみが示されている。 １データ・バスについてのデジタル・アドレスの詳細が図１４Ｂに示されている 。図１４Ｃは、図５ｂに類似する自己刻時データを示す。発明を実施するための最良の形態 図１を参照すれば、本発明は、ケーブル１２をかいして複数の特殊化された加 速度計１４（マークＡを付されている）、一般的加速度計１５（マークＡ’を付 されている）、および一般的センサ１６（マークＳを付されている）に接続され た中央制御器１０ を備えている。中央制御器は、センサからのデータが収集されてもよい便利のよ い場所に通常は装着される。それは、監視されるべきセンサを特定する入力を受 け、ケーブル１２内のデータ・バスに接続するようにセンサに信号を送り、セン サおよび関連したアドレス回路にケーブル１２を超えて電力を供給し、そして、 出力にデータを与える。 センサ１４、１５、１６は、図４に関連して述べるように、センサ・インター フェイスをかいしてケーブル１２内のバスに接続される。センサは、種々の重要 な監視点において装着された製造施設にわたって代表的に分散されている。一例 として、加速度計が回転機械の軸受に振動式接触状態でしばしば装着される。 各センサは、対応するセンサ・インターフェイスのアドレスをかいして格別の センサを中央制御器が特定するために固有のアドレスを記憶するセンサ自体のイ ンターフェイスを有している。好適設計においていくつかのまたはすべての加速 度計を含む特殊のセンサ形式のもの１４においては、センサ・インターフェイス はセンサを収容するケース内に配置される。これは、多くの施設において大部分 のセンサからなる加速度計については特に、便利な一体の集合体を与える。 一般のセンサ１６は、圧力、温度、速度、歪、流量、またはその他の所望の物 理的パラメータを測定できる広範囲の実用センサのうちの任意のものでよい。こ のようなセンサは、所望の一体と なったセンサ・インターフェイスを有していないので、それは別々に設けられる 。一般の加速度計は、センサ・インターフェイスを欠いているが、既存の振動監 視装置がすべての加速度計を入れ替える必要性なしに、高級化されうるという利 点をもった本装置と共に使用されてもよい。 一体センサ・インターフェイスなしのセンサについては、インターフェイスは 、図１に示すように、多数の適当な位置のうちの任意の１つに配置されてもよい 。このような配置の１つは、センサ・インターフェイス機能に与えられたモジュ ール１８（Ｍの記号が付されている）内にある。電力および信号コンディショナ １９（ＰＷ／ＣＯＮＤの記号が付されている）もまたセンサとインターフェイス ・モジュールとの間に図では定置されている。その機能は、センサ１６が必要と する任意の特殊化された電力を供給すること、およびセンサの出力信号を監視装 置内で交換できる形体に変換することである。電力および信号コンディショナ１ ９の動作は、それに取り付けられた特別のセンサの個別の要求に依存しているの で、それは詳細には記述されていないが、それは以下に述べる加速度計出力信号 と同じ電圧範囲内の類似のアナログ出力信号をつくる。 加速度計形式のもの１４、１５および多くの一般的センサは、中央制御器１０ 内またはそれに接続された電源からケーブル１２の全体にわたって電力を供給さ れうる。しかし、ある特殊なセン サは、別個の接続を必要とする電力コンディショナ１９内の電源から外部電源ま でさらに便利に電力を供給される。 センサ・インターフェイスを含むモジュールについてのその他の適当な配置は 、ケーブル１２への接続をつくるコネクタ２０（Ｃ／Ｍの記号が付されている） 内、ターミネータ・コネクタ３３（Ｔ／Ｍの記号が付されている）、または複数 センサ配分箱２１（ＤＩＳＴＲ．の記号が付されている）内である。複数センサ 配分箱は、単独のコネクタ２８をもつケーブル１２に接続されているが、しかし 、いくつかのセンサ・インターフェイスを含んでいる。各インターフェイスは、 それ自体の固有のアドレスを有し、それに接続された複数のセンサのうちの１つ に対応する。 センサ・インターフェイスが装着される場所にかかわらず、センサは、標準の コネクタ２８（記号Ｃが付されている）、一体センサ・インターフェイス２０（ 記号Ｃ／Ｍが付されている）を有するコネクタ、ターミネータ３２（記号Ｔが付 されている）または一体センサ・インターフェイス３３（記号Ｔ／Ｍが付されて いる）の形体をとるコネクタをかいしてセンサ・インターフェイスを通じてケー ブル１２に最局的には接続されてもよい。 コネクタは、電力およびデータをセンサへおよびそこから運ぶように複数の並 列バスとして働くケーブル１２内の電線の対への接続をつくる。本装置の好適設 計は、丸い外鞘内に折りたたまれた内部リボン・ケーブルをもつケーブル１２を 使用する。外鞘 は、通常の平らな形状に延ばされたリボン・ケーブルを露出するように長手方向 にそって間隔をあけた多孔結合部で開かれてもよい。 平坦リボン・ケーブルへの接続は、標準圧接コネクタ（ＩＤＣ）、平坦リボン ・ケーブルに取り付けられたソケット部分、センサ・インターフェイスに取り付 けられたプラグ部分と共につくられる。この構造は、センサを長手方向にそう任 意の位置でケーブルへ迅速に取り付けられるようにし、かつ、必要に応じてセン サを交換できるようにする。 ＩＤＣコネクタは、ケーブル１２内の電線を中断せずにケーブル１２内の電線 の対への接触をつくる。ケーブル内の電線へのこのような接続をつくることがで きるコネクタおよび複数の接近できる電線を含む任意のケーブル形状が適切であ る。コネクタ２８は、慣用のバス設計技術にもとづいて、必要に応じてインピー ダンス整合回路を設けられてもよい。 延長コネクタ３０（記号Ｅが付されている）はケーブル１２を分岐する手段を 与える。コネクタ３０は、それらがＩＤＣ基礎接続でもあるが、単独のセンサの 代りに長手方向にそって複数の追加のセンサを含めて、ケーブル１２の分岐を接 続するという点で、コネクタ２８に類似している。ターミネータ・コネクタ３２ （記号Ｔが付されている）は類似はしているが、バス上の信号発生（ringing） を防止するために標準抵抗ネットワークを含んで いる。 図示する好適設計においては、リボン・ケーブル内蔵ケーブル１２は、データ ・バスＡ、Ｂ、Ｃとして外部に引き出される３組の並列電線の対を含む。これら の当該技術に熟知している者は、３組以上または１組のデータ・バスがデータ収 集装置の故障許容を増加または減少するように用いられてもよいことを認識する であろう。単独のデータ・バス設計でさえも、それが用いる少数電線によって直 接配線された従来技術のデータ収集装置全体に利益をもたらす。 図２を参照すれば、データ・バスＡ用のデータ・バス電線対は、信号電線４２ および対応する接地電線４３を含む。データ・バスＢ、Ｃ用のデータ・バス電線 の対は、信号電線４４、４６および接地電線４５、４７を含む。後述するように 、データ・バスＡ、Ｂ、Ｃは、アドレス信号のバス・アドレス部分にデジタル的 に制御器１０によって参照される。 データ・バスＡ、Ｂ、Ｃは、対応するバス・インターフェイス４８、５０、５ ２（図２）をかいして中央制御器１０のデータ出力２２、２４、２６に接続され る。これらの出力は、携帯データ蓄積ユニットが対応するデータ・バスを超えて 選択されたセンサからデータを受けるように出力のうちの任意の１つに接続され るように設けられる。 好適設計においては、ケーブル１２は少なくとも１つ、好まし くは２つの追加の電線対（賦活電力バスとして配置されている）を含み、センサ ・インターフェイスに電力を送る。それらは選択されたときにそれらのアドレス を認知できかつそれらのセンサをデータ・バスに接続できるように、センサ・イ ンターフェイス内のデジタル・アドレス回路を作動するように電力を供給する。 センサそれ自体は賦活電力バスを超えて電力を供給されてはいないが、その代わ りに、選択されたデータ・バスを超えて電力を供給される。 各センサ・インターフェイスにおけるアドレス回路は、データ・バスの全体を 同時に監視する。中央制御器１０は、所望のインターフェイスおよび使用される べきバスのアドレスを含むアドレス信号をかいしてインターフェイスおよびデー タ・バスを特定する。この信号は、バス・インターフェイスがデータ・バス上に 形式化されて置かれているそのバス・インターフェイスに送られる。各センサ・ インターフェイスは信号を受け、また、その一体に蓄積されたアドレスが信号内 のアドレスに整合するセンサ・インターフェイスが、データ伝送が開始するよう にアドレス信号のバス部分内に特定されたデータ・バスにそのセンサを接続する 。 アドレス回路は、センサにくらべて非常にわずかな電力を必要とし、また、多 数のセンサ・インターフェイスが賦活バス上で同時に電力を供給されてもよい。 第２の賦活電力バスはスペアとして用いられてもよく、あるいは、センサの数が 大きくて１本の賦 活電力バスの電力送電能力を超えているような場合に、センサが２つのバスに分 割されてもよい。 制御器は、標準のＡＣ電力接続器３８をかいして電力を受け、そして、入力手 段３４を含み、いかなるセンサが作動されるべきか、また、どのデータ・バスが そのセンサからのデータを送るように用いられるべきかを告げるように用いられ る。手動動作を行うために、入力は図１に示すようなキーパッド３４またはキー ボードでもよい。これらは、センサ・アドレスが所望のバスのみならず手動で入 れられるようにする。 代案として、コンピュータの外部制御の下でのより自動化された動作に本装置 が設定されてもよく、または、ＲＳ−２３２直列インターフェイスもしくはコン ピュータ・バスへの直接接続が入力として用いられてもよい自動データ蓄積ユニ ットの外部制御の下でより自動化された動作に本装置を構成されてもよい。これ らの入力は、キー・パッドもしくはキー・ボードに代えて、またはそれに追加し て用いられてもよい。それぞれの場合、入力手段の原則的機能は、データ収集用 に給電されたセンサおよびデータが伝送されるバスを特定することである。 中央制御器はまた制御器の状態の信号を発するための出力手段をも含んでいる 。これは、図１に示すように、ＬＣＤディスプレイ３６の形体をとってもよい。 それはまたＲＳ−２３２直列インターフェイス、コンピュータ・モニタ、コンピ ュータ・バスへの 接続器、またはそれらの任意の組合せをも含んでいる。出力は、本装置の使用者 に直接にまたは自動データ制御器へ情報を流すように用いられる。その情報は現 に選択されたセンサのアドレスのような事項を含んでいる。データ・バスのその センサは、データがそのバスに到達しつつあっても、データが良好でかつクリッ ピング中に読み出しされていなくても、使用状態にある。 図２において、マイクロコントローラ４０は、一方の入出力手段３４、３６と 他方の収集装置との間の変換および装置動作の管理作業を行う。それは、キーが 押されたときにキー・パッドからのデータを受け入れること、センサおよびバス を特定する入力を中断すること、デジタル・アドレス信号を準備すること、バス ・インターフェイスの部分を活動させる特定のトリガ信号を発信すること、到達 信号が良好であるかどうかを見るために監視すること、出力およびその他のタイ ミングから現状情報を送ること、装置動作を調整する機能を手順化することのよ うな機能を行う。 ＲＳ−２３２接続器のような選択的なデジタル入力／出力手段は、入力／出力 手段３４、３６に代えてまたはそれらに加えて用いられて、コンピュータまたは 携帯データ・ロッガー（logger）からの装置の自動制御を許すようにしてもよい 。 従来のマイクロコントローラ回路を熟知している者が認識しているように、マ イクロコントローラは、バッファ、マイクロコントローラの動作を制御する入力 ／出力プログラムを記憶するプロ グラム可能な読みだし専用メモリ（ＰＲＯＭ）、マイクロコントローラの一部ま たは別個となるランドム・アクセス・メモリ（ＲＡＭ）のような追加のサポート ・チップ（図示せず）を含んでいてもよい。これらのサポート・チップのすべて は、中央制御器１０の制御部４１内に含まれ、また、制御部４１に基礎をおくマ イクロコントローラの設計は完全に慣用のものである。 特別のセンサからのデータが特別の２本電線データ・バス４２−４３、４４− ４５、４６−４７のうちの１つを超えて中央制御器に到達し、そして、そのデー タはデータ出力２２、２４、２６においてデータ・ロッガーまたはその他の装置 によって記録するために外部から可能とされる。データ・バスは、３つの実質的 に同一のバス・インターフェイス４８、５０、５２をかいして中央制御器に接続 される。 マイクロコントローラ４０は、制御バス５８、６０、６２の全体にわたってバ ス・インターフェイスの動作を制御する。制御バスは、バス・インターフェイス へおよびそこからのデジタル信号を送受信するために、図３と関連して詳しく述 べる複数の制御および現状ラインを含んでいる。 ３つのデータ・バスのうちの６本の電線に加えて、ケーブル１２はＤＣ電源５ ６によって励起される賦活電力バス５４、５５のうちの２本の電線を含む。ＤＣ 電源は、マイクロコントローラ４０、バス・インターフェイス４８、５０、５２ 、そしてそれらを かいしてセンサにデータ・バスを超えて電力を供給する。追加の２本の電線デー タ・バス及び／又は賦活電力バスは、追加のデータ及び／又は電力経路を与える ようにケーブル１２内に組み込まれてもよい。 ＤＣ電源５６は、回路の異なる部分に電力を与えるように少なくとも３つの個 々の電圧＋ＫＰＶ、＋ＳＰＶ、＋ＤＰＶを発生する。電力ライン５７は、電力が バス・インターフェイスへ送られ、そして、そこからセンサにケーブル１２を超 えて送られるということを強調するように図示されている。中央制御器の他の部 分は、電力接続器は図示されてはいないけれども、慣用の方法で電力を供給され る。 ＤＣ電源５６によって供給される最高電圧は賦活電力電圧（＋ＫＰＶ）である 。これは、賦活バス５４−５５を超えてアドレス回路に供給された電圧である。 後述するように、この電圧は、データ・バスを超えて送られたデジタル・アドレ ス信号内の２進オン（ｏｎ）電圧としても用いられる。オフ（ｏｆｆ）電圧はほ ぼゼロ・ボルトである。 第２および次の下方電圧はセンサ電力電圧（＋ＳＰＶ）である。この電圧は、 定電流センサ電源８６を供給するように用いられる。これらのセンサは、ＡＣア ナログ・データをバイアス電圧の付近で変動させながら、データ・バス上の＋Ｓ ＰＶ以下のバイアス電圧に上げる。アナログ・データ電圧は決して＋ＳＰＶを超 えることはできず、また、この差はアナログ・データが常に０または＋ＳＰＶで あるデジタル・データと混同されることを防止するように用いられる。アナログ ・データの最小電圧レベルの拘束は、相互に排除する有効デジタル・データおよ び有効アナログ・データについての電圧範囲をつくる。 最後のおよび最低電圧レベルは、デジタル電力電圧（＋ＤＰＶ）である。この 電圧は、多くのデジタル集積回路に電力を送るように用いられる。 バス・インターフェイスに戻って、図３はデータ・バスＡに接続されたバス・ インターフェイス４８用の詳細回路線図である。３つのバス・インターフェイス ４８、５０、５２が示されているので、バス・インターフェイス４８のみについ て詳述する。 マイクロコントローラ４０からのデジタル制御信号は、「ＡＡＤＤＲ」６８、 「Ａ ＡＤＤＲ ＯＮ」７０、「Ａ ＯＦＦ」７２、「Ａ ＡＵＸ ＯＮ」７４ の記号を付された様々な制御ラインを超えてバス・インターフェイス４８に送ら れる。バス・インターフェイスからのデジタル現状信号は、「Ａ ＤＡＴＡ」７ ６、「Ａ ＣＬＩＰ」７８の記号を付された現状ラインを超えてマイクロコント ローラ４０に送られる。それは、非標準電力を要求する任意のセンサへデータ・ バスを超えて電力を供給するように用いられるか、または、それはＤＣデータ出 力用に用いられてもよい。 しかし、一般に、ＡＣデータ出力が、抵抗６４およびコンデンサ６６からなる 従来のＡＣ出力ネットワークをかいしてデータ・バス４２からデータ出力２２に おいて与えられる。それらは、ＡＣデータ信号を伝送し、かつ、データが伝送さ れつつある期間中、データ・バス上のＤＣバイアスを阻止する。 ここで言及した制御および現状ラインは、図２の制御バス５８の一部であり、 また、図３のラベルを賦された制御および現状ライン６８−８０がマイクロコン トローラ４０のアドレス指定可能な入力および出力で終了している。マイクロコ ントローラ４０は、制御バス６０、６２内の他の２つのバス・インターフェイス ５０、５２用の対応する制御および現状ラインを含んでいる。 バス・インターフェイス４８は、次の必須の機能を行う。 1. それは、センサ・アドレスおよびデータ・バスを特定するマイクロコント ローラ４０からのデジタル・アドレス信号を受け、その電圧を従来のゼロないし ５ボルトＴＴＬ電圧レベルからゼロないし＋ＫＰＶレベルまで移すことによって アドレス信号を形式化して、センサ・インターフェイスがそれをデジタル・アド レスとして認知できるようにし、次いでデータ・バス４２−４３を超えて信号を 伝送する。 2. それは、アドレス信号が送られる遅延時間を倍増し、次いで、バイアス電 圧を上げかつ選択されたセンサに電力を与えるために、定電流電力をデータ・バ ス４２に加える。 3. データがデータ・バス４２に到達し始めたとき、バス・インターフェイス ４８がそのデータを監視し、試験し、マイクロコントローラに ａ）その信号が 今到達しつつあること、ｂ）そのデータが動作範囲内にあることを発信する。 4. マイクロコントローラからの命令によって時間的順番点において、バス・ インターフェイスは、センサ・インターフェイスのすべてをそれらが新しいアド レス信号を待っている待機モードにリセットにするデータ・バス４２から電力を 切り離す。 これらの機能は、タイマ回路８２、アドレス回路８４、センサ電源８６、２つ のデータ監視回路８８、９０によって原則的には行われる。 データ収集サイクルにおける第１ステップは、マイクロコントローラが、セン サ電力がＡ ＯＦＦライン７２を低に切り換えることによってデータ・ライン４ ２上でオフに変えられることを保証することである。これはフリップフロップ９ ２を消去し、そして、ライン９６を超えてフリップフロップ９２に接続されてい るＦＥＴ電子スイッチ９４を開く。フリップフロップの出力の消去は、スイッチ ９４を開き、センサ電源８６をアドレス・バス４２から切り離す。 センサ電源がデータ・バスＡから取り除かれたとき、そのデータ・バスに接続 されかつセンサ電源をそのデータ・バスから引き 出している任意の前に選択されたセンサが切れ、リセットになり、待機状態に変 わる。 次に、データ・バスの消去に伴って、マイクロコントローラ４０は、Ａ ＡＤ ＤＲ ＯＮライン７０を高に変えることによってデータ・バスＡを超えてアドレ スが送られる予定のバス・インターフェイスに信号を送る。 ライン７０を高に変えることがＦＥＴスイッチ９８を閉じ、アドレス回路８４ をデータ・バス４２に接続し、同時にタイマ回路８２のタイミング・サイクルを 開始させる。 タイマ回路８２は、抵抗１０８とコンデンサ１１２とのＲＣ時定数によって設 定されるように５５５タイマ１００をかいして再設定タイマ時間を計時し始める 。再設定時間の終了時に、タイマ１００の出力はＪ−Ｋフリップフロップ９２の 状態をフリップにし、スイッチ９４を閉じ、センサ電力をセンサ電力回路からデ ータ・バス４２に供給する。 タイマ１００によって発生された与えられた時間間隔内で、マイクロコントロ ーラ４０は所望のセンサを特定するアドレス信号を発生する必要があり、また、 その信号をバス・インターフェイスに送るので、適切なセンサが電力を受けるよ うにデータ・バス４２に接続されうる。好適設計においては、タイマ１００は、 Ａ ＡＤＤＲ ＯＮライン７０が高になった後でかつそれがＪ−Ｋフリップフロ ップ９２の状態を切り換える前に少なくとも１００ ミリ秒の遅延を生じる。 Ａ ＡＤＤＲ ＯＮライン７０が一旦高に変えられると、アドレス信号がマイ クロコントローラ４０から制御ライン６８を超えてアドレス回路へ送られる。マ イクロコントローラによって発生されたアドレス信号は２つの部分を含んでいる 。第１の部分は、データが収集される予定になっているセンサに接続されたセン サ・インターフェイスのアドレスである。 第２の部分は、データが送られる予定になっているバスを特定する。Ａバス・ インターフェイス４８は、Ａデータ・バス４２−４３を超えてデータが伝送され るべきであるという信号をセンサに送るように用いられ、また、Ｂバス・インタ ーフェイス５０は、データがＢデータ・バス等を超えて伝送されるべきであると いう信号をセンサに送るように用いられる。 アドレス回路８４は、基本的には電圧レベル・シフタであって、マイクロコン トローラ４０によって発生されたアドレス信号を、それがデータ・バス４２に送 られる前に、その最初のゼロ（ｏｆｆ）ないし５ボルト（ｏｎ）レベルからゼロ （ｏｆｆ）ないし＋ＫＰＶ（ｏｎ）デジタル・アドレス信号に変換する。 タイマ１００が計時を終了したとき、それはスイッチ９８を開き、フリップフ ロップ９２の状態をフリップにしてスイッチ９４を閉じ、これにより、アドレス 回路８４をデータ・バスから切り離し、その代りにセンサ電源８６を接続する。 センサ電源回路８６は、抵抗１０４、１０６によって定電流源として形成され た３つの端末電力調整器１０２を含む。電源は、＋ＫＰＶ以下である＋ＳＰＶの 最大電圧でもって電力をつくられるので、アナログ・センサ・データ電圧が＋Ｓ ＰＶを超えることができず、また、オフまたは大きさが＋ＫＰＶであるデジタル ・アドレス信号と混同されることはない。 加速度計（図６）におけるバイアス／インピーダンス変換器回路は、センサ電 力回路８６によって供給される電流から＋ＳＰＶの５０％の公称バイアス電圧に 上げる。この回路はまた、その他のセンサ・インターフェイス上のアドレス回路 がマイクロコントローラ４０からのアドレス信号とデータを混同しないようにす るセンサからのデータの最小電圧を制限する。センサ電力回路８６がスイッチ９ ４によって切り離されたときのバイアス電圧の不在がセンサ・インターフェイス 内で独特に検出されることができて、選択されたセンサを再設定しかつセンサを ラインから切る。 定電流源は加速度計に電力を供給するのに特に適している。異なる形体の電力 を必要とする他の形式のセンサについては、Ａ ＡＵＸライン８０が前述したよ うに最小データ電圧から＋ＳＰＶまでの電圧範囲に限られている場合に、Ａ Ａ ＵＸライン８０は電力を提供するように用いられてもよい。Ａ ＡＵＸラインの 接続器がマイクロコントローラによってＡ ＡＵＸ ＯＮライン７４を超えて制 御される。 アドレス回路８４は、デジタル「オン」が＋ＫＰＶになるようにＡ ＡＤＤＲ ライン６８上の到来アドレス・ビットの電圧レベルを移す。ライン６８からのア ドレス・パルスはトランジスタ１１６を切り換える。Ａ ＡＤＤＲラインが高に なったとき、トランジスタ１１６は導通し、トランジスタ１１６のコレクタにお ける電圧が低に移し、これが比較器１１８の反転入力における電圧を比較器１１ ８の非反転入力上のバイアス抵抗によって設定された電圧以下にし、スイッチ９ ８における比較器１１８の出力が高からほぼ完全な＋ＫＰＶボルトまで移すよう にする。 後述するように、センサ・インターフェイスが正しく動作している場合に、ち ょうど伝送されたアドレス信号内に特定されたアドレスに対応するセンサ・イン ターフェイスがそのセンサをＡデータ・バスに接続し、また、Ａデータ・バス上 のバイアス回路が＋ＳＰＶの約５０％のＡデータ・バス上のバイアス電圧に上げ る。センサが作動するに従って、最小データ電圧と＋ＳＰＶとの間にあるアナロ グ・データがデータ・バス上に現れ始め、また、このデータはコンデンサ６６を 通してデータ出力Ａに至る。 良好なデータが到達しつつあることを検証するた めに、データ・バスＡ上の電圧がモジュール８８、９０によって監視される。モ ジュール８８がＤＣバイアス電圧を監視し、また、モジュール９０がＡＣ電圧を 監視して、信号が有効範囲内にあり、かつ、クリッピングまたは飽和の結果とし て排除されていないことを検証 する。 モジュール８８は電線１３６を超えて抵抗１５０をかいしてＡデータ・バス信 号ラインを監視する。抵抗１５０は、コンデンサ１５１と抵抗１４９と共にロー ・パス・フィルタとして働き、かつ、ＡＣ成分を実質的に大地に短絡する。バイ アス電圧が良好であるときはいつでも、比較器１３８、１４０はＡ ＤＡＴＡラ イン７６を高に変えることによって、予期されたバイアス電圧のまわりに電圧ウ インドウをつくり、中央制御器４０に信号を送る。これはデータがＡデータ・バ ス上で得られるという信号を発する。代表的には、マイクロコントローラはディ スプレイ３６内にインジケータを出すかまたはデータが今収集されうるというこ とを自動データ収集器に信号を送る。 バイアス電圧が非常に高くなった場合には、比較器１３８はその出力を低に切 り換えて、Ａ ＤＡＴＡライン７６上の良好なデータ信号を切る。バイアス電圧 が非常に低くなった場合には、比較器１４０がその出力を低に切り換えて、Ａ ＤＡＴＡライン上のデータ入手可能信号を切る。いずれの状況も良好データがも はや入手できないという信号をマイクロコントローラに送る。 監視回路９０は、それがロー・パス・フィルタの作用に欠けているという点を 除いて、監視回路８８に類似した仕方で動作する。それは、抵抗１６２、１６４ をかいしてライン１５６を超えてデータ・バス４２１に接続された２つの比較器 １５２、１５４ を含んでいる。比較器１５２、１５４は、モジュール８８のＤＣモニタによって 高められたものよりもデータ信号のＡＣ特製を監視すべきずっと広い比較ウイン ドウに高める。抵抗１５８、１６０は、比較器がＡ ＣＬＩＰ７８上の信号を切 る電圧を設定するように調節できる。 ＡＣ信号の変動が比較器１５２、１５４によって設定された広い電圧ウインド ウの外に落ちる場合には、比較器の一方が、その電圧がそのウインドウの外にあ る限り、その出力を低に切り換える。Ａ ＣＬＩＰデータ・ライン７８は次いで 低になり、データが良好ではないという信号をマイクロコントローラ４０に送る 。 図４はセンサ・インターフェイス１６８用の回路図を示す。センサ・インター フェイス１６８は、加速度計１４用のハウジング内、別個のインターフェイス・ モジュール１８内、ターミネータ３３内、バス・コネクタ２０内、または複数セ ンサ分配箱２１内に装着されてもよい。各センサ・インターフェイスは、その内 に蓄積された固有のアドレスを除いて同一である。 電力は、＋ＫＰＶを運ぶ賦活電力バス５４、５５をかいしてセンサ・インター フェイス回路に供給される。この電圧は、データ・バス上のデジタル・パルスの 検出の際に基準電圧を発生するように用いられる。それはまた、慣用のやり方で ゼナ・ダイオード１６９、関連した抵抗およびフィルタ作用をするコンデンサを かいしてデジタル回路に対して低電圧電力＋ＤＰＶを発生するよ うにも用いられる。 各センサ・インターフェイス１６８は、すべての３つのデータ・バス４２−４ ３、４４−４５、４６−４７に、そして、賦活電力バス５４−５５に接続される 。データ・バスは、ダイオード１７２、１７４、１７６をかいしてアドレス検出 器１７０に直接に接続される。 アドレス検出器は、バイアス抵抗１８０、１８２、１８４、１８６によって設 定された＋ＫＰＶデジタル・アドレス信号のみを通過させる比較器１７８と共に 電圧レベル検出をまず行う。＋ＳＰＶおよびそれ以下の電圧は比較器１７８を通 過しない。 本装置におけるセンサが中央制御器から様々の距離で配置されてもよいので、 可変期間の遅延がアドレス信号の伝播中に誘導される。これらの遅延の未知の長 さによる問題を避けるために、アドレス信号中の各データ・ビットは刻時ビット によって先行される。この「自己刻時」は図５に関連して後に詳細に述べられる が、刻時ビットはフリップフロップ１８８を作動させるように用いられて、刻時 ビットにただちに続くアドレス・ビット内に作用する抵抗１９０、コンデンサ１ ９２によって設定された刻時された出力パルスを発生する。この刻時された出力 パルスは、刻時ビットに続くデータ・ビット内に落ちる後続縁を有している。 フリップフロップ１８８からの結果として生じる出力パルスは、Ｑ出力からア ドレス比較器へ、非Ｑ出力から直列対並列変換 器１９６へ、ライン１９８、２００を超えてそれぞれ送られる。刻時ビットに続 いているアドレス・ビットは、アドレス比較器１９４および直列対並列比較器１ ９６にライン２０２、２０４を超えて送られる。フリップフロップ１８８からの 刻時されたパルスの後続縁は、アドレス比較器１９４および直列対並列変換器１ ９６がライン２０２、２０４上のデータ・ビットを読み出すようにする。（実際 には、後述するように、直列対並列変換器１９６の入力ゲートがアドレス信号の バス・アドレス部分の期間中だけ開いている。） アドレス比較器１９４は、このセンサ・インターフェイスの固有のアドレスを 蓄積するＥ２ＲＯＭを含んでいる。この機能のための好適装置は、ＨＣ２０６３ のようなプログラムを組める１６ビット符号検出器である。蓄積された「符号」 はセンサ・インターフェイスの固有のアドレスであり、また、それは制御バス２ ０６を超えて電気的に受け入れられ、変えられる。これは、制御バスがデータ・ バスに接続されていないので、センサが装着された時点で通常は行われる。制御 バスは、プログラム・ライン、刻時ライン、データ・ライン、およびＥ２ＲＯＭ 内のデータを読み出しかつ修正するためのラインを含む。 アドレス比較器１９４は、その比較を開始するように最初の「オン」ビットを 必要とするので、センサ・アドレス・フィールドの最初のビットは常に１である 。このビットは図５において 「Ｃｏｍｐａｒｅ Ｏｎ」という記号を付されている。 蓄積されたアドレスに整合するアドレスを受けたときに、アドレス比較器１９ ４は出力ラインを高に切り換えて、双安定フリップフロップ２１０がＣＯＭＰＡ ＲＥ（Ｈ）ライン２１２を高に切り換えるようにする。ＣＯＭＰＡＲＥ（Ｈ）は 、センサが選択されたことを知らせる整合信号である。それは、直列対並列変換 器１９６のＡ入力に接続される。変換器１９６へのＡおよびＢ入力はＡＮＤゲー トへの入力であるので、ＣＯＭＰＡＲＥ（Ｈ）ライン２１２が高に切り換るまで 、ライン２０４上のＢ入力に到達するアドレス・ビットは阻止される。 ＣＯＭＰＡＲＥ（Ｈ）ラインは、１６ビット・アドレス信号内の第１の８ビッ ト（整合センサ・アドレスを特定する）の到達後、高に切り換る。残りのアドレ ス・ビット（用いられるべきデータ・バスを特定する）は次いで直列対並列変換 器に通される。 図５ａに示す完全アドレス信号は、センサ・アドレス・フィールドおよびバス 選択フィールドを含む。単独のデータ・バス設計においては、バス選択フィール ドは除去されてもよい。各フィールドは８データ・ビットからなり、各データ・ ビットは刻時ビットによって先行されている。刻時ビットは、データ・ビットの 持続時間の半分となる持続時間である。それは、パルス（図５ｂ）を発生するよ うにアドレス検出器１７０を作動する。そのパルス の後続縁は、直続データ・ビットの中間内に落ちる。このビット毎の自己刻時は 、長いケーブル長さによるタイミングの問題を回避する。 センサ・アドレス・フィールドの第１データ・ビットは「Ｃｏｍｐａｒｅ Ｏ ｎ」の記号を付されている。バス選択アドレスの第１ビットは「ＳＷ（Ｈ）」の 記号を付されている。各フィールドのこれらの第１ビットは、常にオン、すなわ ち数字の１である。各フィールドの第１ビットをオンに設定することは、アドレ ス回路を単純化する。各フィールド内の残りの７つのビットは、センサ・アドレ スまたはデータ・バス・アドレスである。好適実施例においては、バス・アドレ スとして入手できる７つのビットのうちの第１の３ビットのみが用いられる。ビ ットは３つのデータ・バスに１対１対応関係に設定される。センサ・アドレスの ７つのビットは慣用の２進数である。 ８ビット・センサ・アドレス・フィールドのビット０となるＣｏｍｐａｒｅ Ｏｎは、時刻ｔ０とｔ４との間で起る。そのデータ・ビットに対応する刻時ビッ ト２５０は時刻ｔ０からｔ１の間に起る。データ・ビット２５２（常に１である ）は、時刻ｔ２からｔ４の間に起る。刻時ビット後、データビット前の期間中は 、電圧は常にゼロに降下して、刻時ビットからの個別の後続縁を発生する。刻時 ビット２５０の後続縁は、刻時されパルス２５４（図５ｂ）を発生するフリップ フロップ１８８を作動する。その パルス２５４の後続縁は１９４、１９６に作用して、ほぼ時刻ｔ３において引き 続くデータ内でそのデータ・ビットの中間で読み出す。 ビット１（アドレス・フィールドの第２ビットおよびアドレスの第１の特徴ビ ット）が時刻ｔ４で開始する。それは、ｔ４からｔ５までの先行刻時ビット２５ ６を有している。その期間は、先行データ・ビットが１つであるので、そのビッ トの連続として現れる。しかし、それは図５ｂに示すフリップフロップ１８８か らの刻時を受けたパルスをつくる各刻時ビットの後続縁となり、また、その後続 縁は常に区別できる。時刻ｔ６において、パルス２５８はデータ・パルス２６０ （別のもの）中で読み出す。ビット２（フィールドの第３ビット）は、後続縁が パルス２６４を開始する刻時ビット２６２を含んでいる。パルス２６４の後続縁 は、時刻ｔ７においてデータ・ビット（ゼロ）中で読み出す。残りのすべてのビ ットは、後続縁がデータ・ビットの中間で生じるフリップフロップ１８８（図５ ｂ）内にパルスを発生する刻時ビットと共に同様な仕方で読み出される。センサ ・アドレス・フィールドのビット４−７およびバス・アドレス・フィールドのビ ット１３−１５は図示されていない。 ＳＷ（Ｈ）に続く３つのデータ・ビットは、３つのデータ・バスに対応する。 バス・アドレス・フィールドにおいては、バスＡは、データ・ビット２６６がオ ンであるので選択され、また、バ スＢ、Ｃは、それらに対応するデータ・ビットがオフであるので、選択されない 。 図５ａに示す完全なアドレス信号は、Ｃｏｍｐａｒｅ Ｏｎビット（常に１） 、７ビット２進センサ・アドレス（その内の最初の３ビットは１、０、０として 示され、そのうちの最後の４ビットは示されていない）、ＳＷ（Ｈ）（常に１） 、バス・アドレス用の３ビット（Ａデータ・バスが用いられる予定を表す１、０ 、０として示されている）、４不使用ビット（追加のデータ・バス用として使用 されうる）からなる。 １６ビット・アドレス信号の全体の伝送は、バス・インターフェイス内のタイ マ１００によって設定された時間中に生じる。この時間後、タイマ１００は刻時 を終了し、スイッチ９４が閉じ、センサ電力をデータ・バスＡに接続する。デー タは、図示するようにデータ・バス上に到達し始める。それは、最小データ電圧 と前述した＋ＳＰＶとの間の電圧内に拘束される。 図４に戻って、２１２上のＣＯＭＰＡＲＥ（Ｈ）ラインは、整合アドレスがア ドレス比較器１９４によって認知されるまで、直列対並列変換器１９６への入力 を阻止する。直列対並列変換器はバス選択手段として働く。入力がＣＯＭＰＡＲ Ｅ（Ｈ）上でデジタル高によって一旦開かれると、バス・アドレスが１９６内に 切り換えられ、ＱＨをかいして８並列出力ＱＡを段階降下する。図５からバス・ アドレスを例として用いたとき、バス・アドレスが 一旦完全に８ビット変換器１９６に入ってしまうと、ＳＷ（Ｈ）（常に高である ）は出力ＱＨとなり、データ・バスＡに対応するビットが出力ＱＧとなる。デー タ・バスＢに対応するビットは出力ＱＦ、バスＣに対応するビットが出力ＱＥと なる。 ＳＷ（Ｈ）はバスＡＮＤゲートＰ２２２、２２４、２２６においてライン２１ ４にも接続される。これは、完全なバス選択アドレスが変換器１９６に入れられ るまで、バス選択スイッチ２１６、２１８、２２０が動作することを防止する。 バス選択アドレスが入る前に出力ＱＡ−ＱＨのすべてが低になる。バス・アドレ ス部分内の最初のビット、ＳＷ（Ｈ）が常に１であるので、ライン２１４は、バ ス選択アドレスが変換器１９６に完全に入ったときに、高に切り換わる。ライン ２１４が高になったとき、ＡＮＤゲート２２２、２２４、２２６によって適切な バス選択ライン２２８、２３０、２３２が対応するバス選択スイッチ２１６、２ １８、２２０を作動して、特定のデータ・バスにセンサ２３４を図６に示すイン ピーダンス変換器をかいして接続する。 センサ電力が中央制御器からのＡ ＯＦＦライン７２内の信号に応答してセン サ電力スイッチ９４の開によって除去されるまで、センサ２３４はデータ・バス にそってデータを送り続ける。 データ・バス４２からセンサ電力が除去されることによって、電圧比較器２３ ８とフリップフロップ２４０とからなるリセット回路２３６がＯＦＦライン２４ ２を低に切り換えるように働く。 電圧比較器２３８は、データ・バス上の電圧降下を検知する。データ・バス電圧 が電圧分割器抵抗２３７、２３９によって設定された基準電圧より降下したとき はいつでも、フリップフロップ２４０が作動されて、ＯＦＦライン２４２を降下 する非Ｑ出力を変える。 ＯＦＦライン２４２は、変換器として設けられたゲート２４４およびＮＡＮＤ ゲート２４６を作動する。ＣＬＥＡＲライン２４８は次に直列対並列変換器１９ ６を消去して、出力ライン２１４を降下させ、データ・バス・スイッチ２２０、 ２１８、２１６のすべてを開く。センサ・インターフェイス回路は、それをオン にしかつそのセンサをデータ・バスに接続する次のアドレス信号を待つ待機状態 になる。 センサ２３４は、種々の異なるセンサのうちの任意の１つであって、電線３０ ０をかいしてスイッチ選択データ・バスに接続される。一例として、図６はイン ピーダンス変換器および本発明と共に用いる必要な附属物を有する従来のピエゾ ー電気加速度計センサ３０２を示す。 標準インピーダンス変換器設計からの基本的変更は、信号がデータ・バスに結 合される以前に、最小出力電圧を維持するようにダイオードを使用することであ る。この最小電圧は、センサ・インターフェイスがデータ・バスから離れそして 待機モードに再設定するようにさせるリセット回路２３６の不注意な操作を防止 する。 センサ電源が定電流電源であるので、センサ２３４のバイアス回路が最大セン サ電力電圧＋ＳＰＶの５０％になる公称バイアス電圧まで上げる。ピエゾー電気 センサ３０２からの振動信号は、このＤＣバイアス電圧に置かれたＡＣ信号であ る。その信号の上限は最大電圧＋ＳＰＶによって制御され、また、その信号の下 限はダイオード３０４、３０６によって制御される。ダイオード３０４、３０６ はそれぞれ０．６ボルトの公称電圧降下をもったシリコン・ダイオードである。 たとい出力トランジスタ３０８が飽和されたとしても、電線３００上の出力電 圧は、これら２つの直列装着順バイアス・ダイオードを超えた電圧よりも少なく はない。トランジスタ３０８を遮断した状態にして、出力電圧は、完全＋ＳＰＶ よりも多くはない。いずれの限度においても、その電圧は、アドレス信号（電圧 オフ）内のデジタル・ゼロについての値以上でかつ図５に示すようにデジタル １（＋ＫＰＶ）についての値以下の制約された範囲内にある。 インピーダンス変換器の残りは標準のものである。ピエゾー電気センサ３０２ は、振動を受けたとき、ＡＣ電圧を発生する。この信号は、トランジスタ３１０ 、３０８をかいして一定電流に調整するＦＥＴ３２２をかいして増幅される。コ ンデンサ３２４および抵抗３２０は、入力負荷およびバイアスＦＥＴ３２２を形 成 する。抵抗３１８、３１６は、追加のバイアスおよびネガティブ・フィードバッ クのためのものである。抵抗３１４はＦＥＴ３２２用負荷である。データ・バス 上の出力電圧は、トランジスタ３０８の電圧にダイオード３０４、３０８を超え た電圧降下を加えた電圧を発生する収集器となる。 他の形式のセンサに必要なものとして、他のセンサ回路は、それらが＋ＳＰＶ と、リセット回路を作動することを回避するように接地電圧より十分に高い最小 電圧との間の電圧範囲に制限した場合に、適当になるであろう。個別の制御バス設計 図７−１３は、個別の制御バスがアドレス信号を運ぶ本発明の第２実施例を示 す。この設計は、第１実施例における場合と同様に同じバス上に運ばれたときの デジタル・アドレス信号とアナログ・データとの間の混同を防止するように課さ れたデータ・バスを超えて運ばれうるデータについての制限を容易にする。第２ 実施例においては、加速度計と共になされる振動監視に加えて、中央制御器から アドレス指定可能なセンサ・インターフェイスまで任意の特別のデータ・バスを 超える２本の基本電線接続を、送られるべき信号の形式に制限を加えずに、発生 するために、本装置を補助モード状態で使用することは可能である。 このようにして、本実施例は、本装置が一般化された制御およ びデータ監視用途に意図された使用に特に適している。この実施例は、複数のケ ーブルの各々がアドレス指定可能インターフェイスと、所望の遠隔位置において 中央制御器の機能を行う遠隔制御器と、バイパス・バス能力、長いライン改良、 および直並列デジタル・データ出力の追加の組に役立つことを許す変更を与える 。 図７は、本発明の第２実施例にもとづく制御およびデータ収集装置の概略図を 示す。中央制御器１０は、ケーブル１２をかいして前述した複数の特殊加速度計 １４および一般の加速度計１５に接続される。しかし、この実施例においては、 ケーブル１２は第２端４００において中央制御器まで戻る連続ループを形成する 。 中央制御器１０は２つの追加のケーブル４０２、４０４を設けられている。各 ケーブルは、中央制御器に接続された両端を有するループ状に配置された追加の ケーブルからなる。各ケーブルは、ケーブル１２に接続された図示する形式の複 数のアドレス可能センサ・インターフェイスを含む。ケーブルのいずれかの一端 は、ケーブルに取り付けられた任意のセンサと交信するように中央制御器によっ て用いられてもよい。このようにして、ケーブルが不注意に２つに切断されたな らば、ケーブル１２の第１端に接続されたケーブルの一部上のセンサがアドレス 指定され、第１端をかいして用いられる。一方、切断部を超えたセンサがアドレ ス指定され、第２端４００をかいして用いられる。第２端４００は、第１端が切 り離された場合に、ケーブル１２の第１端から独 立して用いられうる。端部の接続および分離が、中央制御器１０の指示の下で動 作するリレーまたはＦＥＴスイッチによってなされる。類似の制御可能スイッチ が、他の２つのケーブル４０２、４０４の２つの端部において設けられる。 本発明のこの実施例は、追加の故障許容を設計に与える別の特徴、すなわち、 その２つの端部においてＣ／Ｍコネクタ・モジュール４０８に接続されたバイパ ス・バス４０６を与える。Ｃ／Ｍコネクタ・モジュール４０８は固有のアドレス を有するセンサ・インターフェイスを含み、バイパス・バス４０６の各端をデー タ・バスのうちの特別な１つに接続するように制御バス上のアドレス信号に応答 する。このようにして、バイパス・バス４０６は中央制御器によって用いられて 、ケーブル内のデータ・バスの破損部分を置き換えるかまたは故障が起きたセン サ・ネットワークの一部を側路する。 図７は、中央制御器の並列および直列デジタル・データ出力４１０および４１ ２をそれぞれ示す。これらの出力は、アナログの形体で、アナログ・データ出力 ２２、２４、２６から入手できる同じデータをデジタルの形体で与える。 図８は、本発明の第２実施例に用いられる中央制御器のブロック線図である。 ネットワークの動作は、マイクロコントローラ４０によって制御される。マイク ロコントローラ４０は、ケーブル１２、４０２、４０４を超えてネットワークを 作動する。各ケー ブルは、ケーブル制御モジュール４０１、４０３、４０５をかいして中央制御器 に両端においてそれぞれ接続される。ケーブル制御モジュール４０１、４０３、 ４０５はすべて同一であり、また、ケーブル制御モジュール４０１のみが詳細に 示されている。 ケーブル１２、４０２、４０４の各々は、複数データ・バス、制御バス、電力 バスを含む複数の２電線バスを有している。ケーブル１２はここでは３つの独立 したデータ・バスを含むように示されているが、しかし、それよりも多いかまた は少いものも用いられうる。例えば、図１１、１２に示すセンサ・インターフェ イスは、４つのデータ・バスと共に使用するように記載されている。ケーブル４ ０２、４０４は同一であり、後述するようにケーブル１２と同様に作動される。 ケーブル１２は、第１端４２８、４３２、４３６を有する３つのデータ・バス と、第１端４４２を有する制御バスと、第１端４４６を有する電力バスとを有す る第１端を含む。ケーブル１２は、これらのバスに接近して各センサ・インター フェイスに至るようにループを作り、第２端４００において中央制御器に戻る。 この端は３つのデータ・バス４３０、４３４、４３８の第２端と、制御バス４４ ４の第２端と、電力バス４４８の第２端とを含んでいる。 バス・インターフェイス４１４、４１６、４１８は、マイクロコントローラ４ ０の制御の下で動作し、そして、アドレス信号 が、制御インターフェイス４２０をかいしてアドレス・センサ・インターフェイ スに送られる。データ・バスは、スイッチ集合体４２２、４２４、４２６をかい して両端で対応するバス・インターフェイスに接続される。マイクロコントロー ラ４０は、データ・バスのいずれかの端を対応するバス・インターフェイスに選 択的に接続するようにスイッチ集合体４２２、４２４、４２６を制御する。 ＦＥＴスイッチを有するその他の形体が用いられてもよいけれども、好ましく は、マイクロコントローラ４０の指令の下で接続をつくるように、スイッチ集合 体４２２、４２４、４２６は関連した制御電子機器を有するリレーである。補助 モードにおいては、データ出力２２、２４、２６はリレーをかいして本装置上の 任意のアドレス可能位置に直接に電気的に接続される。これは、異なる形式のセ ンサ、制御装置等が用いられうるように、本装置上の任意の位置に直接電線対接 続器を与える。補助モードにおいては、全体の装置は、スイッチをオンにし、温 度を測定し、ポンプを作動し、アナログおよびデジタルの両形体でデータをアド レス可能位置のうちの任意の１つに送受信する。このようにして、任意の所望の 形式の装置が遠隔位置に配置され、そして、マイクロコントローラの制御の下で 接近される。これは、補助モードにおいて関連したデータ・バスを作動しながら 、アドレス指定された位置において遠隔装置と交信しかつそれを制御するように デー タ出力２２、２４、２６をかいしてデータおよび制御信号を送受信することによ って、達成される。 アドレス信号は、マイクロコントローラによって制御インターフェイス４２０ をかいして、制御バスを超えてスイッチ・モジュール４４０を通じて送られる。 データ・バスの場合におけるように、制御バスを形成する電線の対は、ケーブル １２に一体化された第１端４４２と、第２端４００においてケーブルに一体化さ れた第２端４４４とを有している。 ＤＣ電力は、スイッチ・モジュール４４０を使用するＤＣ電源５６をかいして アドレス回路に与えられる。電力ラインの第１端４４６はケーブル１２に一体化 され、また、その第２端はケーブル４００をかいして中央制御器に戻る。これは 、ケーブルのいずれかの端がアドレス信号を送り、かつ、データ・バスのいずれ かの端が用いられてもよい同じやり方で電力を供給するように用いられてもよい ので、制御バスおよび電力ラインに対して交互の動作を与える。 図８は、マイクロコントローラ４０の制御の下でデジタル・データが直列４１ ２または並列４１０のデータ・バスにおいていかに与えられるかを示す。データ ・バスのうちの任意の１つで中央制御器に到達するアナログ・データは、選択モ ジュール４５０をかいして選択され、そして、フィルタ・モジュール４５２にお いてアンチアリアス・フィルタリング後にアナログ対デジタル変 換器４５４に送られる。アナログ対デジタル変換器４５４においてデジタル形体 に変換後、データは並列出力４１０からまたは直列出力４１２からモジュール４ ５６内での並列対直列変換後に入手できる。 上述したことからわかるように、本装置は故障許容を拡張している。信号デー タ・バスが中断された場合には、別のデータ・バスが中央制御器によって用いら れてもよい。センサ・インターフェイスがそれらのセンサをケーブル内の複数の 並列データ・バスのうちの任意の１つに接続するように指示されうるので、この ことは可能となる。全体のケーブルが切断された場合には、センサは、スイッチ ・モジュール４２２、４２４、４２６、４４０にケーブルの第１端に代えてケー ブルの第２端を使用することを単に指示することによって、ケーブルの第２端を かいしてセンサに接近することによってセンサがいぜんとしてアドレス指定を受 けられる。 さらに、領域に、図７に示すバイパス・バス４０６のようなバイパス・バスを かいして中央制御器と交信する別の手段が設けられてもよい。複数のバイパス・ バスは、追加のバスによって相互に結合された追加のモジュール４０８を単に加 えることによって、主ケーブルにそって種々の点で設けられてもよい。故障がバ イパスを設けた部分に起きた場合に、中央制御器はバイパス・バスを用いること によって残りの部分を作動し続けてもよい。後に 述べるように、バイパス・バスは一度に信号データ・バスを側路するように補充 されてもよく、あるいは、それが制御バスおよび電力バスばかりではなくデータ ・バスのすべてを側路するように補充されてもよい。 図９は、バス４５８を超えてマイクロコントローラからアドレス信号を取り、 そしてその信号をスイッチ・モジュール４４０をかいして制御バスの適切な端を 超えて送信する制御インターフェイス４２０（図８でブロック線図の形体で示さ れる）の回路図を与える。制御インターフェイス４２０はアース４６２、電力４ ６４に接続される。制御インターフェイスは、好適実施例と共に用いられるセン サ・インターフェイス内のアドレス認知回路に適しているように、マイクロコン トローラ４０によって与えられる出力範囲から異なる電圧範囲（アースからＫＰ Ｖまで）までデジタル・アドレス信号を変換するように原理的に働く。その他の 形式のデジタル信号発生方法も用いられてもよい。制御インターフェイスは、長 いラインおよび追加のセンサのための励起電流を与える。 図１０は、本発明のこの実施例と共に用いられるバス・インターフェイスの回 路図を与える。本発明の実施例と共に用いられるバス・インターフェイスは、第 １実施例と共に用いられるバス・インターフェイスに類似しているが、しかし、 アドレス信号をデータ・バスに置く必要はない。バス・インターフェイス４１ ４、４１６、４１８はすべて同一であり、したがってバス・インターフェイス４ １４のみが示されている。第４データ・バスがケーブル内に設けられている場合 に、第４バス・インターフェイスが用いられ、そして、４２２、４２４、４２６ に類似した追加のスイッチ・モジュールが必要とされる。 バス・インターフェイス４１４は、定電流電力をバス・インターフェイスに接 続されたデータ・バスを超えて加速度計に供給する定電流センサ電源４６６を含 む。電線４６８、４７０は関連したデータ・バスを、図８に示すように、スイッ チ集合体４２２をかいして接続する。スイッチ４７２、４７４は、補助モードが 入れられたとき、定電流電源を外すようにマイクロコントローラ４０の制御の下 で作動されるリレーであることが好ましい。動作の正常モードにおいては、定電 流電源４６６は加速度計センサによって必要とされる定電流電源を与える。補助 モードにおいて、この電源は必要とはされず、補助モード動作中に接続されるべ き装置と干渉することがある。 スイッチ４７６、４７８は、補助モードが入れられたとき、マイクロコントロ ーラ４０によって同様に制御される。これらのリレーは、定電流電源４６６また はその他の電子機器へのいかなる接続なしに、データ出力２２とデータ・バスと の間の直接２電線接続を許す。マイクロコントローラ４０は制御器ライン４７２ をかいしてバス・インターフェイス４１４を制御する。 回路４８０、４８２は、信号が有効範囲内にあり、かつ、クリッピングまたは 飽和の結果として蓄積されないことはないということを検証するように、ＤＣバ イアス電圧およびＡＣデータ電圧を含む到来加速度計データを監視する。それら は、本発明の第１実施例において図３と関連して述べたデータ監視モジュール８ ８、９０にほぼ対応し、従って、詳細には記載されていない。フリップフロップ ４８４は、データ監視回路４８０に関連して作動して、ライン４８６を超えてマ イクロコントローラ４０によって認知されかつ消去されるまで、誤りの表示を保 持する。 本実施例におけるバス・インターフェイスの機能は、定電流電力を加速度計に 与えること、および正常モードで動作しているときに有効となる到来データを監 視することである。動作の補助モードにおいては、２電線接続が中央制御器から バス装置の遠隔点において接続された任意の所望の形式の装置までつくられうる ように、バス・インターフェイス回路が不要な回路を切り離す。 図８、９、１０に示す中央制御器は、遠隔動作位置において中央制御器のすべ ての特徴を与えるように、ケーブルにそってどこにでも接続されてもよい遠隔配 置制御器を形成するように複製されてもよい。遠隔制御器がケーブルに接続され たとき、それは中央制御器にスイッチ・モジュール４２２、４２４、４２６、４ ４０においてリレーを開くことによってケーブルから遠隔制御器自体を切り離す ことを指示する。 図８、９、１０およびそれに関連した説明は、中央制御器および遠隔制御器に おける電子機器の記述を完成している。 図１１から図１３までは、第２実施例 においてこれらの制御器と共に用いたセンサ・インターフェイスを示す。これら のセンサ・インターフェイスは、個々のＣ／Ｍモジュール、配分箱（いくつかの 回路が分けられた状態で、複数のＣ／Ｍモジュールとして働く）、バイパス・バ スの端における４０８モジュール内に見い出され、そして、加速度計１４自体に 組み込まれてもよい。 一体にして見た図１１および図１２は、単独のセンサ・インターフェイスの回 路図を示す。配分モジュール２１と関連して述べたように、いくつかのセンサを 同じ一般的位置に置くこと、例えば、ポンプ、その他の振動する機械上のいくつ かの点を監視することが望ましいことがしばしばある。センサを単独の箱、すな わち、配分モジュール２１に接続することによってこのことを行うことは高価で はない。この場合、共通の回路が各センサのための回路を重複する代りに割り当 てられうる。 図１１、１２は、いくつかのセンサ（図１１）について割り当てられうる回路 と、割り当てられずかつアドレス指定をされうる各センサ（図）について必要と される回路とに分割される。配分箱２１においては、割り当てられかつその箱内 のすべてのセンサ・インターフェイスに働く図１１の回路の一例がある。しかし 、図１２の回路は、箱内のセンサ・インターフェイスの数にも とづいて重複される。図１３の回路は、長いライン・ドライバであり、後に述べ るように、配分箱に接続された各データ・バスについてのこの回路の一例がある 。 図１１において、制御バス電線対４４２の信号導線は、４８８においてセンサ ・インターフェイスに接続し、そして、制御バス電線対の他方の導線はアースに 接続される。前述したように、ケーブル内の制御バス４４２および残りのバスは 、複数のセンサ・インターフェイスの各々に接続されることを続ける。ケーブル は選択的に中央制御器に戻ってもよく、この場合、ケーブル内のバスのいずれか の端部が選択、使用されてもよい。バスは信号端から一度に励振され、また、連 続したループ接続が適正な動作のために必要ではないことに注目されたい。 電力が、ループ状にされた電力バス４４６、４４８に接続されたセンサ・イン ターフェイスに４９０において供給される。４９０において供給された電力は、 電圧調整器４９２をかいして正しい低ＤＣ電圧に調整、変換される。電力回路４ ９３およびリレー４９５は、補助電力のスイッチング期間中、特別の電力需要を もつ補助装置に電力を送るように用いられる。補助モードが使用されているとき 、また、センサ・インターフェイス・アドレス整合が後に述べるように５４６に よって見い出されたとき、リレー４９５がライン５５３を超えてフリップフロッ プ５５１によって制御される。 電圧レベル比較器４９６は、図１４Ａに示すアドレス信号内のＣＬＥＡＲ信号 ５０２を認知するように用いられる。ＣＬＥＡＲ信号５０２はアドレス信号の残 余に先行し、そして、接続されるべきセンサ・インターフェイスおよびそれらが 接続されるべきバスを特定する信号を送る前に、すべてのセンサ・インターフェ イスを休止するように用いられる。電圧レベル比較器４９６ならびにそれに関連 した抵抗およびコンデンサが電線４９８をかいして制御バス４８８に接続される 。負移行ＣＬＥＡＲ信号５０２が制御バスに加えられたとき、電圧レベル比較器 ４９６はＯＦＦライン５００を超えて信号を発生する。 図１４Ａにおいて、アドレス信号内のアドレス順序は、負移行ＣＬＥＡＲ信号 ５０２によって開始される。このパルスは各センサ・インターフェイス用回路を 休止し、そして、後続する４つのアドレス信号部分５０４、５０６、５０８、５ １０を受けるようにその回路を初期化する。これらのアドレス信号部分の各々は １６ビットを含んでいる。これらのアドレス部分内の個々のビットは、図１４Ａ には示されていない。図１４Ｂは、１６ビットが詳細に示されている１つのアド レス部分を示す。各アドレス部分の第１ビットは常にデジタル１であり、アドレ ス部分の開始を発信するように用いられる。次の８つのビットは、選択されたセ ンサ・インターフェイスを特定するように固有のセンサ・インターフェイス・ア ドレスを構成する。次の４つのビットは、センサが 接続されるべきバスを特定するバス・アドレスである。次の１つのビットは、補 助モードが用いられるべきがどうかを特定する。残りのビットは用いられないが 、しかし、より多くのデータ・バスが用いられるべき場合には有用である。明ら かに、他のビットの配列も可能である。 図１１、１２に示すセンサ・インターフェイスは、４つの独立データ・バスま で含むケーブルと共に用いるように意図されている。図８、９、１０に示す中央 制御器は、４番目のものが困難なしに加えられうるが、３つの独立したデータ・ バスをのみ装備されている。追加のデータ・バスは必要に応じて含められうる。 アドレス部分５０４、５０６、５０８、５１０の正移行ビットは、図１１にお ける電圧比較器５１２によって検出される。電圧比較器５１２は、図１４Ｃに示 すように、ライン５１６上の刻時パルスをつくる単独ショット５１４に接続され る。刻時パルスは、第１実施例についてセンサ・インターフェイスに関連して前 述するように各刻時ビットにただちに続くアドレス・ビット内でストローブを行 う。５１２からのアドレス信号は、単独の１６ビット・シフト・レジスタを形成 するように、一体に接続された２つの８ビット・シフト・レジスタ５１８、５２ ０に送給される。アドレス部分５０４、５０６、５０８、５１０はそれぞれ１６ ビットを含む。これらのビットは５１８、５２０によって形成された１６ビット ・シフト・レジスタ内に順次移される。これら の部分のうちの１つの内の第１ビットは、常に図１４Ｂにおけるビット５２２に よって表されているような１つである。このビットを受ける前に、シフト・レジ スタは消去され、したがって、すべての１６ビットがレジスタ内に移されてしま ったとき、レジスタ５２０のＱＨ出力は第１ビットを含み、そして、１６計時後 にＥＮＡＢＬＥライン５２４を作動するようにゼロ（０）から１に切り換る。 ＥＮＡＢＬＥライン５２４が状態を変えたとき、これはセンサ・インターフェ イス・アドレスおよびバス・アドレスが８ビット・シフト・レジスタ５１８、５ ２０の出力から有効に現在読み出されうるということを発信する。シフト・レジ スタ５２０の７つの出力ＱＡ−ＱＧおよびシフト・レジスタ５１８のＱＨ出力は 、Ａ７を通してＡ０としてマークを付けられたセンサ・インターフェイス・アド レスの８ビットを含んでいる。その直後、これはシフト・レジスタ５１８の出力 ＱＤ−ＱＧ内のバス・アドレスに続く。好適実施例においては、センサ・アドレ スに続く第１ビットはバスＡに対応し、第２ビットはバスＢに対応し、第３ビッ トはバスＣに対応し、そして、第４ビットはバスＤに対応する（もし使用された ならば）。追加のバスも必要に応じて加えられうる。しかし、この実施例は４デ ータ・バスのみを使用しているので、５１８のシフト・レジスタの出力に到達す る後続するビットは、選択されたデータ・バスが補助モード中に動作すべき かどうかという信号を送るように用いられる。シフト・レジスタ５１８の出力Ｑ ＡおよびＱＢが使用されないで本装置のそれ以上の膨脹に有用である。 図１４Ｂにおいて、センサ・インターフェイス・アドレス５２２の第１ビット がシフト・レジスタ５２０の出力ＱＧ内に見い出され、そして、センサ・インタ ーフェイス・アドレス５２６の最後のビットはシフト・レジスタ５１８のＱＨ内 に見い出される。図１４Ｂにおいて一例として示されているバス・アドレスは、 シフト・レジスタ５１８の出力ＱＧに到達し、かつ、整合センサ・インターフェ イス・アドレスと共に、バスＡがセンサ・インターフェイスによって用いられる べきであることを指示するビット５２８内の１つを有している。 フリップフロップ５３０、５３２は、センサ・アドレスおよびバス・アドレス がシフト・レジスタ５１８、５２０に入りつつある間に、ウインドウを形成する ように働く。常に１である第１ビットが、上述したように、シフト・レジスタに 入るとき、それはまたフリップフロップ５３０にも入り、そしてそれを作動する 。そのビットがシフト・レジスタ５２０のＱＨ出力に到達したとき、それはフリ ップフロップ５３０を再設定するフリップフロップ５３２を作動する。これは次 いで、追加の１６ビット・アドレスを受ける前に、シフト・レジスタ５１８、５ ２０を再設定しかつ消去する単独ショット５３４を作動する。この再設定作用 は、アドレス部分５０４、５０６、５０８、５１０の各々において１６ビット間 で起るが、しかし、タイミングは、シフト・レジスタの再設定および消去が、デ ータが読み出されかつ先のアドレス部分に対して作用された後に、起るようにな っている。 したがって、シフト・レジスタ５１８、５２０が到来アドレス部分内の１６ビ ットと共に十分に負荷されたとき、参照番号５４０を付けられたＡ７をかいして Ａ０が選択されたセンサ・インターフェイスのセンサ・インターフェイス・アド レスを含み、また、参照番号５４２を付けられたＡ−Ｄはバス・アドレスを含ん でいる。出力５４４は、補助モードが入れられるべきである場合に、信号を発す るビットを含む。 図１２において、出力５４０上のセンサ・インターフェイス・アドレス・ビッ トは、８ビット・コンペア・チップ５４６に接続される。ＥＮＡＢＬＥライン５ ２４が、アドレスが有効でありかつシフト・レジスタ５１８、５２０内に負荷さ れたことを示したとき、８ビット・コンペア・チップ５４６が特定のアドレスを スイッチ・ユニット５４８に設定されたセンサ・インターフェイスの実際のアド レスと比較する。スイッチ・ユニット５４８は、各センサ・インターフェイス用 の固有のアドレスに設定される。それは機械的スイッチと共に手動で設定されて もよく、あるいは電子的設定可能アドレスが第１実施例におけるように用いられ てもよい。 図１２は、バスに接続された各センサ・インターフェイス用回路を表すことは わかるであろう。したがって、上述したコンペアは、制御バスに接続されたセン サ・インターフェイスの各々において同時に起る。センサ・インターフェイスの １つだけが特定のアドレスを有し、そして、１つのみが８ビット・コンペア・チ ップ５４６からの整合を発生する。整合が５４６によって見い出されたとき、出 力５５０が状態を変え、そして、チップ５５２が信号を発して、このセンサ・イ ンターフェイスに関連されたセンサをバス・アドレス出力５４２において特定さ れたバス・アドレスに接続する。 出力５４２は使用のためのデータ・バスの１つを指示しており、また、そのデ ータ・バスはチップ５５２によって使用されて、スイッチ５５４、５５６、５５ ８、５６０の１つを閉じる。これらのスイッチは、センサ接続点５６２と点５６ ４、５６６、５６８、５７０に接続された特別のデータ・バスとの間の直接的機 械接続を与えるように動作されるリレーであることが好ましい。直接的電気接続 と共に補助モードが必要とされない場合には、これらはＦＥＴスイッチであるか 、あるいは他の形式の電子スイッチであってもよい。 上述したことからわかるように、センサ接続点５６２は、加速度計のようなそ の点に接続されたセンサを有するか、その点に接続されたバイパス・バスを有す るか、あるいは一般総体的制御装 置に接続されてもよい。センサ・インターフェイス・アドレスおよびアドレス部 分内に特定されたバス・アドレスの結果として、センサ接続点５６２は、点５６ ４、５６６、５６８、５７０にそれぞれ通常は接続される適切なデータ・バスＡ 、Ｂ、ＣまたはＤに接続される。 先に与えられたバイパス・バスの記載は、バイパス・バスが標準のセンサ・イ ンターフェイスのセンサ接続点に接続され、かつ、センサ・インターフェイスを アドレス指定しそしてデータ・バスのうちの特定された１つを側路するようにセ ンサ・インターフェイスに指示することによって動作状態に切り換えられる単独 のデータ・バスであることを仮定した。バイパス・バスの２つの端部におけるセ ンサ・インターフェイスが、それらがアドレス指定をされたときに一緒に切り換 るように、同じアドレスを与えられてもよいことがわかるであろう。 別のバイパス形体においては、８ビット・コンペア・チップ５４６からの出力 ５５０は、すべてのデータ、制御、電力バス上の複数のリレー（または単独の多 極リレー）を切り換えて、データ、制御、電力バスの各々についての別個の２対 のものを含むバイパス・ケーブル上に全ケーブルを側路するように用いられても よい。このバイパス・ケーブル設計用のリレーは、２つの位置をもっている。そ の内の１つにおいては、到来バスが正常外移行バスまで接続され、他の１つにお いては、到来バスがバイパス・ ケーブル内の対応するバイパス・バスに接続される。 図１１、１２におけるセンサ・インターフェイスが中央制御器に接近している とき、本装置と共に常態で用いられている加速度計センサはデータ・バスに直接 に接続されてもよく、そのセンサはデータを中央制御器に送るようにデータ・バ スを直接に励起してもよい。しかし、中央制御器とセンサ・インターフェイスと の間の距離が非常に大きいときには、加速度計がデータ・バスを直接に励起する ことは困難である。この場合には、図１３に示されているような長いライン・ド ライバが用いられて長いラインを励起し、データを中央制御器に信頼性をもって 送信する。図１３の長いライン・ドライバは、センサ接続点５６２に接続された センサとデータ・バスとの間に配置されなければならない。好適設計においては 、これは、それを接続点５６４、５６６、５６８、５７０と関連したデータ・バ スＡ−Ｄとの間に接続することによってなされる。 図１２、１３において、チップ５５２がセンサ接続点５６２をライン５６４上 のデータ・バスＡに接続するとき、それはまた図１３の長いライン・ドライバに 接続された出力５７４を切り換える。これによって、リレー・ドライバ５７６は リレー５７８、５８０を励起し、かつ、入力５６４とバスＡに接続された出力５ ８４との間にドライバ５８２を接続する。このようにして、各バスについての長 いライン・ドライバが、そのバスが選択されたとき に、使用状態に切り換えられる。 リレー５８０が作動すると、その下方半分が定電流電力ダイオード５８６内に 切り換り、そして、電力をドライバ５８２に接続する。このことは、定電流電力 を局部的に供給されうるようにする。さらに、それは、長いライン・ドライバが 使用されていないときに、それが電力を引き出さず、そのことが多数のセンサが 本装置上にある場合に重要であることを意味する。 ライン・ドライバは、４ライン・ドライバとして配分箱２１内に設計したとき に特に有用である。各バスについての１つのドライバは、図１１における共通回 路が割り当てられているときと同様に４以上のセンサ間に割り当てられうる。１ つのみのライン・ドライバが各データ・バスについて必要とされ、そして、デー タ・バスが選択されてしまうと、データ・バスは適切な時刻において接続される その関連したライン・ドライバを有する。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デフランシスコ、サルバトーレ ジェイ アメリカ合衆国 コネチカット州 06513、 イースト ヘブン、ジェフリー ロード 17

Claims (1)

1. 【特許請求の範囲】 １．次のものからなる多点制御およびデータ収集装置。 a. ケーブルを形成する複数の並列データ・バス b. 前記ケーブル内に含まれる制御バス c. 中央制御器 該中央制御器は、前記複数の並列データ・バスに対応する複数のバス・ インターフェイス回路と、前記制御バスに接続された制御インターフェイス回路 とを有し、前記の各バス・インターフェイス回路は対応するデータ・バスを超え てデータを受けるように該対応するデータ・バスに接続されており、前記制御イ ンターフェイス回路は、センサ・インターフェイス・アドレスおよび前記の複数 のデータ・バスのうちの選択されたうちの１つを特定するアドレス信号を送るよ うになっている。 d. 対応するセンサ・インターフェイス・アドレスを有する複数のセンサ・イ ンターフェイス 該各センサ・インターフェイスは１以上のデータ・バスに接続されてお り、各センサ・インターフェイスはセンサへの接続に適したセンサ接続点を有し 、各センサ・インターフェイスは前記制御バスに接続されたアドレス認知回路を 有し、各センサ・インターフェイスのアドレス認知回 路は、前記センサ・インターフェイスの対応するセンサ・インターフェイス・ア ドレスがアドレス信号に含まれているとき、前記制御バス上のアドレス信号に応 答して前記センサ接続点を前記アドレス信号内に特定された複数のデータ・バス のうちの選択された１つに接続する。 ２．複数のデータ・バスの各々は第１端および第２端を有し、各バス・インター フェイス回路は対応するデータ・バスの第１端または第２端に選択自在に接続す ることができ、選択された第１端または第２端をかいして対応するデータ・バス を超えてデータを受けることを特徴とした請求項１記載の多点制御およびデータ 収集装置。 ３．前記センサ・インターフェイスのうちの少なくとも２つが該少なくとも２つ のセンサ・インターフェイスのセンサ接続点に接続されたバイパス・バスをかい して一体に接続されていて、該少なくとも２つのセンサ・インターフェイスのセ ンサ・インターフェイス・アドレスがアドレス信号内に特定されているときに、 バイパス・バスがデータを搬送するように用いられることを特徴とした請求項１ 記載の多点制御およびデータ収集装置。 ４．第２ケーブルを形成する複数の第２の並列データ・バスと、前記第２ケーブ ル内に含まれた第２制御バスとをさらに備え、前記中央制御器は、前記複数の第 ２の並列データ・バスに対応 する複数の第２のバス・インターフェイス回路と、前記第２制御バスに接続され た第２制御インターフェイス回路とをさらに有し、前記の第２の複数のバス・イ ンターフェイス回路の各々は前記の第２の複数データ・バスのうちの対応する１ つに接続されていることを特徴とした請求項１記載の多点制御およびデータ収集 装置。 ５．前記中央制御器は、前記アドレス信号内に特定された複数のデータ・バスの うちの選択された１つを超えてセンサ電力を前記アドレス信号内に特定されたセ ンサ・インターフェイス・アドレスを有するセンサ・インターフェイスに供給す るセンサ電源をさらに有していることを特徴とした請求項１記載の多点制御およ びデータ収集装置。 ６．前記センサ電源は定電流源からなることを特徴とした請求項５記載の多点制 御およびデータ収集装置。 ７．前記中央制御器は複数のデータ・バスの対応するものに接続された複数の第 １補助モード接続スイッチを有し、前記の複数のセンサ・インターフェイスは複 数のデータ・バスの対応するものにも接続されている複数の第２補助モード接続 スイッチを有し、前記第１および第２補助モード接続スイッチは、選択されたデ ータ・バスを超えて特定されたセンサ・インターフェイスへセンサ電力を供給す べき正常動作モードと、選択されたデータ・バスを超えて特定されたセンサ・イ ンターフェイスへ の直接接続をつくるべき補助モードとの間を切り換えるように中央制御器の制御 の下で動作することを特徴とした請求項１記載の多点制御およびデータ収集装置 。 ８．前記中央制御器は、該中央制御器によって受けたアナログ・データからデジ タル・データを与えるように複数のデータ・バスの特定された１つに選択自在に 接続できるアナログ対デジタル変換器をさらに有していることを特徴とした請求 項１記載の多点制御およびデータ収集装置。 ９．前記中央制御器は、並列デジタル出力データを与えるようにアナログ対デジ タル変換器に接続された並列出力をさらに含むことを特徴とした請求項８記載の 多点制御およびデータ収集装置。 10．前記中央制御器は、直列デジタル出力データを与えるようにアナログ対デジ タル変換器に接続された直列出力をさらに含むことを特徴とした請求項８記載の 多点制御およびデータ収集装置。 11．前記中央制御器は、アナログ・データをデジタル・データに変換する前にア ナログ・データをフィルタにかけるようにアナログ対デジタル変換器に接続され たフィルタをさらに含むことを特徴とした請求項８記載の多点制御およびデータ 収集装置。 12．前記中央制御器から離れた地点における複数のデータ・バスの対応するもの に接続された複数のライン・ドライバをさらに 備えたことを特徴とした請求項１記載の多点制御およびデータ収集装置。 13．前記ライン・ドライバは局部定電流電源を含んでいることを特徴とした請求 項１２記載の多点制御およびデータ収集装置。 14．前記ライン・ドライバは不使用のときは電力を受けていないことを特徴とし た請求項１２記載の多点制御およびデータ収集装置。 15．前記中央制御器は所望のセンサを選択するための入力手段をさらに含むこと を特徴とした請求項１記載の多点制御およびデータ収集装置。 16．多点制御およびデータ収集装置を制御することに適し、かつ、前記中央制御 器から離れた点におけるケーブル内の複数の並列データ・バスおよび制御バスに 接続された遠隔制御器をさらに含むことを特徴とした請求項１記載の多点制御お よびデータ収集装置。 17．複数の並列バイパス・データ・バスと２つのセンサ・インターフェイスに接 続されたバイパス制御バスとを有するバイパス・ケーブルをさらに含み、前記２ つのセンサ・インターフェイスは該バイパス・ケーブル上の第１の並列データ・ バスと第２の制御バスとを切り換えることを特徴とした請求項１記載の多点制御 およびデータ収集装置。 18．前記中央制御器は、複数の並列データ・バスの対応するもの に接続された複数のデータ出力手段をさらに含むことを特徴とした請求項１記載 の多点制御およびデータ収集装置。