JPH1141113A - 誤り訂正装置 - Google Patents
誤り訂正装置Info
- Publication number
- JPH1141113A JPH1141113A JP9195614A JP19561497A JPH1141113A JP H1141113 A JPH1141113 A JP H1141113A JP 9195614 A JP9195614 A JP 9195614A JP 19561497 A JP19561497 A JP 19561497A JP H1141113 A JPH1141113 A JP H1141113A
- Authority
- JP
- Japan
- Prior art keywords
- polynomial
- erasure
- correction
- error
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 積符号デコード時に消失訂正を実行可能とし
ながらも回路規模を抑えることを目的とする。 【解決手段】 誤り訂正装置６は、ＲＡＭ２０１に格納
されたデータを読み出して積符号ブロック化されたデー
タのＰＩ系列のラインごとに検出訂正を実行し、ＰＩ系
列の誤り訂正が完了すると、ＰＯ系列の消失位置から得
られる消失位置多項式を算出し、各消失位置に対する固
定のパターンをメモリに格納しておき、このパターンを
用いてＰＯ系列の各ラインの消失訂正を実行する。
ながらも回路規模を抑えることを目的とする。 【解決手段】 誤り訂正装置６は、ＲＡＭ２０１に格納
されたデータを読み出して積符号ブロック化されたデー
タのＰＩ系列のラインごとに検出訂正を実行し、ＰＩ系
列の誤り訂正が完了すると、ＰＯ系列の消失位置から得
られる消失位置多項式を算出し、各消失位置に対する固
定のパターンをメモリに格納しておき、このパターンを
用いてＰＯ系列の各ラインの消失訂正を実行する。
Description
【０００１】
【発明の属する技術分野】この発明は誤り訂正装置に関
し、特に、デジタルデータの受信再生システムにおい
て、積符号ブロック化された受信再生データに対して各
方向の符号の誤り訂正を順次行なう誤り訂正装置に関す
る。
し、特に、デジタルデータの受信再生システムにおい
て、積符号ブロック化された受信再生データに対して各
方向の符号の誤り訂正を順次行なう誤り訂正装置に関す
る。
【０００２】
【従来の技術】デジタル伝送システムやコンピュータの
周辺装置においては、デジタルデータの信頼性を上げる
ため、誤り訂正符号が用いられる。最近では、受信再生
側の処理能力の向上とともに、符号長・冗長度の大きい
ロングディスタンスコードの積符号といった高度な訂正
能力を持つ符号が使われるようになってきた。
周辺装置においては、デジタルデータの信頼性を上げる
ため、誤り訂正符号が用いられる。最近では、受信再生
側の処理能力の向上とともに、符号長・冗長度の大きい
ロングディスタンスコードの積符号といった高度な訂正
能力を持つ符号が使われるようになってきた。
【０００３】図７はこのような積符号がデジタルデータ
（情報シンボル）に付加される態様を模式的に示す図で
ある。図７を参照して、積符号は一般に、縦横の異なる
方向の誤り訂正符号を組合せたものであり、より特定的
には、情報シンボルの縦方向に対して付加された外符号
のパリティＰＯと、情報シンボルおよびＰＯの横方向に
対して付加された内符号のパリティＰＩとから構成され
る。
（情報シンボル）に付加される態様を模式的に示す図で
ある。図７を参照して、積符号は一般に、縦横の異なる
方向の誤り訂正符号を組合せたものであり、より特定的
には、情報シンボルの縦方向に対して付加された外符号
のパリティＰＯと、情報シンボルおよびＰＯの横方向に
対して付加された内符号のパリティＰＩとから構成され
る。
【０００４】それぞれの誤り訂正符号としては、バイト
単位の誤り訂正が可能なリード・ソロモン（ＲＳ）が符
号が用いられることが多く、図７の例では、ＰＯ方向の
誤り訂正符号は、符号長ｎ0 ，情報長ｋ0 ，最小距離ｄ
0 のＲＳ符号であり、ＰＩ方向の誤り訂正符号は、符号
長ｎi ，情報長ｋi ，最小距離ｄi のＲＳ符号である。
単位の誤り訂正が可能なリード・ソロモン（ＲＳ）が符
号が用いられることが多く、図７の例では、ＰＯ方向の
誤り訂正符号は、符号長ｎ0 ，情報長ｋ0 ，最小距離ｄ
0 のＲＳ符号であり、ＰＩ方向の誤り訂正符号は、符号
長ｎi ，情報長ｋi ，最小距離ｄi のＲＳ符号である。
【０００５】なお、ここでｄi ＝２ｔi ＋１，ｄ0 ＝２
ｔ0 ＋１の関係が成り立っているものとする。
ｔ0 ＋１の関係が成り立っているものとする。
【０００６】このように２つの方向のＲＳ誤り訂正符号
が付加されて積符号ブロック化されたデータの受信再生
側でのデコード（誤り訂正）は、一般に、各方向の符号
の誤り訂正を繰返すことにより行なわれる。誤り訂正そ
のものの方式としては、以下に説明する検出訂正および
消失訂正の２種類の方式が存在する。
が付加されて積符号ブロック化されたデータの受信再生
側でのデコード（誤り訂正）は、一般に、各方向の符号
の誤り訂正を繰返すことにより行なわれる。誤り訂正そ
のものの方式としては、以下に説明する検出訂正および
消失訂正の２種類の方式が存在する。
【０００７】検出訂正は、大きくは以下のステップから
構成される： （１） 受信再生した符号からシンドローム多項式を求
める； （２） シンドローム多項式から誤り位置多項式および
誤り数値多項式を求める； （３） 誤り位置多項式からチェーンサーチ法により誤
り位置を求め、その位置に対する誤りパターンを求めて
誤り訂正を行なう； （４） （３）により求めた誤り位置に対する誤りパタ
ーンを求めて訂正を行なう。
構成される： （１） 受信再生した符号からシンドローム多項式を求
める； （２） シンドローム多項式から誤り位置多項式および
誤り数値多項式を求める； （３） 誤り位置多項式からチェーンサーチ法により誤
り位置を求め、その位置に対する誤りパターンを求めて
誤り訂正を行なう； （４） （３）により求めた誤り位置に対する誤りパタ
ーンを求めて訂正を行なう。
【０００８】（２）の検出訂正時における誤り位置多項
式および誤り数値多項式は符号のパリティ長を２ｔとす
ると、それぞれ次式となる。
式および誤り数値多項式は符号のパリティ長を２ｔとす
ると、それぞれ次式となる。
【０００９】
【数１】
【００１０】ただし、それぞれ最大次数の場合を示して
ある。（１），（２）式から（４）の誤りパターンは、
（３）式で求まる。
ある。（１），（２）式から（４）の誤りパターンは、
（３）式で求まる。
【００１１】
【数２】
【００１２】ここでαはガロア体の元であり、Ｌi はｉ
番目の誤り位置であるので、次式を満足する。
番目の誤り位置であるので、次式を満足する。
【００１３】
【数３】
【００１４】積符号では一方の符号をデコードした結
果、訂正不能であった場合、その符号と他方の符号が共
有するシンボルの位置を消失位置とすることで、検出訂
正の２倍の訂正能力がある消失訂正を行なうことも可能
である。
果、訂正不能であった場合、その符号と他方の符号が共
有するシンボルの位置を消失位置とすることで、検出訂
正の２倍の訂正能力がある消失訂正を行なうことも可能
である。
【００１５】このような消失訂正は、大きくは次のステ
ップから構成される： （１） 受信再生した符号からシンドローム多項式を求
める； （２） 消失位置から得られる消失位置多項式を用い
て、シンドローム多項式を修正し、消失数値多項式を求
める； （３） 消失位置に対して消失パターンを求めて誤り訂
正を行なう。
ップから構成される： （１） 受信再生した符号からシンドローム多項式を求
める； （２） 消失位置から得られる消失位置多項式を用い
て、シンドローム多項式を修正し、消失数値多項式を求
める； （３） 消失位置に対して消失パターンを求めて誤り訂
正を行なう。
【００１６】（２）の消失訂正における消失位置多項式
は最大で２ｔ次の多項式となるので、次の（４）式とな
り、消失数値多項式は最大で２ｔ−１次の多項式である
ので、（５）式となる。
は最大で２ｔ次の多項式となるので、次の（４）式とな
り、消失数値多項式は最大で２ｔ−１次の多項式である
ので、（５）式となる。
【００１７】
【数４】
【００１８】（４），（５）式より、消失パターンは
（６）式で求まる。
（６）式で求まる。
【００１９】
【数５】
【００２０】ここでＬi はｉ番目の消失位置であり、次
式を満足する。
式を満足する。
【００２１】
【数６】
【００２２】これらの処理により、ＲＳ・ロングディス
タンス符号の誤り訂正を行なうことができる。
タンス符号の誤り訂正を行なうことができる。
【００２３】
【発明が解決しようとする課題】しかしながら、積符号
の誤り訂正では、両方向とも検出訂正を行なってもよい
が、より訂正能力の高い消失訂正を用いることが要求さ
れる。しかし、検出訂正に比べて消失訂正を用いると、
より次数の高い多項式の演算を行なう必要があるため、
回路規模が増大するという問題点があった。
の誤り訂正では、両方向とも検出訂正を行なってもよい
が、より訂正能力の高い消失訂正を用いることが要求さ
れる。しかし、検出訂正に比べて消失訂正を用いると、
より次数の高い多項式の演算を行なう必要があるため、
回路規模が増大するという問題点があった。
【００２４】それゆえに、この発明の主たる目的は、積
符号デコード時に消失訂正を実行可能としながらも、回
路規模を抑えることのできるような誤り訂正装置を提供
することである。
符号デコード時に消失訂正を実行可能としながらも、回
路規模を抑えることのできるような誤り訂正装置を提供
することである。
【００２５】
【課題を解決するための手段】請求項１に係る発明は、
互いに直交する異なる方向の誤り訂正符号を付加するこ
とによって積符号ブロック化されたデータに対し、各方
向の誤り訂正をラインごとに順次行なう誤り訂正装置で
あって、第１の方向の誤り訂正において誤りを訂正でき
なかった符号のライン番号を記憶するライン番号記憶手
段と、この記憶されたライン番号を消失情報として第２
の方向の所定のラインについて消失位置多項式の係数を
算出する消失位置多項式算出手段と、当該所定ライン上
の符号に対するシンドローム多項式を求めるシンドロー
ム多項式算出手段と、シンドローム多項式と消失情報と
に基づいて、消失数値多項式の係数を算出する消失数値
多項式算出手段と、代入する係数と変数を切換えること
により、消失位置多項式の消失位置パターンおよび消失
数値多項式の消失数値パターンを選択的に導出する多項
式演算手段と、算出された係数を当該多項式算出手段に
代入して得られた消失位置パターンを記憶する記憶手段
と、算出された係数を多項式算出手段に代入して得られ
た消失数値パターンと記憶された消失位置パターンとに
基づいて、消失パターンを算出する消失パターン演算手
段とを備えて構成される。
互いに直交する異なる方向の誤り訂正符号を付加するこ
とによって積符号ブロック化されたデータに対し、各方
向の誤り訂正をラインごとに順次行なう誤り訂正装置で
あって、第１の方向の誤り訂正において誤りを訂正でき
なかった符号のライン番号を記憶するライン番号記憶手
段と、この記憶されたライン番号を消失情報として第２
の方向の所定のラインについて消失位置多項式の係数を
算出する消失位置多項式算出手段と、当該所定ライン上
の符号に対するシンドローム多項式を求めるシンドロー
ム多項式算出手段と、シンドローム多項式と消失情報と
に基づいて、消失数値多項式の係数を算出する消失数値
多項式算出手段と、代入する係数と変数を切換えること
により、消失位置多項式の消失位置パターンおよび消失
数値多項式の消失数値パターンを選択的に導出する多項
式演算手段と、算出された係数を当該多項式算出手段に
代入して得られた消失位置パターンを記憶する記憶手段
と、算出された係数を多項式算出手段に代入して得られ
た消失数値パターンと記憶された消失位置パターンとに
基づいて、消失パターンを算出する消失パターン演算手
段とを備えて構成される。
【００２６】請求項２に係る発明では、請求項１のライ
ン番号記憶手段によって記憶されるライン番号は、誤り
を訂正できなかった確率の高い符号のライン番号を含
む。
ン番号記憶手段によって記憶されるライン番号は、誤り
を訂正できなかった確率の高い符号のライン番号を含
む。
【００２７】
【発明の実施の形態】図１はこの発明による誤り訂正装
置を用いた情報受信再生システムの一例としての光ディ
スク再生システムの構成を示す概略ブロック図である。
置を用いた情報受信再生システムの一例としての光ディ
スク再生システムの構成を示す概略ブロック図である。
【００２８】図１を参照して、光ディスク１から読み出
された信号は、読み出し二値化回路２によってデジタル
信号に変換された後、復調・デフォーマット回路４に与
えられ、前述の図７に示した形態の積符号ブロック化さ
れたデータに復調される。この図７に示す形態の１ブロ
ック分のデータはバッファメモリ５に格納される。
された信号は、読み出し二値化回路２によってデジタル
信号に変換された後、復調・デフォーマット回路４に与
えられ、前述の図７に示した形態の積符号ブロック化さ
れたデータに復調される。この図７に示す形態の１ブロ
ック分のデータはバッファメモリ５に格納される。
【００２９】一方、サーボ制御回路３は、復調・デフォ
ーマット回路４の出力に基づいて、光ディスク１のドラ
イブ機構（図示せず）をサーボ制御する。復調・デフォ
ーマット回路４およびサーボ制御回路３の動作はコント
ローラ８によって制御される。
ーマット回路４の出力に基づいて、光ディスク１のドラ
イブ機構（図示せず）をサーボ制御する。復調・デフォ
ーマット回路４およびサーボ制御回路３の動作はコント
ローラ８によって制御される。
【００３０】コントローラ８はさらにバッファメモリ５
に格納された１ブロック分のデータに対するデコード
（誤り訂正）命令を誤り訂正装置６に与える。誤り訂正
装置６は、この命令に応じて、以下に述べるような誤り
訂正をバッファメモリ５に格納されているデータに施
す。誤り訂正が施されたデータは、コントローラ８によ
って制御される出力インタフェース回路７を介してバッ
ファメモリ５から読み出される。
に格納された１ブロック分のデータに対するデコード
（誤り訂正）命令を誤り訂正装置６に与える。誤り訂正
装置６は、この命令に応じて、以下に述べるような誤り
訂正をバッファメモリ５に格納されているデータに施
す。誤り訂正が施されたデータは、コントローラ８によ
って制御される出力インタフェース回路７を介してバッ
ファメモリ５から読み出される。
【００３１】図２は図１に示した誤り訂正装置６の構成
を示す具体的なブロック図である。次に、誤り訂正装置
６によるＰＩ方向のＲＳ系列に対する誤り訂正（検出訂
正）について説明する。ＲＡＭ２０１は図１に示したバ
ッファメモリ３０５から読み出されたＰＩ系列のデータ
１ライン分を記憶するバッファである。シンドローム演
算回路２０２はＲＡＭ２０１からデータを読み出し、次
式で定義されるシンドローム多項式Ｓ（ｘ）の係数Ｓj
を演算する。
を示す具体的なブロック図である。次に、誤り訂正装置
６によるＰＩ方向のＲＳ系列に対する誤り訂正（検出訂
正）について説明する。ＲＡＭ２０１は図１に示したバ
ッファメモリ３０５から読み出されたＰＩ系列のデータ
１ライン分を記憶するバッファである。シンドローム演
算回路２０２はＲＡＭ２０１からデータを読み出し、次
式で定義されるシンドローム多項式Ｓ（ｘ）の係数Ｓj
を演算する。
【００３２】
【数７】
【００３３】ここて、αはガロア体ＧＦ（２8 ）の元で
あり、ｒi はＰＩ系列のシンボルを示す。シンドローム
演算回路２０２は（７），（８）式に従って演算を行な
い、演算結果Ｓj ｛Ｓ0 ，…，Ｓ2t-1｝をシンドローム
演算回路２０２内のレジスタに記憶する。
あり、ｒi はＰＩ系列のシンボルを示す。シンドローム
演算回路２０２は（７），（８）式に従って演算を行な
い、演算結果Ｓj ｛Ｓ0 ，…，Ｓ2t-1｝をシンドローム
演算回路２０２内のレジスタに記憶する。
【００３４】次に、誤り位置多項式・誤り数値多項式生
成回路２０３によってシンドローム多項式の係数Ｓj を
元に次式により誤り位置多項式のσ（ｘ）および誤り数
値多項式ω（ｘ）の係数を求める。
成回路２０３によってシンドローム多項式の係数Ｓj を
元に次式により誤り位置多項式のσ（ｘ）および誤り数
値多項式ω（ｘ）の係数を求める。
【００３５】
【数８】
【００３６】ここで、（９），（１０）式は誤り位置多
項式σ（ｘ）を表わし、（１１），（１２）式は誤り数
値多項式ω（ｘ）を表わしている。ただし、Ｅは誤りの
集合を表わし、Ｌi は符号上の誤り位置を示している。
これらの多項式の係数とは、具体的には次式で示すもの
である。
項式σ（ｘ）を表わし、（１１），（１２）式は誤り数
値多項式ω（ｘ）を表わしている。ただし、Ｅは誤りの
集合を表わし、Ｌi は符号上の誤り位置を示している。
これらの多項式の係数とは、具体的には次式で示すもの
である。
【００３７】
【数９】
【００３８】誤り位置多項式・誤り数値多項式生成回路
２０３は、（９），（１０），（１１），（１２）式に
従って演算を行ない、演算結果σ（ｘ）｛σ（０），
…，σ（ｔ）｝，ω（ｘ）｛ω（０），…，ω（ｔ−
１）｝を誤り位置多項式・誤り数値多項式生成回路２０
３内のレジスタに記憶する。
２０３は、（９），（１０），（１１），（１２）式に
従って演算を行ない、演算結果σ（ｘ）｛σ（０），
…，σ（ｔ）｝，ω（ｘ）｛ω（０），…，ω（ｔ−
１）｝を誤り位置多項式・誤り数値多項式生成回路２０
３内のレジスタに記憶する。
【００３９】このとき、シンドローム多項式の係数から
誤り位置多項式，誤り数値多項式の係数を導出するため
の方法として、ピーターンアルゴリズム，ユークリッド
アルゴリズムなどがあるが、いずれの方法を用いて回路
を構成してもよい。
誤り位置多項式，誤り数値多項式の係数を導出するため
の方法として、ピーターンアルゴリズム，ユークリッド
アルゴリズムなどがあるが、いずれの方法を用いて回路
を構成してもよい。
【００４０】誤り位置多項式・誤り数値多項式生成回路
２０３は、求めた値σ（ｘ），ω（ｘ）を次数回路２０
４に送る。次数回路２０４では、各多項式の係数が０，
非０かをチェックし、非０のときの次数を出力する。
２０３は、求めた値σ（ｘ），ω（ｘ）を次数回路２０
４に送る。次数回路２０４では、各多項式の係数が０，
非０かをチェックし、非０のときの次数を出力する。
【００４１】次に、誤りパターン生成訂正回路２０６は
誤りのパターンを求める。誤りのパターンは次式のよう
に求められる。
誤りのパターンを求める。誤りのパターンは次式のよう
に求められる。
【００４２】
【数１０】
【００４３】ここで、（１３）式を満たすＬi はｉ番目
の誤り位置を表わしており、このＬ i に対して（１４）
式を計算することにより、誤りパターンｅi が求められ
る。このように（１３）式が成り立つか否かを判定して
Ｌi を求める方法はチェーンサーチ法として知られてい
る。
の誤り位置を表わしており、このＬ i に対して（１４）
式を計算することにより、誤りパターンｅi が求められ
る。このように（１３）式が成り立つか否かを判定して
Ｌi を求める方法はチェーンサーチ法として知られてい
る。
【００４４】一方、（１４）式におけるσ′（ｘ）はσ
（ｘ）の形式微分を表わし、次式によって定義される。
（ｘ）の形式微分を表わし、次式によって定義される。
【００４５】
【数１１】
【００４６】上記の（１３），（１４）および（１５）
式における、次式に列挙する要素は、多項式演算回路２
０５により各多項式の係数を用いて算出される。
式における、次式に列挙する要素は、多項式演算回路２
０５により各多項式の係数を用いて算出される。
【００４７】
【数１２】
【００４８】これらの多項式演算は、たとえばσ（ｘ）
に対して、次の（１６）式〜（２０）式となる。
に対して、次の（１６）式〜（２０）式となる。
【００４９】
【数１３】
【００５０】図３は図２に示した多項式演算回路２０５
の具体例を示す図である。図３において、多項式演算回
路２０５は８ビットのレジスタ３０１〜３０５と、線形
帰還回路３１１〜３１４とセレクタ３２１〜３２４とＥ
ＸＯＲゲート３１０とから構成される。セレクタ３２１
〜３２４は、初期値σt1，ｂti-1 …σ1 ，σ0 と線形
帰還回路３１１〜３１４の出力を選択するものであり、
初期値を選択すると、（１６）式の右辺の各係数がレジ
スタ３０１〜３０４にストアされて初期化され、ＥＸＯ
Ｒゲート３１０の出力には（１６）式の左辺のσ
（α0 ）が得られる。
の具体例を示す図である。図３において、多項式演算回
路２０５は８ビットのレジスタ３０１〜３０５と、線形
帰還回路３１１〜３１４とセレクタ３２１〜３２４とＥ
ＸＯＲゲート３１０とから構成される。セレクタ３２１
〜３２４は、初期値σt1，ｂti-1 …σ1 ，σ0 と線形
帰還回路３１１〜３１４の出力を選択するものであり、
初期値を選択すると、（１６）式の右辺の各係数がレジ
スタ３０１〜３０４にストアされて初期化され、ＥＸＯ
Ｒゲート３１０の出力には（１６）式の左辺のσ
（α0 ）が得られる。
【００５１】その後、１クロックサイクルでセレクタ３
２１〜３２４が帰還回路３１１〜３１４側に切換えら
れ、各レジスタ３０１〜３０４の内容に帰還回路３１１
〜３１４の出力が乗算され、各レジスタ３０１〜３０４
には（１７）式の右辺の係数がストアされ、ＥＸＯＲゲ
ート３１０の出力から（１７）式の左辺のσ（α1 ）が
得られる。
２１〜３２４が帰還回路３１１〜３１４側に切換えら
れ、各レジスタ３０１〜３０４の内容に帰還回路３１１
〜３１４の出力が乗算され、各レジスタ３０１〜３０４
には（１７）式の右辺の係数がストアされ、ＥＸＯＲゲ
ート３１０の出力から（１７）式の左辺のσ（α1 ）が
得られる。
【００５２】以下、同様にして、１クロックサイクルご
とに各レジスタ３０１〜３０４の内容に、線形帰還回路
３１１〜３１４の出力が乗算され、（１８）式〜（２
０）式のσ（α2 ）…σ（α255 ）がＥＸＯＲゲート３
１０から出力される。
とに各レジスタ３０１〜３０４の内容に、線形帰還回路
３１１〜３１４の出力が乗算され、（１８）式〜（２
０）式のσ（α2 ）…σ（α255 ）がＥＸＯＲゲート３
１０から出力される。
【００５３】検出訂正のみを考える場合、ｔi ＜ｔ0 で
あるので、図３に示した多項式演算回路２０５内の演算
回路に使われるレジスタはσ（ｘ）の次数がｔ0 次なの
でｔ 0 個，ω（ｘ）の次数がｔ0 −１次なのでｔ0 −１
個必要となる。また、σ′（ｘ）の演算は、上述の定義
式からσ（ｘ）の奇数番目のレジスタの出力をＥＸＯＲ
すればよい。そして、多項式演算回路２０５で求められ
た各値が誤りパターン生成・訂正回路２０６へ送られ
る。
あるので、図３に示した多項式演算回路２０５内の演算
回路に使われるレジスタはσ（ｘ）の次数がｔ0 次なの
でｔ 0 個，ω（ｘ）の次数がｔ0 −１次なのでｔ0 −１
個必要となる。また、σ′（ｘ）の演算は、上述の定義
式からσ（ｘ）の奇数番目のレジスタの出力をＥＸＯＲ
すればよい。そして、多項式演算回路２０５で求められ
た各値が誤りパターン生成・訂正回路２０６へ送られ
る。
【００５４】誤りパターン生成・訂正回路２０６は多項
式演算回路２０５から出力される次式を用いて誤りのパ
ターンｅi を求める。
式演算回路２０５から出力される次式を用いて誤りのパ
ターンｅi を求める。
【００５５】
【数１４】
【００５６】誤りパターンｅi は誤りパターン生成・訂
正回路２０６内のガロア体除算器により算出される。σ
（α-Li ）＝０となるときのシンボルを訂正するため、
一旦ＲＡＭ２０１から相当するシンボルを読み出して、
訂正してＲＡＭ２０１に書き戻される。このようにし
て、検出訂正処理を行ない、誤っているシンボルが訂正
される。
正回路２０６内のガロア体除算器により算出される。σ
（α-Li ）＝０となるときのシンボルを訂正するため、
一旦ＲＡＭ２０１から相当するシンボルを読み出して、
訂正してＲＡＭ２０１に書き戻される。このようにし
て、検出訂正処理を行ない、誤っているシンボルが訂正
される。
【００５７】上記のように誤り訂正処理が行なわれる
が、必ずしも訂正ができているとは限らない。訂正の信
頼性を図るため、信頼性を数値で表わす手段と、フラグ
で示す手段が設けられている。これについて説明する。
チェーンサーチ法で検出された誤りの個数は、誤り数カ
ウンタ２０７によって計数される。誤り位置多項式・誤
り数値多項式生成回路２０３によって求められた誤り位
置多項式が正確なものであれば、検出される誤りの個数
と誤り位置多項式の次数は一致する。訂正の正誤は、符
号長ｎi に対してチェーンサーチ終了後、訂正ステータ
ス回路２０８で誤り位置多項式の次数と誤り数カウンタ
２０７の出力を比較回路２１５で比較することによって
判定される。
が、必ずしも訂正ができているとは限らない。訂正の信
頼性を図るため、信頼性を数値で表わす手段と、フラグ
で示す手段が設けられている。これについて説明する。
チェーンサーチ法で検出された誤りの個数は、誤り数カ
ウンタ２０７によって計数される。誤り位置多項式・誤
り数値多項式生成回路２０３によって求められた誤り位
置多項式が正確なものであれば、検出される誤りの個数
と誤り位置多項式の次数は一致する。訂正の正誤は、符
号長ｎi に対してチェーンサーチ終了後、訂正ステータ
ス回路２０８で誤り位置多項式の次数と誤り数カウンタ
２０７の出力を比較回路２１５で比較することによって
判定される。
【００５８】訂正ステータス回路２０８は、訂正の正誤
を示すフラグと行なわれた訂正が符号語の能力を限界ま
で使った訂正なのかどうかを示すフラグを出力する。た
とえば、ＰＩ系列の符号の場合、ｔi 個の訂正が行なわ
れたときが限界訂正である。能力を限界まで使った訂正
では、それ以外の場合に比べ、誤訂正の確率が高くなる
ことが知られている。
を示すフラグと行なわれた訂正が符号語の能力を限界ま
で使った訂正なのかどうかを示すフラグを出力する。た
とえば、ＰＩ系列の符号の場合、ｔi 個の訂正が行なわ
れたときが限界訂正である。能力を限界まで使った訂正
では、それ以外の場合に比べ、誤訂正の確率が高くなる
ことが知られている。
【００５９】消失ラインカウンタ２０９は、訂正ステー
タス回路２０８の出力フラグが訂正の誤りを示したり、
限界訂正を示す度に、誤りの可能性を示すカウンタの値
を指定した数値分加算する。また、ラインカウンタ２１
０はデコードが終了したライン数を計数している。その
ラインに対する訂正ステータスが誤りおよび限界訂正で
あったときには、そのライン数に相当するラインカウン
タ２１０の値がＲＡＭ２１１に格納される。これはＰＯ
系列の訂正を行なう際の消失ライン情報として用いられ
る。
タス回路２０８の出力フラグが訂正の誤りを示したり、
限界訂正を示す度に、誤りの可能性を示すカウンタの値
を指定した数値分加算する。また、ラインカウンタ２１
０はデコードが終了したライン数を計数している。その
ラインに対する訂正ステータスが誤りおよび限界訂正で
あったときには、そのライン数に相当するラインカウン
タ２１０の値がＲＡＭ２１１に格納される。これはＰＯ
系列の訂正を行なう際の消失ライン情報として用いられ
る。
【００６０】このようにして、訂正の信頼性を、消失ラ
インカウンタ２０９の数値と、訂正ステータス回路２０
８のフラグで表現している。１ラインの訂正が終了した
後、訂正ステータスが正しいと判断された場合、ＲＡＭ
２０１の訂正済符号語がバッファメモリ３０５へ書き戻
される。
インカウンタ２０９の数値と、訂正ステータス回路２０
８のフラグで表現している。１ラインの訂正が終了した
後、訂正ステータスが正しいと判断された場合、ＲＡＭ
２０１の訂正済符号語がバッファメモリ３０５へ書き戻
される。
【００６１】以上の動作を繰返し、ＰＩ方向の各符号語
に対する誤り訂正が実行される。ＰＩ方向の訂正終了
後、消失ラインカウンタ２０９の出力が消失数レジスタ
２１２に格納される。なお、各演算回路の動作制御は、
シーケンスコントローラ２１３によって行なわれる。
に対する誤り訂正が実行される。ＰＩ方向の訂正終了
後、消失ラインカウンタ２０９の出力が消失数レジスタ
２１２に格納される。なお、各演算回路の動作制御は、
シーケンスコントローラ２１３によって行なわれる。
【００６２】次に、ＰＯ方向の符号語に対する訂正動作
について説明する。ＰＯ方向ではＰＩ方向と同様な検出
訂正の他に、ＲＡＭ２１１に格納されている消失ライン
情報を用いた訂正方法もある（消失訂正）。消失訂正で
は予めＰＯ系列の符号語上の誤り位置が、消失位置とし
て検出されているので誤り（消失）位置多項式も次式に
より前記消失位置より求めることができる。
について説明する。ＰＯ方向ではＰＩ方向と同様な検出
訂正の他に、ＲＡＭ２１１に格納されている消失ライン
情報を用いた訂正方法もある（消失訂正）。消失訂正で
は予めＰＯ系列の符号語上の誤り位置が、消失位置とし
て検出されているので誤り（消失）位置多項式も次式に
より前記消失位置より求めることができる。
【００６３】
【数１５】
【００６４】このため、誤り（消失）数値多項式のみを
求めれば訂正処理が行なえる。たとえばユークリッドア
ルゴリズムでは、消失数値多項式はシンドローム多項式
および消失位置多項式を用いて、（２２）式により求ま
る。
求めれば訂正処理が行なえる。たとえばユークリッドア
ルゴリズムでは、消失数値多項式はシンドローム多項式
および消失位置多項式を用いて、（２２）式により求ま
る。
【００６５】
【数１６】
【００６６】このとき、消失パターンは（２３）式とな
り、最大で２ｔ0 個のシンボルの訂正が可能となる。
り、最大で２ｔ0 個のシンボルの訂正が可能となる。
【００６７】
【数１７】
【００６８】ここで、消失訂正の場合、（２１）式の次
数は２ｔ0 ，（２２）式の次数は２ｔ0 −１次であり、
多項式演算回路２０５によって両多項式の演算を同時に
行なうためには、図６に示した回路において、４ｔ0 −
１の線形帰還シフトレジスタが必要となる。しかし、Ｐ
Ｉ系列の符号とＰＯ系列の符号が図７に示すように直交
している場合は、ＰＯ系列の符号上の消失位置はどの符
号でも同じなる。たとえば、図７において、ＰＩ系列の
７ライン目の符号が訂正不能となった場合、すべてのＰ
Ｏ系列の符号上で７番目のシンボルが消失位置となる。
すなわち、どの符号を訂正する場合でも（２１）式は同
一の多項式となり、（２３）式の分母の値は毎回同じに
なる。したがって、（２１）式の係数の算出と（２３）
式の分母の値は一度演算した後に記憶すれば再度計算す
る必要がない。
数は２ｔ0 ，（２２）式の次数は２ｔ0 −１次であり、
多項式演算回路２０５によって両多項式の演算を同時に
行なうためには、図６に示した回路において、４ｔ0 −
１の線形帰還シフトレジスタが必要となる。しかし、Ｐ
Ｉ系列の符号とＰＯ系列の符号が図７に示すように直交
している場合は、ＰＯ系列の符号上の消失位置はどの符
号でも同じなる。たとえば、図７において、ＰＩ系列の
７ライン目の符号が訂正不能となった場合、すべてのＰ
Ｏ系列の符号上で７番目のシンボルが消失位置となる。
すなわち、どの符号を訂正する場合でも（２１）式は同
一の多項式となり、（２３）式の分母の値は毎回同じに
なる。したがって、（２１）式の係数の算出と（２３）
式の分母の値は一度演算した後に記憶すれば再度計算す
る必要がない。
【００６９】図４はＰＯ消失訂正時の動作を説明するた
めのフローチャートである。次に、図２および図４を参
照して、消失訂正時の動作について説明する。まず、消
失位置多項式生成回路２１４は、ステップＳ１において
ＲＡＭ２１１に格納されている消失ライン情報を用いて
（２１）式の係数を算出する。次に、多項式演算回路２
０５はステップＳ２において、消失位置に対する（２
３）式の分母の値（消失位置パターン）を算出してＲＡ
Ｍ２１１へ格納する。
めのフローチャートである。次に、図２および図４を参
照して、消失訂正時の動作について説明する。まず、消
失位置多項式生成回路２１４は、ステップＳ１において
ＲＡＭ２１１に格納されている消失ライン情報を用いて
（２１）式の係数を算出する。次に、多項式演算回路２
０５はステップＳ２において、消失位置に対する（２
３）式の分母の値（消失位置パターン）を算出してＲＡ
Ｍ２１１へ格納する。
【００７０】次に、各ラインに対する訂正処理について
説明する。ＰＯ方向の消失訂正では、ステップＳ３にお
いて、バッファメモリ３０５からＰＯ系列の符号語１ラ
イン分が読み出されてＲＡＭ２０１に格納される。次
に、シンドローム演算回路２０５はステップＳ４におい
て、シンドローム多項式の係数Ｓj ，（ｊ＝０…２ｔ0
−１）を算出する。次に、消失数値多項式生成回路２１
７は、ステップＳ５において、シンドローム多項式の係
数およびＲＡＭ２１１に格納されている消失ライン情報
を用いて（２２）式の消失数値多項式を算出する。そし
て、多項式演算回路２０５はステップＳ６において、消
失位置に対する消失数値パターンすなわち次式を算出す
る。
説明する。ＰＯ方向の消失訂正では、ステップＳ３にお
いて、バッファメモリ３０５からＰＯ系列の符号語１ラ
イン分が読み出されてＲＡＭ２０１に格納される。次
に、シンドローム演算回路２０５はステップＳ４におい
て、シンドローム多項式の係数Ｓj ，（ｊ＝０…２ｔ0
−１）を算出する。次に、消失数値多項式生成回路２１
７は、ステップＳ５において、シンドローム多項式の係
数およびＲＡＭ２１１に格納されている消失ライン情報
を用いて（２２）式の消失数値多項式を算出する。そし
て、多項式演算回路２０５はステップＳ６において、消
失位置に対する消失数値パターンすなわち次式を算出す
る。
【００７１】
【数１８】
【００７２】ここで、多項式演算回路２０５は消失位置
多項式と消失数値多項式に対する演算を同時にする必要
がないため、初期化する係数の値を変えることで、各演
算で回路を共用化できる。したがって、図６に示すよう
に、同時に演算するとした場合に４ｔ0 −１個の線形帰
還シフトレジスタが必要であったのに対して、図５に示
すように２ｔ0 個の線形帰還シフトレジスタで回路を構
成できる。図５は消失位置多項式と消失数値多項式の演
算を共用した場合の多項式演算回路のブロック図であ
り、この図５は図６に比べて簡略化できることは明らか
である。
多項式と消失数値多項式に対する演算を同時にする必要
がないため、初期化する係数の値を変えることで、各演
算で回路を共用化できる。したがって、図６に示すよう
に、同時に演算するとした場合に４ｔ0 −１個の線形帰
還シフトレジスタが必要であったのに対して、図５に示
すように２ｔ0 個の線形帰還シフトレジスタで回路を構
成できる。図５は消失位置多項式と消失数値多項式の演
算を共用した場合の多項式演算回路のブロック図であ
り、この図５は図６に比べて簡略化できることは明らか
である。
【００７３】さらに、多項式演算回路２０５による消失
位置に対する演算と同時にＲＡＭ２１１からその位置に
対する（２３）式の分母の値が読み出され、ステップＳ
７において、誤りパターン生成訂正回路２０６によって
消失のパターンが生成される。そのパターンによってＲ
ＡＭ２０１内のシンボルが訂正され、ステップＳ８にお
いてＲＡＭ２０１の符号語がバッファメモリ３０５に書
き戻される。以上ステップＳ３からＳ７の処理がＰｏ系
列のすべてのラインに対して行なわれる。このようにし
て、検出した消失ライン情報を用いて消失訂正処理を行
ない、誤っているシンボルが訂正される。
位置に対する演算と同時にＲＡＭ２１１からその位置に
対する（２３）式の分母の値が読み出され、ステップＳ
７において、誤りパターン生成訂正回路２０６によって
消失のパターンが生成される。そのパターンによってＲ
ＡＭ２０１内のシンボルが訂正され、ステップＳ８にお
いてＲＡＭ２０１の符号語がバッファメモリ３０５に書
き戻される。以上ステップＳ３からＳ７の処理がＰｏ系
列のすべてのラインに対して行なわれる。このようにし
て、検出した消失ライン情報を用いて消失訂正処理を行
ない、誤っているシンボルが訂正される。
【００７４】
【発明の効果】以上のように、この発明によれば、第１
の方向に対して検出訂正を行なった後、第２の符号語の
消失位置に対する消失位置パターンを予め演算して記憶
しておき、各符号の訂正を行なう際には消失数値パター
ンのみを演算し、消失位置パターンは記憶されている値
を用いて訂正を行なうようにしたので、消失位置多項式
の演算回路と消失数値多項式の演算回路を多項式演算回
路として共用化できるため、回路規模を縮小できる。
の方向に対して検出訂正を行なった後、第２の符号語の
消失位置に対する消失位置パターンを予め演算して記憶
しておき、各符号の訂正を行なう際には消失数値パター
ンのみを演算し、消失位置パターンは記憶されている値
を用いて訂正を行なうようにしたので、消失位置多項式
の演算回路と消失数値多項式の演算回路を多項式演算回
路として共用化できるため、回路規模を縮小できる。
【図１】この発明による誤り訂正装置を用いた光ディス
ク再生システムの構成を示す概略ブロック図である。
ク再生システムの構成を示す概略ブロック図である。
【図２】図１に示した誤り訂正装置の構成を示すブロッ
ク図である。
ク図である。
【図３】図２に示した多項式演算回路のブロック図であ
る。
る。
【図４】消失訂正動作を説明するためのフローチャート
である。
である。
【図５】多項式演算回路のブロック図である。
【図６】消失位置多項式と消失数値多項式の演算を共用
化しない場合の多項式演算回路のブロック図である。
化しない場合の多項式演算回路のブロック図である。
【図７】積符号がデジタルデータに付加される態様を模
式的に示す図である。
式的に示す図である。
１ 光ディスク ２ 読み出し二値化回路 ３ サーボ制御回路 ４ 復調デフォーマット回路 ５ バッファメモリ ６ 誤り訂正装置 ７ 出力インタフェース回路 ８ コントローラ ２０１，２１１ ＲＡＭ ２０２ シンドローム演算回路 ２０３ 誤り位置多項式・誤り数値多項式生成回路 ２０４ 次数回路 ２０５ 多項式演算回路 ２０６ 誤りパターン生成訂正回路 ２０７ 誤り数カウンタ ２０８ 訂正ステータス回路 ２０９ 消失ラインカウンタ ２１０ ラインカウンタ ２１２ 消失数レジスタ ２１３ シーケンスコントローラ ２１４ 消失位置多項式生成回路 ２１５ 比較回路 ２１６ 設定レジスタ ２１７ 消失数値多項式生成回路 ３０１〜３０５ レジスタ ３１１〜３１４ 帰還回路 ３２１〜３２４ セレクタ
Claims (2)
- 【請求項１】 互いに直交する異なる方向の誤り訂正符
号を付加することによって積符号ブロック化されたデー
タに対し、各方向の誤り訂正をラインごとに順次行なう
誤り訂正装置であって、 第１の方向の誤り訂正において誤りを訂正できなかった
符号のライン番号を記憶するライン番号記憶手段と、 前記ライン番号記憶手段に記憶されたライン番号を消失
情報として第２の方向の所定ラインについて消失位置多
項式の係数を算出する消失位置多項式算出手段と、 当該所定ライン上の符号に対するシンドローム多項式を
求めるシンドローム多項式算出手段と、 前記シンドローム多項式と前記消失情報とに基づいて、
消失数値多項式の係数を算出する消失数値多項式算出手
段と、 代入する係数と変数とを切換えることにより、前記消失
位置多項式の消失位置パターンおよび前記消失数値多項
式の消失数値パターンを選択的に算出する多項式演算手
段と、 前記消失位置多項式算出手段によって算出された係数を
当該多項式算出手段に代入して得られた消失位置パター
ンを記憶する記憶手段と、 前記消失数値多項式算出手段によって算出された係数を
前記多項式算出手段に代入して得られた消失数値パター
ンと当該記憶手段に記憶された消失位置パターンとに基
づいて消失パターンを算出する消失パターン演算手段と
を備えた、誤り訂正装置。 - 【請求項２】 前記ライン番号記憶手段によって記憶さ
れるライン番号は、誤りを訂正できなかった確率の高い
符号のライン番号を含むことを特徴とする、請求項１に
記載の誤り訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19561497A JP3583905B2 (ja) | 1997-07-22 | 1997-07-22 | 誤り訂正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19561497A JP3583905B2 (ja) | 1997-07-22 | 1997-07-22 | 誤り訂正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141113A true JPH1141113A (ja) | 1999-02-12 |
| JP3583905B2 JP3583905B2 (ja) | 2004-11-04 |
Family
ID=16344103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19561497A Expired - Fee Related JP3583905B2 (ja) | 1997-07-22 | 1997-07-22 | 誤り訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3583905B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112017007306T5 (de) | 2017-03-24 | 2019-12-12 | Showa Corporation | Aufhängungssteuervorrichtung und Aufhängungsvorrichtung |
| DE112017007310T5 (de) | 2017-03-24 | 2019-12-12 | Showa Corporation | Fahrzeugsteuervorrichtung und Fahrzeug |
-
1997
- 1997-07-22 JP JP19561497A patent/JP3583905B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112017007306T5 (de) | 2017-03-24 | 2019-12-12 | Showa Corporation | Aufhängungssteuervorrichtung und Aufhängungsvorrichtung |
| DE112017007310T5 (de) | 2017-03-24 | 2019-12-12 | Showa Corporation | Fahrzeugsteuervorrichtung und Fahrzeug |
| DE112017007306B4 (de) | 2017-03-24 | 2021-11-11 | Showa Corporation | Aufhängungssteuervorrichtung und Aufhängungsvorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3583905B2 (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157669A (en) | Comparison of an estimated CRC syndrome to a generated CRC syndrome in an ECC/CRC system to detect uncorrectable errors | |
| US5027357A (en) | ECC/CRC error detection and correction system | |
| KR930001071B1 (ko) | 에러 정정회로 | |
| US5428630A (en) | System and method for verifying the integrity of data written to a memory | |
| EP0167627A1 (en) | Method and apparatus for decoding error correction code | |
| JPH084233B2 (ja) | 誤り訂正符号の復号装置 | |
| US6772385B2 (en) | Error-correcting device and decoder enabling fast error correction with reduced circuit scale | |
| US5541937A (en) | Apparatus for uniformly correcting erasure and error of received word by using a common polynomial | |
| US6651214B1 (en) | Bi-directional decodable Reed-Solomon codes | |
| EP0629052B1 (en) | Method of and circuit for correcting errors | |
| JP3583905B2 (ja) | 誤り訂正装置 | |
| JP2605966B2 (ja) | 誤り訂正回路 | |
| KR100330642B1 (ko) | 오류정정방법및오류정정장치 | |
| JP2001292066A (ja) | 誤り訂正装置および誤り訂正方法 | |
| JPH05218883A (ja) | 復号回路 | |
| KR100209676B1 (ko) | 에러정정 장치 및 방법 | |
| KR100207492B1 (ko) | 에러 정정 검사 방법 및 장치 | |
| JPH0691471B2 (ja) | 誤り訂正回路 | |
| JP3583903B2 (ja) | 誤り訂正装置および誤り訂正方法 | |
| KR100239798B1 (ko) | 디지털 신호의 재생에 있어 에러정정방법 및 그에 적용되는 장치 | |
| KR19990039252A (ko) | 이레이저 정정방법 및 그 장치 | |
| JP2553571B2 (ja) | ガロア体演算装置 | |
| JP2796291B2 (ja) | 誤り訂正方式 | |
| KR100589814B1 (ko) | 디지털 데이터의 에러정정 방법 | |
| JP3583904B2 (ja) | 誤り訂正装置および誤り訂正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |