JPH1140767A - Dielectric element and its manufacture - Google Patents

Dielectric element and its manufacture

Info

Publication number
JPH1140767A
JPH1140767A JP9191416A JP19141697A JPH1140767A JP H1140767 A JPH1140767 A JP H1140767A JP 9191416 A JP9191416 A JP 9191416A JP 19141697 A JP19141697 A JP 19141697A JP H1140767 A JPH1140767 A JP H1140767A
Authority
JP
Japan
Prior art keywords
dielectric
electrode
thin film
dielectric element
structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9191416A
Other languages
Japanese (ja)
Inventor
Hiroaki Furukawa
浩章 古川
Original Assignee
Sanyo Electric Co Ltd
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, 三洋電機株式会社 filed Critical Sanyo Electric Co Ltd
Priority to JP9191416A priority Critical patent/JPH1140767A/en
Publication of JPH1140767A publication Critical patent/JPH1140767A/en
Application status is Pending legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes

Abstract

PROBLEM TO BE SOLVED: To prevent the property deterioration caused by the drop of polarizability, by bringing an electrode which includes amorphous matter substantially free from dangling bond into contact with a dielectric film. SOLUTION: An insulating film 2 such as SiO2 or the like is made on a silicon substrate 1, and on the insulating film 22, a lower electrode 3 and an upper electrode 5 are so made in contact with each other as to each a dielectric film 4 having stratified structure. At this time, amorphous fullerenes such as C60 , C70 or carbon nano-tube are used for the lower electrode 3 and the upper electrode 5 of the dielectric element. This C60 molecule arranges the dangling bond of the disconnected bond to be absent excetent on the surface. As a result, the drop of polarizability can be suppressed, and favorable fatigue property can be maintained for a long period.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は,誘電体素子及びその製造方法に係り,例えば金属酸化物強誘電体を用いた強誘電体キャパシタ等において生じる分極率低下を抑制することのできる誘電体素子及びその製造方法に関するものである。 BACKGROUND OF THE INVENTION The present invention provides a dielectric device and relates to a manufacturing method thereof, for example, a dielectric element capable of suppressing the polarizability decreases occurring in the ferroelectric capacitor or the like using a metal oxide ferroelectric and a manufacturing method thereof.

【0002】 [0002]

【従来の技術】高集積化が図られる例えば半導体メモリ等においては,電荷蓄積を行うキャパシタについても面積を極小化したうえで必要容量を確保しなければならない。 BACKGROUND OF THE INVENTION highly integrated, for example, a semiconductor memory or the like is achieved, it is necessary to secure the necessary capacity after having minimized the area even for the capacitor to perform charge accumulation. このため,上記キャパシタでは金属酸化物等の強誘電体層を用いて電荷蓄積を行う場合が多い。 Therefore, in the capacitor often perform charge storage using a ferroelectric layer such as a metal oxide. ここに,図5は強誘電体層にいわゆるPZT(Pb(Zr X Ti 1- Here, FIG. 5 is a ferroelectric layer called PZT (Pb (Zr X Ti 1-
X )O 3 )を用いた強誘電体キャパシタの断面構造の一例を示す図である。 X) is a diagram showing an example of a sectional structure of the O 3) ferroelectric capacitor using a.

【0003】図5に示すように,上記強誘電体キャパシタ50では,例えばシリコン基板51上に,下地層となるSiO 2膜52,白金を用いた下部電極53,上記P [0003] As shown in FIG. 5, in the ferroelectric capacitor 50, on for example, a silicon substrate 51, SiO 2 film 52, the lower electrode 53 with platinum serving as a base layer, the P
ZTを用いた強誘電体層54,白金を用いた上部電極5 Ferroelectric layer 54 with ZT, upper electrode 5 with platinum
5がこの順番に形成される。 5 are formed in this order. 上記強誘電体キャパシタ5 The ferroelectric capacitor 5
0の容量は周知の如く強誘電体層54の分極量によって変化する。 0 of capacitance varies with the polarization of the well-known as the ferroelectric layer 54. この例で,強誘電体層54に用いられているPZTは,比誘電率が800〜1000と非常に高く, In this example, PZT used in the ferroelectric layer 54, the dielectric constant is very high and 800-1000,
容量容積比も高くなる。 Capacity volume ratio also increases. 尚,強誘電体層54には,上記したPZTのほかペロブスカイト構造を有した例えばB Incidentally, the strength in the dielectric layer 54, the above-mentioned other example had a perovskite structure B of PZT
aTiO 3系の強誘電体等が多く用いられる。 ATiO 3 based ferroelectric etc. is often used.

【0004】 [0004]

【発明が解決しようとする課題】しかしながら,上記のようなPt/PZT/Ptの積層構造を有するキャパシタ50では,例えば適用メモリの読み取りあるいは書き込み動作の繰り返しにより,印加電圧の反転が繰り返されると,強誘電体層54の分極率が低下して特性が劣化する。 [SUMMARY OF THE INVENTION However, in the capacitor 50 has a stacked structure of a Pt / PZT / Pt as described above, for example, by reading or repetition of write operations of the application memory, the inverted repeats of the applied voltage, strong polarizability of the dielectric layer 54 characteristics deteriorate reduced.

【0005】これは,通常,白金電極(即ち,下部電極53及び上部電極55)が柱状結晶の集合体を有する多結晶薄膜に形成され,分極反転が繰り返されると,酸化物であるPZT層(強誘電体層54)から白金電極5 [0005] This is usually a platinum electrode (i.e., the lower electrode 53 and upper electrode 55) is formed on the polycrystalline thin film having a collection of columnar crystals, the polarization when inversion is repeated, PZT layer is an oxide ( platinum from the ferroelectric layer 54) electrode 5
3,55へ酸素等が拡散し,界面に劣化層が形成されてしまうためである。 Such as oxygen diffuses into 3,55, because the degraded layer at the interface will be formed. 即ち,白金電極53,55と強誘電体層54との界面に劣化層が形成されることによって, That is, by degradation layer is formed at the interface between the platinum electrode 53 and 55 and the ferroelectric layer 54,
強誘電体層54の分極率は低下し,キャパシタ特性が劣化する。 Polarizability of the ferroelectric layer 54 is reduced, the capacitor characteristics are deteriorated. 従って,上記誘電体素子をMOSトランジスタ等と組み合わせて例えば不揮発メモリに使用した場合には,このような特性劣化がメモリの誤動作となって現れる。 Therefore, when using the dielectric elements combined for example non-volatile memory and MOS transistor or the like, appears such characteristic deterioration becomes a malfunction of the memory.

【0006】上記の特性劣化を防止することを目的とした技術は,例えば特開平5−343616号公報等に開示されている。 [0006] The techniques intended to prevent the deterioration of characteristics is disclosed, for example, in JP-A 5-343616 Patent Publication. 上記参考文献に記載された誘電体素子では,電極の誘電体膜と接する部分に酸素を含有する領域を形成することによって,強誘電体層から電極への酸素の拡散を抑制している。 The dielectric element described in the above references, by forming a region containing oxygen in a portion in contact with the dielectric film of the electrode, thereby suppressing the diffusion of oxygen to the electrode from the ferroelectric layer. しかし,この方法では,界面における酸素空乏の発生(劣化層の形成)を防止するために余計に酸素注入を行う必要が生じ手間やコストが余分にかかることになってしまう。 However, in this method, time and cost required to occur to perform extra oxygen injected to prevent generation of oxygen depletion at the interface (the formation of degradation layer) becomes to take extra.

【0007】本発明は,このような従来の技術における課題を解決するために,分極率低下による特性劣化を防止することのできる誘電体素子及びその製造方法を提供することを目的とするものである。 [0007] The present invention, which aims to to solve the problems in the conventional art, to provide a dielectric device and a manufacturing method thereof capable of preventing characteristic deterioration due to polarization decreases is there.

【0008】 [0008]

【課題を解決するための手段】上記目的を達成するために第1の発明は,誘電体薄膜にダングリングボンドが実質的にない非晶質物質を含む電極を接触させた構造を有する誘電体素子として構成されている。 First invention to achieve the above objects resolving means for the] a dielectric having a structure dangling bonds in the dielectric thin film is brought into contact with the electrode comprising an amorphous material substantially free and it is configured as an element. 上記誘電体素子においては,ダングリングボンドが実質的にない,即ちファンデアワールス力を主結合とする不活性な非晶質物質が電極に用いられるため,誘電体薄膜からの拡散が起こり難く,分極率の低下を抑制して,長期間に渡って良好な特性を維持することができる。 The in the dielectric element, dangling bonds is substantially free, i.e. for inert amorphous material that mainly binds the van der Waals force is used in the electrode, hardly occurs diffusion of a dielectric thin film, and suppressing a decrease in polarizability, it is possible to maintain good characteristics for a long period of time. ここで,上記電極に用いられるのは,例えばC 60等のフラーレンや高配向グラファイト等の炭素同素体である。 Here, for use in the electrode is, for example, a carbon allotrope, such as fullerenes or highly oriented graphite C 60 or the like. 60分子は,その外殻がπ電子で覆われており,その表面には切れた結合手であるダングリングボンドが存在せず,化学的に安定している。 C 60 molecules, the outer shell is covered with π electrons, there is no dangling bonds are bonds that expired on the surface thereof is chemically stable.

【0009】また,上記誘電体素子においては,上記誘電体薄膜を層状構造とするのが好適である。 [0009] In the above dielectric element, it is preferable to the dielectric thin film layered structure. 層状構造を有する材料は,一般に層内での結合が強く,層間での結合は主にファンデアワールス力により行われる弱い結合であるため,層に対して垂直な方向への拡散が生じにくい。 Material having a layered structure is generally stronger bonds in the layer, since the bond between the layers is predominantly weak bonding to be performed by the van der Waals force, less likely to diffuse in a direction perpendicular to the layer. このため,例えば不活性なC 60を含む電極をビスマス系層状強誘電体薄膜に接触させた場合には,界面においての反応性が乏しいうえに,拡散自体が起こり難く, Thus, for example, when an electrode comprising an inert C 60 is brought into contact with the bismuth-based layered ferroelectric thin film is on top poor reactivity at the interface, hardly occurs diffusion itself,
誘電体薄膜の分極率の低下がさらに抑制される。 Decrease in the polarizability of the dielectric thin film is further suppressed.

【0010】従って,上記誘電体素子においては,上記誘電体薄膜に金属酸化物誘電体を用いた場合でも,金属酸化物誘電体から電極への酸素の拡散を簡便に抑制することができる。 Accordingly, in the dielectric element can be above the dielectric thin film even when a metal oxide dielectric, conveniently suppress the diffusion of oxygen into the electrode from the metal oxide dielectric. 上記誘電体素子について,より詳しくいえば,上記電極には上記非晶質物質に金属的電導特性を生じさせるためのアルカリ金属が含まれる。 For the dielectric element, More particularly, the above electrode may include alkali metal to produce a metallic conductivity properties to the amorphous material. このアルカリ金属は例えばCs等であり,C 60とともにCs 360 The alkali metal is, for example, Cs and the like, Cs 3 C 60 with C 60
薄膜を形成し,電極としての金属電導特性を確保する。 Thin film is formed, to ensure the metal conductive characteristics as an electrode.

【0011】また,上記誘電体素子は,例えば強誘電体キャパシタやFETのゲート電極等に適用が可能である。 Further, the dielectric element is applicable to, for example, a ferroelectric capacitor and the gate electrode or the like of the FET. さらに,その際の上記誘電体素子の構造は多様であり,例えば半導体基板上に,絶縁膜,上記非晶質物質を含む下部電極,上記誘電体薄膜,上記非晶質物質を含む上部電極がこの順番に形成されたMFMIS構造を有するものがある。 Furthermore, this time is the structure of the dielectric element are diverse, for example on a semiconductor substrate, an insulating film, the lower electrode comprising the amorphous substance, the dielectric thin film, an upper electrode comprising the amorphous substance those having a MFMIS structure formed in this order. その他,例えば半導体基板上に,上記誘電体薄膜,上記非晶質物質を含む上部電極がこの順番に形成されたMFS構造を有するものや,半導体基板上に,絶縁膜,上記誘電体薄膜,上記非晶質物質を含む上部電極がこの順番に形成されたMFIS構造を有するもの,さらには,半導体基板上に,上記非晶質物質を含む下部電極,上記誘電体薄膜,上記非晶質物質を含む上部電極がこの順番に形成されたMFMS構造を有するものがある。 Other, for example on a semiconductor substrate, the dielectric thin film, said upper electrode comprising an amorphous material and having an MFS structure formed in this order, on a semiconductor substrate, an insulating film, the dielectric film, the those having a MFIS structure in which the upper electrode is formed in this order containing amorphous material, and further, on a semiconductor substrate, a lower electrode comprising the amorphous substance, the dielectric thin film, the amorphous material upper electrode included in those having a MFMS structure formed in this order. 尚,これらの誘電体素子は,半導体基板自身だけでなく,半導体基板に形成された半導体層上等に設けられる場合もある。 Incidentally, the dielectric element is not only a semiconductor substrate itself or may be provided Choice semiconductor layer formed on a semiconductor substrate.

【0012】また,第2の発明は,上記第1の発明に係る誘電体素子を好適に製造するための方法であって,ダングリングボンドが実質的にない非晶質物質を含む電極を形成する工程と,層状構造を有する誘電体薄膜を形成する工程とを具備してなる誘電体素子の製造方法として構成されている。 [0012] The second invention is a method for suitably producing the dielectric element according to the first aspect, forming an electrode comprising an amorphous material dangling bonds substantially free a step of, is configured as a manufacturing method of a dielectric element formed by a step of forming a dielectric thin film having a layered structure.

【0013】 [0013]

【発明の実施の形態】以下,添付図面を参照して,本発明の一実施の形態につき説明し,本発明の理解に供する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, with reference to the accompanying drawings, and explained an embodiment of the present invention, provide an understanding of the present invention. 尚,以下の実施の形態は,本発明の具体的な一例であって,本発明の技術的範囲を限定する性格のものではない。 Note that the following embodiment is a specific example of the present invention, not intended to limit the technical scope of the present invention. ここに,図1は本発明の一実施の形態に係る誘電体素子の断面構造を示す図である。 Here, FIG. 1 is a view showing a sectional structure of a dielectric device according to an embodiment of the present invention.

【0014】図1に示すように,本発明の一実施の形態に係る誘電体素子は,シリコン基板1上に,SiO 2等の絶縁膜2,ダングリングボンドのない非晶質物質を含む下部電極3,層状構造を有した誘電体薄膜4,上記非晶質物質を含む上部電極5がこの順番に形成されたMF [0014] As shown in FIG. 1, a dielectric element according to an embodiment of the present invention, the lower containing on the silicon substrate 1, an insulating film 2 of SiO 2 or the like, with no dangling bonds amorphous material electrode 3, dielectric thin film 4 having a layered structure, the upper electrode 5 comprising the amorphous material is formed in this order MF
MIS( Metal Ferroelectric Metal Insulator Semico MIS (Metal Ferroelectric Metal Insulator Semico
nductor ) 構造を有し,強誘電体キャパシタ6を構成する。 It has Nductor) structure, constituting the ferroelectric capacitor 6.

【0015】より具体的には,上記誘電体素子の下部電極3及び上部電極5には,C 60 ,C [0015] More specifically, the lower electrode 3 and the upper electrode 5 of the dielectric element, C 60, C 70若しくはカーボンナノチューブ等のアモルファス状フラーレン等が用いられる。 70 or amorphous fullerene and carbon nanotubes are used. このC 60分子は,図2に示すような構造を有しており,その表面には切れた結合手であるダングリングボンドは存在しない。 The C 60 molecule has a structure as shown in FIG. 2, the dangling bonds are absent a bond that expired on the surface thereof. 即ち,その表面において共有結合のような強い結合はなく,弱いエネルギーで結合する物理吸着が起きる程度であり,化学的に安定である。 That is, rather than strong bonds such as covalent bonds at their surface, a degree of physical adsorption occurs to bind with weak energy, is chemically stable. また, Also,
上記下部電極3及び上部電極5においては,上記C 60等に対してCs等のアルカリ金属がインターカレートされており,金属的電導特性が確保されている。 In the lower electrode 3 and the upper electrode 5, an alkali metal such as Cs with respect to the C 60 and the like are intercalated, metallic conductivity properties is ensured.

【0016】また,電荷蓄積層である上記誘電体薄膜4 Further, the dielectric thin film 4 is a charge storage layer
には,例えばBi系層状強誘電体薄膜等が用いられる。 The, for example, Bi-based layered ferroelectric thin film or the like is used.
層状構造を有する酸化物では,層内での結合は強いが, The oxide having a layered structure, strong bonds within the layer,
層間での結合は主にファンデアワールス力により行われており,劈開を起こす程に弱いことが知られている。 Bonds between the layers are mainly carried out by the van der Waals force, it is known weak enough to cause cleavage. 以下,上記誘電体素子を用いた強誘電体キャパシタ6の製造方法について説明する。 Hereinafter, a method for manufacturing a ferroelectric capacitor 6 with the dielectric element.

【0017】まず,通常のシリコンプロセスにも用いられるような例えばCVD法等により,シリコン基板1上にSiO 2の絶縁膜2が形成される。 [0017] First, by a conventional silicon process, for example, CVD method or the like, such as also used, the insulating film 2 of SiO 2 is formed on the silicon substrate 1. 次に,真空中で, Then, in a vacuum,
るつぼ加熱を行ってC 60を蒸発させることにより,上記絶縁膜2上にC 60薄膜が形成される。 Evaporation of the C 60 performs crucible heating, C 60 thin film is formed on the insulating film 2. 尚,基板温度は約250℃程度に設定される。 The substrate temperature is set to about 250 ° C.. また,このときには,Cs In addition, at this time, Cs
等のアルカリ金属も蒸着されており,結局,絶縁膜2上にはCs 360の薄膜からなる下部電極3が形成される。 Alkali metal etc. are also deposited, eventually, the lower electrode 3 formed of a thin film of Cs 3 C 60 is formed on the insulating film 2.

【0018】その後,活性酸素ビーム分子線エピタキシー法を用いて,上記下部電極3上に層状構造の誘電体薄膜4が形成される。 [0018] Then, by using the active oxygen beam molecular beam epitaxy, dielectric thin film 4 layered structure is formed on the lower electrode 3 is formed. この誘電体薄膜4の形成にあたっては,まず,基板が250℃程度まで加熱され,面方向の成長速度が大きいBi 2 VO In forming the dielectric thin film 4, firstly, the substrate is heated to about 250 ° C., the growth rate in the plane direction is larger Bi 2 VO 5.5が10分子層程度形成される。 5.5 is formed about 10 molecular layers. このとき,原料(Bi 23 ,V)は,結晶構造の重なりの順番に従って堆積する。 At this time, the raw material (Bi 2 O 3, V) is deposited in order of overlap of the crystal structure. 即ち,1分子層では,Bi−(−Bi−V−Bi−)−Bi−となる。 That is, in one molecule layer, Bi - (- Bi-V-Bi -) - Bi- become. また,急峻な界面を形成するためには,はじめに活性酸素を基板に供給せず原料を堆積させ,その後基板に活性酸素を供給し,先に堆積した上記原料を酸化させるというプロセスを経て,各Bi 2 VO 5.5層を形成することが重要である。 Further, in order to form a steep interface, including the active oxygen to deposit a raw material without supplying to the substrate, then the substrate active oxygen is supplied to, through a process that oxidizes the raw material previously deposited, the it is important to form the Bi 2 VO 5.5 layers.

【0019】次に,基板温度が450℃から550℃程度に昇温され,連続してBi 2 SrTaO 9層が形成される。 Next, the substrate temperature is raised to about 550 ° C. from 450 ℃, Bi 2 SrTaO 9 layers are formed continuously. Bi 2 SrTaO 9層の形成においても,原料(Bi Also in the formation of Bi 2 SrTaO 9 layers, the raw material (Bi 23 ,Ta,Sr)は,結晶構造の重なりの順番に従って堆積する。 2 O 3, Ta, Sr) is deposited in order of overlap of the crystal structure. 即ち,1分子層では,Bi−(− That is, in one molecule layer, Bi - (-
Bi−Ta−Sr−Ta−Bi−)−Bi−となる。 Bi-Ta-Sr-Ta-Bi -) - Bi- become. この場合,活性酸素は原料堆積時に同時に供給して原料を十分酸化させながら,厚み100nmから250nmまで成長させる。 In this case, active oxygen while fully oxidized material is supplied at the same time the raw material deposition is grown from the thickness 100nm to 250 nm.

【0020】その後,さらにBi 2 VO 5.5強誘電体薄膜が上記と同様に10分子層程度形成され層状構造の誘電体薄膜4が形成される。 [0020] Thereafter, further Bi 2 VO 5.5 ferroelectric thin dielectric thin film 4 layered structure are similarly formed about 10 molecular layers described above is formed. 尚,誘電体薄膜4では,上記のような層状構造を1ユニットとして積層を行うことも可能である。 In the dielectric thin film 4, it is possible to perform stacking a layered structure as described above as a unit. そして,下部電極3と同様に,誘電体薄膜4上に上部電極5となるCs 360薄膜が形成される。 Then, as in the lower electrode 3, Cs 3 C 60 film serving as the upper electrode 5 on the dielectric thin film 4 is formed.
このときの基板温度も250℃程度である。 Substrate temperature at this time is also of the order of 250 ° C.. また,原料堆積時には,化学量論比に合うようにC 60分子とアルカリ金属の堆積率を調整して原料が供給される。 Further, when the raw material deposition material by adjusting the C 60 molecule and alkali metal deposition rate is supplied to match the stoichiometric ratio. 尚,上部電極5,下部電極3の膜厚は100〜200nm程度である。 The upper electrode 5, the thickness of the lower electrode 3 is about 100 to 200 nm.

【0021】上述のようにして100μm×100μm [0021] 100μm × 100μm in the manner described above
程度のキャパシタ6を形成し,該キャパシタ6に対して分極反転を繰り返したときの強誘電体キャパシタ6の分極量の変化を図3に示す。 Forming a degree of the capacitor 6, Figure 3 shows the change in the polarization of the ferroelectric capacitor 6 when repeated polarization reversal with respect to the capacitor 6. 図3に示すファティーグ特性のように,本実施の形態に係る強誘電体キャパシタ6 As fatigue characteristics shown in FIG. 3, the ferroelectric capacitor 6 according to the embodiment
(図中,黒丸で示す)では,10 10回以上に渡って印加電圧の反転を繰り返した場合でも,分極量の低下は10 (Shown by black circles), the even if the repeated reversal of the applied voltage for more than 10 10 times, a decrease in the polarization amount 10
パーセント以内に抑えられており,従来のキャパシタ(図中,白丸で示す)と比較して明確な特性向上が得られている。 Percent was suppressed within, (shown by white circles) conventional capacitor clear characteristics improved compared with that obtained. これは,下部電極3及び上部電極5に不活性なCs 360が用いられているうえに,層状構造によって誘電体薄膜4からの酸素等の拡散自体が抑えられているためである。 This is on top are inert Cs 3 C 60 is used for the lower electrode 3 and the upper electrode 5, it is because the diffusion itself such as oxygen from the dielectric thin film 4 is suppressed by the layered structure. 従って,このキャパシタ6を例えばMO Thus, the capacitor 6 for example MO
Sトランジスタと組み合わせて不揮発性メモリに用いた場合,比較的長期間に渡って安定な動作状態を確保することができる。 When used in combination with S transistor in the nonvolatile memory, it is possible to ensure a stable operating conditions over a relatively long period of time.

【0022】このように,本実施の形態に係る誘電体素子によれば,分極反転の繰り返しに伴う分極疲労が起こり難い強誘電体キャパシタ6を形成することが可能である。 [0022] Thus, according to the dielectric device of the present embodiment, it is possible to form a ferroelectric capacitor 6 polarization fatigue is less likely to occur due to repetition of polarization inversion.

【0023】 [0023]

【実施例】上記実施の形態では,上部電極5及び下部電極3の材料にC 60等のアモルファス状フラーレンを用いたが,タングリングボンドを表面に有さず不活性な例えば高配向グラファイト(HOPG)等の他の非晶質物質を用いてもよい。 EXAMPLES In the embodiment described above, but using an amorphous-like fullerenes such as C 60 to the material of the upper electrode 5 and the lower electrode 3, inert example highly oriented graphite having no dangling bonds on a surface (HOPG ) may be used other amorphous materials or the like. また,上記実施の形態では,MFMI In the above embodiment, MFMI
S構造の誘電体素子を用いて強誘電体キャパシタ6を構成したが,強誘電体キャパシタ6に限らず,例えばMF And the ferroelectric capacitor 6 with dielectric element S structure, but not limited to the ferroelectric capacitor 6, for example, MF
MIS構造を有したFET(MFMIS−FET)等に本発明における誘電体素子を適用することも可能である。 It is also possible to apply the dielectric element of the present invention to FET having a MIS structure (MFMIS-FET) or the like. ここで,図4はゲート電極GPにMFMIS構造の誘電体素子を有するMFMIS−FET40の断面構造の一例を示す図である。 Here, FIG. 4 is a diagram illustrating an example of sectional structure of a MFMIS-FET 40 having a dielectric element MFMIS structure to the gate electrode GP. 尚,41はソース・ドレイン領域である。 Incidentally, 41 is a source-drain region. また,このFETを利用して1トランジスタでメモリ動作を実現することも可能である。 It is also possible to realize a memory operation in one transistor by using this FET. さらに,上記したMFMIS構造に限らず,半導体基板上に絶縁膜,誘電体薄膜がこの順番に形成されたMFS構造(Met Furthermore, not only the MFMIS structure described above, the insulating film on the semiconductor substrate, MFS structure dielectric thin film is formed in this order (Met
al Ferroelectric Semiconductor )や,半導体基板上に絶縁膜,誘電体薄膜,電極がこの順番に形成されたMF al Ferroelectric Semiconductor) and an insulating film on a semiconductor substrate, MF the dielectric thin film, electrodes are formed in this order
IS構造( Metal Ferroelectric Insulator Semiconduc IS structure (Metal Ferroelectric Insulator Semiconduc
tor ) や,半導体基板上に電極,誘電体薄膜,電極がこの順番に形成されたMFMS構造( Metal Ferroelectri tor) and, MFMS structure electrode on a semiconductor substrate, a dielectric thin film, electrodes are formed in this order (Metal Ferroelectri
c Metal Semiconductor ) 等についても本発明に係る誘電体素子を適用することが可能である。 It is possible to apply a dielectric element according to the present invention also c Metal Semiconductor) or the like. さらに,上記実施の形態では,半導体基板1上に直接強誘電体キャパシタ6を設けたが,もちろん半導体基板1上に形成した半導体層上等に設けてもよい。 Furthermore, in the above embodiment, it is provided directly ferroelectric capacitor 6 on the semiconductor substrate 1, may be provided to the semiconductor layer choice which is of course formed on the semiconductor substrate 1.

【0024】さらに,本発明に係る誘電体素子は,集積化された半導体メモリだけでなく,例えば磁気ディスク装置のようにディスクの表面に誘電体を塗布しヘッドで部分的に分極状態を変化させて情報を記憶する記憶装置等にも利用可能である。 Furthermore, a dielectric element according to the present invention, not only a semiconductor memory integrated, such as partially changing the polarization state in the coated head a dielectric on the surface of the disk as a magnetic disk device even in a storage device for storing information Te is available. また,上記実施の形態では,よりファティーグ特性を良好にするために,酸素等の拡散が生じ難い層状構造の誘電体薄膜4を用いたが,その他の強誘電体構造を用いてもよい。 Further, in the above embodiment, in order to improve the more fatigue characteristics, but the diffusion of oxygen or the like using a dielectric thin film 4 hardly occurs layered structure, and may be other ferroelectric structure.

【0025】 [0025]

【発明の効果】上記のように請求項1から6のいずれか1項に記載した第1の発明によれば,分極率の低下を抑制して,長期間に渡って良好なファティーグ特性を維持することが可能な誘電体素子を提供することができる。 Effects of the Invention According to the first invention described in any one of claims 1 to 6, as described above, by suppressing a decrease in polarizability, maintaining good fatigue properties for a long period of time it is possible to provide a dielectric element capable of.
特に,誘電体薄膜が層状構造を有する場合には,界面においての反応性が乏しいうえに,酸素等の拡散自体が起こり難く,誘電体薄膜の分極率の低下がさらに抑制される。 In particular, the dielectric thin film if it has a layered structure, on top poor reactivity at the interface, hardly occurs diffusion itself such as oxygen, reduction of the polarizability of the dielectric thin film is further suppressed. このため上記誘電体薄膜に金属酸化物誘電体を用いた場合でも,金属酸化物誘電体から電極への酸素等の拡散を簡便に抑制することができる。 Thus even when a metal oxide dielectric to the dielectric thin film, it is possible to easily suppress diffusion of oxygen or the like to the electrode from a metal oxide dielectric.

【0026】また,請求項7に記載した第2の発明によれば,簡単な工程だけで分極率の低下を抑制して,長期間に渡って良好なファティーグ特性を維持することが可能な誘電体素子の製造方法を提供することができる。 Further, according to the second invention described in claim 7, by suppressing the decrease in the polarizability only a simple process, a dielectric capable of maintaining good fatigue properties for a long period of time it is possible to provide a manufacturing method of the body element.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明の一実施の形態に係る強誘電体キャパシタの断面構造を示す図。 Shows a strong cross-sectional structure of a dielectric capacitor according to an embodiment of the present invention; FIG.

【図2】 C 60の構造を説明するための図。 Figure 2 is a diagram illustrating the structure of C 60.

【図3】 上記強誘電体キャパシタのファティーグ特性を示す図。 FIG. 3 shows the fatigue characteristics of the ferroelectric capacitor.

【図4】 本発明に係る誘電体素子を適用したMFMI MFMI of applying the dielectric device according to the present invention; FIG
S−FETの断面構造の一例を示す図。 Diagram illustrating an example of sectional structure of the S-FET.

【図5】 従来の強誘電体キャパシタの断面構造の一例を示す図。 5 is a diagram showing an example of a sectional structure of a conventional ferroelectric capacitor.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…半導体基板 2…絶縁膜 3…下部電極 4…誘電体薄膜 5…上部電極 1 ... semiconductor substrate 2 ... insulating film 3 ... lower electrode 4 ... dielectric thin film 5 ... upper electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 FI H01B 3/02 H01L 27/10 451 H01G 4/10 H01G 4/10 H01L 27/10 451 H01L 29/78 371 21/8247 29/788 29/792 ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 identifications FI H01B 3/02 H01L 27/10 451 H01G 4/10 H01G 4/10 H01L 27/10 451 H01L 29/78 371 21/8247 29 / 788 29/792

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 誘電体薄膜にダングリングボンドが実質的にない非晶質物質を含む電極を接触させた構造を有する誘電体素子。 1. A dielectric element having a dangling bond in the dielectric thin film is brought into contact with the electrode comprising an amorphous material substantially free structure.
  2. 【請求項2】 上記非晶質物質がフラーレンである請求項1記載の誘電体素子。 2. A dielectric element according to claim 1, wherein said amorphous material is a fullerene.
  3. 【請求項3】 上記誘電体薄膜が層状構造を有する請求項1又は2記載の誘電体素子。 3. A dielectric element according to claim 1 or 2, wherein the dielectric thin film has a layered structure.
  4. 【請求項4】 上記誘電体薄膜に強誘電体材料が用いられてなる請求項1,2,又は3に記載の誘電体素子。 4. The dielectric element according to the dielectric thin film ferroelectric material comprising is used claim 1, 2 or 3.
  5. 【請求項5】 上記誘電体薄膜に金属酸化物誘電体が用いられてなる請求項1,2,3,又は4に記載の誘電体素子。 5. The dielectric element according to claim 1, 2, 3, or 4 comprising used the dielectric thin film on a metal oxide dielectric.
  6. 【請求項6】 上記電極が,上記非晶質物質に金属的電導特性を生じさせるアルカリ金属を含んでなる請求項1,2,3,4,又は5に記載の誘電体素子。 Wherein said electrode is a dielectric element according to claim 1, 2, 3, 4, or 5 comprising an alkali metal to produce a metallic conductivity properties to the amorphous material.
  7. 【請求項7】 ダングリングボンドが実質的にない非晶質物質を含む電極を形成する工程と,層状構造を有する誘電体薄膜を形成する工程とを具備し,上記電極と上記誘電体薄膜とが接触してなる誘電体素子の製造方法。 A step 7. dangling bonds to form an electrode comprising an amorphous material substantially free, and a step of forming a dielectric thin film having a layered structure, and the electrode and the dielectric thin film method for manufacturing a dielectric element but comprising contacting.
JP9191416A 1997-07-16 1997-07-16 Dielectric element and its manufacture Pending JPH1140767A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9191416A JPH1140767A (en) 1997-07-16 1997-07-16 Dielectric element and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9191416A JPH1140767A (en) 1997-07-16 1997-07-16 Dielectric element and its manufacture

Publications (1)

Publication Number Publication Date
JPH1140767A true JPH1140767A (en) 1999-02-12

Family

ID=16274256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9191416A Pending JPH1140767A (en) 1997-07-16 1997-07-16 Dielectric element and its manufacture

Country Status (1)

Country Link
JP (1) JPH1140767A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1059266A2 (en) * 1999-06-11 2000-12-13 Iljin Nanotech Co., Ltd. Mass synthesis method of high purity carbon nanotubes vertically aligned over large-size substrate using thermal chemical vapor deposition
JP2007158344A (en) * 2005-12-02 2007-06-21 Samsung Electronics Co Ltd Storage node with metal layer-insulating layer-metal layer structure, unvolatile memory element therewith, and method of operating same
JP2007288171A (en) * 2006-03-20 2007-11-01 National Institute For Materials Science Solid-state device structure, and electric/electronic device and electric/electronic appliance using it
JP2008141193A (en) * 2006-11-21 2008-06-19 Samsung Electronics Co Ltd Nonvolatile memory element and its manufacturing method
KR100866314B1 (en) 2006-12-13 2008-11-03 서울시립대학교 산학협력단 MFMS FET and ferroelectric memory device
WO2009044963A1 (en) * 2007-10-01 2009-04-09 Industry-University Cooperation Foundation, Hanyang University Memory device using carbon nanotube and method of fabricating the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1059266A2 (en) * 1999-06-11 2000-12-13 Iljin Nanotech Co., Ltd. Mass synthesis method of high purity carbon nanotubes vertically aligned over large-size substrate using thermal chemical vapor deposition
EP1059266A3 (en) * 1999-06-11 2000-12-20 Iljin Nanotech Co., Ltd. Mass synthesis method of high purity carbon nanotubes vertically aligned over large-size substrate using thermal chemical vapor deposition
US6350488B1 (en) 1999-06-11 2002-02-26 Iljin Nanotech Co., Ltd. Mass synthesis method of high purity carbon nanotubes vertically aligned over large-size substrate using thermal chemical vapor deposition
JP2007158344A (en) * 2005-12-02 2007-06-21 Samsung Electronics Co Ltd Storage node with metal layer-insulating layer-metal layer structure, unvolatile memory element therewith, and method of operating same
JP2007288171A (en) * 2006-03-20 2007-11-01 National Institute For Materials Science Solid-state device structure, and electric/electronic device and electric/electronic appliance using it
JP2008141193A (en) * 2006-11-21 2008-06-19 Samsung Electronics Co Ltd Nonvolatile memory element and its manufacturing method
KR100866314B1 (en) 2006-12-13 2008-11-03 서울시립대학교 산학협력단 MFMS FET and ferroelectric memory device
WO2009044963A1 (en) * 2007-10-01 2009-04-09 Industry-University Cooperation Foundation, Hanyang University Memory device using carbon nanotube and method of fabricating the same
KR100911380B1 (en) 2007-10-01 2009-08-10 삼성전자주식회사 Memory device using carbon nanotube and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP3491492B2 (en) Method for producing a gallium nitride crystal
DE102008024519B4 (en) Ferroelectric memory cell, manufacturing method and integrated circuit with the ferroelectric memory cell
US8030637B2 (en) Memory element using reversible switching between SP2 and SP3 hybridized carbon
JP2693341B2 (en) A manufacturing method of a semiconductor device having a capacitor manufacturing method and the capacitor of the semiconductor device
Yasutake et al. Single molecular orientation switching of an endohedral metallofullerene
JP3263429B2 (en) Semiconductor device and manufacturing method thereof
US7037862B2 (en) Dielectric layer forming method and devices formed therewith
US7176505B2 (en) Electromechanical three-trace junction devices
CN101548403B (en) Electrically actuated switch
US20040214367A1 (en) Electromechanical memory array using nanotube ribbons and method for making same
US6911402B2 (en) Deposition method of a dielectric layer
US5856704A (en) Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
US7136302B2 (en) Integrated circuit memory device and method
US6770905B1 (en) Implantation for the formation of CuX layer in an organic memory device
JP3369827B2 (en) Semiconductor device and manufacturing method thereof
Lee et al. Rapid Vapor-Phase Fabrication of Organic− Inorganic Hybrid Superlattices with Monolayer Precision
US9496355B2 (en) Conductive nanoparticles
Metzger Unimolecular electronics
CN104617135B (en) Two-dimensional material element and semiconductor devices
US6198119B1 (en) Ferroelectric element and method of producing the same
KR100450681B1 (en) Capacitor of semiconductor memory device and manufacturing method thereof
JP3373525B2 (en) Integrated multilayer ferroelectric cell and heterostructure perovskite electrons on silicon
US20040036051A1 (en) Integrated capacitor with enhanced capacitance density and method of fabricating same
EP0843360A1 (en) Memory device
US7326605B2 (en) Semiconductor carbon nanotubes fabricated by hydrogen functionalization and method for fabricating the same