JPH1140617A - スモール・テープ・キャリア・パッケージ用の配線テープとそれを用いた半導体装置およびそのテスト方法 - Google Patents
スモール・テープ・キャリア・パッケージ用の配線テープとそれを用いた半導体装置およびそのテスト方法Info
- Publication number
- JPH1140617A JPH1140617A JP19573597A JP19573597A JPH1140617A JP H1140617 A JPH1140617 A JP H1140617A JP 19573597 A JP19573597 A JP 19573597A JP 19573597 A JP19573597 A JP 19573597A JP H1140617 A JPH1140617 A JP H1140617A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- chip
- wiring
- semiconductor device
- carrier package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ＳＴＣＰ構造を有する半導体装置の新品種の開
発毎にテスト用ソケットやハンドラーなどの新たな設備
投資を不要とし、開発コストの増大化、開発期間の長期
化を抑制し、市場のニーズに迅速に対応する。 【解決手段】スモール・テープ・キャリア・パッケージ
用のフレキシブルなテープ状の基材１１と、テープ状の
基材のテープ幅方向の中央領域でテープ長さ方向に一定
間隔で設定された単位区画領域１１ａの１主面であるチ
ップ搭載面に形成されたベアチップ接続用端子１２ａを
含む配線パターン１２と、単位区画領域の他の主面であ
るチップ非搭載面に形成され、配線パターンに接続され
た外部接続用端子１３と、単位区画領域毎に対応してチ
ップ搭載面における単位区画領域の外側に形成され、配
線パターンに接続されたテスト用端子１４とを具備す
る。
発毎にテスト用ソケットやハンドラーなどの新たな設備
投資を不要とし、開発コストの増大化、開発期間の長期
化を抑制し、市場のニーズに迅速に対応する。 【解決手段】スモール・テープ・キャリア・パッケージ
用のフレキシブルなテープ状の基材１１と、テープ状の
基材のテープ幅方向の中央領域でテープ長さ方向に一定
間隔で設定された単位区画領域１１ａの１主面であるチ
ップ搭載面に形成されたベアチップ接続用端子１２ａを
含む配線パターン１２と、単位区画領域の他の主面であ
るチップ非搭載面に形成され、配線パターンに接続され
た外部接続用端子１３と、単位区画領域毎に対応してチ
ップ搭載面における単位区画領域の外側に形成され、配
線パターンに接続されたテスト用端子１４とを具備す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のパッ
ケージの一種であるスモール・テープ・キャリア・パッ
ケージ（ＳＴＣＰ）用の配線テープとそれを用いた半導
体装置およびそのテスト方法に係り、特にテープ上の配
線パターンとそれを用いた半導体装置およびそのテスト
方法に関する。
ケージの一種であるスモール・テープ・キャリア・パッ
ケージ（ＳＴＣＰ）用の配線テープとそれを用いた半導
体装置およびそのテスト方法に係り、特にテープ上の配
線パターンとそれを用いた半導体装置およびそのテスト
方法に関する。
【０００２】
【従来の技術】小型化が要求される携帯電話器、携帯ビ
デオテープレコーダなどの電子機器に使用される半導体
装置は、パッケージの小型化・薄型化に対する要求が特
に強い。このような要求に応じるべく、半導体素子が形
成されたベア状態の半導体チップ（ベア・チップ）の実
装技術が発展しており、その１つとして、フレキシブル
な配線テープ上にベア・チップをフリップチップ実装す
る技術が知られている。
デオテープレコーダなどの電子機器に使用される半導体
装置は、パッケージの小型化・薄型化に対する要求が特
に強い。このような要求に応じるべく、半導体素子が形
成されたベア状態の半導体チップ（ベア・チップ）の実
装技術が発展しており、その１つとして、フレキシブル
な配線テープ上にベア・チップをフリップチップ実装す
る技術が知られている。
【０００３】そして、このようなフレキシブルな配線テ
ープ上にフリップチップ実装されたベア・チップを絶縁
樹脂により封止した半導体装置のパッケージ構造は、ス
モール・テープ・キャリア・パッケージ（ＳＴＣＰ）と
称されている。
ープ上にフリップチップ実装されたベア・チップを絶縁
樹脂により封止した半導体装置のパッケージ構造は、ス
モール・テープ・キャリア・パッケージ（ＳＴＣＰ）と
称されている。
【０００４】図３は、従来のＳＴＣＰ用の配線テープの
一例を概略的に示す上面図、図４は、図３の配線テープ
の単位区画領域を配線基板として用いたＳＴＣＰ構造を
有する半導体装置の外観の一例を示す斜視図であり、図
５は、図４中のＡ−Ａ線に沿って矢印方向に見た構造を
概略的に示す断面図である。
一例を概略的に示す上面図、図４は、図３の配線テープ
の単位区画領域を配線基板として用いたＳＴＣＰ構造を
有する半導体装置の外観の一例を示す斜視図であり、図
５は、図４中のＡ−Ａ線に沿って矢印方向に見た構造を
概略的に示す断面図である。
【０００５】図３に示すＳＴＣＰ用の配線テープ５０に
おいて、フレキシブルなテープ状の基材（テープ基材）
５１の幅方向中央領域におけるテープ長さ方向に一定間
隔で設定された単位区画領域５１ａには、１主面（チッ
プ搭載面）にベアチップ接続用端子（パッド）５２ａを
含む配線パターン５２が形成されており、前記テープ基
材５１の幅方向両側端付近には、テープ送り用のスプロ
ケットホール５３がテープ長さ方向に一定間隔で形成さ
れている。
おいて、フレキシブルなテープ状の基材（テープ基材）
５１の幅方向中央領域におけるテープ長さ方向に一定間
隔で設定された単位区画領域５１ａには、１主面（チッ
プ搭載面）にベアチップ接続用端子（パッド）５２ａを
含む配線パターン５２が形成されており、前記テープ基
材５１の幅方向両側端付近には、テープ送り用のスプロ
ケットホール５３がテープ長さ方向に一定間隔で形成さ
れている。
【０００６】上記テープ基材５１の他の主面（チップ非
搭載面）にはスルーホールを介して前記配線パターン５
２に接続された外部接続用端子（例えば垂直方向に突出
した金属バンプ）５４が形成される。
搭載面）にはスルーホールを介して前記配線パターン５
２に接続された外部接続用端子（例えば垂直方向に突出
した金属バンプ）５４が形成される。
【０００７】図４および図５に示すＳＴＣＰ構造の半導
体装置は、図３に示したような配線テープ５０を使用し
たテープ状の半導体装置から配線テープ５０の単位区画
領域５１ａ毎に分離されたものである。
体装置は、図３に示したような配線テープ５０を使用し
たテープ状の半導体装置から配線テープ５０の単位区画
領域５１ａ毎に分離されたものである。
【０００８】上記テープ状の半導体装置は、図３に示し
たような配線テープ５０の単位区画領域５１ａのチップ
搭載面に形成されているベアチップ接続用パッド５２ａ
上に、ベア・チップ２０の素子形成面に形成された金属
バンプ２１を押し付けてフェースダウン型に接続（フリ
ップチップボンディング、フリップチップ実装）した
後、チップ底面と配線テープとの対向部に絶縁樹脂２２
を充填してテープ・チップ相互を機械的に固定するとと
もにチップの外周面を絶縁樹脂２２により封止すること
により得られる。
たような配線テープ５０の単位区画領域５１ａのチップ
搭載面に形成されているベアチップ接続用パッド５２ａ
上に、ベア・チップ２０の素子形成面に形成された金属
バンプ２１を押し付けてフェースダウン型に接続（フリ
ップチップボンディング、フリップチップ実装）した
後、チップ底面と配線テープとの対向部に絶縁樹脂２２
を充填してテープ・チップ相互を機械的に固定するとと
もにチップの外周面を絶縁樹脂２２により封止すること
により得られる。
【０００９】ところで、従来の半導体装置のテストに際
しては、テープ状の半導体装置からＳＴＣＰ構造の半導
体装置が分離されていない状態において、外部接続用端
子５４にテスト用ソケットをコンタクトさせているが、
半導体装置の品種に応じて決定された外部接続用の形
状、サイズなどに応じてテスト用ソケットの構造を変更
する必要がある。
しては、テープ状の半導体装置からＳＴＣＰ構造の半導
体装置が分離されていない状態において、外部接続用端
子５４にテスト用ソケットをコンタクトさせているが、
半導体装置の品種に応じて決定された外部接続用の形
状、サイズなどに応じてテスト用ソケットの構造を変更
する必要がある。
【００１０】従って、半導体装置の新品種の開発毎に、
テスト用ソケットやハンドラーなどの新たな設備投資が
必要となり、開発コストの増大化、開発期間の長期化を
まねき、市場のニーズに迅速に対応することができな
い。
テスト用ソケットやハンドラーなどの新たな設備投資が
必要となり、開発コストの増大化、開発期間の長期化を
まねき、市場のニーズに迅速に対応することができな
い。
【００１１】また、狭ピッチ、多ピンのＳＴＣＰ構造の
半導体装置に対してテスト用ソケットを用意（制作）す
ることは、技術的に困難であり、パッケージの小型化が
困難である。
半導体装置に対してテスト用ソケットを用意（制作）す
ることは、技術的に困難であり、パッケージの小型化が
困難である。
【００１２】なお、前記したような従来のＳＴＣＰ用の
配線テープ５０に形成されている配線パターン５２は、
ベアチップ接続用端子（パッド）２１と外部接続用端子
５４とを接続するのみであり、従来は、ＳＴＣＰ用の配
線テープに形成されている配線パターンを利用して半導
体装置のテストを行う技術思想は見られない。
配線テープ５０に形成されている配線パターン５２は、
ベアチップ接続用端子（パッド）２１と外部接続用端子
５４とを接続するのみであり、従来は、ＳＴＣＰ用の配
線テープに形成されている配線パターンを利用して半導
体装置のテストを行う技術思想は見られない。
【００１３】
【発明が解決しようとする課題】上記したように従来の
ＳＴＣＰ用の配線テープを用いた半導体装置は、新品種
の開発毎にテスト用ソケットやハンドラーなどの新たな
設備投資が必要となり、開発コストの増大化、開発期間
の長期化をまねき、市場のニーズに迅速に対応すること
ができないという問題があった。
ＳＴＣＰ用の配線テープを用いた半導体装置は、新品種
の開発毎にテスト用ソケットやハンドラーなどの新たな
設備投資が必要となり、開発コストの増大化、開発期間
の長期化をまねき、市場のニーズに迅速に対応すること
ができないという問題があった。
【００１４】本発明は上記の問題点を解決すべくなされ
たもので、新品種の開発毎にテスト用ソケットやハンド
ラーなどの新たな設備投資が不要となり、開発コストの
増大化、開発期間の長期化を抑制し、市場のニーズに迅
速に対応し得るスモール・テープ・キャリア・パッケー
ジ用の配線テープとそれを用いた半導体装置およびその
テスト方法を提供することを目的とする。
たもので、新品種の開発毎にテスト用ソケットやハンド
ラーなどの新たな設備投資が不要となり、開発コストの
増大化、開発期間の長期化を抑制し、市場のニーズに迅
速に対応し得るスモール・テープ・キャリア・パッケー
ジ用の配線テープとそれを用いた半導体装置およびその
テスト方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明のスモール・テー
プ・キャリア・パッケージ用の配線テープは、スモール
・テープ・キャリア・パッケージ用のフレキシブルなテ
ープ状の基材と、前記テープ状の基材のテープ幅方向の
中央領域でテープ長さ方向に一定間隔で設定された単位
区画領域の１主面であるチップ搭載面に形成されたベア
チップ接続用端子を含む配線パターンと、前記単位区画
領域の他の主面であるチップ非搭載面に形成され、前記
配線パターンに接続された外部接続用端子と、前記単位
区画領域毎に対応して前記チップ搭載面における前記単
位区画領域の外側あるいは前記チップ非搭載面に形成さ
れ、前記配線パターンに接続されたテスト用端子とを具
備することを特徴とする。
プ・キャリア・パッケージ用の配線テープは、スモール
・テープ・キャリア・パッケージ用のフレキシブルなテ
ープ状の基材と、前記テープ状の基材のテープ幅方向の
中央領域でテープ長さ方向に一定間隔で設定された単位
区画領域の１主面であるチップ搭載面に形成されたベア
チップ接続用端子を含む配線パターンと、前記単位区画
領域の他の主面であるチップ非搭載面に形成され、前記
配線パターンに接続された外部接続用端子と、前記単位
区画領域毎に対応して前記チップ搭載面における前記単
位区画領域の外側あるいは前記チップ非搭載面に形成さ
れ、前記配線パターンに接続されたテスト用端子とを具
備することを特徴とする。
【００１６】また、本発明のテープ状の半導体装置は、
前記スモール・テープ・キャリア・パッケージ用の配線
テープと、前記配線テープの複数のチップ搭載面にそれ
ぞれフリップチップ実装された複数のベア・チップと、
前記各ベア・チップの底面と配線テープとの対向部に充
填されてチップ・基板相互を機械的に固定するとともに
各ベア・チップの外周面を封止した絶縁樹脂とを具備す
ることを特徴とする。
前記スモール・テープ・キャリア・パッケージ用の配線
テープと、前記配線テープの複数のチップ搭載面にそれ
ぞれフリップチップ実装された複数のベア・チップと、
前記各ベア・チップの底面と配線テープとの対向部に充
填されてチップ・基板相互を機械的に固定するとともに
各ベア・チップの外周面を封止した絶縁樹脂とを具備す
ることを特徴とする。
【００１７】また、本発明のスモール・テープ・キャリ
ア・パッケージ構造の半導体装置は、前記テープ状の半
導体装置が単位区画領域毎に分離されたことを特徴とす
る。また、本発明の半導体装置のテスト方法は、スモー
ル・テープ・キャリア・パッケージ用のフレキシブルな
テープ状の基材と、前記テープ状の基材のテープ幅方向
の中央領域でテープ長さ方向に一定間隔で形成された単
位区画領域の１主面であるチップ搭載面に形成されたベ
アチップ接続用端子を含む配線パターンと、前記単位区
画領域の他の主面であるチップ非搭載面に形成され、前
記配線パターンに接続された外部接続用端子と、前記単
位区画領域の外側でチップ搭載面あるいはチップ非搭載
面に形成され、前記配線パターンに接続されたテスト用
端子とを備えたスモール・テープ・キャリア・パッケー
ジ用の配線テープを形成するステップと、前記配線テー
プの複数のチップ搭載面にそれぞれベア・チップをフリ
ップチップ実装し、前記各ベア・チップの底面と配線テ
ープとの対向部に絶縁樹脂を充填するとともに各ベア・
チップの外周面を絶縁樹脂で封止することにより、スモ
ール・テープ・キャリア・パッケージ構造の複数の半導
体装置がテープ状に連なるテープ状の半導体装置を形成
するステップと、前記テープ状の半導体装置の各単位区
画領域に対応して形成されたテスト用端子を用いて各単
位区画領域のスモール・テープ・キャリア・パッケージ
構造の半導体装置をそれぞれテストするステップとを具
備することを特徴とする。
ア・パッケージ構造の半導体装置は、前記テープ状の半
導体装置が単位区画領域毎に分離されたことを特徴とす
る。また、本発明の半導体装置のテスト方法は、スモー
ル・テープ・キャリア・パッケージ用のフレキシブルな
テープ状の基材と、前記テープ状の基材のテープ幅方向
の中央領域でテープ長さ方向に一定間隔で形成された単
位区画領域の１主面であるチップ搭載面に形成されたベ
アチップ接続用端子を含む配線パターンと、前記単位区
画領域の他の主面であるチップ非搭載面に形成され、前
記配線パターンに接続された外部接続用端子と、前記単
位区画領域の外側でチップ搭載面あるいはチップ非搭載
面に形成され、前記配線パターンに接続されたテスト用
端子とを備えたスモール・テープ・キャリア・パッケー
ジ用の配線テープを形成するステップと、前記配線テー
プの複数のチップ搭載面にそれぞれベア・チップをフリ
ップチップ実装し、前記各ベア・チップの底面と配線テ
ープとの対向部に絶縁樹脂を充填するとともに各ベア・
チップの外周面を絶縁樹脂で封止することにより、スモ
ール・テープ・キャリア・パッケージ構造の複数の半導
体装置がテープ状に連なるテープ状の半導体装置を形成
するステップと、前記テープ状の半導体装置の各単位区
画領域に対応して形成されたテスト用端子を用いて各単
位区画領域のスモール・テープ・キャリア・パッケージ
構造の半導体装置をそれぞれテストするステップとを具
備することを特徴とする。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態に係るＳＴＣＰ用の配線テープの一例を概略的
に示す上面図である。
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態に係るＳＴＣＰ用の配線テープの一例を概略的
に示す上面図である。
【００１９】図１に示すＳＴＣＰ用の配線テープ１０は
フレキシブルなテープ状の基材（テープ基材）１１の幅
方向中央領域において、テープ長さ方向に一定間隔で単
位区画領域１１ａが設定されている。この単位区画領域
１１ａにおいて、１主面であるチップ搭載面にベアチッ
プ接続用端子１２ａを含む配線パターン１２が形成され
ている。本例では、前記ベアチップ接続用端子１２ａ
は、前記配線パターン１２に連続的に連なるパッド（ベ
アチップ接続用パッド）としてパターン形成されてい
る。
フレキシブルなテープ状の基材（テープ基材）１１の幅
方向中央領域において、テープ長さ方向に一定間隔で単
位区画領域１１ａが設定されている。この単位区画領域
１１ａにおいて、１主面であるチップ搭載面にベアチッ
プ接続用端子１２ａを含む配線パターン１２が形成され
ている。本例では、前記ベアチップ接続用端子１２ａ
は、前記配線パターン１２に連続的に連なるパッド（ベ
アチップ接続用パッド）としてパターン形成されてい
る。
【００２０】前記テープ基材１１の他の主面であるチッ
プ非搭載面には、テープ基材１１のスルーホールを介し
て前記配線パターン１２に接続されるように外部接続用
端子１３が形成される。この外部接続用端子として、前
記基材に形成されたスルーホールを介して前記配線パタ
ーン１２の裏面に接続され、基材面から垂直方向に突出
した金属バンプ１３が形成される。
プ非搭載面には、テープ基材１１のスルーホールを介し
て前記配線パターン１２に接続されるように外部接続用
端子１３が形成される。この外部接続用端子として、前
記基材に形成されたスルーホールを介して前記配線パタ
ーン１２の裏面に接続され、基材面から垂直方向に突出
した金属バンプ１３が形成される。
【００２１】さらに、前記単位区画領域１１ａ毎に対応
して前記チップ搭載面における単位区画領域１１ａの外
側には、前記配線パターン１２に接続された複数のテス
ト用端子１４が形成されている。前記テスト用端子１４
は、前記配線パターン（本例ではベアチップ接続用パッ
ド１２ａ）に連続的に連なって放射状に延びる配線引き
出しパターン１２ｂの先端部にパッド（テスト用パッ
ド）としてパターン形成されている。
して前記チップ搭載面における単位区画領域１１ａの外
側には、前記配線パターン１２に接続された複数のテス
ト用端子１４が形成されている。前記テスト用端子１４
は、前記配線パターン（本例ではベアチップ接続用パッ
ド１２ａ）に連続的に連なって放射状に延びる配線引き
出しパターン１２ｂの先端部にパッド（テスト用パッ
ド）としてパターン形成されている。
【００２２】そして、前記テープ基材１１の幅方向両側
端付近には、テープ送り用のスプロケットホール１５が
テープ長さ方向に一定間隔で形成されている。なお、前
記ＳＴＣＰ用の配線テープ１０は、周知のＴＡＢ（Tape
Auto Bonding ）テープと同様の製造方法により製造さ
れている。そして、既存のＴＡＢ用のテスターを使用し
て本発明の半導体装置をテストするためには、前記テス
ト用パッド１４の位置、大きさなどを、ＴＡＢ用のテス
ターの使用を前提としたＴＡＢテープの標準化仕様に準
拠して形成しておくことが望ましい。
端付近には、テープ送り用のスプロケットホール１５が
テープ長さ方向に一定間隔で形成されている。なお、前
記ＳＴＣＰ用の配線テープ１０は、周知のＴＡＢ（Tape
Auto Bonding ）テープと同様の製造方法により製造さ
れている。そして、既存のＴＡＢ用のテスターを使用し
て本発明の半導体装置をテストするためには、前記テス
ト用パッド１４の位置、大きさなどを、ＴＡＢ用のテス
ターの使用を前提としたＴＡＢテープの標準化仕様に準
拠して形成しておくことが望ましい。
【００２３】また、前記単位区画領域１１ａのチップ搭
載面におけるベアチップ接続用パッド１２ａおよびテス
ト用パッド１４の上を除いて、パターン形成領域上にレ
ジスト膜１６がコーティングされている。このレジスト
膜（例えばソルダーレジスト膜）１６は、後述するフリ
ップチップ実装に際して半田接合のように金属を溶融す
る接合方式を採用する場合に必要とするが、レジスト膜
を必要としない他の接合方式を採用する場合には前記レ
ジスト膜を省略可能である。
載面におけるベアチップ接続用パッド１２ａおよびテス
ト用パッド１４の上を除いて、パターン形成領域上にレ
ジスト膜１６がコーティングされている。このレジスト
膜（例えばソルダーレジスト膜）１６は、後述するフリ
ップチップ実装に際して半田接合のように金属を溶融す
る接合方式を採用する場合に必要とするが、レジスト膜
を必要としない他の接合方式を採用する場合には前記レ
ジスト膜を省略可能である。
【００２４】図２は、図１の配線テープ１０の複数の単
位区画領域１１ａのチップ搭載面にそれぞれベア・チッ
プ２０がフリップチップ実装されて樹脂封止されたテー
プ状の半導体装置３０の外観の一例を示す斜視図であ
る。
位区画領域１１ａのチップ搭載面にそれぞれベア・チッ
プ２０がフリップチップ実装されて樹脂封止されたテー
プ状の半導体装置３０の外観の一例を示す斜視図であ
る。
【００２５】図２のテープ状の半導体装置３０が単位区
画領域１１ａ毎に分離されて得られるＳＴＣＰ構造を有
する半導体装置の外観は、例えば図４に示したようなも
のであり、その断面構造は、例えば図５に概略的に示し
たようなものである。
画領域１１ａ毎に分離されて得られるＳＴＣＰ構造を有
する半導体装置の外観は、例えば図４に示したようなも
のであり、その断面構造は、例えば図５に概略的に示し
たようなものである。
【００２６】即ち、図１に示したような配線テープの複
数の単位区画領域１１ａのチップ搭載面にそれぞれ形成
されているベアチップ接続用パッド１２ａにそれぞれベ
ア・チップ２０の素子形成面の金属バンプ２１を押し付
けてフェースダウン型に接続（フリップチップ実装）し
た後に、チップ底面と配線テープとの対向部に絶縁樹脂
２２を充填してチップ・テープ相互を機械的に固定する
とともにチップの外周面を絶縁樹脂２２により封止する
ことにより、図２に示したようなテープ状の半導体装置
３０が得られる。
数の単位区画領域１１ａのチップ搭載面にそれぞれ形成
されているベアチップ接続用パッド１２ａにそれぞれベ
ア・チップ２０の素子形成面の金属バンプ２１を押し付
けてフェースダウン型に接続（フリップチップ実装）し
た後に、チップ底面と配線テープとの対向部に絶縁樹脂
２２を充填してチップ・テープ相互を機械的に固定する
とともにチップの外周面を絶縁樹脂２２により封止する
ことにより、図２に示したようなテープ状の半導体装置
３０が得られる。
【００２７】そして、このテープ状の半導体装置３０を
配線テープ１０の単位区画領域１１ａ毎に分離すること
により、図４および図５に示したようなＳＴＣＰ構造を
有する半導体装置が得られる。
配線テープ１０の単位区画領域１１ａ毎に分離すること
により、図４および図５に示したようなＳＴＣＰ構造を
有する半導体装置が得られる。
【００２８】なお、前記テスト用端子１４の位置は、上
記実施例では配線テープ１０の単位区画領域１１ａ毎に
対応して単位区画領域１１ａの外側におけるチップ搭載
面に形成したが、これに限らず、単位区画領域１１ａの
外側におけるチップ非搭載面、あるいは、単位区画領域
１１ａの内側におけるチップ非搭載面に形成してもよ
い。
記実施例では配線テープ１０の単位区画領域１１ａ毎に
対応して単位区画領域１１ａの外側におけるチップ搭載
面に形成したが、これに限らず、単位区画領域１１ａの
外側におけるチップ非搭載面、あるいは、単位区画領域
１１ａの内側におけるチップ非搭載面に形成してもよ
い。
【００２９】次に、本発明の半導体装置のテスト方法の
一例について簡単に説明する。まず、図１に示したよう
なスモール・テープ・キャリア・パッケージ用の配線テ
ープ１０を形成し、さらに、図２に示したようなテープ
状の半導体装置３０を形成する。次に、テープ状の半導
体装置３０の各単位区画領域に対応して形成されたテス
ト用パッド１４を用いて各単位区画領域１１ａのＳＴＣ
Ｐ構造を有する半導体装置をそれぞれテストする。
一例について簡単に説明する。まず、図１に示したよう
なスモール・テープ・キャリア・パッケージ用の配線テ
ープ１０を形成し、さらに、図２に示したようなテープ
状の半導体装置３０を形成する。次に、テープ状の半導
体装置３０の各単位区画領域に対応して形成されたテス
ト用パッド１４を用いて各単位区画領域１１ａのＳＴＣ
Ｐ構造を有する半導体装置をそれぞれテストする。
【００３０】即ち、本発明のＳＴＣＰ用の配線テープと
それを用いたＳＴＣＰ構造を有する半導体装置によれ
ば、パッケージの狭ピッチ化、多ピン化に依存せずにテ
スト用パッド１４のパッド間隔を一定に形成しておくこ
とによりテストが可能になるので、パッケージの狭ピッ
チ化、多ピン化が可能であり、量産性も向上する。
それを用いたＳＴＣＰ構造を有する半導体装置によれ
ば、パッケージの狭ピッチ化、多ピン化に依存せずにテ
スト用パッド１４のパッド間隔を一定に形成しておくこ
とによりテストが可能になるので、パッケージの狭ピッ
チ化、多ピン化が可能であり、量産性も向上する。
【００３１】また、本発明の半導体装置のテスト方法に
よれば、ＳＴＣＰ構造を有する半導体装置の狭ピッチ
化、多ピン化に依存せずにテスト用パッド１４のパッド
間隔を一定に形成しておくことにより、常に同じテスト
用ソケットを使用することができるので、テストコスト
を低減することができる。
よれば、ＳＴＣＰ構造を有する半導体装置の狭ピッチ
化、多ピン化に依存せずにテスト用パッド１４のパッド
間隔を一定に形成しておくことにより、常に同じテスト
用ソケットを使用することができるので、テストコスト
を低減することができる。
【００３２】
【発明の効果】上述したように本発明によれば、新品種
の開発毎にテスト用ソケットやハンドラーなどの新たな
設備投資が不要となり、開発コストの増大化、開発期間
の長期化を抑制し、市場のニーズに迅速に対応し得るス
モール・テープ・キャリア・パッケージ用の配線テープ
とそれを用いた半導体装置およびそのテスト方法を提供
することができる。
の開発毎にテスト用ソケットやハンドラーなどの新たな
設備投資が不要となり、開発コストの増大化、開発期間
の長期化を抑制し、市場のニーズに迅速に対応し得るス
モール・テープ・キャリア・パッケージ用の配線テープ
とそれを用いた半導体装置およびそのテスト方法を提供
することができる。
【図１】本発明の第１の実施の形態に係るＳＴＣＰ用の
配線テープの一例を概略的に示す上面図。
配線テープの一例を概略的に示す上面図。
【図２】図１の配線テープの複数のチップ搭載面にそれ
ぞれベア・チップがフリップチップ実装されて樹脂封止
されたテープ状の半導体装置の外観の一例を示す斜視
図。
ぞれベア・チップがフリップチップ実装されて樹脂封止
されたテープ状の半導体装置の外観の一例を示す斜視
図。
【図３】従来のＳＴＣＰ用の配線テープの一例を概略的
に示す上面図。
に示す上面図。
【図４】図３の配線テープの単位区画領域を配線基板と
して用いたＳＴＣＰ構造を有する半導体装置の外観の一
例を示す斜視図。
して用いたＳＴＣＰ構造を有する半導体装置の外観の一
例を示す斜視図。
【図５】図４中のＡ−Ａ線に沿って矢印方向に見た構造
を概略的に示す断面図。
を概略的に示す断面図。
１０…配線テープ、 １１…フレキシブルなテープ基材、 １１ａ…単位区画領域、 １２ａ…ベアチップ接続用端子、 １２…配線パターン、 １３…外部接続用端子、 １４…テスト用端子、 １５…スプロケットホール、 ２０…ベア・チップ、 ２１…金属バンプ、 ２２…絶縁樹脂、 ３０…テープ状の半導体装置、 ６０…ＳＴＣＰ構造を有する半導体装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 蛭田 陽一 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (8)
- 【請求項１】 スモール・テープ・キャリア・パッケー
ジ用のフレキシブルなテープ状の基材と、 前記テープ状の基材のテープ幅方向の中央領域でテープ
長さ方向に一定間隔で設定された単位区画領域の１主面
であるチップ搭載面に形成されたベアチップ接続用端子
を含む配線パターンと、 前記単位区画領域の他の主面であるチップ非搭載面に形
成され、前記配線パターンに接続された外部接続用端子
と、 前記単位区画領域毎に対応して前記チップ搭載面におけ
る前記単位区画領域の外側あるいは前記チップ非搭載面
に形成され、前記配線パターンに接続されたテスト用端
子とを具備することを特徴とするスモール・テープ・キ
ャリア・パッケージ用の配線テープ。 - 【請求項２】 請求項１記載のスモール・テープ・キャ
リア・パッケージ用の配線テープにおいて、 前記テスト用端子は、前記配線パターンに連なって連続
的に連なるパッドとして形成されているテスト用パッド
であることを特徴とするスモール・テープ・キャリア・
パッケージ用の配線テープ。 - 【請求項３】 請求項１または２記載のスモール・テー
プ・キャリア・パッケージ用の配線テープにおいて、 前記ベアチップ接続用端子は、前記配線パターンに連続
的に連なるパッドとして形成されているベアチップ接続
用パッドであることを特徴とするスモール・テープ・キ
ャリア・パッケージ用の配線テープ。 - 【請求項４】 請求項１乃至３のいずれか１に記載のス
モール・テープ・キャリア・パッケージ用の配線テープ
において、 前記外部接続用端子は、前記基材に形成されたスルーホ
ールを介して前記配線パターンに接続され、基材面から
垂直方向に突出した金属バンプであることを特徴とする
スモール・テープ・キャリア・パッケージ用の配線テー
プ。 - 【請求項５】 請求項４記載のスモール・テープ・キャ
リア・パッケージ用の配線テープと、 前記配線テープの複数のチップ搭載面にそれぞれフリッ
プチップ実装された複数のベア・チップと、 前記各ベア・チップの底面と配線テープとの対向部に充
填されてチップ・基板相互を機械的に固定するとともに
各ベア・チップの外周面を封止した絶縁樹脂とを具備す
ることを特徴とするテープ状の半導体装置。 - 【請求項６】 請求項５記載のテープ状の半導体装置が
前記単位区画領域毎に分離されたことを特徴とするスモ
ール・テープ・キャリア・パッケージ構造の半導体装
置。 - 【請求項７】 請求項５または６記載の半導体装置にお
いて、 前記フリップチップ実装されたベア・チップは、素子形
成面に金属バンプを有し、前記素子形成面の金属バンプ
が前記配線テープのチップ搭載面に形成されているベア
チップ接続用端子に押し付けられてフェースダウン型に
実装されていることを特徴とする半導体装置。 - 【請求項８】 スモール・テープ・キャリア・パッケー
ジ用のフレキシブルなテープ状の基材と、前記テープ状
の基材のテープ幅方向の中央領域でテープ長さ方向に一
定間隔で形成された単位区画領域の１主面であるチップ
搭載面に形成されたベアチップ接続用端子を含む配線パ
ターンと、前記単位区画領域の他の主面であるチップ非
搭載面に形成され、前記配線パターンに接続された外部
接続用端子と、前記単位区画領域の外側でチップ搭載面
あるいはチップ非搭載面に形成され、前記配線パターン
に接続されたテスト用端子とを備えたスモール・テープ
・キャリア・パッケージ用の配線テープを形成するステ
ップと、 前記配線テープの複数のチップ搭載面にそれぞれベア・
チップをフリップチップ実装し、前記各ベア・チップの
底面と配線テープとの対向部に絶縁樹脂を充填するとと
もに各ベア・チップの外周面を絶縁樹脂で封止すること
により、スモール・テープ・キャリア・パッケージ構造
の複数の半導体装置が帯状に連なるテープ状の半導体装
置を形成するステップと、 前記テープ状の半導体装置の各単位区画領域に対応して
形成されたテスト用端子を用いて各単位区画領域のスモ
ール・テープ・キャリア・パッケージ構造の半導体装置
をそれぞれテストするステップとを具備することを特徴
とする半導体装置のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19573597A JPH1140617A (ja) | 1997-07-22 | 1997-07-22 | スモール・テープ・キャリア・パッケージ用の配線テープとそれを用いた半導体装置およびそのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19573597A JPH1140617A (ja) | 1997-07-22 | 1997-07-22 | スモール・テープ・キャリア・パッケージ用の配線テープとそれを用いた半導体装置およびそのテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140617A true JPH1140617A (ja) | 1999-02-12 |
Family
ID=16346100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19573597A Pending JPH1140617A (ja) | 1997-07-22 | 1997-07-22 | スモール・テープ・キャリア・パッケージ用の配線テープとそれを用いた半導体装置およびそのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140617A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747361B2 (en) | 2000-07-26 | 2004-06-08 | Nec Electronics Corporation | Semiconductor device and packaging method thereof |
-
1997
- 1997-07-22 JP JP19573597A patent/JPH1140617A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747361B2 (en) | 2000-07-26 | 2004-06-08 | Nec Electronics Corporation | Semiconductor device and packaging method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US6236109B1 (en) | Multi-chip chip scale package | |
| US6124546A (en) | Integrated circuit chip package and method of making the same | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US6781248B2 (en) | Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged | |
| US20020158318A1 (en) | Multi-chip module | |
| US5849608A (en) | Semiconductor chip package | |
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| KR100926002B1 (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| US7199463B2 (en) | Method and structure for manufacturing improved yield semiconductor packaged devices | |
| KR0185570B1 (ko) | 칩 스케일 패키지의 제조 방법 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP2768315B2 (ja) | 半導体装置 | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| JPH1140617A (ja) | スモール・テープ・キャリア・パッケージ用の配線テープとそれを用いた半導体装置およびそのテスト方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP3466354B2 (ja) | 半導体装置 | |
| KR200278534Y1 (ko) | 칩 크기 패키지 | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
| JP3366798B2 (ja) | 基板へのｌｓｉチップの実装構造体 | |
| JPH0777256B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001085604A (ja) | 半導体装置 | |
| KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 |