JPH1138939A - ドライバ、フラットディスプレイ装置、及びデータ処理装置 - Google Patents
ドライバ、フラットディスプレイ装置、及びデータ処理装置Info
- Publication number
- JPH1138939A JPH1138939A JP19361897A JP19361897A JPH1138939A JP H1138939 A JPH1138939 A JP H1138939A JP 19361897 A JP19361897 A JP 19361897A JP 19361897 A JP19361897 A JP 19361897A JP H1138939 A JPH1138939 A JP H1138939A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flip
- flop
- latch circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 フラットディスプレイ装置における拡大やセ
ンタリング表示を容易に実現するための技術を提供する
ことにある。 【解決手段】 入力されるクロック信号に同期して上
記走査信号を順次シフト可能に結合された複数のフリッ
プフロップ（ＦＦ１〜ＦＦ４）と、入力される選択信号
に応じて、上記走査信号が上記クロック信号に同期して
シフトされる上記フリップフロップの段数を変更するた
めの制御論理（ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４，ＩＶ
０）を設け、上記走査信号が上記クロック信号に同期し
てシフトされる上記フリップフロップの段数の変更によ
り、複数ラインの同時走査が可能とされ、垂直方向への
拡大表示及びセンタリングが可能とされるので、システ
ムにおけるフレームメモリの削減、マイクロコンピュー
タの負荷の軽減を図ることができる。
ンタリング表示を容易に実現するための技術を提供する
ことにある。 【解決手段】 入力されるクロック信号に同期して上
記走査信号を順次シフト可能に結合された複数のフリッ
プフロップ（ＦＦ１〜ＦＦ４）と、入力される選択信号
に応じて、上記走査信号が上記クロック信号に同期して
シフトされる上記フリップフロップの段数を変更するた
めの制御論理（ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４，ＩＶ
０）を設け、上記走査信号が上記クロック信号に同期し
てシフトされる上記フリップフロップの段数の変更によ
り、複数ラインの同時走査が可能とされ、垂直方向への
拡大表示及びセンタリングが可能とされるので、システ
ムにおけるフレームメモリの削減、マイクロコンピュー
タの負荷の軽減を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネルの駆動
技術に関し、例えばＴＦＴ型カラー液晶パネルを駆動す
るためのゲート線ドライバやデータ線ドライバ、及びそ
のようなドライバを含む液晶ディスプレイ装置、さらに
はそれを含むデータ処理装置に適用して有効な技術に関
する。
技術に関し、例えばＴＦＴ型カラー液晶パネルを駆動す
るためのゲート線ドライバやデータ線ドライバ、及びそ
のようなドライバを含む液晶ディスプレイ装置、さらに
はそれを含むデータ処理装置に適用して有効な技術に関
する。
【０００２】
【従来の技術】文字表示又は画像表示を目的とするフラ
ットディスプレイ例えば液晶ディスプレイ装置は、携帯
型パーソナルコンピュータなどに適用されている。
ットディスプレイ例えば液晶ディスプレイ装置は、携帯
型パーソナルコンピュータなどに適用されている。
【０００３】液晶ディスプレイ装置は、カラーパネル
と、このカラーパネルを駆動するためのドライバとを含
んで成り、ＣＲＴディスプレイの代替えとして注目され
ている。
と、このカラーパネルを駆動するためのドライバとを含
んで成り、ＣＲＴディスプレイの代替えとして注目され
ている。
【０００４】尚、液晶ディスプレイについて記載された
文献の例としては、昭和５８年に株式会社オーム社から
発行された「電子通信ハンドブック（第４７２頁）」が
ある。
文献の例としては、昭和５８年に株式会社オーム社から
発行された「電子通信ハンドブック（第４７２頁）」が
ある。
【０００５】
【発明が解決しようとする課題】一般的な液晶ディスプ
レイ装置は、パーソナルコンピュータシステムの本体か
ら伝達されるデータを単に等倍表示するのみである。Ｃ
ＲＴディスプレイ装置においては、表示エリアを有効に
使用するため縦方向及び横方向への拡大を自在に実現し
ているが、液晶ディスプレイ装置において同様の表示を
行うには、表示制御回路部に表示画面容量分のフレーム
メモリを設け、予めマイクロコンピュータ（中央処理装
置）等で拡大、縮小、センタリング等の画像処理を施
し、その処理データを液晶ディスプレイ装置に転送する
ことで、ＣＲＴディスプレイ装置の場合と同等の拡大、
縮小、センタリング表示を実現すればよい。しかしなが
ら、液晶ディスプレイ装置が結合されるコンピュータシ
ステムにおいては、液晶画面の大容量化に伴って大容量
のフレームメモリを必要とする点や、拡大、縮小、セン
タリング処理を実行するマイクロコンピュータの負荷が
重いこと、マイクロコンピュータの制御の煩雑さなどが
制約となって、広く普及するに至っていない。
レイ装置は、パーソナルコンピュータシステムの本体か
ら伝達されるデータを単に等倍表示するのみである。Ｃ
ＲＴディスプレイ装置においては、表示エリアを有効に
使用するため縦方向及び横方向への拡大を自在に実現し
ているが、液晶ディスプレイ装置において同様の表示を
行うには、表示制御回路部に表示画面容量分のフレーム
メモリを設け、予めマイクロコンピュータ（中央処理装
置）等で拡大、縮小、センタリング等の画像処理を施
し、その処理データを液晶ディスプレイ装置に転送する
ことで、ＣＲＴディスプレイ装置の場合と同等の拡大、
縮小、センタリング表示を実現すればよい。しかしなが
ら、液晶ディスプレイ装置が結合されるコンピュータシ
ステムにおいては、液晶画面の大容量化に伴って大容量
のフレームメモリを必要とする点や、拡大、縮小、セン
タリング処理を実行するマイクロコンピュータの負荷が
重いこと、マイクロコンピュータの制御の煩雑さなどが
制約となって、広く普及するに至っていない。
【０００６】本発明の目的は、フラットディスプレイ装
置における拡大やセンタリング表示を容易に実現するた
めの技術を提供することにある。また、本発明の別の目
的は、フレームメモリの削減、マイクロコンピュータの
負荷の軽減を図ることにある。
置における拡大やセンタリング表示を容易に実現するた
めの技術を提供することにある。また、本発明の別の目
的は、フレームメモリの削減、マイクロコンピュータの
負荷の軽減を図ることにある。
【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００９】すなわち、複数のゲート線（ｇ１〜ｇ４）
と、この複数のゲート線に交差するように配置された複
数のデータ線（ｄ１〜ｄ３）とを含む表示パネル（１
２）における上記複数のゲート線を、入力される走査信
号に基づいて駆動するためのドライバ（１０−１）にお
いて、入力されるクロック信号に同期して上記走査信号
を順次シフト可能に結合された複数のフリップフロップ
（ＦＦ１〜ＦＦ４）と、入力される選択信号に応じて、
上記走査信号が上記クロック信号に同期してシフトされ
る上記フリップフロップの段数を変更するための制御論
理（ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４，ＩＶ０）を設け
る。
と、この複数のゲート線に交差するように配置された複
数のデータ線（ｄ１〜ｄ３）とを含む表示パネル（１
２）における上記複数のゲート線を、入力される走査信
号に基づいて駆動するためのドライバ（１０−１）にお
いて、入力されるクロック信号に同期して上記走査信号
を順次シフト可能に結合された複数のフリップフロップ
（ＦＦ１〜ＦＦ４）と、入力される選択信号に応じて、
上記走査信号が上記クロック信号に同期してシフトされ
る上記フリップフロップの段数を変更するための制御論
理（ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４，ＩＶ０）を設け
る。
【００１０】上記した手段によれば、上記走査信号が上
記クロック信号に同期してシフトされる上記フリップフ
ロップの段数の変更により、複数ラインの同時走査が可
能とされ、垂直方向への拡大表示及びセンタリングが可
能とされ、このことが、垂直方向への拡大表示及びセン
タリング処理を表示装置の外部で行う必要が無くなり、
フレームメモリの削減、マイクロコンピュータの負荷の
軽減を達成する。
記クロック信号に同期してシフトされる上記フリップフ
ロップの段数の変更により、複数ラインの同時走査が可
能とされ、垂直方向への拡大表示及びセンタリングが可
能とされ、このことが、垂直方向への拡大表示及びセン
タリング処理を表示装置の外部で行う必要が無くなり、
フレームメモリの削減、マイクロコンピュータの負荷の
軽減を達成する。
【００１１】上記複数のゲート線に対応して第１フリッ
プフロップとそれに隣接する第２フリップフロップとが
配置されるとき、上記制御論理は、上記第１フリップフ
ロップのデータ入力端子へ伝達される走査信号を上記第
２フリップフロップのデータ入力端子に伝達可能な第１
クロックドバッファ（ＣＢ１，ＣＢ３）と、上記第１フ
リップフロップの出力データを上記第２フリップフロッ
プのデータ入力端子に伝達可能な第２クロックドバッフ
ァ（ＣＢ２，ＣＢ４）と、上記第１クロックドバッファ
及び上記第２クロックドバッファを上記選択信号に応じ
て選択的に導通状態とするためのインバータ（ＩＶ０）
とを含んで構成することができる。
プフロップとそれに隣接する第２フリップフロップとが
配置されるとき、上記制御論理は、上記第１フリップフ
ロップのデータ入力端子へ伝達される走査信号を上記第
２フリップフロップのデータ入力端子に伝達可能な第１
クロックドバッファ（ＣＢ１，ＣＢ３）と、上記第１フ
リップフロップの出力データを上記第２フリップフロッ
プのデータ入力端子に伝達可能な第２クロックドバッフ
ァ（ＣＢ２，ＣＢ４）と、上記第１クロックドバッファ
及び上記第２クロックドバッファを上記選択信号に応じ
て選択的に導通状態とするためのインバータ（ＩＶ０）
とを含んで構成することができる。
【００１２】また、水平方向への拡大やセンタリングを
可能とするため、複数のゲート線と、この複数のゲート
線に交差するように配置された複数のデータ線とを含む
表示パネルにおける上記複数のデータ線を駆動するため
のドライバにおいて、上記複数のデータ線に対応する記
憶部を有し、当該記憶部に入力データを保持可能な第１
ラッチ回路（９２）と、同一入力データを、上記第１ラ
ッチ回路における互いに異なる記憶部に書き込むための
アドレス制御を行うラッチアドレスセレクタ（８１）
と、外部からの水平方向拡大指示に応じて上記ラッチア
ドレスセレクタによるラッチアドレス制御を制御するた
めのクロック制御回路（８０）とを設ける。
可能とするため、複数のゲート線と、この複数のゲート
線に交差するように配置された複数のデータ線とを含む
表示パネルにおける上記複数のデータ線を駆動するため
のドライバにおいて、上記複数のデータ線に対応する記
憶部を有し、当該記憶部に入力データを保持可能な第１
ラッチ回路（９２）と、同一入力データを、上記第１ラ
ッチ回路における互いに異なる記憶部に書き込むための
アドレス制御を行うラッチアドレスセレクタ（８１）
と、外部からの水平方向拡大指示に応じて上記ラッチア
ドレスセレクタによるラッチアドレス制御を制御するた
めのクロック制御回路（８０）とを設ける。
【００１３】このとき、垂直方向への拡大を可能とする
ため、上記第１ラッチ回路の出力データを取り込む第２
ラッチ回路（９３）と、上記第２ラッチ回路とは非同期
で動作可能な第３ラッチ回路（９４）とを設けることが
できる。
ため、上記第１ラッチ回路の出力データを取り込む第２
ラッチ回路（９３）と、上記第２ラッチ回路とは非同期
で動作可能な第３ラッチ回路（９４）とを設けることが
できる。
【００１４】上記ドライバと、当該ドライバによって駆
動される表示パネルとを含んで液晶ディスプレイ装置を
構成することができる。
動される表示パネルとを含んで液晶ディスプレイ装置を
構成することができる。
【００１５】そして、そのような液晶ディスプレイ装置
を含んでデータ処理装置を構成することができる。
を含んでデータ処理装置を構成することができる。
【００１６】
【発明の実施の形態】図２には本発明にかかるデータ処
理装置の一例であるコンピュータシステムが示される。
理装置の一例であるコンピュータシステムが示される。
【００１７】このコンピュータシステムは、システムバ
スＢＵＳを介して、マイクロコンピュータ３１、ＤＲＡ
Ｍ（ダイナミック・ランダム・アクセス・メモリ）３
２、ＳＲＡＭ３３（スタティック・ランダム・アクセス
・メモリ）、ＲＯＭ（リード・オンリ・メモリ）３４、
周辺装置制御部３５、液晶表示装置などが、互いに信号
のやり取り可能に結合され、予め定められたプログラム
に従って所定のデータ処理を行う。上記マイクロコンピ
ュータ３１は、本システムの論理的中核とされ、主とし
て、アドレス指定、情報の読み出しと書き込み、データ
の演算、命令のシーケンス、割り込の受付け、記憶装置
と入出力装置との情報交換の起動等の機能を有し、演算
制御部や、バス制御部、メモリアクセス制御部などから
構成される。上記ＤＲＡＭ３２や、ＳＲＡＭ３３、及び
ＲＯＭ３４は内部記憶装置として位置付けられている。
ＤＲＡＭ３２は、メインメモリとされ、マイクロコンピ
ュータ３１での計算や制御における作業領域として利用
される。ＳＲＡＭ３３は、二次キャッシュメモリとさ
れ、メインメモリであるＤＲＡＭ３２の記憶内容の一部
が記憶されるされることにより、マイクロコンピュータ
３１が必要とする情報を速やかに取り込むことができる
ようになっている。また、ＲＯＭ３４には読出し専用の
プログラムが格納される。周辺装置制御部３５によっ
て、ハードディスクなどの外部憶装置３８の動作制御
や、キーボード３９などからの情報入力制御が行われ
る。また、上記液晶ディスプレイ装置３６によって画像
表示が行われる。
スＢＵＳを介して、マイクロコンピュータ３１、ＤＲＡ
Ｍ（ダイナミック・ランダム・アクセス・メモリ）３
２、ＳＲＡＭ３３（スタティック・ランダム・アクセス
・メモリ）、ＲＯＭ（リード・オンリ・メモリ）３４、
周辺装置制御部３５、液晶表示装置などが、互いに信号
のやり取り可能に結合され、予め定められたプログラム
に従って所定のデータ処理を行う。上記マイクロコンピ
ュータ３１は、本システムの論理的中核とされ、主とし
て、アドレス指定、情報の読み出しと書き込み、データ
の演算、命令のシーケンス、割り込の受付け、記憶装置
と入出力装置との情報交換の起動等の機能を有し、演算
制御部や、バス制御部、メモリアクセス制御部などから
構成される。上記ＤＲＡＭ３２や、ＳＲＡＭ３３、及び
ＲＯＭ３４は内部記憶装置として位置付けられている。
ＤＲＡＭ３２は、メインメモリとされ、マイクロコンピ
ュータ３１での計算や制御における作業領域として利用
される。ＳＲＡＭ３３は、二次キャッシュメモリとさ
れ、メインメモリであるＤＲＡＭ３２の記憶内容の一部
が記憶されるされることにより、マイクロコンピュータ
３１が必要とする情報を速やかに取り込むことができる
ようになっている。また、ＲＯＭ３４には読出し専用の
プログラムが格納される。周辺装置制御部３５によっ
て、ハードディスクなどの外部憶装置３８の動作制御
や、キーボード３９などからの情報入力制御が行われ
る。また、上記液晶ディスプレイ装置３６によって画像
表示が行われる。
【００１８】図１には上記液晶ディスプレイ装置３６の
全体的な構成例が示される。
全体的な構成例が示される。
【００１９】液晶ディスプレイ装置３６は、カラー液晶
パネル１２と、このカラー液晶パネル１２のゲート線を
駆動するための複数のゲート線ドライバ１０−１〜１０
−３と、上記カラー液晶パネル１２のデータ線を駆動す
るための複数のデータ線ドライバ１１−１〜１１―ｎ
と、この液晶ディスプレイ装置３６全体の動作制御を司
るコントローラ１４と、カラー液晶パネル１２を駆動す
るための電源を供給する液晶駆動電源回路１３とを含
む。
パネル１２と、このカラー液晶パネル１２のゲート線を
駆動するための複数のゲート線ドライバ１０−１〜１０
−３と、上記カラー液晶パネル１２のデータ線を駆動す
るための複数のデータ線ドライバ１１−１〜１１―ｎ
と、この液晶ディスプレイ装置３６全体の動作制御を司
るコントローラ１４と、カラー液晶パネル１２を駆動す
るための電源を供給する液晶駆動電源回路１３とを含
む。
【００２０】カラー液晶パネル１２は、特に制限されな
いが、ＴＦＴ型であり、そのサイズは１０２４×７６８
ドットとされ、複数のゲート線と、それに交差するよう
に配置された複数のデータ線と、ゲート線及びデータ線
の交差箇所に対応して配置されたｎチャンネル型ＭＯＳ
トランジスタ及び液晶素子とを含んで成る。例えば図３
に示されるように、複数のｎチャンネル型ＭＯＳトラン
ジスタ１２１のゲート電極は、対応するゲート線ｇ１〜
ｇ４に結合され、当該トランジスタ１２１のドレイン電
極は対応するデータ線ｄ１〜ｄ３に結合され、当該トラ
ンジスタ１２１のソース電極とグランドＧＮＤとの間に
液晶素子１２２が結合される。カラー表示を可能とする
ため、隣接する３本のデータ線ｄ１，ｄ２，ｄ３は、Ｒ
ＧＢ（レッド、グリーン、ブルー）に対応しており、こ
のＲＧＢに対応する３個の素子により１個の画素が形成
される。図３に示される構成例に従えば、ゲート線ドラ
イバ１０−１によってゲート線ｇ１〜ｇ４が選択的にハ
イレベルに駆動され、データ線ドライバ１１−１によっ
て濃度に応じた電圧レベルでデータ線ｄ１，ｄ２，ｄ３
が駆動されることにより、対応するｎチャンネル型ＭＯ
Ｓトランジスタ１２１がオンされて、対応する液晶素子
１２２の容量がチャージアップされる。その後、ゲート
ドライバ１０−１の出力信号がローレベルにされてｎチ
ャンネル型ＭＯＳトランジスタ１２１がオフされて、液
晶素子１２２の電圧が保持される。
いが、ＴＦＴ型であり、そのサイズは１０２４×７６８
ドットとされ、複数のゲート線と、それに交差するよう
に配置された複数のデータ線と、ゲート線及びデータ線
の交差箇所に対応して配置されたｎチャンネル型ＭＯＳ
トランジスタ及び液晶素子とを含んで成る。例えば図３
に示されるように、複数のｎチャンネル型ＭＯＳトラン
ジスタ１２１のゲート電極は、対応するゲート線ｇ１〜
ｇ４に結合され、当該トランジスタ１２１のドレイン電
極は対応するデータ線ｄ１〜ｄ３に結合され、当該トラ
ンジスタ１２１のソース電極とグランドＧＮＤとの間に
液晶素子１２２が結合される。カラー表示を可能とする
ため、隣接する３本のデータ線ｄ１，ｄ２，ｄ３は、Ｒ
ＧＢ（レッド、グリーン、ブルー）に対応しており、こ
のＲＧＢに対応する３個の素子により１個の画素が形成
される。図３に示される構成例に従えば、ゲート線ドラ
イバ１０−１によってゲート線ｇ１〜ｇ４が選択的にハ
イレベルに駆動され、データ線ドライバ１１−１によっ
て濃度に応じた電圧レベルでデータ線ｄ１，ｄ２，ｄ３
が駆動されることにより、対応するｎチャンネル型ＭＯ
Ｓトランジスタ１２１がオンされて、対応する液晶素子
１２２の容量がチャージアップされる。その後、ゲート
ドライバ１０−１の出力信号がローレベルにされてｎチ
ャンネル型ＭＯＳトランジスタ１２１がオフされて、液
晶素子１２２の電圧が保持される。
【００２１】図１に示される複数個のゲートドライバ１
０−１〜１０−３は互いに同一構成とされ、図４には、
そのうちの一つであるゲートドライバ１０−１の構成例
が代表的に示される。
０−１〜１０−３は互いに同一構成とされ、図４には、
そのうちの一つであるゲートドライバ１０−１の構成例
が代表的に示される。
【００２２】フリップフロップＦＦ１〜ＦＦ４が設けら
れ、このフリップフロップＦＦ１〜ＦＦ４の後段には、
それに対応してレベルシフタＬＳ１〜ＬＳ４、インバー
タＩＶ１〜ＩＶ４、及び電圧セレクタＶＳ１〜ＶＳ４が
設けられている。コントローラ１４からの走査信号１０
９は、フリップフロップ１のデータ入力端子Ｄに入力さ
れるとともに、クロックドバッファＣＢ１を介してフリ
ップフロップＦＦ２のデータ入力端子Ｄに伝達される。
また、フリップフロップＦＦ１のデータ出力端子からの
出力信号は、後段のレベルシフタＬＳ１に入力されると
ともに、クロックドバッファＣＢ２を介してフリップフ
ロップＦＦ２のデータ入力端子Ｄに伝達される。このフ
リップフロップＦＦ２のデータ出力端子Ｑからの出力信
号は後段のレベルシフタＬＳ２に入力されるとともに、
フリップフロップＦＦ３のデータ入力端子Ｄ、及びクロ
ックドバッファＣＢ３を介してフリップフロップＦＦ４
のデータ入力端子Ｄに伝達される。さらに、フリップフ
ロップＦＦ３のデータ出力端子Ｑからの出力信号は後段
のレベルシフタＬＳ３に入力されるとともに、クロック
ドバッファＣＢ４を介してフリップフロップＦＦ４のデ
ータ入力端子Ｄに伝達されるようになっている。このフ
リップフロップＦＦ４の出力端子Ｑからの出力信号は後
段のレベルシフタＬＳ４に入力されるとともに、図示さ
れないフリップフロップのデータ入力端子に伝達され
る。フリップフロップＦＦ１〜ＦＦ４のクロック入力端
子Ｃには、コントローラ１４からのクロック信号ＣＫが
伝達される。クロックドバッファＣＢ１，ＣＢ３と、ク
ロックドバッファＣＢ２，ＣＢ４とを選択的に導通状態
に制御するため、コントローラ１４からの選択信号１０
８がクロックドバッファＣＢ１，ＣＢ３に入力されると
ともに、インバータＩＶ０を介してクロックドバッファ
ＣＢ２，ＣＢ４に入力される。
れ、このフリップフロップＦＦ１〜ＦＦ４の後段には、
それに対応してレベルシフタＬＳ１〜ＬＳ４、インバー
タＩＶ１〜ＩＶ４、及び電圧セレクタＶＳ１〜ＶＳ４が
設けられている。コントローラ１４からの走査信号１０
９は、フリップフロップ１のデータ入力端子Ｄに入力さ
れるとともに、クロックドバッファＣＢ１を介してフリ
ップフロップＦＦ２のデータ入力端子Ｄに伝達される。
また、フリップフロップＦＦ１のデータ出力端子からの
出力信号は、後段のレベルシフタＬＳ１に入力されると
ともに、クロックドバッファＣＢ２を介してフリップフ
ロップＦＦ２のデータ入力端子Ｄに伝達される。このフ
リップフロップＦＦ２のデータ出力端子Ｑからの出力信
号は後段のレベルシフタＬＳ２に入力されるとともに、
フリップフロップＦＦ３のデータ入力端子Ｄ、及びクロ
ックドバッファＣＢ３を介してフリップフロップＦＦ４
のデータ入力端子Ｄに伝達される。さらに、フリップフ
ロップＦＦ３のデータ出力端子Ｑからの出力信号は後段
のレベルシフタＬＳ３に入力されるとともに、クロック
ドバッファＣＢ４を介してフリップフロップＦＦ４のデ
ータ入力端子Ｄに伝達されるようになっている。このフ
リップフロップＦＦ４の出力端子Ｑからの出力信号は後
段のレベルシフタＬＳ４に入力されるとともに、図示さ
れないフリップフロップのデータ入力端子に伝達され
る。フリップフロップＦＦ１〜ＦＦ４のクロック入力端
子Ｃには、コントローラ１４からのクロック信号ＣＫが
伝達される。クロックドバッファＣＢ１，ＣＢ３と、ク
ロックドバッファＣＢ２，ＣＢ４とを選択的に導通状態
に制御するため、コントローラ１４からの選択信号１０
８がクロックドバッファＣＢ１，ＣＢ３に入力されると
ともに、インバータＩＶ０を介してクロックドバッファ
ＣＢ２，ＣＢ４に入力される。
【００２３】レベルシフタＬＳ１〜ＬＳ４は、対応する
フリップフロップＦＦ１〜ＦＦ４の出力信号レベルをレ
ベルシフトする機能を有し、必要に応じて配置される。
このレベルシフタＬＳ１〜ＬＳ４の出力信号は、対応す
るインバータＩＶ１〜ＩＶ４を介して後段の電圧セレク
タＶＳ１〜ＶＳ４に伝達される。電圧セレクタＶＳ１〜
ＶＳ４は、それぞれＰチャンネル型ＭＯＳトランジスタ
とｎチャンネル型ＭＯＳトランジスタとが結合されて成
り、対応するインバータＩＶ１〜ＩＶ４の出力信号論理
に応じて上記Ｐチャンネル型ＭＯＳトランジスタ及びｎ
チャンネル型ＭＯＳトランジスタのいずれかがオンさ
れ、それによってゲートオン電圧１０２又はゲートオフ
電圧１０１が、対応するゲート線ｇ１〜ｇ４に選択的に
供給される。ゲートオン電圧１０２及びゲートオフ電圧
１０１は、それぞれカラー液晶パネル１２のｎチャンネ
ル型ＭＯＳトランジスタ１２１をオンし得る電圧レベル
及びオフし得る電圧レベルとされる。
フリップフロップＦＦ１〜ＦＦ４の出力信号レベルをレ
ベルシフトする機能を有し、必要に応じて配置される。
このレベルシフタＬＳ１〜ＬＳ４の出力信号は、対応す
るインバータＩＶ１〜ＩＶ４を介して後段の電圧セレク
タＶＳ１〜ＶＳ４に伝達される。電圧セレクタＶＳ１〜
ＶＳ４は、それぞれＰチャンネル型ＭＯＳトランジスタ
とｎチャンネル型ＭＯＳトランジスタとが結合されて成
り、対応するインバータＩＶ１〜ＩＶ４の出力信号論理
に応じて上記Ｐチャンネル型ＭＯＳトランジスタ及びｎ
チャンネル型ＭＯＳトランジスタのいずれかがオンさ
れ、それによってゲートオン電圧１０２又はゲートオフ
電圧１０１が、対応するゲート線ｇ１〜ｇ４に選択的に
供給される。ゲートオン電圧１０２及びゲートオフ電圧
１０１は、それぞれカラー液晶パネル１２のｎチャンネ
ル型ＭＯＳトランジスタ１２１をオンし得る電圧レベル
及びオフし得る電圧レベルとされる。
【００２４】動作を説明する。
【００２５】図５には選択信号１０８がローレベルの場
合における各部のタイミングが示される。
合における各部のタイミングが示される。
【００２６】選択信号１０８がローレベルの場合、クロ
ックドバッファＣＢ１，ＣＢ３が非導通状態、クロック
ドバッファＣＢ２，ＣＢ４が導通状態とされる。この場
合、フリップフロップＦＦ１〜ＦＦ４は、走査信号１０
９をクロック信号ＣＫに同期して１段づつシフトする。
それにより、データ線ｇ１〜ｇ４は、ｇ１，ｇ２，ｇ
３，ｇ４の順に１本づつハイレベルに駆動され、データ
線ドライバ１１−１からの出力電圧は１ラインづつ書き
込まれる。
ックドバッファＣＢ１，ＣＢ３が非導通状態、クロック
ドバッファＣＢ２，ＣＢ４が導通状態とされる。この場
合、フリップフロップＦＦ１〜ＦＦ４は、走査信号１０
９をクロック信号ＣＫに同期して１段づつシフトする。
それにより、データ線ｇ１〜ｇ４は、ｇ１，ｇ２，ｇ
３，ｇ４の順に１本づつハイレベルに駆動され、データ
線ドライバ１１−１からの出力電圧は１ラインづつ書き
込まれる。
【００２７】図６には選択信号１０８がハイレベルの場
合における各部のタイミングが示される。
合における各部のタイミングが示される。
【００２８】選択信号１０８がハイレベルの場合、クロ
ックドバッファＣＢ１，ＣＢ３が導通状態、クロックド
バッファＣＢ２，ＣＢ４が非導通状態とされる。この場
合、フリップフロップＦＦ１〜ＦＦ４は、走査信号１０
９をクロック信号ＣＫに同期して２段づつシフトする。
そのため、データ線ｇ１，ｇ２が同時にハイレベルに駆
動され、次のタイミングでデータ線ｇ３，ｇ４が同時に
ハイレベルに駆動され、データ線ドライバ１１−１から
の出力電圧が２ラインづつ同時に書き込まれる。このよ
うにデータ線ドライバ１１−１からの出力電圧が２ライ
ンづつ同時に書き込まれることは、カラー液晶パネル１
２への画像表示は、図５に示されるタイミングで表示さ
れる場合に比べて縦方向へ２倍に引き延ばされたものと
なる。
ックドバッファＣＢ１，ＣＢ３が導通状態、クロックド
バッファＣＢ２，ＣＢ４が非導通状態とされる。この場
合、フリップフロップＦＦ１〜ＦＦ４は、走査信号１０
９をクロック信号ＣＫに同期して２段づつシフトする。
そのため、データ線ｇ１，ｇ２が同時にハイレベルに駆
動され、次のタイミングでデータ線ｇ３，ｇ４が同時に
ハイレベルに駆動され、データ線ドライバ１１−１から
の出力電圧が２ラインづつ同時に書き込まれる。このよ
うにデータ線ドライバ１１−１からの出力電圧が２ライ
ンづつ同時に書き込まれることは、カラー液晶パネル１
２への画像表示は、図５に示されるタイミングで表示さ
れる場合に比べて縦方向へ２倍に引き延ばされたものと
なる。
【００２９】上記の例では、選択信号をローレベル又は
ハイレベルにすることで、縦方向の拡大率を１倍又は２
倍に切り換え可能に構成したものについて説明したが、
種々の応用例が考えられる。例えば互いに隣接する２本
のゲート線を同時駆動し、次にゲート線を１本駆動し、
さらに互いに隣接する２本のゲート線を同時駆動するこ
とにより、表示画像を縦方向に１．５倍に引き延ばすこ
とができる。そのように同時に駆動される走査線の数を
適宜に切り換えることは、上記走査信号が上記クロック
信号ＣＫに同期してシフトされる上記フリップフロップ
の段数を変更することによって可能とされ、それによ
り、マルチスキャンへの応用が可能とされる。例えば、
ゲート線ドライバをその配列順に従って、第１（１ｓ
ｔ）、第２（２ｓｔ）、第３（３ｒｄ）、第４（４ｔ
ｈ）などとして識別するとき、各ドライバ内において、
走査信号が上記クロック信号ＣＫに同期してシフトされ
る上記フリップフロップの段数を変更することによっ
て、図７に示される応用例１〜応用例４のスキャンが可
能となる。この場合、第４ゲート線ドライバは不使用と
される。例えば表示信号の解像度が６４０×４８０で、
液晶パネルの解像度が１０２４×７６８の場合で、垂直
方向の１倍センタリングが可能となる。このとき、垂直
方向の上部及び下部すなわち、第１番目のゲート線ドラ
イバ、及び第３番目のゲート線ドライバの一部は画像表
示に寄与されない。さらに、第４ゲート線ドライバを使
用することにより、応用例５〜応用例８のスキャンが可
能とされる。
ハイレベルにすることで、縦方向の拡大率を１倍又は２
倍に切り換え可能に構成したものについて説明したが、
種々の応用例が考えられる。例えば互いに隣接する２本
のゲート線を同時駆動し、次にゲート線を１本駆動し、
さらに互いに隣接する２本のゲート線を同時駆動するこ
とにより、表示画像を縦方向に１．５倍に引き延ばすこ
とができる。そのように同時に駆動される走査線の数を
適宜に切り換えることは、上記走査信号が上記クロック
信号ＣＫに同期してシフトされる上記フリップフロップ
の段数を変更することによって可能とされ、それによ
り、マルチスキャンへの応用が可能とされる。例えば、
ゲート線ドライバをその配列順に従って、第１（１ｓ
ｔ）、第２（２ｓｔ）、第３（３ｒｄ）、第４（４ｔ
ｈ）などとして識別するとき、各ドライバ内において、
走査信号が上記クロック信号ＣＫに同期してシフトされ
る上記フリップフロップの段数を変更することによっ
て、図７に示される応用例１〜応用例４のスキャンが可
能となる。この場合、第４ゲート線ドライバは不使用と
される。例えば表示信号の解像度が６４０×４８０で、
液晶パネルの解像度が１０２４×７６８の場合で、垂直
方向の１倍センタリングが可能となる。このとき、垂直
方向の上部及び下部すなわち、第１番目のゲート線ドラ
イバ、及び第３番目のゲート線ドライバの一部は画像表
示に寄与されない。さらに、第４ゲート線ドライバを使
用することにより、応用例５〜応用例８のスキャンが可
能とされる。
【００３０】図８には上記応用例１〜応用例８における
各ゲート線ドライバによるゲート線駆動（ライン選択）
の状態が示される。尚、括弧付きの数字はセンタリング
のためのクロックの数を示し、括弧無しの数字は拡大用
のクロックの数を示している。
各ゲート線ドライバによるゲート線駆動（ライン選択）
の状態が示される。尚、括弧付きの数字はセンタリング
のためのクロックの数を示し、括弧無しの数字は拡大用
のクロックの数を示している。
【００３１】次にデータ線ドライバ１１−１〜１１−ｎ
について説明する。
について説明する。
【００３２】データ線ドライバ１１−１〜１１−ｎ互い
に同一構成とされ、図９にはそのうちの一つの構成例が
代表的に示される。
に同一構成とされ、図９にはそのうちの一つの構成例が
代表的に示される。
【００３３】図９に示されるようにデータ線ドライバ１
１−１は、クロック制御回路８０、それぞれ６プレーン
で形成されるラッチ回路９２，９３，９４、デコーダ８
４、出力アンプ回路８５、データ反転回路８６、及び階
調電圧作成回路８７を含んで成る。上記クロック制御回
路８０には、コントローラ１４からの水平方向拡大信号
ＣＮＴ０〜２データ出力水平クロック信号ＣＬ１、デー
タ転送クロックＣＬ２、データ転送クロックＣＬ４が入
力される。イネーブル信号ＥＩＯ０〜２Ｒ＊（＊はロー
アクティブ又は信号反転を示す），ＥＩＯ０〜２Ｌ＊
は、データ線ドライバのイネーブル信号とされ、このイ
ネーブル信号がローレベルにアサートされることによっ
て当該データ線ドライバ内へのデータ取り込みが行われ
る。
１−１は、クロック制御回路８０、それぞれ６プレーン
で形成されるラッチ回路９２，９３，９４、デコーダ８
４、出力アンプ回路８５、データ反転回路８６、及び階
調電圧作成回路８７を含んで成る。上記クロック制御回
路８０には、コントローラ１４からの水平方向拡大信号
ＣＮＴ０〜２データ出力水平クロック信号ＣＬ１、デー
タ転送クロックＣＬ２、データ転送クロックＣＬ４が入
力される。イネーブル信号ＥＩＯ０〜２Ｒ＊（＊はロー
アクティブ又は信号反転を示す），ＥＩＯ０〜２Ｌ＊
は、データ線ドライバのイネーブル信号とされ、このイ
ネーブル信号がローレベルにアサートされることによっ
て当該データ線ドライバ内へのデータ取り込みが行われ
る。
【００３４】コントローラ１４から伝達されるデータＤ
５５〜Ｄ００は、データ反転回路８６を介して第１ラッ
チ回路９２へ伝達される。反転回路８６は、コントロー
ラ１４から伝達されるデータ反転信号ＰＯＬに応じて、
入力データの論理を反転することができる。
５５〜Ｄ００は、データ反転回路８６を介して第１ラッ
チ回路９２へ伝達される。反転回路８６は、コントロー
ラ１４から伝達されるデータ反転信号ＰＯＬに応じて、
入力データの論理を反転することができる。
【００３５】第１ラッチ回路９２は、データ反転回路８
６からのデータをラッチアドレスセレクタ８１の制御に
より保持する。水平方向の拡大やセンタリング表示は、
ラッチアドレスセレクタ８１の制御により、データ反転
回路８６の出力データを第１ラッチ回路９２へ書き込む
際のアドレス制御により行われる。この第１ラッチ回路
９２の後段には、当該第１ラッチ回路９２の出力データ
を保持可能な第２ラッチ回路９３が設けられ、この第２
ラッチ回路９３の後段には当該ラッチ回路９３の出力デ
ータを保持可能な第３ラッチ回路９４が設けられる。第
１ラッチ回路９２、第２ラッチ回路９３、第３ラッチ回
路９４は、それぞれ３８４本のデータ線に対応する数の
データラッチを６プレーン備える。６プレーン備えるの
は、各データ線駆動端子から、例えば６４階調の電圧値
を出力するために端子当たり６ビット（２6＝６４）の
ディジタルデータが必要となるからである。
６からのデータをラッチアドレスセレクタ８１の制御に
より保持する。水平方向の拡大やセンタリング表示は、
ラッチアドレスセレクタ８１の制御により、データ反転
回路８６の出力データを第１ラッチ回路９２へ書き込む
際のアドレス制御により行われる。この第１ラッチ回路
９２の後段には、当該第１ラッチ回路９２の出力データ
を保持可能な第２ラッチ回路９３が設けられ、この第２
ラッチ回路９３の後段には当該ラッチ回路９３の出力デ
ータを保持可能な第３ラッチ回路９４が設けられる。第
１ラッチ回路９２、第２ラッチ回路９３、第３ラッチ回
路９４は、それぞれ３８４本のデータ線に対応する数の
データラッチを６プレーン備える。６プレーン備えるの
は、各データ線駆動端子から、例えば６４階調の電圧値
を出力するために端子当たり６ビット（２6＝６４）の
ディジタルデータが必要となるからである。
【００３６】ラッチ回路９４の後段には、ラッチ回路出
力データをデコードするためのデコーダ８４が設けられ
る。このデコーダ８４でのデコードに必要とされる各種
レベルの電圧（高極性電圧レベルＶＡ１〜ＶＡ６４、及
び低極性電圧レベルＶＢ１〜ＶＢ６４）は、階調電圧生
成回路８７において各種レベルの入力電圧Ｖ０〜Ｖ９を
抵抗分圧することで生成される。また、上記デコーダ８
４の出力信号は、データ線駆動のため後段の出力アンプ
８５を介して外部出力される。
力データをデコードするためのデコーダ８４が設けられ
る。このデコーダ８４でのデコードに必要とされる各種
レベルの電圧（高極性電圧レベルＶＡ１〜ＶＡ６４、及
び低極性電圧レベルＶＢ１〜ＶＢ６４）は、階調電圧生
成回路８７において各種レベルの入力電圧Ｖ０〜Ｖ９を
抵抗分圧することで生成される。また、上記デコーダ８
４の出力信号は、データ線駆動のため後段の出力アンプ
８５を介して外部出力される。
【００３７】動作を説明する。
【００３８】図１０にはデータ線ドライバのデータ取り
込み動作と出力動作とのタイミングが示される。
込み動作と出力動作とのタイミングが示される。
【００３９】２画素分の表示データ（左画素、右画素）
が同時に取り込まれる。コントローラ１４からの表示信
号Ｄ００〜Ｄ５５が第２クロック信号ＣＬ２に同期して
第１ラッチ回路９２に取り込まれるが、その際に、ラッ
チアドレスセレクタ８１は、水平方向拡大信号ＣＮＴ０
〜ＣＮＴ２の論理状態に応じて、ラッチ回路９２へのデ
ータ取込みを制御する。それにより拡大及び水平センタ
リングが可能とされる。例えば、図１０に示されるよう
に水平方向拡大信号ＣＮＴ０がハイレベルにアサートさ
れることによって、３画素変換取り込みが指示される
と、データＤＡＴＡ１，ＤＡＴＡ５については、重複し
て出力アンプ回路８５から出力されるようになる。すな
わち、ＲＧＢにより１つの画素が形成されるものとする
と、データ線ｄ１〜ｄ３にデータＤＡＴＡ１−Ｒ，ＤＡ
ＴＡ１−Ｇ，ＤＡＴＡ１−Ｂが出力され、同様にデータ
線ｄ４〜ｄ６にもそれと同一データＤＡＴＡ１−Ｒ，Ｄ
ＡＴＡ１−Ｇ，ＤＡＴＡ１−Ｂが出力される。次に、デ
ータ線ｄ７，ｄ８，ｄ９には、ＤＡＴＡ２−Ｒ，ＤＡＴ
Ａ２−Ｇ，ＤＡＴＡ２−Ｂが出力され、データ線ｄ１
０，ｄ１１，ｄ１２には、ＤＡＴＡ３−Ｒ，ＤＡＴＡ３
−Ｇ，ＤＡＴＡ３−Ｂが出力され、データ線ｄ１３，ｄ
１４，ｄ１５には、ＤＡＴＡ４−Ｒ，ＤＡＴＡ４−Ｇ，
ＤＡＴＡ４−Ｂが出力される。そして、データ線ｄ１
６，ｄ１７，ｄ１８、及びｄ１９，ｄ２０，ｄ２１（一
部図示せず）には、上記データ線ｄ１〜ｄ６の場合と同
様に、同一データ（ＤＡＴＡ５−Ｒ，ＤＡＴＡ５−Ｇ，
ＤＡＴＡ５−Ｂ）が重複して出力される。このように水
平方向で互いに隣接する２つの画素（左画素、右画素）
に同一データが与えられることにより、水平方向への表
示拡大が可能とされる。図１０に示されるようにＤＡＴ
Ａ１、ＤＡＴＡ５について重複されることにより水平方
向へ１．２５倍（１２５パーセント）拡大表示が行われ
る。
が同時に取り込まれる。コントローラ１４からの表示信
号Ｄ００〜Ｄ５５が第２クロック信号ＣＬ２に同期して
第１ラッチ回路９２に取り込まれるが、その際に、ラッ
チアドレスセレクタ８１は、水平方向拡大信号ＣＮＴ０
〜ＣＮＴ２の論理状態に応じて、ラッチ回路９２へのデ
ータ取込みを制御する。それにより拡大及び水平センタ
リングが可能とされる。例えば、図１０に示されるよう
に水平方向拡大信号ＣＮＴ０がハイレベルにアサートさ
れることによって、３画素変換取り込みが指示される
と、データＤＡＴＡ１，ＤＡＴＡ５については、重複し
て出力アンプ回路８５から出力されるようになる。すな
わち、ＲＧＢにより１つの画素が形成されるものとする
と、データ線ｄ１〜ｄ３にデータＤＡＴＡ１−Ｒ，ＤＡ
ＴＡ１−Ｇ，ＤＡＴＡ１−Ｂが出力され、同様にデータ
線ｄ４〜ｄ６にもそれと同一データＤＡＴＡ１−Ｒ，Ｄ
ＡＴＡ１−Ｇ，ＤＡＴＡ１−Ｂが出力される。次に、デ
ータ線ｄ７，ｄ８，ｄ９には、ＤＡＴＡ２−Ｒ，ＤＡＴ
Ａ２−Ｇ，ＤＡＴＡ２−Ｂが出力され、データ線ｄ１
０，ｄ１１，ｄ１２には、ＤＡＴＡ３−Ｒ，ＤＡＴＡ３
−Ｇ，ＤＡＴＡ３−Ｂが出力され、データ線ｄ１３，ｄ
１４，ｄ１５には、ＤＡＴＡ４−Ｒ，ＤＡＴＡ４−Ｇ，
ＤＡＴＡ４−Ｂが出力される。そして、データ線ｄ１
６，ｄ１７，ｄ１８、及びｄ１９，ｄ２０，ｄ２１（一
部図示せず）には、上記データ線ｄ１〜ｄ６の場合と同
様に、同一データ（ＤＡＴＡ５−Ｒ，ＤＡＴＡ５−Ｇ，
ＤＡＴＡ５−Ｂ）が重複して出力される。このように水
平方向で互いに隣接する２つの画素（左画素、右画素）
に同一データが与えられることにより、水平方向への表
示拡大が可能とされる。図１０に示されるようにＤＡＴ
Ａ１、ＤＡＴＡ５について重複されることにより水平方
向へ１．２５倍（１２５パーセント）拡大表示が行われ
る。
【００４０】センタリングについて説明する。
【００４１】図１１（ａ）にはセンタリング表示の例が
示され、図１１（ｂ）にはその場合のデータ取り込み動
作タイミングが示される。カラー液晶パネルの解像度を
１０２４×７６８とし、表示解像度を６４０×４８０と
する。
示され、図１１（ｂ）にはその場合のデータ取り込み動
作タイミングが示される。カラー液晶パネルの解像度を
１０２４×７６８とし、表示解像度を６４０×４８０と
する。
【００４２】コントローラ１４からの水平方向拡大信号
ＣＮＴ０，ＣＮＴ１，ＣＮＴ２がハイレベルにアサート
されることにより、１２８画素同時取り込みが指示さ
れ、水平方向拡大信号ＣＮＴ１，ＣＮＴ２がハイレベル
にアサートされることにより、６４画素同時取り込みが
指示される。１個のデータ線ドライバにより３８４本の
データ線が駆動され、１画素あたりＲＧＢで３本割り当
てられることから、１個のデータ線ドライバに、水平方
向の１２８画素が割り当てられることになる。この１２
８画素同時取り込みは、データ線ドライバ１１−１や１
１−８で行われ、さらにその半分である６４画素同時取
り込みは、データ線ドライバ１１−２や１１−７で行わ
れる。それにより、図１１（ａ）に示されるように水平
方向のセンタリングが行われる。
ＣＮＴ０，ＣＮＴ１，ＣＮＴ２がハイレベルにアサート
されることにより、１２８画素同時取り込みが指示さ
れ、水平方向拡大信号ＣＮＴ１，ＣＮＴ２がハイレベル
にアサートされることにより、６４画素同時取り込みが
指示される。１個のデータ線ドライバにより３８４本の
データ線が駆動され、１画素あたりＲＧＢで３本割り当
てられることから、１個のデータ線ドライバに、水平方
向の１２８画素が割り当てられることになる。この１２
８画素同時取り込みは、データ線ドライバ１１−１や１
１−８で行われ、さらにその半分である６４画素同時取
り込みは、データ線ドライバ１１−２や１１−７で行わ
れる。それにより、図１１（ａ）に示されるように水平
方向のセンタリングが行われる。
【００４３】次に、図１２を参照しながら垂直方向の拡
大表示について説明する。
大表示について説明する。
【００４４】データ転送水平クロックＣＬ４に同期して
第２ラッチ回路９３へデータＤＡＴＡ１，ＤＡＴＡ２，
ＤＡＴＡ３，ＤＡＴＡ４の順に転送されるものとする
と、データ出力水平クロックＣＬ１に同期してデータＤ
ＡＴＡ１，ＤＡＴＡ１，ＤＡＴＡ２，ＤＡＴＡ３，ＤＡ
ＴＡ３，ＤＡＴＡ４のように、データが出力されること
により、換言すれば、ＤＡＴＡ１，ＤＡＴＡ３がそれぞ
れ重複出力されることにより、垂直方向への拡大が行わ
れる。
第２ラッチ回路９３へデータＤＡＴＡ１，ＤＡＴＡ２，
ＤＡＴＡ３，ＤＡＴＡ４の順に転送されるものとする
と、データ出力水平クロックＣＬ１に同期してデータＤ
ＡＴＡ１，ＤＡＴＡ１，ＤＡＴＡ２，ＤＡＴＡ３，ＤＡ
ＴＡ３，ＤＡＴＡ４のように、データが出力されること
により、換言すれば、ＤＡＴＡ１，ＤＡＴＡ３がそれぞ
れ重複出力されることにより、垂直方向への拡大が行わ
れる。
【００４５】このように、第２ラッチ回路９３とそれと
は非同期で動作可能な第３ラッチ回路９４とを有するこ
とにより、データ出力水平クロックＣＬ１に同期してデ
ータを重複して出力することができ、それにより、垂直
方向へのへ拡大が可能とされる。
は非同期で動作可能な第３ラッチ回路９４とを有するこ
とにより、データ出力水平クロックＣＬ１に同期してデ
ータを重複して出力することができ、それにより、垂直
方向へのへ拡大が可能とされる。
【００４６】尚、データ転送水平クロックＣＬ４とデー
タ出力水平クロックＣＬ１とが同一タイミングとされる
とき、垂直方向へのデータ拡大は行われず、データは第
２ラッチ回路９３及び第３ラッチ回路９４をそのまま通
過する。従って、上記したゲート線ドライバ１０−１〜
１０−３により垂直方向への拡大を行う場合には、コン
トローラ１４により、データ転送水平クロックＣＬ４と
データ出力水平クロックＣＬ１とが同一タイミングとさ
れることで、データ線ドライバでの垂直方向への拡大は
行われない。
タ出力水平クロックＣＬ１とが同一タイミングとされる
とき、垂直方向へのデータ拡大は行われず、データは第
２ラッチ回路９３及び第３ラッチ回路９４をそのまま通
過する。従って、上記したゲート線ドライバ１０−１〜
１０−３により垂直方向への拡大を行う場合には、コン
トローラ１４により、データ転送水平クロックＣＬ４と
データ出力水平クロックＣＬ１とが同一タイミングとさ
れることで、データ線ドライバでの垂直方向への拡大は
行われない。
【００４７】このように液晶ディスプレイ装置内で拡大
やセンタリング等の処理を行うことができるから、コン
ピュータシステムにおいては、上記拡大やセンタリング
等の処理のためのフレームメモリが不要となり、また、
マイクロコンピュータの負担も軽減される。
やセンタリング等の処理を行うことができるから、コン
ピュータシステムにおいては、上記拡大やセンタリング
等の処理のためのフレームメモリが不要となり、また、
マイクロコンピュータの負担も軽減される。
【００４８】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
【００４９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である液晶デ
ィスプレイ装置に適用した場合について説明したが、本
発明はそれに限定されるのもではなく、プラズマディス
プレイ装置など各種フラットディスプレイに適用するこ
とができる。
なされた発明をその背景となった利用分野である液晶デ
ィスプレイ装置に適用した場合について説明したが、本
発明はそれに限定されるのもではなく、プラズマディス
プレイ装置など各種フラットディスプレイに適用するこ
とができる。
【００５０】本発明は、少なくとも表示パネルを有する
ことを条件に適用することができる。
ことを条件に適用することができる。
【００５１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００５２】すなわち、入力されるクロック信号に同期
して走査信号を順次シフト可能に結合された複数のフリ
ップフロップと、入力される選択信号に応じて、走査信
号がクロック信号に同期してシフトされる上記フリップ
フロップの段数を変更するための制御論理を設けること
で、上記走査信号が上記クロック信号に同期してシフト
される上記フリップフロップの段数の変更により、複数
ラインの同時走査が可能とされ、垂直方向への拡大表示
及びセンタリングが可能とされるので、そのような処理
を表示装置の外部で行う必要が無くなり、コンピュータ
システムなどのデータ処理装置において、フレームメモ
リの削減や、マイクロコンピュータの負荷の軽減を図る
ことができる。
して走査信号を順次シフト可能に結合された複数のフリ
ップフロップと、入力される選択信号に応じて、走査信
号がクロック信号に同期してシフトされる上記フリップ
フロップの段数を変更するための制御論理を設けること
で、上記走査信号が上記クロック信号に同期してシフト
される上記フリップフロップの段数の変更により、複数
ラインの同時走査が可能とされ、垂直方向への拡大表示
及びセンタリングが可能とされるので、そのような処理
を表示装置の外部で行う必要が無くなり、コンピュータ
システムなどのデータ処理装置において、フレームメモ
リの削減や、マイクロコンピュータの負荷の軽減を図る
ことができる。
【００５３】また、複数のデータ線に対応する記憶部を
有し、当該記憶部に入力データを保持可能な第１ラッチ
回路、同一入力データを、上記第１ラッチ回路における
互いに異なる記憶部に書き込むためのアドレス制御を行
うラッチアドレスセレクタと、外部からの水平方向拡大
指示に応じて上記ラッチアドレスセレクタによるラッチ
アドレス制御を制御するためのクロック制御回路とを設
けることで、水平方向へ同一データを割り当てることが
できるので、水平方向への拡大やセンタリングを可能と
される。また、上記第１ラッチ回路の出力データを取り
込む第２ラッチ回路と、上記第２ラッチ回路とは非同期
で動作可能な第３ラッチ回路とを設けることにより、垂
直方向への拡大を行うことができる。
有し、当該記憶部に入力データを保持可能な第１ラッチ
回路、同一入力データを、上記第１ラッチ回路における
互いに異なる記憶部に書き込むためのアドレス制御を行
うラッチアドレスセレクタと、外部からの水平方向拡大
指示に応じて上記ラッチアドレスセレクタによるラッチ
アドレス制御を制御するためのクロック制御回路とを設
けることで、水平方向へ同一データを割り当てることが
できるので、水平方向への拡大やセンタリングを可能と
される。また、上記第１ラッチ回路の出力データを取り
込む第２ラッチ回路と、上記第２ラッチ回路とは非同期
で動作可能な第３ラッチ回路とを設けることにより、垂
直方向への拡大を行うことができる。
【００５４】上記ドライバと、当該ドライバによって駆
動される表示パネルとを含んでフラットディスプレイ装
置を構成することができ、そのようなフラットディスプ
レイ装置を含んでデータ処理装置を構成することができ
る。
動される表示パネルとを含んでフラットディスプレイ装
置を構成することができ、そのようなフラットディスプ
レイ装置を含んでデータ処理装置を構成することができ
る。
【図１】本発明にかかるフラットディスプレイの一例で
ある液晶ディスプレイ装置の構成例ブロック図である。
ある液晶ディスプレイ装置の構成例ブロック図である。
【図２】上記液晶ディスプレイ装置を含むコンピュータ
システムの構成例回路図である。
システムの構成例回路図である。
【図３】上記液晶ディスプレイ装置における液晶パネル
の構成例回路図である。
の構成例回路図である。
【図４】上記液晶ディスプレイ装置に含まれるゲート線
ドライバの構成例回路図である。
ドライバの構成例回路図である。
【図５】上記ゲート線ドライバの動作タイミング図であ
る。
る。
【図６】上記ゲート線ドライバの動作タイミング図であ
る。
る。
【図７】上記ゲート線ドライバによるマルチスキャン応
用例説明図である。
用例説明図である。
【図８】上記ゲート線ドライバによるマルチスキャン制
御例説明図である。
御例説明図である。
【図９】上記液晶ディスプレイ装置に含まれるゲート線
ドライバの構成例ブロック図である。
ドライバの構成例ブロック図である。
【図１０】上記データ線ドライバの動作タイミング図で
ある。
ある。
【図１１】上記データ線ドライバによるセンタリングの
説明図及びタイミング図である。
説明図及びタイミング図である。
【図１２】上記データ線ドライバによる拡大処理の説明
図及びタイミング図である。
図及びタイミング図である。
３１ マイクロコンピュータ ３２ ＤＲＡＭ ３３ ＳＲＡＭ ３４ ＲＯＭ ３５ 周辺装置制御部 ３６ 液晶ディスプレイ装置 ３８ 外部記憶装置 ３９ キーボード １０−１〜１０−３ ゲート線ドライバ １１−１〜１１−ｎ データ線ドライバ １４ コントローラ ８０ クロック制御回路 ８１ ラッチアドレスセレクタ ８４ デコーダ ８５ 出力アンプ ９２ 第１ラッチ回路 ９３ 第２ラッチ回路 ９４ 第３ラッチ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 祐弘 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内
Claims (8)
- 【請求項１】 複数のゲート線と、この複数のゲート線
に交差するように配置された複数のデータ線とを含む表
示パネルにおける上記複数のゲート線を、入力される走
査信号に基づいて駆動するためのドライバにおいて、 入力されるクロック信号に同期して上記走査信号を順次
シフト可能に結合された複数のフリップフロップと、 入力される選択信号に応じて、上記走査信号が上記クロ
ック信号に同期してシフトされる上記フリップフロップ
の段数を変更するための制御論理を含むことを特徴とす
るドライバ。 - 【請求項２】 上記複数のゲート線に対応して第１フリ
ップフロップとそれに隣接する第２フリップフロップと
が配置されるとき、上記制御論理は、上記第１フリップ
フロップのデータ入力端子へ伝達される走査信号を上記
第２フリップフロップのデータ入力端子に伝達可能な第
１クロックドバッファと、上記第１フリップフロップの
出力データを上記第２フリップフロップのデータ入力端
子に伝達可能な第２クロックドバッファと、上記第１ク
ロックドバッファ及び上記第２クロックドバッファを上
記選択信号に応じて選択的に導通状態とするためのイン
バータとを含んで成る請求項１記載のドライバ。 - 【請求項３】 複数のゲート線と、この複数のゲート線
に交差するように配置された複数のデータ線とを含む表
示パネルにおける上記複数のデータ線を駆動するための
ドライバにおいて、 上記複数のデータ線に対応する記憶部を有し、当該記憶
部に入力データを保持可能な第１ラッチ回路と、 同一入力データを、上記第１ラッチ回路における互いに
異なる記憶部に書き込むためのアドレス制御を行うラッ
チアドレスセレクタと、 外部からの水平方向拡大指示に応じて上記ラッチアドレ
スセレクタによるラッチアドレス制御を制御するための
クロック制御回路と、 を含むことを特徴とするドライバ。 - 【請求項４】 上記第１ラッチ回路の出力データを取り
込む第２ラッチ回路と、 上記第２ラッチ回路とは非同期で動作可能な第３ラッチ
回路とを含むことを特徴とする請求項３記載のドライ
バ。 - 【請求項５】 複数のゲート線と、この複数のゲート線
に交差するように配置された複数のデータ線とを含む表
示パネルにおける上記複数のゲート線を、入力される走
査信号に基づいて駆動するためのゲート線ドライバと、 上記複数のデータ線を駆動するためのデータ線ドライバ
と、 を含むフラットディスプレイ装置において、 上記ゲート線ドライバは、 入力されるクロック信号に同期して上記走査信号を順次
シフト可能に結合された複数のフリップフロップと、 入力される選択信号に応じて、上記走査信号が上記クロ
ック信号に同期してシフトされる上記フリップフロップ
の段数を変更するための制御論理とを含んで成り、 上記データ線ドライバは、 上記複数のデータ線に対応する記憶部を有し、当該記憶
部に入力データを保持可能な第１ラッチ回路と、 同一入力データを、上記第１ラッチ回路における互いに
異なる記憶部に書き込むためのアドレス制御を行うラッ
チアドレスセレクタと、 外部からの水平方向拡大指示に応じて上記ラッチアドレ
スセレクタによるラッチアドレス制御を制御するための
クロック制御回路と、 を含んで成ることを特徴とするフラットディスプレイ装
置。 - 【請求項６】 上記ゲート線ドライバは、 上記複数のゲート線に対応して第１フリップフロップと
それに隣接する第２フリップフロップとが配置されると
き、上記制御論理は、上記第１フリップフロップのデー
タ入力端子へ伝達される走査信号を上記第２フリップフ
ロップのデータ入力端子に伝達可能な第１クロックドバ
ッファと、上記第１フリップフロップの出力データを上
記第２フリップフロップのデータ入力端子に伝達可能な
第２クロックドバッファと、上記第１クロックドバッフ
ァ及び上記第２クロックドバッファを上記選択信号に応
じて選択的に導通状態とするためのインバータとを含ん
で成り、 上記データ線ドライバは、 上記第１ラッチ回路の出力データを取り込む第２ラッチ
回路と、 上記第２ラッチ回路とは非同期で動作可能な第３ラッチ
回路と、 を含んで成る請求項５記載のフラットディスプレイ装
置。 - 【請求項７】 演算処理を行うためのマイクロコンピュ
ータと、このマイクロコンピュータの処理結果を表示す
るための表示手段とを含むデータ処理装置において、 上記表示手段として、請求項５記載のフラットディスプ
レイ装置を適用して成ることを特徴とするデータ処理装
置。 - 【請求項８】 演算処理を行うためのマイクロコンピュ
ータと、このマイクロコンピュータの処理結果を表示す
るための表示手段とを含むデータ処理装置において、 上記表示手段として、請求項６記載のフラットディスプ
レイ装置を適用して成ることを特徴とするデータ処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19361897A JPH1138939A (ja) | 1997-07-18 | 1997-07-18 | ドライバ、フラットディスプレイ装置、及びデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19361897A JPH1138939A (ja) | 1997-07-18 | 1997-07-18 | ドライバ、フラットディスプレイ装置、及びデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1138939A true JPH1138939A (ja) | 1999-02-12 |
Family
ID=16310942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19361897A Withdrawn JPH1138939A (ja) | 1997-07-18 | 1997-07-18 | ドライバ、フラットディスプレイ装置、及びデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1138939A (ja) |
-
1997
- 1997-07-18 JP JP19361897A patent/JPH1138939A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123308B2 (en) | Display memory, driver circuit, display, and portable information device | |
| JP5414894B2 (ja) | 表示装置 | |
| US20050073470A1 (en) | Controller/driver for driving display panel | |
| US20060232541A1 (en) | Display device and method for driving a display device | |
| JP3710728B2 (ja) | 液晶駆動装置 | |
| JP2010128014A (ja) | 液晶表示装置 | |
| JP2002196732A (ja) | 表示装置、画像制御半導体装置、および表示装置の駆動方法 | |
| KR20050053015A (ko) | 표시메모리회로를 구비한 표시컨트롤러 | |
| JP2006330101A (ja) | 表示装置の駆動回路、および駆動方法 | |
| JPS6337394A (ja) | マトリクス表示装置 | |
| JP3596507B2 (ja) | 表示メモリ、ドライバ回路、及びディスプレイ | |
| CN108831370B (zh) | 显示驱动方法及其装置、显示装置和可穿戴设备 | |
| JP3584917B2 (ja) | ドライバ回路及びディスプレイ | |
| JP4167952B2 (ja) | 表示ドライバ、電気光学装置及び駆動方法 | |
| US7327342B2 (en) | Controller/driver for driving display panel | |
| JPH1138939A (ja) | ドライバ、フラットディスプレイ装置、及びデータ処理装置 | |
| KR20090128813A (ko) | 그래픽 메모리의 데이터 라이트 제어 방법 및 그 장치 | |
| JP3988708B2 (ja) | 表示ドライバ、電気光学装置及び駆動方法 | |
| JP3627408B2 (ja) | 表示体の駆動回路，半導体集積回路装置，表示装置および電子機器 | |
| JP3775188B2 (ja) | 液晶表示装置及びその液晶表示装置を備えた情報機器 | |
| JP3621352B2 (ja) | 画像表示装置および表示制御回路 | |
| JP2001249644A (ja) | 液晶表示装置 | |
| JP3800973B2 (ja) | 表示体の駆動回路，半導体集積回路装置，表示装置および電子機器 | |
| CN114822385A (zh) | 一种led显示驱动芯片的写保护电路 | |
| JP5004424B2 (ja) | 画像処理装置，及び，コントローラドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |