JPH11355260A

JPH11355260A - 信号処理装置

Info

Publication number: JPH11355260A
Application number: JP10163216A
Authority: JP
Inventors: Mitsukuni Yokota; 光邦横田; Hiroshi Nomura; 博野村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-06-11
Filing date: 1998-06-11
Publication date: 1999-12-24

Abstract

(57)【要約】【課題】ＬＳＩ等データ処理装置の出力信号の不確定幅
が大きいと、次段に接続するデータ処理装置の入力タイ
ミングマージンを劣化させ、最悪の場合データを取り込
むことが困難となる。この信号不確定幅を抑える回路構
成を簡易に実現し、さらに汎用性を持たせる。【解決手段】出力部ないし入力部のフリップフロップに
ゲート遅延の少ないクロックを入力することで、出力信
号の不確定幅を抑えることができ、入力信号の取り込み
マージン向上を図ることができた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩ、プリント
基板等を含むデータ処理装置に係り、特に遅延変動の少
ないデータ処理装置に関する。

【０００２】

【従来の技術】まず、図１と図２とを用いて、２台のデ
ータ処理装置の間のクロックとデータとのやりとりにつ
いて説明する。図１は、データ処理装置１とデータ処理
装置２のデータとクロックの接続について説明する図で
ある。データはデータ処理装置１からデータ処理装置２
へ転送され、クロックはクロック発生源３よりデータ処
理装置１とデータ処理装置２に供給される。データ処理
装置１ではＤＴＩＮより入力されたデータに処理を行
い、ＤＴＯＵＴより出力する機能を有する。データ処理
装置２ではデータ処理装置１からのデータをＤＴＩＮよ
り取り込み処理を行う。

【０００３】その時のタイミングは図２に示す。ここ
で、図２は、データ処理装置の入力データタイミングを
説明する図である。使用している部品の製造ばらつきや
使用環境変化(温度変動や電源電圧変動)により、データ
処理装置１で処理されたデータ出力(ＤＴＯＵＴ)には、
網掛けで示すようなデータ値が不確定となる部分ができ
てしまう。この例の場合、データ入力(ＤＴＩＮ)はデー
タ処理装置１に入力される時点でクロック(ＣＫＩＮ)の
立ち上がりに対してｔｓ１とｔｈ１のデータ値確定幅が
あったにもかかわらず、出力される時にはｔｓ２とｔｈ
２のようにデータ確定幅が減少してしまう。データ確定
幅が減少することにより、データ処理装置２でのデータ
取り込み時のマージンが劣化してしまう。

【０００４】データ処理装置１の上記劣化現象につい
て、図３ないし図５を用いて詳細を説明する。ここで、
図３はデータ処理装置１内部の回路構成図であり、図４
はクロックツリーを説明する図であり、図５はその入力
データタイミングを説明する図である。入力端子１０１
より入力されたデータ(ＤＴＩＮ)およびクロック(ＣＫ
ＩＮ)は入力バッファ１０２を通して内部回路に供給さ
れる。クロックは装置内部の全フリップフロップ１０９
に配るために、クロックツリー１０３により複数のクロ
ック信号に展開される。図４を用いてクロックツリー構
成について説明する。クロックツリー１０３内部はクロ
ックバッファ１０８をツリー状に接続してあり、一本の
クロック入力を多数のクロック信号に増やすことができ
る。分配されたクロックは、データ処理等に用いられる
フリップフロップ１０９に接続されるため、使用するフ
リップフロップ１０９の数とクロックバッファ１０８の
駆動能力によりクロックツリーのゲート段数および分配
数が決まる。

【０００５】図３に戻り、入力端子１０１より入力され
たデータは、処理を行うデータ処理ブロック１０４のフ
リップフロップ１０９のデータ端子に入力される。この
時に、フリップフロップ１０９には、クロックツリー１
０３からのクロック(ＣＫ１)が接続されている。また、
フリップフロップ１０９からデータ処理部１１５にて処
理されたデータ(ＤＴ１)は、出力用のフリップフロップ
１０５に入り、クロックツリー１０３からのクロック
(ＣＫ１)により取り込まれ、出力データとして出力バッ
ファ１０６を通って出力端子１０７より出力データ(Ｄ
ＴＯＵＴ)として出力される。

【０００６】次に、図５を用いてデータ処理装置１の動
作タイミングを説明する。入力クロック(ＣＫＩＮ)が入
力バッファ１０１およびクロックツリー１０３を通りフ
リップフロップへの入力クロック(ＣＫ１)となるまでの
遅延時間をｄ１とする。この遅延時間ｄ１は、使用して
いる素子の製造ばらつきや環境変化により変動する。遅
延時間が最小となる場合をｄ１(ｍｉｎ)とし、最大とな
る場合をｄ１(ｍａｘ)とすると、遅延変動幅は｛ｄ１
(ｍａｘ)−ｄ１(ｍｉｎ)｝とあらわされる。

【０００７】また、データ処理ブロック１０４にあるフ
リップフロップ１０９の標準遅延時間をｄ２とすると、
この値も上記同様の理由により変動し、最小の場合ｄ２
(ｍｉｎ)、最大の場合ｄ２(ｍａｘ)とする。出力用のフ
リップフロップ１０５から出力バッファ１０６を通して
出力端子１０７へ出るまでの標準遅延時間ｄ３も同様に
変動し、最小の場合ｄ３(ｍｉｎ)、最大の場合ｄ３(ｍ
ａｘ)とする。

【０００８】ここで、データを処理するためのフリップ
フロップ１０９の遅延時間の変動は、出力用フリップフ
ロップ１０５で打ち消すことができるが、出力用フリッ
プフロップ１０５の遅延時間の変動は残ってしまう。そ
こで、データ出力端子１０７で見たデータの信号不確定
幅は遅延変動幅と一致し、{ｄ３(ｍａｘ)＋ｄ１(ｍａ
ｘ)}−{ｄ３(ｍｉｎ)＋ｄ１(ｍｉｎ)}となる。よって、
データ出力端子１０７で見たデータの確定幅Ｗ２は、ク
ロックの周期をＴとすると、次式（１）となる。

【０００９】Ｗ２＝Ｔ−[{ｄ３(ｍａｘ)＋ｄ１(ｍａｘ)}−{ｄ３(ｍｉｎ)＋ｄ１(ｍｉｎ)}] …(１) ここで、遅延変動を示す係数Ｋ(ｍａｘ)，Ｋ(ｍｉｎ)を
定義して前式(１)を書き直すと、次式となる。

【００１０】Ｗ２＝Ｔ−{Ｋ(ｍａｘ)−Ｋ(ｍｉｎ)}×(ｄ３＋ｄ１)…(２) ｄ１(ｍａｘ)＝Ｋ(ｍａｘ)×ｄ１ｄ１(ｍｉｎ)＝Ｋ(ｍｉｎ)×ｄ１ｄ３(ｍａｘ)＝Ｋ(ｍａｘ)×ｄ３ｄ３(ｍｉｎ)＝Ｋ(ｍｉｎ)×ｄ３Ｋ(ｍａｘ)：遅延が最大となる時の係数Ｋ(ｍｉｎ)：遅延が最小となる時の係数経験的に、上述の回路がＬＳＩである場合、遅延変動を
示す係数は、Ｋ(ｍａｘ)≒１．５、Ｋ(ｍｉｎ)≒０．５
程度となることが多い。これを(２)式に代入するとＷ２
≒Ｔ−(ｄ３＋ｄ１)となり、データ不確定幅は標準遅延
(ｄ３＋ｄ１)と同程度変動するこになる。よって、クロ
ックの遅延時間(ｄ１)やフリップフロップの遅延時間
(ｄ３)が大きいと、出力端子でのデータ確定幅(Ｗ２)が
減少することが判る。

【００１１】なお、クロック分配回路の分岐前のクロッ
ク信号をフリップフロップのクロックとして使用する例
として、特開平２−９６８１９号公報があるが、本発明
とは目的、作用、効果が異なっている。

【００１２】

【発明が解決しようとする課題】出力信号の不確定幅が
大きい場合に、次段に接続するＬＳＩ等のデータ処理装
置の入力タイミングマージンを減少させ、最悪の場合デ
ータを取り込むことができず接続が困難となる。そこ
で、この出力信号の不確定幅を抑える回路構成が必須と
なる。特に高速信号を取り扱う場合には、信号周期に比
べゲート遅延が大きいと信号の不確定幅が信号周期を越
えてしまうことがある。

【００１３】発明の目的は、簡易な回路構成にて装置で
発生する信号の不確定幅を抑えることができ、さらに汎
用性があることである。

【００１４】

【課題を解決するための手段】信号不確定幅を減らす手
段として、ゲート遅延を抑えることが最も効果がある。
そこで、本発明によれば、出力部ないし入力部のフリッ
プフロップにゲート遅延の少ないクロックを入力するこ
とで、出力信号のばらつきを抑えることがで、入力信号
の取り込みマージンを向上させる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。まず、図６および図７を用いて本発
明の実施の形態であるデータ処理装置の実施例を説明す
る。

【００１６】図６は、本発明によるデータ処理装置の回
路図である。ＤＴＩＮ端子１０１よりデータを入力し、
ＣＫＩＮ端子１０１よりクロックを入力する。データは
入力バッファ１０２を通してデータ処理ブロック１０４
中のフリップフロップ１０９に取り込まれデータ処理部
にて処理が行なわれる。さらに処理されたデータは出力
用フリップフロップ１０５および出力バッファ１０６を
通してＤＴＯＵＴ端子１０７より出力される。

【００１７】一方、クロックは入力バッファ１０２を通
った後、クロックツリー１０３にて分配される。クロッ
クツリー１０３にて分配されたクロックＣＫ１は、デー
タ処理ブロック１０４内にあるフリップフロップ１０９
に入力される。ここで、データ出力用フリップフロップ
１０５には、クロックツリーで分配されたクロックＣＫ
１ではなく、クロックツリー手前のクロックＣＫ０１１
０を入力する。

【００１８】次に図７を用いて、信号不確定幅が抑えら
れる原理を説明する。ここで、図７はデータ処理装置の
タイミングチャートである。入力したクロックがクロッ
クツリーを通ると遅延時間ｄ１遅れる。この遅延時間ｄ
１は素子ばらつきや環境変化等により、最小ｄ１(ｍｉ
ｎ)から最大ｄ１(ｍａｘ)まで変動する。従って、クロ
ックツリー出力ＣＫ１は、網掛けで示す範囲で遅延時間
が変動することとなる。この変動幅を持ったクロックに
より、データをフリップフロップに取り込むと、フリッ
プフロップの遅延ｄ２の遅延変動分も加算されて、フリ
ップフロップ出力のデータＤＴ１は｛ｄ１(ｍｉｎ)＋ｄ
２(ｍｉｎ)｝から｛ｄ１(ｍａｘ)＋ｄ２(ｍａｘ)｝の範
囲で遅延が変動してしまう。一方、クロックツリーの手
前のクロックＣＫ０は入力バッファの遅延ｄ４に対して
しか変動しないので、ｄ４(ｍｉｎ)からｄ４(ｍａｘ)の
ばらつきとなる。従って、出力データＤＴＯＵＴは、こ
のクロック遅延ｄ４とフリップフロップ遅延ｄ３とをあ
わせた分の遅延変動となるので、変動幅は｛ｄ４(ｍｉ
ｎ)＋ｄ３(ｍｉｎ)｝から｛ｄ４(ｍａｘ)＋ｄ３(ｍａ
ｘ)｝までとなる。よって、データ出力端子で見たデー
タ確定幅Ｗ２は、クロックＣＫＩＮ周期をＴとすると、
次式となる。

【００１９】Ｗ２＝Ｔ−[{ｄ４(ｍａｘ)＋ｄ３(ｍａｘ)}−{ｄ４(ｍｉｎ)＋ｄ３(ｍｉｎ)}] …(３) ここで、遅延変動を示す係数Ｋ(ｍａｘ)，Ｋ(ｍｉｎ)を
用いて前式を書き直すと、次式となる。

【００２０】Ｗ２＝Ｔ−{Ｋ(ｍａｘ)−Ｋ(ｍｉｎ)}×(ｄ４＋ｄ３)…(４) ｄ３(ｍａｘ)＝Ｋ(ｍａｘ)×ｄ３ｄ４(ｍｉｎ)＝Ｋ(ｍｉｎ)×ｄ４Ｋ(ｍａｘ)：遅延が最大となる時の係数Ｋ(ｍｉｎ)：遅延が最小となる時の係数 (２)式と比較してみると、入力バッファの遅延ｄ４はク
ロックツリーの遅延ｄ１に比べて充分小さいので、従来
に比べデータ確定幅を大きくすることができることがわ
かる。つまり、本実施例のデータ処理装置に接続する次
段のデータ処理装置でのデータ取り込みのタイミングマ
ージンの劣化を小さく抑えることができる効果があり、
さらに簡易な回路構成により実現可能な特徴を有する。

【００２１】次に、本発明の他の実施例を図８ないし図
１１を用いて説明する。まず、図８は、本発明の実施例
のデータ処理装置の回路図である。この実施例の特徴
は、入力データを取り込むためのフリップフロップ１１
６を設けたことと、遅延の大きいクロックから小さいク
ロックへと順番に使用してデータを転送処理していくこ
とである。

【００２２】次に、遅延変動を抑えたクロックでデータ
を取り込む実施例である、装置の入力側の動作につい
て、図９のタイミングチャートを用いて説明する。入力
データ(ＤＴＩＮ)の変化点とクロック(ＣＫＩＮ)の立ち
上がりとが一致している場合を仮定すると、データ取り
込み用フリップフロップ１１６ではクロックの立ち下が
りを使用してデータを取り込むこととなる。この場合、
クロックツリーにより分配した後のクロック(ＣＫ２)を
使用したのでは、遅延変動幅が大きく、フリップフロッ
プのホールド側データ確定時間(Ｈ２)のマージンが小さ
くなり、データを取り込めない可能性がある。

【００２３】また、クロック(ＣＫ２)の立ち上がりを使
用した場合では、セットアップ側データ確定時間(Ｓ２)
が小さくなる。そこで、クロックツリーの手前のクロッ
ク(ＣＫ０)を使用すれば、遅延変動の小さいクロックに
てデータを取り込むこことができる。さらに、クロック
側とデータ側とで同一の入力バッファを使用していれ
ば、遅延も同じとなるため、フリップフロップのセット
アップ側データ確定時間(Ｓ２)とホールド側データ確定
時間(Ｈ１)のマージンを等しく大きくすることができ
る。ここで取り込まれたデータ(ＤＴ０)はデータの確定
幅が最大であることから、次段のフリップフロップでは
遅延変動が最も大きいクロック、すなわちクロックツリ
ーの末端からのクロック(ＣＫ２)を用いてもデータを取
り込むことができる。

【００２４】次に、遅延の大きいクロックから小さいク
ロックへと順番に使用してデータを転送していく方法に
ついて図１０のタイミングチャートを用いて説明する。
クロックツリーの遅延がクロックの周期に近い場合、す
なわち図中の記号ではＴ≒ｄ３である場合では、出力用
フリップフロップ１０５で用いているクロック(ＣＫ０)
の取り込みエッジがデータの不確定領域に一致してしま
い、正しくデータを取り込むことができない。そこで、
データ処理ブロック１０４内ではデータ出力用フリップ
フロップ１０５に近づくにつれて使用するクロックもツ
リーの根元に近いものを段階的に使用する。この実施例
では、データ処理ブロック１０４の初段フリップフロッ
プには、クロックツリー末端のクロック(ＣＫ２)を使用
し、データ出力用フリップフロップ１０５の前段のフリ
ップフロップではクロックツリーの根元のクロック(Ｃ
Ｋ１)を使用する。このようにすることで、データ出力
用フリップフロップ１０５でもデータを正しく取り込む
ことができるようになる。

【００２５】次に、ＰＬＬを用いた回路での本発明の実
施例を、図１１および図１２を用いて説明する。ここ
で、図１１は、本発明の実施例のＰＬＬを用いたデータ
処理装置の回路図であり、図１２は、そのタイミングチ
ャートである。

【００２６】クロック側の入力バッファ１０１の後にＰ
ＬＬ１１１を挿入し、ＰＬＬ１１１のフィードバックル
ープ１１２にはクロックツリー１０３の末端クロック
(ＣＫ１)を戻す。ＰＬＬ１１１の機能として、ＰＬＬ１
１１の参照クロック(ＣＫ０)にフィードバッククロック
(ＣＫ１)の位相・周波数をあわせることができる。その
ため、図１２のタイミングチャートに示すように、入力
クロック(ＣＫ０)とクロックツリー末端クロック(ＣＫ
１)の位相が合うことから、クロックツリーの末端クロ
ック(ＣＫ１)の遅延変動は、入力クロック(ＣＫ０)の遅
延変動と同程度に抑えることができ、出力用フリップフ
ロップ１０５にクロックツリー末端のクロック(ＣＫ１)
を使用しても、出力信号不確定幅を抑える効果がある。

【００２７】本発明は、ＬＳＩ内部のみならずプリント
基板内部、プリント基板間もしくは装置間を接続する場
合にも適用できる。これを、図１３を用いて説明する。

【００２８】図１３は、プリント基板の構成を説明する
図である。このプリント基板では、図８で説明した実施
例と同様に、入力用フリップフロップ１１６および出力
用フリップフロップ１０５を設け、それらフリップフロ
ップへはクロック発生源３の根元よりクロックを供給す
ることで、プリント基板間のデータ送受信のタイミング
マージンを向上することができる。各データ処理ＬＳＩ
１２１へはクロックバッファ１０８を用いて分配された
クロックを配り、配る順番もデータの出口から入り口の
順番にクロックツリーの根元に近いクロックを使用する
ことで、正しくデータが取り込める。また、各部品の配
置について、クロック発生源３および入力用フリップフ
ロップ１１６、出力用フリップフロップ１０５はプリン
ト基板のコネクタ１１８に近いところに配置すること
で、クロック配線長を短くでき、遅延変動を抑えること
ができる。

【００２９】

【発明の効果】本発明によれば、信号不確定幅を低減す
ることができるために、ＬＳＩ間、プリント基板間、装
置間などデータをやりとりする場合のタイミングマージ
ンを向上させることができる。特に高速信号の送信時に
効果がある。

【図面の簡単な説明】

【図１】２台のデータ処理装置とクロック源との接続を
説明する図である。

【図２】従来のデータ処理装置の入力データタイミング
を示す説明図である。

【図３】従来のデータ処理装置の回路図である。

【図４】クロックツリーの構成を説明する図である。

【図５】従来のデータ処理装置のタイミングチャートで
ある。

【図６】本発明の実施例のデータ処理装置の回路図であ
る。

【図７】本発明の実施例のデータ処理装置のタイミング
チャートである。

【図８】本発明の実施例のデータ処理装置の回路図であ
る。

【図９】本発明の実施例のデータ処理装置の入力部のタ
イミングチャートである。

【図１０】本発明の実施例のデータ処理装置のデータ転
送部のタイミングチャートである。

【図１１】本発明の実施例のＰＬＬを用いたデータ処理
装置の回路図である。

【図１２】本発明の実施例のＰＬＬを用いたデータ処理
装置のタイミングチャートである。

【図１３】本発明の実施例のプリント基板の構成を説明
する図である。

【符号の説明】

１…データ処理装置Ａ、２…データ処理装置Ｂ、３…
クロック発生源、１０１…入力端子、１０２…入
力バッファ、１０３…クロックツリー、１０４…データ
処理ブロック、１０５…データ出力用フリップフロッ
プ、１０６…出力バッファ、１０７…出力端子、
１０８…クロックバッファ、１０９…フリップフロッ
プ、１１０…出力フリップフロップ用クロック、１１１
…ＰＬＬ、１１２…フィードバックループ、１
１３…バッファ、１１４…遅延バッファ、１１５
…データ処理回路、１１６…データ取り込み用フリップ
フロップ、１１７…プリント基板、１１８…コネク
タ、１１９…データ配線、１２０…クロック配
線、１２１…データ処理ＬＳＩ。

Claims

【特許請求の範囲】

【請求項１】第１のデータ信号とクロック信号とを入力
し、第２のデータ信号を出力するデータ処理装置であっ
て、前記第２のデータ信号の不確定幅を抑える手段を含むこ
とを特徴とするデータ処理装置。
【請求項２】請求項１記載のデータ処理装置であって、前記データ信号の不確定幅を抑える手段は、データ出力
部のフリップフロップに供給するクロックの遅延変動を
抑える手段を設けたことを特徴とするデータ処理装置。
【請求項３】第１のデータ信号とクロック信号とを入力
し、前記クロック信号を入力バッファとクロックツリー
とで分配し、第２のデータ信号を出力するデータ処理装
置であって、前記第２のデータ信号の出力用バッファには、前記入力
バッファ直後のクロックを供給することを特徴とするデ
ータ処理装置。
【請求項４】請求項３に記載のデータ処理装置であっ
て、前記第１のデータ信号の取り込み用フリップフロップに
は、前記入力バッファ直後のクロックを供給することを
特徴とするデータ処理装置。
【請求項５】請求項４に記載のデータ処理装置であっ
て、前記取り込み用フリップフロップと前記出力用バッファ
との間の複数のデータ処理段には、データ信号の流れに
沿って、前記クロックツリーで分配されたクロックのう
ち遅延の大きいクロックから小さいクロックの順に供給
することを特徴とするデータ処理装置。
【請求項６】第１のデータ信号とクロック信号とを入力
し、前記クロック信号を入力バッファとクロックツリー
とで分配し、第２のデータ信号を出力するデータ処理装
置であって、前記入力バッファと前記クロックツリーとの間にＰＬＬ
を設け、前記ＰＬＬのフィードバックループに前記クロ
ックツリーの遅延のもっとも大きい出力を接続すること
を特徴とするデータ処理装置。