JPH11355144A - 符号化方法、コ―ド発生方法および変調エンコ―ダ - Google Patents
符号化方法、コ―ド発生方法および変調エンコ―ダInfo
- Publication number
- JPH11355144A JPH11355144A JP11068942A JP6894299A JPH11355144A JP H11355144 A JPH11355144 A JP H11355144A JP 11068942 A JP11068942 A JP 11068942A JP 6894299 A JP6894299 A JP 6894299A JP H11355144 A JPH11355144 A JP H11355144A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- bit
- subword
- nibbles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000001514 detection method Methods 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 14
- 238000005070 sampling Methods 0.000 claims description 13
- 238000013507 mapping Methods 0.000 claims description 11
- 238000013500 data storage Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000007476 Maximum Likelihood Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 磁気媒体記録用の、予め定められた最小０ラ
ンレングスｄおよび最大０ランレングスｋに従って３２
ビットデジタルデータワードのシーケンスを３３ビット
コードワードのシーケンスに符号化する方法および装置
を提供する。 【解決手段】 方法は各データワードを８個のデータニ
ブルに分割し、いずれかのデータニブルが０ばかりを含
んでいないかを判定することを含む。コード違反がない
場合、８個のデータニブルを７個のコードニブルと５ビ
ットコードサブワードの４つのビットとにマッピング
し、５番目の制御ビットを１に設定する。１つ以上のコ
ード違反が存在する場合、その場所を少なくとも５ビッ
トコードサブワード内および必要な他のコードニブル内
に埋込み、通常コードサブワードに向けられるデータニ
ブルとニブル場所とを、コード違反であると判定される
データニブルを本来含むコード場所に再マッピングす
る。
ンレングスｄおよび最大０ランレングスｋに従って３２
ビットデジタルデータワードのシーケンスを３３ビット
コードワードのシーケンスに符号化する方法および装置
を提供する。 【解決手段】 方法は各データワードを８個のデータニ
ブルに分割し、いずれかのデータニブルが０ばかりを含
んでいないかを判定することを含む。コード違反がない
場合、８個のデータニブルを７個のコードニブルと５ビ
ットコードサブワードの４つのビットとにマッピング
し、５番目の制御ビットを１に設定する。１つ以上のコ
ード違反が存在する場合、その場所を少なくとも５ビッ
トコードサブワード内および必要な他のコードニブル内
に埋込み、通常コードサブワードに向けられるデータニ
ブルとニブル場所とを、コード違反であると判定される
データニブルを本来含むコード場所に再マッピングす
る。
Description
【０００１】
【発明の概要】この発明は変調コード、方法および変調
符号化／復号化装置に関する。より特定的には、この発
明は最大ランレングスが小さく（たとえばｋ＝６）、エ
ラー伝搬特性が最適化され、デジタルリニア磁気テープ
記録および再生システムなどの磁気記録システム内で簡
単に実現される率の高いランレングス限定変調コードに
関する。
符号化／復号化装置に関する。より特定的には、この発
明は最大ランレングスが小さく（たとえばｋ＝６）、エ
ラー伝搬特性が最適化され、デジタルリニア磁気テープ
記録および再生システムなどの磁気記録システム内で簡
単に実現される率の高いランレングス限定変調コードに
関する。
【０００２】
【発明の背景】変調コードは、符号化され記録される特
定のユーザ情報のデータパターンを考慮して、データト
ラック内の磁束遷移のより均一な分布を達成するために
磁気記録チャネル内で用いられてきた。特に、ランレン
グス限定（ＲＬＬ）変調コードが、部分応答最尤度サン
プリング検出（ＰＲＭＬ）データ記録および再生チャネ
ル、決定フィードバック等化（ＤＦＥ）検出チャネルな
らびに固定遅延ツリー検索（ＦＤＴＳ）検出チャネルに
おいて用いられてきた。
定のユーザ情報のデータパターンを考慮して、データト
ラック内の磁束遷移のより均一な分布を達成するために
磁気記録チャネル内で用いられてきた。特に、ランレン
グス限定（ＲＬＬ）変調コードが、部分応答最尤度サン
プリング検出（ＰＲＭＬ）データ記録および再生チャネ
ル、決定フィードバック等化（ＤＦＥ）検出チャネルな
らびに固定遅延ツリー検索（ＦＤＴＳ）検出チャネルに
おいて用いられてきた。
【０００３】磁気データ記憶チャネルのための関心のあ
る標準的部分応答ターゲットには、（１−Ｄ）ダイ−コ
ードターゲット、ＰＲ４（１−Ｄ2）ターゲット、ＥＰ
Ｒ４（１＋Ｄ−Ｄ2−Ｄ3）ターゲットおよびＥ2ＰＲ４
ターゲットが含まれている。ここでＤはユニット遅延演
算子を表わす。（１−Ｄ）（１＋Ｄ）Nの形の標準的タ
ーゲットの欠点の１つは、これが磁気チャネルに対する
近似的な一致にすぎないことであるが、しかしこれは比
較的容易に実現され、これがナイキストサンプリング周
波数においてスペクトルナルを示す。磁気記録チャネル
に有用である他のターゲットには最小平均二乗誤差（Ｍ
ＭＳＥ）タイプのターゲットが含まれる。新しい階層の
固定部分応答ターゲットについては、「ＰＲＭＬサンプ
ルデータ検出チャネルにおける新しい階層の固定部分応
答ターゲットを用いたディスクドライブ」（“Disk Dri
ve Using New Class of Fixed Partial Response Targe
tsin a PRML Sampled Data Detection Channel”）（ク
ウォンタム（Quantum）事件番号Ｑ９８−１０４０−Ｕ
Ｓ１）と題された１９９８年３月４日出願のフィッシャ
ー（Fisher）他による同時従属の米国特許出願連続番号
第 号に記載され、その開示はここに引用に
より援用される。
る標準的部分応答ターゲットには、（１−Ｄ）ダイ−コ
ードターゲット、ＰＲ４（１−Ｄ2）ターゲット、ＥＰ
Ｒ４（１＋Ｄ−Ｄ2−Ｄ3）ターゲットおよびＥ2ＰＲ４
ターゲットが含まれている。ここでＤはユニット遅延演
算子を表わす。（１−Ｄ）（１＋Ｄ）Nの形の標準的タ
ーゲットの欠点の１つは、これが磁気チャネルに対する
近似的な一致にすぎないことであるが、しかしこれは比
較的容易に実現され、これがナイキストサンプリング周
波数においてスペクトルナルを示す。磁気記録チャネル
に有用である他のターゲットには最小平均二乗誤差（Ｍ
ＭＳＥ）タイプのターゲットが含まれる。新しい階層の
固定部分応答ターゲットについては、「ＰＲＭＬサンプ
ルデータ検出チャネルにおける新しい階層の固定部分応
答ターゲットを用いたディスクドライブ」（“Disk Dri
ve Using New Class of Fixed Partial Response Targe
tsin a PRML Sampled Data Detection Channel”）（ク
ウォンタム（Quantum）事件番号Ｑ９８−１０４０−Ｕ
Ｓ１）と題された１９９８年３月４日出願のフィッシャ
ー（Fisher）他による同時従属の米国特許出願連続番号
第 号に記載され、その開示はここに引用に
より援用される。
【０００４】従来、ＰＲＭＬサンプリングデータ検出シ
ステムにおいて、磁気記録媒体から再生されるユーザデ
ータの「最尤度」検出を達成するのに、ビタビ検出器が
用いられる。たとえば、８状態トレリス（公称ＥＰＲ４
ターゲット）を有するビタビ検出器は一般的に、反復法
を用いて検出器トレリスのさまざまな分岐に沿った最尤
度経路またはルートを定める。「最尤度」とは概して、
最小平均二乗誤差を生じるトレリスを通る特定の経路の
ことを意味する。
ステムにおいて、磁気記録媒体から再生されるユーザデ
ータの「最尤度」検出を達成するのに、ビタビ検出器が
用いられる。たとえば、８状態トレリス（公称ＥＰＲ４
ターゲット）を有するビタビ検出器は一般的に、反復法
を用いて検出器トレリスのさまざまな分岐に沿った最尤
度経路またはルートを定める。「最尤度」とは概して、
最小平均二乗誤差を生じるトレリスを通る特定の経路の
ことを意味する。
【０００５】ＰＲＭＬデータ記録および再生チャネルの
ための変調コードは、確かで信頼性のおけるデータサン
プリングを達成し、かつ記録／再生プロセスにおいてエ
ラーにより壊される情報の範囲を限定するのに望まし
い、または必要となる、ある特定の所望の信号再生条件
を課するよう選択されるが、これはコード化されたデー
タストリームに何らかの付加的なオーバヘッド情報が追
加されるという犠牲を払ってなされる。付加的なオーバ
ヘッド情報の量は変調コードの「率」または効率に直接
関連する。変調コードにより加えられたオーバヘッド情
報が少なければ少ないほど、コードの率または効率が高
くなる。効率が向上するにつれ、変調コードが必要とす
るオーバヘッド情報により消費される記憶空間が少なく
なる。
ための変調コードは、確かで信頼性のおけるデータサン
プリングを達成し、かつ記録／再生プロセスにおいてエ
ラーにより壊される情報の範囲を限定するのに望まし
い、または必要となる、ある特定の所望の信号再生条件
を課するよう選択されるが、これはコード化されたデー
タストリームに何らかの付加的なオーバヘッド情報が追
加されるという犠牲を払ってなされる。付加的なオーバ
ヘッド情報の量は変調コードの「率」または効率に直接
関連する。変調コードにより加えられたオーバヘッド情
報が少なければ少ないほど、コードの率または効率が高
くなる。効率が向上するにつれ、変調コードが必要とす
るオーバヘッド情報により消費される記憶空間が少なく
なる。
【０００６】特定の変調コードの「率」はコード化され
た出力データストリームにおける符号化されていないビ
ットの符号化されたビットに対する比として規定され
る。たとえば、率２／３コードでは２ユーザビットが３
コードビットに変換され、その効率は０．６６７にすぎ
ず、これは低い率と考えられている。率８／９変調コー
ドは０．８８９のより高い効率を有する。率は効率が１
に近づくにつれ増加するといわれており、効率が０．８
８９を超える変調コードは「率の高い」コードと呼ばれ
る。
た出力データストリームにおける符号化されていないビ
ットの符号化されたビットに対する比として規定され
る。たとえば、率２／３コードでは２ユーザビットが３
コードビットに変換され、その効率は０．６６７にすぎ
ず、これは低い率と考えられている。率８／９変調コー
ドは０．８８９のより高い効率を有する。率は効率が１
に近づくにつれ増加するといわれており、効率が０．８
８９を超える変調コードは「率の高い」コードと呼ばれ
る。
【０００７】率１６／１７（＝０．９４１）変調コード
では、標準の率８／９変調コードに対して記録密度にお
いて概算６パーセント（６％）の増加が達成される。率
１６／１７変調コードにより率の増加が実現できたこと
は、磁気記録媒体（ディスクまたはテープ）に記録され
る各コードビットが、率８／９変調コードによる類似の
コードビット内に含まれているよりも約６％多くユーザ
データ情報を含んでいることを意味する。率１６／１７
変調コードの一例は、「磁気記録チャネルのための率１
６／１７（Ｄ＝０，Ｇ＝６／Ｉ＝７）変調コード」
（“Rate 16/17（D=0, G=6/I=7） Modulation Code for
a Magnetic Recording Channel”）と題された、同一
出願人に譲渡される、フィッツパトリック（Fitzpatric
k）他への米国特許第５，６３５，９３３号に挙げられ
ており、その開示はここに引用により援用される。率１
６／１７変調コードの別の例は、「３−ウェイバイトイ
ンタリーブＥＣＣを備えるビットインタリーブ率１６／
１７変調コード」（“Bit-Interleaved Rate 16/17 Mod
ulation Code with Three-Way Byte-Interleaved EC
C”）と題された、フィッシャー他による１９９５年８
月２４日出願の、同一出願人に譲渡される米国特許出願
連続番号第０８／５１８，９４５号であって現在の米国
特許第 号に記載され、その開示はここに引用
により援用される。
では、標準の率８／９変調コードに対して記録密度にお
いて概算６パーセント（６％）の増加が達成される。率
１６／１７変調コードにより率の増加が実現できたこと
は、磁気記録媒体（ディスクまたはテープ）に記録され
る各コードビットが、率８／９変調コードによる類似の
コードビット内に含まれているよりも約６％多くユーザ
データ情報を含んでいることを意味する。率１６／１７
変調コードの一例は、「磁気記録チャネルのための率１
６／１７（Ｄ＝０，Ｇ＝６／Ｉ＝７）変調コード」
（“Rate 16/17（D=0, G=6/I=7） Modulation Code for
a Magnetic Recording Channel”）と題された、同一
出願人に譲渡される、フィッツパトリック（Fitzpatric
k）他への米国特許第５，６３５，９３３号に挙げられ
ており、その開示はここに引用により援用される。率１
６／１７変調コードの別の例は、「３−ウェイバイトイ
ンタリーブＥＣＣを備えるビットインタリーブ率１６／
１７変調コード」（“Bit-Interleaved Rate 16/17 Mod
ulation Code with Three-Way Byte-Interleaved EC
C”）と題された、フィッシャー他による１９９５年８
月２４日出願の、同一出願人に譲渡される米国特許出願
連続番号第０８／５１８，９４５号であって現在の米国
特許第 号に記載され、その開示はここに引用
により援用される。
【０００８】率２４／２５変調コードの一例は、「ＰＲ
ＭＬ記録チャネル用率２４／２５変調コード」（“Rate
24/25 Modulation Code for PRML Recording Channel
s”）と題されたフィッシャー他による１９９６年１２
月３１日出願の、同一出願人に譲渡される米国特許出願
連続番号第０８／７４４，４１２号であって現在の米国
特許第 号に記載されており、その開示はこ
こに引用により援用される。「高い率のランレングス限
定コードの組合せ構成」（“Combinatorial Constructi
on of High Rate Runlength-limited Codes”IEEE Proc
eedings of Globecom, 1996. p.343-347）と題されたWi
jngaardenおよびImminkによる論文では、高い率の変調
コードを構成するための技術が記述される。この論文で
は、率１６／１７（ｄ＝０，ｋ＝４）コードおよび率１
６／１７（ｄ＝０，ｋ＝６）コードを含む例を説明して
いる。非常に高い率の変調コードを採用するにあたって
生じる問題点は、符号化および復号化プロセスの実用的
なハードウェア実装を行なうのに通常、かなりの複雑さ
が必要となることである。
ＭＬ記録チャネル用率２４／２５変調コード」（“Rate
24/25 Modulation Code for PRML Recording Channel
s”）と題されたフィッシャー他による１９９６年１２
月３１日出願の、同一出願人に譲渡される米国特許出願
連続番号第０８／７４４，４１２号であって現在の米国
特許第 号に記載されており、その開示はこ
こに引用により援用される。「高い率のランレングス限
定コードの組合せ構成」（“Combinatorial Constructi
on of High Rate Runlength-limited Codes”IEEE Proc
eedings of Globecom, 1996. p.343-347）と題されたWi
jngaardenおよびImminkによる論文では、高い率の変調
コードを構成するための技術が記述される。この論文で
は、率１６／１７（ｄ＝０，ｋ＝４）コードおよび率１
６／１７（ｄ＝０，ｋ＝６）コードを含む例を説明して
いる。非常に高い率の変調コードを採用するにあたって
生じる問題点は、符号化および復号化プロセスの実用的
なハードウェア実装を行なうのに通常、かなりの複雑さ
が必要となることである。
【０００９】複雑さが増すことはマルチチャネルリニア
デジタル磁気テープ記録の例に表わされる。テープ記録
が硬いディスクによる記録と異なる点は、動く記録テー
プが比較的に非常に低い質量を有し、瞬時テープ速度に
おいてかなり変動しやすいことである。一方、回転スピ
ンドルに装着された１つ以上の硬い記録ディスクは、か
なりの角運動量を示し、これは角速度の瞬時の変化を妨
げる。
デジタル磁気テープ記録の例に表わされる。テープ記録
が硬いディスクによる記録と異なる点は、動く記録テー
プが比較的に非常に低い質量を有し、瞬時テープ速度に
おいてかなり変動しやすいことである。一方、回転スピ
ンドルに装着された１つ以上の硬い記録ディスクは、か
なりの角運動量を示し、これは角速度の瞬時の変化を妨
げる。
【００１０】いくつかの状況がテープ速度差に寄与する
ことがわかっている。繰出または巻取リールへのテープ
の偏心スプーリングの結果、テープがその偏って載置さ
れるスプールまたはパンケーキから供給されるにつれ繰
返され得る速度変動が生じることがある。リールまたは
テープ案内経路の他の要素の欠陥もまた、テープ差動速
度に寄与し得る。さらに、たとえば比較的乾いたまたは
湿気のない環境においてスプーリングされ、後にある期
間湿気の高い環境において保管されていたテープは、水
分の吸収によって圧迫された状態で膨張し、これにより
予測のできない挙動を生じ、テープがスプールから供給
されるにつれ急な速度差を生じる。
ことがわかっている。繰出または巻取リールへのテープ
の偏心スプーリングの結果、テープがその偏って載置さ
れるスプールまたはパンケーキから供給されるにつれ繰
返され得る速度変動が生じることがある。リールまたは
テープ案内経路の他の要素の欠陥もまた、テープ差動速
度に寄与し得る。さらに、たとえば比較的乾いたまたは
湿気のない環境においてスプーリングされ、後にある期
間湿気の高い環境において保管されていたテープは、水
分の吸収によって圧迫された状態で膨張し、これにより
予測のできない挙動を生じ、テープがスプールから供給
されるにつれ急な速度差を生じる。
【００１１】テープ速度における変動の結果、記録デー
タの周波数が速度変化により変調される。テープに記録
されたビットを検出する上で、ＰＲＭＬサンプリングデ
ータ検出チャネルにおいて一般的に用いられるように、
位相同期ループを用いていかなる周波数変動をも追跡
し、これによって非常に高い記録密度において記録され
たビットの信頼性の高い検出を可能にする。位相同期ル
ープが良好に動作することを確実にするため、頻繁に位
相エラー情報をもたらすことが重要である。考慮される
ように、書込前置増幅器への入力（プリコーダの出力）
において１は書込電流のある極性、たとえば正に対応
し、０は書込電流の逆極性、たとえば負に対応する。１
が０の後に続くか、または０が１の後に続く場合はいつ
でも、磁化の逆転が磁気媒体に書込まれ、ほぼローレン
ツ関数（Lorentzian function）のような形をしたベル
形パルスが再生中に感知される波形に生じる。再生中に
必要であるタイミングおよび利得情報を頻繁にもたらす
ために、磁束遷移のない状態が長い間続くことと長い間
連続して磁束遷移が続くこととが避けられる。この目的
は従来、ランレングスにより１／（１＋Ｄ2）プリコー
ダの入力におけるビットを限定することにより達成され
る。ここでＤはユニット遅延演算子である。
タの周波数が速度変化により変調される。テープに記録
されたビットを検出する上で、ＰＲＭＬサンプリングデ
ータ検出チャネルにおいて一般的に用いられるように、
位相同期ループを用いていかなる周波数変動をも追跡
し、これによって非常に高い記録密度において記録され
たビットの信頼性の高い検出を可能にする。位相同期ル
ープが良好に動作することを確実にするため、頻繁に位
相エラー情報をもたらすことが重要である。考慮される
ように、書込前置増幅器への入力（プリコーダの出力）
において１は書込電流のある極性、たとえば正に対応
し、０は書込電流の逆極性、たとえば負に対応する。１
が０の後に続くか、または０が１の後に続く場合はいつ
でも、磁化の逆転が磁気媒体に書込まれ、ほぼローレン
ツ関数（Lorentzian function）のような形をしたベル
形パルスが再生中に感知される波形に生じる。再生中に
必要であるタイミングおよび利得情報を頻繁にもたらす
ために、磁束遷移のない状態が長い間続くことと長い間
連続して磁束遷移が続くこととが避けられる。この目的
は従来、ランレングスにより１／（１＋Ｄ2）プリコー
ダの入力におけるビットを限定することにより達成され
る。ここでＤはユニット遅延演算子である。
【００１２】ＰＲＭＬサンプリング磁気テープ記録チャ
ネルのための変調コードにおいて、たとえば、再生中に
記録された波形を適度に正確にサンプリングすることを
確実にするため許容可能なタイミング情報をもたらすよ
うに最大ランレングス制約の大きさを定めることが望ま
しい。変調コードが許容する連続した０のビットの最大
数は「ｋ」制約と称され、コードが許容する１のビット
の間の０のビットの最小数は「ｄ」制約と称される。
ネルのための変調コードにおいて、たとえば、再生中に
記録された波形を適度に正確にサンプリングすることを
確実にするため許容可能なタイミング情報をもたらすよ
うに最大ランレングス制約の大きさを定めることが望ま
しい。変調コードが許容する連続した０のビットの最大
数は「ｋ」制約と称され、コードが許容する１のビット
の間の０のビットの最小数は「ｄ」制約と称される。
【００１３】磁気テープのトラックに書込まれる情報は
まず記録の前に変調符号化される。検出プロセスにおい
て、アナログ再生信号は上述のビタビ検出器プロセス
（または決定フィードバック等化器または固定遅延ツリ
ー検索検出器などの類似の装置）を用いて変調コード化
ビットに変換される。コード化ビットは変調デコーダを
通過することにより情報ビットに復号化される。検出プ
ロセスにおいてエラーが生じた場合、そのエラーは変調
デコーダを通過する際にさらに数多くのエラーに伝搬さ
れ得る。変調コードの望ましい特徴の１つは、可能な限
りエラーの伝搬を制限または限定することである。エラ
ー伝搬を記録された情報の少量に留めることにより、典
型的にドライブシステムレベルにおいて適用される後の
ブロックエラー修正プロセスを望ましい態様で助けるこ
とになる。
まず記録の前に変調符号化される。検出プロセスにおい
て、アナログ再生信号は上述のビタビ検出器プロセス
（または決定フィードバック等化器または固定遅延ツリ
ー検索検出器などの類似の装置）を用いて変調コード化
ビットに変換される。コード化ビットは変調デコーダを
通過することにより情報ビットに復号化される。検出プ
ロセスにおいてエラーが生じた場合、そのエラーは変調
デコーダを通過する際にさらに数多くのエラーに伝搬さ
れ得る。変調コードの望ましい特徴の１つは、可能な限
りエラーの伝搬を制限または限定することである。エラ
ー伝搬を記録された情報の少量に留めることにより、典
型的にドライブシステムレベルにおいて適用される後の
ブロックエラー修正プロセスを望ましい態様で助けるこ
とになる。
【００１４】磁気記憶システムは典型的に、ブロックメ
モリおよび組込まれた制御マイクロプロセッサを含む。
現在、データ記憶システム内でデータ転送を扱うのに用
いられるブロックメモリアレイおよび制御マイクロプロ
セッサは３２または６４ビット幅バスアーキテクチャに
基づいている。この結果、メモリアレイおよびマイクロ
プロセッサのデータの基本単位（データワード）は３２
（または６４）ビットである。そのため、記録チャネル
をブロックメモリおよび制御マイクロプロセッサとイン
ターフェイスする回路の複雑さを制限するために、ブロ
ックメモリアレイおよび制御マイクロプロセッサのバス
幅に一致する高い率の変調コードをもたらすことが望ま
しい。
モリおよび組込まれた制御マイクロプロセッサを含む。
現在、データ記憶システム内でデータ転送を扱うのに用
いられるブロックメモリアレイおよび制御マイクロプロ
セッサは３２または６４ビット幅バスアーキテクチャに
基づいている。この結果、メモリアレイおよびマイクロ
プロセッサのデータの基本単位（データワード）は３２
（または６４）ビットである。そのため、記録チャネル
をブロックメモリおよび制御マイクロプロセッサとイン
ターフェイスする回路の複雑さを制限するために、ブロ
ックメモリアレイおよび制御マイクロプロセッサのバス
幅に一致する高い率の変調コードをもたらすことが望ま
しい。
【００１５】このため、これまで、前述の要件を満たし
かつ先行技術の取組みに関連する問題を解決する、磁気
記録チャネルのための非常に高い率の変調コードの必要
が未解決のまま残されていた。
かつ先行技術の取組みに関連する問題を解決する、磁気
記録チャネルのための非常に高い率の変調コードの必要
が未解決のまま残されていた。
【００１６】
【目的を伴うこの発明の概要】この発明の概括的な目的
は、先行技術の限界および欠点を克服する態様および形
で磁気記録チャネルにおいて用いるための、エラー伝搬
が最適化された率３２／３３（ｄ＝０，ｋ＝６）ランレ
ングス限定変調コードを提供することである。
は、先行技術の限界および欠点を克服する態様および形
で磁気記録チャネルにおいて用いるための、エラー伝搬
が最適化された率３２／３３（ｄ＝０，ｋ＝６）ランレ
ングス限定変調コードを提供することである。
【００１７】この発明の別の目的は、先行技術の取組み
の限界を克服する態様で、検出されるデータの信頼性を
損うことなく非常に高いコード速度を達成する実用的な
率３２／３３変調コードおよび実現例を提供することで
ある。
の限界を克服する態様で、検出されるデータの信頼性を
損うことなく非常に高いコード速度を達成する実用的な
率３２／３３変調コードおよび実現例を提供することで
ある。
【００１８】この発明のさらなる目的は、最小０ランレ
ングスおよび最大０ランレングスを含む予め定められた
変調コーディング制約と一致する態様で、かつエラー伝
搬を有効に制限する態様で、３２ビットデータワードを
３３ビットコードワードに符号化するための簡略化され
た信頼性の高い符号化および復号化方法を提供すること
である。
ングスおよび最大０ランレングスを含む予め定められた
変調コーディング制約と一致する態様で、かつエラー伝
搬を有効に制限する態様で、３２ビットデータワードを
３３ビットコードワードに符号化するための簡略化され
た信頼性の高い符号化および復号化方法を提供すること
である。
【００１９】この発明の原理および局面によれば、一連
のユーザデジタルデータビットを符号化するために、マ
ルチチャネルリニアデジタル磁気テープ記録／再生チャ
ネルなどの部分応答サンプリングデータ検出チャネルに
おいて用いるための（ｄ＝０，ｋ＝６）率３２／３３チ
ャネルコードを生成するための方法が提供される。この
方法は最も好ましくは、３２ビットユーザデータワード
のシーケンスを形成するステップと、各３２ビットユー
ザデータワードを８個の４ビットデータニブルに分割す
るステップと、いずれかのデータニブルが０ばかりを含
んでいないかどうかを判定するステップと、０ばかりを
含むデータニブルが見つからなかった場合、８個の４ビ
ットデータニブルを７個の４ビットコードニブルおよび
１個の５ビットコードサブワードにマッピングするステ
ップと、コードサブワードの５番目のビット位置を含む
コードサブワードの第１の制御ビットを１に設定するス
テップとを含むか、または１個のデータニブルがコード
違反として０ばかりを含んでいると判定される場合、少
なくとも５ビットコードサブワード内にコード違反の場
所を埋込むステップと、本来５ビットコードサブワード
にマッピングするデータニブルを、本来、コード違反を
有すると判定されるデータニブルを受けるコードニブル
にマッピングするステップとを含むか、または２個のデ
ータニブルが０ばかりを含むと判定される場合、第１の
制御ビットを０に設定するステップと、コードサブワー
ドの第２の制御ビットを０に設定するステップと、第２
のコードサブワード内の第３の制御ビットを１に設定す
るステップと、第１のコードサブワードの残りの３つの
ビットを、第１の予め定められた範囲のデータニブル内
の０ばかりを含む２個のデータニブルのうちの一方を識
別するよう設定するステップと、第２のコードサブワー
ドの残りの３つのビットを、第２の予め定められた範囲
のデータニブル内の０ばかりを含む２個のデータニブル
のうちの他方を識別するよう設定するステップと、本来
第１のコードサブワードにマッピングするデータニブル
を、０ばかりを含んでいることを第１のコードサブワー
ドによって識別されるデータニブルを本来受けるコード
サブワードに再配置するステップと、本来第２のコード
サブワードにマッピングするデータニブルを、０ばかり
を含んでいることを第２のコードサブワードにより識別
されるデータニブルを本来受けるコードサブワードに再
配置するステップとを含むか、または３個以上のデータ
ニブルが０ばかりを含んでいることが判定される場合、
８ビットフラグを生成するステップとを含み、フラグの
各ビット位置は、０ばかりを含んでいると判定されるデ
ータニブルを識別しており、さらに、８ビットフラグ
を、第１のコードサブワード、第２のコードサブワード
および第３のコードサブワードにおいて規定される予め
定められた制御ビット位置に書込むステップを含む。こ
のステップはまた、磁気記録チャネルのタイミングルー
プのための最大タイミング情報をもたらすため、第４の
コードサブワードをすべて１に書込むステップを含んで
もよい。
のユーザデジタルデータビットを符号化するために、マ
ルチチャネルリニアデジタル磁気テープ記録／再生チャ
ネルなどの部分応答サンプリングデータ検出チャネルに
おいて用いるための（ｄ＝０，ｋ＝６）率３２／３３チ
ャネルコードを生成するための方法が提供される。この
方法は最も好ましくは、３２ビットユーザデータワード
のシーケンスを形成するステップと、各３２ビットユー
ザデータワードを８個の４ビットデータニブルに分割す
るステップと、いずれかのデータニブルが０ばかりを含
んでいないかどうかを判定するステップと、０ばかりを
含むデータニブルが見つからなかった場合、８個の４ビ
ットデータニブルを７個の４ビットコードニブルおよび
１個の５ビットコードサブワードにマッピングするステ
ップと、コードサブワードの５番目のビット位置を含む
コードサブワードの第１の制御ビットを１に設定するス
テップとを含むか、または１個のデータニブルがコード
違反として０ばかりを含んでいると判定される場合、少
なくとも５ビットコードサブワード内にコード違反の場
所を埋込むステップと、本来５ビットコードサブワード
にマッピングするデータニブルを、本来、コード違反を
有すると判定されるデータニブルを受けるコードニブル
にマッピングするステップとを含むか、または２個のデ
ータニブルが０ばかりを含むと判定される場合、第１の
制御ビットを０に設定するステップと、コードサブワー
ドの第２の制御ビットを０に設定するステップと、第２
のコードサブワード内の第３の制御ビットを１に設定す
るステップと、第１のコードサブワードの残りの３つの
ビットを、第１の予め定められた範囲のデータニブル内
の０ばかりを含む２個のデータニブルのうちの一方を識
別するよう設定するステップと、第２のコードサブワー
ドの残りの３つのビットを、第２の予め定められた範囲
のデータニブル内の０ばかりを含む２個のデータニブル
のうちの他方を識別するよう設定するステップと、本来
第１のコードサブワードにマッピングするデータニブル
を、０ばかりを含んでいることを第１のコードサブワー
ドによって識別されるデータニブルを本来受けるコード
サブワードに再配置するステップと、本来第２のコード
サブワードにマッピングするデータニブルを、０ばかり
を含んでいることを第２のコードサブワードにより識別
されるデータニブルを本来受けるコードサブワードに再
配置するステップとを含むか、または３個以上のデータ
ニブルが０ばかりを含んでいることが判定される場合、
８ビットフラグを生成するステップとを含み、フラグの
各ビット位置は、０ばかりを含んでいると判定されるデ
ータニブルを識別しており、さらに、８ビットフラグ
を、第１のコードサブワード、第２のコードサブワード
および第３のコードサブワードにおいて規定される予め
定められた制御ビット位置に書込むステップを含む。こ
のステップはまた、磁気記録チャネルのタイミングルー
プのための最大タイミング情報をもたらすため、第４の
コードサブワードをすべて１に書込むステップを含んで
もよい。
【００２０】説明した変調符号化方法に一致して動作す
る変調エンコーダおよび変調デコーダもこの発明の一部
分を形成している。
る変調エンコーダおよび変調デコーダもこの発明の一部
分を形成している。
【００２１】この発明のこれらおよび他の目的、利点、
局面および特徴は、添付の図面に関連して示される好ま
しい実施例の以下の詳細な説明を考慮することからより
完全に理解されるであろう。
局面および特徴は、添付の図面に関連して示される好ま
しい実施例の以下の詳細な説明を考慮することからより
完全に理解されるであろう。
【００２２】
【好ましい実施例の詳細な説明】上記のように変調コー
ドの目的の１つは、不動の記録ヘッド構造にわたって線
形に動くテープなどの磁気記憶媒体上に記録されるユー
ザ情報を検出プロセスのために確実に最適化することで
ある。テープ記録および再生システム１０の関係のある
部分は図１に示される。図において、マルチチャネルリ
ニアテープ記録システム１０は、高密度のデジタル磁気
記録および再生を可能にする所望の残留磁気および飽和
保持力特性を有する半インチ（約１．２６ｃｍ）の磁気
記録テープなどの相対的に動く磁気記録テープ１２上に
形成される複数の並列磁気記録トラックｔに同時に書込
み、かつチェック読出する。マルチチャネル磁気記録ヘ
ッド構造１４はさまざまな有用な実現例の１つに従うも
のであってもよい。ある例示的な構成では、記録ヘッド
構造１４はたとえば、少なくとも２４個の磁気書込要素
を含み、２４個の磁気読出要素が２つの横の列に交互に
配置され、ヘッド構造１４にわたってのテープの順方向
および逆方向の移動の両方において１２個の書込要素の
後に１２個の読出要素が続くようにしてもよい。代替の
構成では、１２個の中央に位置付けられた読出要素の片
側に１２個の書込要素が設けられ、読出要素の他方の側
にも１２個の書込要素が設けられ、順方向および逆方向
の両方においてヘッド構造１４にわたってテープが動く
間、１２個のデータトラックに対して同時に書込および
書込チェックがなされるようにしてもよい。さらなる代
替の構成では、１２個の中央に位置付けられた書込要素
の一方の側に１２個の読出要素が設けられ、書込要素の
他方の側にも１２個の読出要素が設けられ、順方向およ
び逆方向のテープの移動の間に１２個のデータトラック
に対して同時に書込および読出がなされるようにしても
よい。図１の双方向矢印はテープ１２の双方向移動を示
し、これに隣接するΔｖ記号は、上に説明したもののう
ち１つまたは複数の影響により生じる望ましくない差動
テープ速度が存在することを示す。
ドの目的の１つは、不動の記録ヘッド構造にわたって線
形に動くテープなどの磁気記憶媒体上に記録されるユー
ザ情報を検出プロセスのために確実に最適化することで
ある。テープ記録および再生システム１０の関係のある
部分は図１に示される。図において、マルチチャネルリ
ニアテープ記録システム１０は、高密度のデジタル磁気
記録および再生を可能にする所望の残留磁気および飽和
保持力特性を有する半インチ（約１．２６ｃｍ）の磁気
記録テープなどの相対的に動く磁気記録テープ１２上に
形成される複数の並列磁気記録トラックｔに同時に書込
み、かつチェック読出する。マルチチャネル磁気記録ヘ
ッド構造１４はさまざまな有用な実現例の１つに従うも
のであってもよい。ある例示的な構成では、記録ヘッド
構造１４はたとえば、少なくとも２４個の磁気書込要素
を含み、２４個の磁気読出要素が２つの横の列に交互に
配置され、ヘッド構造１４にわたってのテープの順方向
および逆方向の移動の両方において１２個の書込要素の
後に１２個の読出要素が続くようにしてもよい。代替の
構成では、１２個の中央に位置付けられた読出要素の片
側に１２個の書込要素が設けられ、読出要素の他方の側
にも１２個の書込要素が設けられ、順方向および逆方向
の両方においてヘッド構造１４にわたってテープが動く
間、１２個のデータトラックに対して同時に書込および
書込チェックがなされるようにしてもよい。さらなる代
替の構成では、１２個の中央に位置付けられた書込要素
の一方の側に１２個の読出要素が設けられ、書込要素の
他方の側にも１２個の読出要素が設けられ、順方向およ
び逆方向のテープの移動の間に１２個のデータトラック
に対して同時に書込および読出がなされるようにしても
よい。図１の双方向矢印はテープ１２の双方向移動を示
し、これに隣接するΔｖ記号は、上に説明したもののう
ち１つまたは複数の影響により生じる望ましくない差動
テープ速度が存在することを示す。
【００２３】内部システムバス５０はインターフェイス
構造５２とブロックバッファメモリ５４とを相互接続す
る。組込まれた制御マイクロプロセッサ５６は、テープ
移動および横方向ヘッド位置付け機能（ここではさらに
説明しない）を含むテープシステム１０のさまざまな機
能を制御する。マイクロプロセッサ５６はまた、インタ
ーフェイス５２およびバッファメモリ５４に対するユー
ザ情報の流れを制御する。図１には１つのマイクロプロ
セッサ５６が示したが、当業者は、システム１０の制御
機能をいくつかの組込まれたマイクロプロセッサまたは
デジタル信号プロセッサなどに分配してもよいことを理
解されるであろう。バス５０は３２または６４ビットバ
ス幅などの予め定められたワードサイズを有する。現
在、３２ビット幅が好まれており、インターフェイス５
２、バッファメモリ５４およびマイクロプロセッサ５６
はバスビット幅（たとえば３２ビット）に適合するよう
設計されており、それによってどんな内部バスインター
フェイスの複雑さまたは「グルー」（glue）論理をも最
小限にする。
構造５２とブロックバッファメモリ５４とを相互接続す
る。組込まれた制御マイクロプロセッサ５６は、テープ
移動および横方向ヘッド位置付け機能（ここではさらに
説明しない）を含むテープシステム１０のさまざまな機
能を制御する。マイクロプロセッサ５６はまた、インタ
ーフェイス５２およびバッファメモリ５４に対するユー
ザ情報の流れを制御する。図１には１つのマイクロプロ
セッサ５６が示したが、当業者は、システム１０の制御
機能をいくつかの組込まれたマイクロプロセッサまたは
デジタル信号プロセッサなどに分配してもよいことを理
解されるであろう。バス５０は３２または６４ビットバ
ス幅などの予め定められたワードサイズを有する。現
在、３２ビット幅が好まれており、インターフェイス５
２、バッファメモリ５４およびマイクロプロセッサ５６
はバスビット幅（たとえば３２ビット）に適合するよう
設計されており、それによってどんな内部バスインター
フェイスの複雑さまたは「グルー」（glue）論理をも最
小限にする。
【００２４】システム１０の書込部分は、データスクラ
ンブラ６０を含み、データスクランブラ６０はバス５０
からたとえば３２ビットワードを受け、そのワードをモ
ジュロ２などの予め定められた従来のスクランブリング
アルゴリズムに従ってスクランブリングする。このよう
に、しばしばユーザデータブロックを完全にするまたは
一杯にすることがわかっている反復したまたは一定のビ
ットパターン、または反復したコマンドパターンは、ス
クランブラを出て行く生じたビットストリームにおいて
避けられる。理論的にはユーザデータパターンが同期シ
ーケンスにスクランブリングされることは可能である
が、そのようなパターンがＮビット以上にわたる尤度は
約２(-N)である。
ンブラ６０を含み、データスクランブラ６０はバス５０
からたとえば３２ビットワードを受け、そのワードをモ
ジュロ２などの予め定められた従来のスクランブリング
アルゴリズムに従ってスクランブリングする。このよう
に、しばしばユーザデータブロックを完全にするまたは
一杯にすることがわかっている反復したまたは一定のビ
ットパターン、または反復したコマンドパターンは、ス
クランブラを出て行く生じたビットストリームにおいて
避けられる。理論的にはユーザデータパターンが同期シ
ーケンスにスクランブリングされることは可能である
が、そのようなパターンがＮビット以上にわたる尤度は
約２(-N)である。
【００２５】スクランブラ６０から出力される並列デー
タワードは変調エンコーダ６２を通って導かれる。変調
エンコーダ６２はデータスクランブラ６０から入来する
スクランブリングされたデータワードに変調コードを課
する。変調エンコーダ６２は、この発明の原理に従っ
て、入来する３２ビットのスクランブリングされたユー
ザデータビットワードを３３ビットのコードワードに変
換する。変調エンコーダ６２の実現例の詳細については
以下に説明する。３３ビットコードワードは次に、１２
個の並列書込チャネル経路の各々に選択的に向けられ
る。図１においてチャネル０はブロック実現例レベルで
示されており、チャネル１１はブロックの輪郭で示され
る。このように、チャネル０−１１は実質的に同じであ
ることを理解すべきである。セレクタ６３は、トラック
ｔのための予め定められたデータ記録パターンに従っ
て、変調エンコーダ６２からの３３ビットコードワード
の各々を１２個の書込チャネル０−１１のうちの１つに
向ける。このように、書込チャネル０−１１のすべてに
対して変調エンコーダ６２はただ１つだけ実装されれば
よい。
タワードは変調エンコーダ６２を通って導かれる。変調
エンコーダ６２はデータスクランブラ６０から入来する
スクランブリングされたデータワードに変調コードを課
する。変調エンコーダ６２は、この発明の原理に従っ
て、入来する３２ビットのスクランブリングされたユー
ザデータビットワードを３３ビットのコードワードに変
換する。変調エンコーダ６２の実現例の詳細については
以下に説明する。３３ビットコードワードは次に、１２
個の並列書込チャネル経路の各々に選択的に向けられ
る。図１においてチャネル０はブロック実現例レベルで
示されており、チャネル１１はブロックの輪郭で示され
る。このように、チャネル０−１１は実質的に同じであ
ることを理解すべきである。セレクタ６３は、トラック
ｔのための予め定められたデータ記録パターンに従っ
て、変調エンコーダ６２からの３３ビットコードワード
の各々を１２個の書込チャネル０−１１のうちの１つに
向ける。このように、書込チャネル０−１１のすべてに
対して変調エンコーダ６２はただ１つだけ実装されれば
よい。
【００２６】各書込チャネル経路は、たとえば、受取っ
た３３ビットコードワードの各々を３３個の連続したビ
ットの直列ストリームｃnとして出す並直列変換器６４
を含む。このビットストリームは次に適当なプリコーダ
６６を通過する。ビットシーケンス｛ｃn｝および
｛ｂn｝がプリコーダ６６のそれぞれ対応の入力および
出力ビットシーケンスである場合、時間ｎにおけるプリ
コーダ６６の出力はｂn＝ＸＯＲ（ｂn-2，ｃn）として
表わすことができる。プリコーダ６６はＤＣおよび高周
波の両方に制約される変調コードの設計を簡単にする
が、プリコーダ６６はテープ上の最長記録磁石をｋ＋２
ビットに延長するという悪影響を及ぼす。変調コード化
されプリコード化された直列ビットストリームｂnは次
に従来の書込等化および書込前補償プロセス６８を通過
し、次に書込ドライバ７０によりデジタル書込電流に増
幅され、その後経路７２−０にわたってヘッド構造１４
の１２個の書込要素のうちの１つに与えられる。図１の
例では書込ヘッド選択回路が省かれているが、これはト
ラックにつき２個の書込ヘッドを有する実用的な実現例
には含まれる。この回路は各記録方向に対して特定の書
込要素を選択する。
た３３ビットコードワードの各々を３３個の連続したビ
ットの直列ストリームｃnとして出す並直列変換器６４
を含む。このビットストリームは次に適当なプリコーダ
６６を通過する。ビットシーケンス｛ｃn｝および
｛ｂn｝がプリコーダ６６のそれぞれ対応の入力および
出力ビットシーケンスである場合、時間ｎにおけるプリ
コーダ６６の出力はｂn＝ＸＯＲ（ｂn-2，ｃn）として
表わすことができる。プリコーダ６６はＤＣおよび高周
波の両方に制約される変調コードの設計を簡単にする
が、プリコーダ６６はテープ上の最長記録磁石をｋ＋２
ビットに延長するという悪影響を及ぼす。変調コード化
されプリコード化された直列ビットストリームｂnは次
に従来の書込等化および書込前補償プロセス６８を通過
し、次に書込ドライバ７０によりデジタル書込電流に増
幅され、その後経路７２−０にわたってヘッド構造１４
の１２個の書込要素のうちの１つに与えられる。図１の
例では書込ヘッド選択回路が省かれているが、これはト
ラックにつき２個の書込ヘッドを有する実用的な実現例
には含まれる。この回路は各記録方向に対して特定の書
込要素を選択する。
【００２７】図１に示されるように、１２個の同じ読出
チャネルが存在し、その各々はヘッド構造１４の読出要
素に接続される。読出チャネル０は図１においてブロッ
クレベルの詳細で示され、他の１１個のチャネルは「読
出チャネル１１」と記された単一の点線ブロックにより
象徴されている。各読出チャネルにおいて、利得制御さ
れた増幅器８０およびアナログ等化器８２はアナログリ
ードバック信号の利得および応答を好ましいＰＲＭＬタ
ーゲットに正規化し、次にアナログ−デジタル変換器８
４がそのターゲットに従ってアナログ信号をサンプリン
グする。タイミングループ８５はサンプルからタイミン
グクロック情報を得て、それによってアナログ−デジタ
ル変換器８４のサンプリングを制御する。ビタビ検出器
８６は量子化されたサンプルを復号化してコード化され
た値ｘnにする。好ましくは、ビタビ検出器８６は、引
用した同時係属の米国特許出願連続番号第 号
（クウォンタム事件番号Ｑ９８−１０４０−ＵＳ１）に
記述されるＰＲＭＬターゲットの階層のうちの１つとし
てＮＰＲターゲットを実現する。
チャネルが存在し、その各々はヘッド構造１４の読出要
素に接続される。読出チャネル０は図１においてブロッ
クレベルの詳細で示され、他の１１個のチャネルは「読
出チャネル１１」と記された単一の点線ブロックにより
象徴されている。各読出チャネルにおいて、利得制御さ
れた増幅器８０およびアナログ等化器８２はアナログリ
ードバック信号の利得および応答を好ましいＰＲＭＬタ
ーゲットに正規化し、次にアナログ−デジタル変換器８
４がそのターゲットに従ってアナログ信号をサンプリン
グする。タイミングループ８５はサンプルからタイミン
グクロック情報を得て、それによってアナログ−デジタ
ル変換器８４のサンプリングを制御する。ビタビ検出器
８６は量子化されたサンプルを復号化してコード化され
た値ｘnにする。好ましくは、ビタビ検出器８６は、引
用した同時係属の米国特許出願連続番号第 号
（クウォンタム事件番号Ｑ９８−１０４０−ＵＳ１）に
記述されるＰＲＭＬターゲットの階層のうちの１つとし
てＮＰＲターゲットを実現する。
【００２８】ポストコーダ８８はコード化された値ｘn
を受取りポストコード処理して値ｙnにする。ポストコ
ーダ８８の出力｛ｙn｝はポストコーダ入力｛ｘn｝の項
を用いてｙn＝ＸＯＲ（ｘn，ｘn-2）と書くことができ
る。次に、ポストコード化されたサンプルｙnは変調デ
コーダ９０を通過させられる。変調デコーダ９０は、変
調エンコーダにより適用される関数の逆関数を適用する
ため、この発明の原理および局面に含まれる。復号化さ
れた直列データストリームは次に、従来のデータデスク
ランブラ９２を通過させられ、データデスクランブラ９
２もまた、データスクランブラ６０により適用されるス
クランブリング関数の逆として動作する。直並列変換器
９４は直列ビットストリームを３２ビットワードに蓄積
し、たとえばバッファ５４内で一時的に記憶するために
データバス５０上にそのワードを送る。誤りバーストが
あればこれを検出し修正するために、回復したユーザデ
ータ情報の各ブロックにブロックエラー修正プロセスを
適用してもよい。ブロックエラー修正プロセスは従来の
ものであり、この発明の一部ではないため、詳しくは説
明しない。
を受取りポストコード処理して値ｙnにする。ポストコ
ーダ８８の出力｛ｙn｝はポストコーダ入力｛ｘn｝の項
を用いてｙn＝ＸＯＲ（ｘn，ｘn-2）と書くことができ
る。次に、ポストコード化されたサンプルｙnは変調デ
コーダ９０を通過させられる。変調デコーダ９０は、変
調エンコーダにより適用される関数の逆関数を適用する
ため、この発明の原理および局面に含まれる。復号化さ
れた直列データストリームは次に、従来のデータデスク
ランブラ９２を通過させられ、データデスクランブラ９
２もまた、データスクランブラ６０により適用されるス
クランブリング関数の逆として動作する。直並列変換器
９４は直列ビットストリームを３２ビットワードに蓄積
し、たとえばバッファ５４内で一時的に記憶するために
データバス５０上にそのワードを送る。誤りバーストが
あればこれを検出し修正するために、回復したユーザデ
ータ情報の各ブロックにブロックエラー修正プロセスを
適用してもよい。ブロックエラー修正プロセスは従来の
ものであり、この発明の一部ではないため、詳しくは説
明しない。
【００２９】図２には、１２個の同じ読出チャネルにお
いてポストコーダ８８からの出力が直接マルチプレクサ
８９に供給される代替の読出チャネルアーキテクチャが
提示される。マルチプレクサ８９は１つの変調デコーダ
９０に供給する１つの出力を有する。１つのデータデス
クランブラ９２と直並列変換器９４とでこの代替のアー
キテクチャは完成する。この代替の実施例においては変
調デコーダは１つだけ実装すればよく、ＶＬＳＩ読出チ
ャネル実現例においてゲートがある程度節約される。さ
らに別の代替の実施例では、１つのＶＬＳＩチップが１
つの多重化された変調デコーダに供給する４個の読出チ
ャネルを含む。さらなる多重化回路により、３個のこう
した４チャネルチップで１２チャネル実現例を形成する
ことができる。
いてポストコーダ８８からの出力が直接マルチプレクサ
８９に供給される代替の読出チャネルアーキテクチャが
提示される。マルチプレクサ８９は１つの変調デコーダ
９０に供給する１つの出力を有する。１つのデータデス
クランブラ９２と直並列変換器９４とでこの代替のアー
キテクチャは完成する。この代替の実施例においては変
調デコーダは１つだけ実装すればよく、ＶＬＳＩ読出チ
ャネル実現例においてゲートがある程度節約される。さ
らに別の代替の実施例では、１つのＶＬＳＩチップが１
つの多重化された変調デコーダに供給する４個の読出チ
ャネルを含む。さらなる多重化回路により、３個のこう
した４チャネルチップで１２チャネル実現例を形成する
ことができる。
【００３０】変調エンコーダ６２および変調デコーダ９
０のワード幅をバス５０、マイクロプロセッサ５６およ
びブロックバッファ５４のワード幅と一致させることが
特に有利であることがわかっている。この発明に繋がっ
た開発の際に考案されたある設計では、１２ヘッドマル
チチャネルテープドライブアーキテクチャに対して率２
４／２５コードが提案された。１２個のヘッドに対して
単一の２４ビットエンコーダを用いたその取組みでは、
図１および図２のエンコーダ実現例で必要であったより
もゲートがさらに約１万個必要であった。
０のワード幅をバス５０、マイクロプロセッサ５６およ
びブロックバッファ５４のワード幅と一致させることが
特に有利であることがわかっている。この発明に繋がっ
た開発の際に考案されたある設計では、１２ヘッドマル
チチャネルテープドライブアーキテクチャに対して率２
４／２５コードが提案された。１２個のヘッドに対して
単一の２４ビットエンコーダを用いたその取組みでは、
図１および図２のエンコーダ実現例で必要であったより
もゲートがさらに約１万個必要であった。
【００３１】
【符号化および復号化】制約されていないユーザデータ
は、３２ビットのユーザデータワードにおいて受取ら
れ、３３ビットのコードワードに符号化される。図３の
表を参照して、符号化されていない３２ビットデータワ
ードの各々はＵと規定され、対応する３３ビットコード
ワードはＣと規定される。３２ユーザビットは８個の４
ビットニブルに分解され、それらはｕ７、ｕ６、ｕ５、
ｕ４、ｕ３、ｕ２、ｕ１およびｕ０と名付けられる。図
４の表に示されるように、ユーザニブルはコード化され
たニブルｃ７、ｃ６、ｃ５、ｃ４、ｃ３、ｃ２、ｃ１お
よびｃ０に符号化される。この例では、コードサブワー
ドｃ５が５ビットを含み、他のコードニブルがすべて各
々４ビットずつを含むことに注目することが重要であ
る。この例では、コードサブワードｃ５の付加的な５番
目のビット位置、たとえば最下位ビットｃ５［０］が制
御ビットを形成する。
は、３２ビットのユーザデータワードにおいて受取ら
れ、３３ビットのコードワードに符号化される。図３の
表を参照して、符号化されていない３２ビットデータワ
ードの各々はＵと規定され、対応する３３ビットコード
ワードはＣと規定される。３２ユーザビットは８個の４
ビットニブルに分解され、それらはｕ７、ｕ６、ｕ５、
ｕ４、ｕ３、ｕ２、ｕ１およびｕ０と名付けられる。図
４の表に示されるように、ユーザニブルはコード化され
たニブルｃ７、ｃ６、ｃ５、ｃ４、ｃ３、ｃ２、ｃ１お
よびｃ０に符号化される。この例では、コードサブワー
ドｃ５が５ビットを含み、他のコードニブルがすべて各
々４ビットずつを含むことに注目することが重要であ
る。この例では、コードサブワードｃ５の付加的な５番
目のビット位置、たとえば最下位ビットｃ５［０］が制
御ビットを形成する。
【００３２】各々のユーザニブルｕ７，ｕ６、…ｕ０
は、これが「００００」に等しければコード違反を有す
るといえる。８ビット変数ＦＬＡＧが作られる。ＦＬＡ
Ｇのｎ番目のビットは、ニブルｕnが０ばかりのものに
等しい場合に１に等しく設定される。たとえば、Ｕ＝
（ｕ７ ｕ６ ｕ５ ｕ４ ｕ３ ｕ２ ｕ１ ｕ０）
＝（００００ １０００ ０１１０ ００００ １１１
１ ００１０ ０００００１１１）である場合、ＦＬＡ
Ｇ＝（１００１００１０）であり、これはコード違反が
ユーザニブルｕ７、ｕ４およびｕ１において存在するこ
とを意味する。
は、これが「００００」に等しければコード違反を有す
るといえる。８ビット変数ＦＬＡＧが作られる。ＦＬＡ
Ｇのｎ番目のビットは、ニブルｕnが０ばかりのものに
等しい場合に１に等しく設定される。たとえば、Ｕ＝
（ｕ７ ｕ６ ｕ５ ｕ４ ｕ３ ｕ２ ｕ１ ｕ０）
＝（００００ １０００ ０１１０ ００００ １１１
１ ００１０ ０００００１１１）である場合、ＦＬＡ
Ｇ＝（１００１００１０）であり、これはコード違反が
ユーザニブルｕ７、ｕ４およびｕ１において存在するこ
とを意味する。
【００３３】３２ビットユーザデータワードの符号化
は、目下符号化されようとしているワードＵに存在する
ことがわかった違反の数に依存して、以下の４つの規則
に従って実行される。図４の表には、４つのコーディン
グ規則が要約されている。以下のケースでは４つの規則
の各々が例示される。
は、目下符号化されようとしているワードＵに存在する
ことがわかった違反の数に依存して、以下の４つの規則
に従って実行される。図４の表には、４つのコーディン
グ規則が要約されている。以下のケースでは４つの規則
の各々が例示される。
【００３４】ケース１：Ｕにおいて違反がない場合
（（変調エンコーダの入力において１および０は等しく
起こり得ると仮定した上で）発生の尤度は５９％）。Ｆ
ＬＡＧ変数は００００００００に等しく設定される。コ
ードサブワードｃ５の制御ビット、すなわちｃ５［０］
は１に等しく設定され、残りのニブルは符号化されずに
通過する。そのため、ｃ７はｕ７に等しく、ｃ６はｕ６
に等しい。ｃ５［５−１］はｕ５に等しく、ｃ４はｕ４
に等しく、ｃ３はｕ３に等しく、ｃ２はｕ２に等しく、
ｃ１はｕ１に等しく、ｃ０はｕ０に等しい。
（（変調エンコーダの入力において１および０は等しく
起こり得ると仮定した上で）発生の尤度は５９％）。Ｆ
ＬＡＧ変数は００００００００に等しく設定される。コ
ードサブワードｃ５の制御ビット、すなわちｃ５［０］
は１に等しく設定され、残りのニブルは符号化されずに
通過する。そのため、ｃ７はｕ７に等しく、ｃ６はｕ６
に等しい。ｃ５［５−１］はｕ５に等しく、ｃ４はｕ４
に等しく、ｃ３はｕ３に等しく、ｃ２はｕ２に等しく、
ｃ１はｕ１に等しく、ｃ０はｕ０に等しい。
【００３５】ケース２：Ｕにおいて違反が１つある場合
（発生の尤度は３１．８％）。ＦＬＡＧ変数はコード違
反を含むニブルの場所に応じて｛０００００００１、０
０００００１０、０００００１００、…、１０００００
００｝のうちの１つに等しく設定される。ビットｃ５
［０］およびｃ５［２］はそれぞれ０および１に等しく
設定される。残りのｃ５ビットは、８個の場所のうちの
いずれにおいて１つの違反が生じたのかを示すように用
いられる。たとえば、ＦＬＡＧが３番目の低次ニブルｕ
２が１つのコード違反を含むことを示す場合（ＦＬＡＧ
＝０００００１００）、ｃ５［０］＝０、ｃ５［２］＝
１およびｃ５［４：３，１］＝０１０であり、３番目の
ニブルｕ２が４個の０を含むことを示す。この例ではニ
ブルｃ５を用いてニブルｕ２が０ばかりであることを示
しているため、ユーザニブルｕ５における情報は３番目
のコードニブル位置ｃ２にマッピングされる。ｃ７がｕ
７に等しく、ｃ６がｕ６に等しく、ｃ５が［０１１１
０］に等しく、ｃ４がｕ４に等しく、ｃ３がｕ３に等し
く、ｃ２がｕ５に等しく、ｃ１がｕ１に等しく、ｃ０が
ｕ０に等しい状態で符号化が完了する。
（発生の尤度は３１．８％）。ＦＬＡＧ変数はコード違
反を含むニブルの場所に応じて｛０００００００１、０
０００００１０、０００００１００、…、１０００００
００｝のうちの１つに等しく設定される。ビットｃ５
［０］およびｃ５［２］はそれぞれ０および１に等しく
設定される。残りのｃ５ビットは、８個の場所のうちの
いずれにおいて１つの違反が生じたのかを示すように用
いられる。たとえば、ＦＬＡＧが３番目の低次ニブルｕ
２が１つのコード違反を含むことを示す場合（ＦＬＡＧ
＝０００００１００）、ｃ５［０］＝０、ｃ５［２］＝
１およびｃ５［４：３，１］＝０１０であり、３番目の
ニブルｕ２が４個の０を含むことを示す。この例ではニ
ブルｃ５を用いてニブルｕ２が０ばかりであることを示
しているため、ユーザニブルｕ５における情報は３番目
のコードニブル位置ｃ２にマッピングされる。ｃ７がｕ
７に等しく、ｃ６がｕ６に等しく、ｃ５が［０１１１
０］に等しく、ｃ４がｕ４に等しく、ｃ３がｕ３に等し
く、ｃ２がｕ５に等しく、ｃ１がｕ１に等しく、ｃ０が
ｕ０に等しい状態で符号化が完了する。
【００３６】ケース３：Ｕにおいて２つの違反が存在す
る場合（発生の尤度は７．４％）。ＦＬＡＧ変数の２個
のビット位置が設定され、たとえば｛００００００１
１、０００００１０１…１１００００００｝となる。ビ
ットｃ５［０］およびｃ５［２］は０に設定され、ビッ
トｃ４［３］は１に設定される。残りのｃ５ビット位置
を用いて、８個の場所のうちのいずれにおいて左側違反
が生じたかを示し、ビットｃ４［２：０］は右側違反の
ニブル位置を示す。たとえば、ニブルｕ７およびｕ０に
おいて違反が生じた場合、ＦＬＡＧは１００００００１
に等しく、ｃ５［０］は０に等しく、ｃ５［２］は０に
等しく、ｃ４［３］は１に等しく、ｃ５［４：３，１］
は１１１に等しく、ｃ４［２：０］は０００に等しい。
ユーザニブルｕ７は０ばかりであるため、ニブルｃ５を
用いてニブルｕ７が０ばかりであることを示し、ニブル
ｕ５における情報はｃ７（すなわち８番目のコードニブ
ル）にマッピングされる。同様に、ユーザニブルｕ４に
おける情報はｃ０（１番目のコードニブル）にマッピン
グされる。このため、この例の最終符号化は、ｃ７がｕ
５に等しく、ｃ６はｕ６に等しく、ｃ５は［０１１０
０］に等しく、ｃ４は［１０００］に等しく、ｃ３はｕ
３に等しく、ｃ２はｕ２に等しく、ｃ１はｕ１に等し
く、ｃ０はｕ４に等しい。この例において、ｕ５のｃ７
へのマッピング、ｕ４のｃ０へのマッピングおよびｕ３
のｃ３へのマッピングは変調エンコーダ６２のゲートカ
ウントを最小にする態様で行なわれる。
る場合（発生の尤度は７．４％）。ＦＬＡＧ変数の２個
のビット位置が設定され、たとえば｛００００００１
１、０００００１０１…１１００００００｝となる。ビ
ットｃ５［０］およびｃ５［２］は０に設定され、ビッ
トｃ４［３］は１に設定される。残りのｃ５ビット位置
を用いて、８個の場所のうちのいずれにおいて左側違反
が生じたかを示し、ビットｃ４［２：０］は右側違反の
ニブル位置を示す。たとえば、ニブルｕ７およびｕ０に
おいて違反が生じた場合、ＦＬＡＧは１００００００１
に等しく、ｃ５［０］は０に等しく、ｃ５［２］は０に
等しく、ｃ４［３］は１に等しく、ｃ５［４：３，１］
は１１１に等しく、ｃ４［２：０］は０００に等しい。
ユーザニブルｕ７は０ばかりであるため、ニブルｃ５を
用いてニブルｕ７が０ばかりであることを示し、ニブル
ｕ５における情報はｃ７（すなわち８番目のコードニブ
ル）にマッピングされる。同様に、ユーザニブルｕ４に
おける情報はｃ０（１番目のコードニブル）にマッピン
グされる。このため、この例の最終符号化は、ｃ７がｕ
５に等しく、ｃ６はｕ６に等しく、ｃ５は［０１１０
０］に等しく、ｃ４は［１０００］に等しく、ｃ３はｕ
３に等しく、ｃ２はｕ２に等しく、ｃ１はｕ１に等し
く、ｃ０はｕ４に等しい。この例において、ｕ５のｃ７
へのマッピング、ｕ４のｃ０へのマッピングおよびｕ３
のｃ３へのマッピングは変調エンコーダ６２のゲートカ
ウントを最小にする態様で行なわれる。
【００３７】ケース４：Ｕにおいて３つ以上の違反があ
る場合（発生の尤度は１．１％）。制御ビットｃ５
［０］、ｃ５［２］およびｃ４［３］はすべて、０に等
しく設定される。ビットｃ５［４：３］、ｃ４［２：
０］およびｃ３［２：０］は８フラグビットと等しく設
定される。ビットｃ５［１］およびｃ３［３］はともに
１で一杯にされ、ｋ制約（ｋ＝６）が確実に満たされる
ようにする。一例として、４個のコード違反がニブルｕ
７、ｕ６、ｕ４およびｕ３において生じているのが見つ
かったとする（ＦＬＡＧ＝１１０１１０００）。符号化
された３３ビットワードでは、ｃ７がｕ５に等しく、ｃ
６が１ばかりに等しく、ｃ５が［１１０１０］に等し
く、ｃ４が［００１１］に等しく、ｃ３が［１０００］
に等しく、ｃ２がｕ２に等しく、ｃ１がｕ１に等しく、
ｃ０がｕ０に等しくなる。ｃ６が１ばかりに設定され、
タイミングループ８５のための最大タイミング情報をも
たらすようにされていることに注目されたい。
る場合（発生の尤度は１．１％）。制御ビットｃ５
［０］、ｃ５［２］およびｃ４［３］はすべて、０に等
しく設定される。ビットｃ５［４：３］、ｃ４［２：
０］およびｃ３［２：０］は８フラグビットと等しく設
定される。ビットｃ５［１］およびｃ３［３］はともに
１で一杯にされ、ｋ制約（ｋ＝６）が確実に満たされる
ようにする。一例として、４個のコード違反がニブルｕ
７、ｕ６、ｕ４およびｕ３において生じているのが見つ
かったとする（ＦＬＡＧ＝１１０１１０００）。符号化
された３３ビットワードでは、ｃ７がｕ５に等しく、ｃ
６が１ばかりに等しく、ｃ５が［１１０１０］に等し
く、ｃ４が［００１１］に等しく、ｃ３が［１０００］
に等しく、ｃ２がｕ２に等しく、ｃ１がｕ１に等しく、
ｃ０がｕ０に等しくなる。ｃ６が１ばかりに設定され、
タイミングループ８５のための最大タイミング情報をも
たらすようにされていることに注目されたい。
【００３８】変調デコーダ９０により実行される復号化
プロセスは、符号化プロセスにおいて検出された違反を
含む元のニブルの数を判定するためにビットｃ５
［０］、ｃ５［２］およびｃ４［３］を調べるステップ
を含む。たとえば、ｃ５［０］が０に等しく、ｃ５
［２］が１に等しく、ｃ４［３］が０に等しい場合、符
号化プロセスにおいて１つのニブルだけが違反していた
のであり、ビットｃ５［４：３，１］は復号化の間に０
ばかりに設定すべきコードニブルを識別する。さらに、
ｃ５［４：３，１］により示されるニブル場所はｕ５復
号化ニブルにマッピングされる。
プロセスは、符号化プロセスにおいて検出された違反を
含む元のニブルの数を判定するためにビットｃ５
［０］、ｃ５［２］およびｃ４［３］を調べるステップ
を含む。たとえば、ｃ５［０］が０に等しく、ｃ５
［２］が１に等しく、ｃ４［３］が０に等しい場合、符
号化プロセスにおいて１つのニブルだけが違反していた
のであり、ビットｃ５［４：３，１］は復号化の間に０
ばかりに設定すべきコードニブルを識別する。さらに、
ｃ５［４：３，１］により示されるニブル場所はｕ５復
号化ニブルにマッピングされる。
【００３９】変調エンコーダ６２および変調デコーダ９
０の論理はVerilogおよびSynthesis回路設計ツールの助
けにより開発された。図６では、エンコーダ６２を実現
する論理式のリスティングをVerilogで提示しており、
図７ではデコーダ９０を実現する論理式のリスティング
をVerilogで提示する。実現されるとエンコーダ６２は
ほぼ４１５個のゲートを必要とし、デコーダ９０は約３
２５個のゲートを必要とする。
０の論理はVerilogおよびSynthesis回路設計ツールの助
けにより開発された。図６では、エンコーダ６２を実現
する論理式のリスティングをVerilogで提示しており、
図７ではデコーダ９０を実現する論理式のリスティング
をVerilogで提示する。実現されるとエンコーダ６２は
ほぼ４１５個のゲートを必要とし、デコーダ９０は約３
２５個のゲートを必要とする。
【００４０】
【エラー伝搬】ビタビ検出器８６が誤った復号化決断を
下すと、不良情報がポストコーダ８８に送られる。上に
既に述べたとおり、ポストコーダ８８の動作によりエラ
ーイベントはさらに２つのビット分延長される。変調デ
コーダ９０に入るエラーから、デコーダ９０を出る復号
化されたユーザビットストリームにエラーが生じる。一
般的に、変調デコーダ９０の出力においてはその入力に
おいて存在したよりも多くのエラーが生じる。こうした
エラーサイズの増加をここではエラー伝搬と称する。こ
こで説明する現在好まれているコードではエラー伝搬は
限られる。
下すと、不良情報がポストコーダ８８に送られる。上に
既に述べたとおり、ポストコーダ８８の動作によりエラ
ーイベントはさらに２つのビット分延長される。変調デ
コーダ９０に入るエラーから、デコーダ９０を出る復号
化されたユーザビットストリームにエラーが生じる。一
般的に、変調デコーダ９０の出力においてはその入力に
おいて存在したよりも多くのエラーが生じる。こうした
エラーサイズの増加をここではエラー伝搬と称する。こ
こで説明する現在好まれているコードではエラー伝搬は
限られる。
【００４１】（０，６）率３２／３３コードのエラー伝
搬の性質は、エラーのあるビットが制御ビットｃ５
［０］、ｃ５［２］またはｃ４［３］を含む確率と、現
在関心のあるワードの復号化にその制御ビットが用いら
れているかどうかということとに依存する。エラーのあ
るコードビットがコードニブルｃ３、ｃ４またはｃ５に
影響を与えていない場合、デコーダ９０の出力における
エラーの数は増加しない。しかしながら、ビットｃ５
［０］が誤っている場合、３２の復号化されたビットの
ほとんども誤っている可能性は非常に高い。ビットｃ５
［０］が誤っている確率はデコーダ９０に入るエラーの
関数である。５ビットエラーがビットｃ５［０］に影響
を与える確率はほぼ５／３３である。図６に示される表
では、エンコーダ６２の入力におけるビットが０個、１
個、２個、…または８個の違反されたニブルを含む確率
が示される。この確率は、壊されたビットが制御ビット
に影響を与える尤度が、どのビットが制御ビットである
かということに依存しているという意味で、間接的にエ
ラー伝搬に関係がある。図６の表では、エンコーダ６２
がケース１、ケース２、ケース３またはケース４のタイ
プの違反の状態において符号化することになる尤度が示
される。好ましい実施例の制御ビットのすべてはコード
化されたワードの中央に向かって位置付けられているた
め、ワード境界にまたがるエラーはデコーダ９０の出力
においてより長いバーストにさらに伝搬されることはな
い。しかしながら、いくつかの場合では、コードニブル
ｃ７はユーザニブルｕ３ほど遠く離れてマッピングされ
るため、２つの３３ビットコードワードにまたがるエラ
ーから２つの汚染されていないバイトにより分離される
２つのエラーが生じることは有り得る。
搬の性質は、エラーのあるビットが制御ビットｃ５
［０］、ｃ５［２］またはｃ４［３］を含む確率と、現
在関心のあるワードの復号化にその制御ビットが用いら
れているかどうかということとに依存する。エラーのあ
るコードビットがコードニブルｃ３、ｃ４またはｃ５に
影響を与えていない場合、デコーダ９０の出力における
エラーの数は増加しない。しかしながら、ビットｃ５
［０］が誤っている場合、３２の復号化されたビットの
ほとんども誤っている可能性は非常に高い。ビットｃ５
［０］が誤っている確率はデコーダ９０に入るエラーの
関数である。５ビットエラーがビットｃ５［０］に影響
を与える確率はほぼ５／３３である。図６に示される表
では、エンコーダ６２の入力におけるビットが０個、１
個、２個、…または８個の違反されたニブルを含む確率
が示される。この確率は、壊されたビットが制御ビット
に影響を与える尤度が、どのビットが制御ビットである
かということに依存しているという意味で、間接的にエ
ラー伝搬に関係がある。図６の表では、エンコーダ６２
がケース１、ケース２、ケース３またはケース４のタイ
プの違反の状態において符号化することになる尤度が示
される。好ましい実施例の制御ビットのすべてはコード
化されたワードの中央に向かって位置付けられているた
め、ワード境界にまたがるエラーはデコーダ９０の出力
においてより長いバーストにさらに伝搬されることはな
い。しかしながら、いくつかの場合では、コードニブル
ｃ７はユーザニブルｕ３ほど遠く離れてマッピングされ
るため、２つの３３ビットコードワードにまたがるエラ
ーから２つの汚染されていないバイトにより分離される
２つのエラーが生じることは有り得る。
【００４２】
【ｋ制約および統計的特性】現在好まれるコードのｋ制
約が６であることを確かめるため、図４の表に要約され
上に説明した符号化の４つの異なるカテゴリを考慮する
必要がある。８個のニブルｕ０、ｕ１、…、ｕ７の各々
が少なくとも１つの１を含み、ｃ５［０］が１に等しい
場合、１０００のビット値を有するニブルの直後に００
０１の値を有するニブルが続くと、０の最大の連続が生
じる。この例では、ｋ＝６制約が満たされる。ユーザニ
ブルにおいて１つの違反が見つかった場合、ｃ５［２］
は１に等しく設定され、他のすべてのニブルは確実に少
なくとも１つの１を含むようにされ、この場合にもｋ＝
６制約が満たされる。
約が６であることを確かめるため、図４の表に要約され
上に説明した符号化の４つの異なるカテゴリを考慮する
必要がある。８個のニブルｕ０、ｕ１、…、ｕ７の各々
が少なくとも１つの１を含み、ｃ５［０］が１に等しい
場合、１０００のビット値を有するニブルの直後に００
０１の値を有するニブルが続くと、０の最大の連続が生
じる。この例では、ｋ＝６制約が満たされる。ユーザニ
ブルにおいて１つの違反が見つかった場合、ｃ５［２］
は１に等しく設定され、他のすべてのニブルは確実に少
なくとも１つの１を含むようにされ、この場合にもｋ＝
６制約が満たされる。
【００４３】関心のあるユーザワードにおいて２つの違
反が存在する場合、ｃ５［２］＝ｃ５［０］＝０であ
り、ｃ５［４：３，１］を用いて違反している最左端の
ニブルの位置を示す。したがって、考慮すべき２つの状
況が挙げられる。第１の状況では、左違反は位置０００
１、すなわちニブルｕ１にある。この第１の状況では、
ｃ５＝［０００１０］でありｋ＝６制約は満たされる。
第２の状況では、最左端の違反は位置１００、すなわち
ニブルｕ４にあり、ｃ５＝［１００００］であるが、ｃ
４［３］は１に等しく、ｋ＝６制約はここでも満たされ
る。
反が存在する場合、ｃ５［２］＝ｃ５［０］＝０であ
り、ｃ５［４：３，１］を用いて違反している最左端の
ニブルの位置を示す。したがって、考慮すべき２つの状
況が挙げられる。第１の状況では、左違反は位置０００
１、すなわちニブルｕ１にある。この第１の状況では、
ｃ５＝［０００１０］でありｋ＝６制約は満たされる。
第２の状況では、最左端の違反は位置１００、すなわち
ニブルｕ４にあり、ｃ５＝［１００００］であるが、ｃ
４［３］は１に等しく、ｋ＝６制約はここでも満たされ
る。
【００４４】最後に、エンコーダ６２の入力における現
在関心のあるユーザワードＵにおいて３個以上のコード
違反がある状況を考える。この状況では、ｃ５［１］は
１に等しく、ｃ３［３］は１に等しく、これによりｃ４
が０ばかりであったとしてもｋ＝６制約は破られないこ
とが確実となる。
在関心のあるユーザワードＵにおいて３個以上のコード
違反がある状況を考える。この状況では、ｃ５［１］は
１に等しく、ｃ３［３］は１に等しく、これによりｃ４
が０ばかりであったとしてもｋ＝６制約は破られないこ
とが確実となる。
【００４５】図７の表に示される統計データは、読出チ
ャネルのタイミングループ８５におけるｋ制約の値をよ
りよく理解するために計算されている。図７では、
（０，ｋ）制約シーケンスのいくつかの統計特性が、ｋ
の値が３から１０の場合とｋが無限大に等しい（最大０
ランレングス制約がない）場合とのｋの値の関数として
計算されている。図７のデータの基礎をなす計算はここ
に説明する現在好まれているコードのコーディング規則
を特に用いたものではなく、むしろ包括的な（すなわち
マックスエントロピーの）（０，ｋ）制約シーケンスの
統計的特性に依存する。ハウウェル（T. D. Howell）の
「選択された記録コードの統計特性」（“Statistical
Properties of Selected Recording Codes,”IBM Journ
al of Research and Development, Vol.３３, No.１.、
１９８９年１月、p.６０−７３）を参照されたい。図７
の表の第２列の値は、任意に選択されたビットが（０で
はなく）１に等しくなる尤度を示す。図７の表の第３列
の値は、いずれかの所与のビットがタイミング情報をタ
イミング回路８５の位相同期ループにもたらす確率を表
わす。図７の第４列の値は、各ｋ制約に対して可能なコ
ード速度の限界を示す。
ャネルのタイミングループ８５におけるｋ制約の値をよ
りよく理解するために計算されている。図７では、
（０，ｋ）制約シーケンスのいくつかの統計特性が、ｋ
の値が３から１０の場合とｋが無限大に等しい（最大０
ランレングス制約がない）場合とのｋの値の関数として
計算されている。図７のデータの基礎をなす計算はここ
に説明する現在好まれているコードのコーディング規則
を特に用いたものではなく、むしろ包括的な（すなわち
マックスエントロピーの）（０，ｋ）制約シーケンスの
統計的特性に依存する。ハウウェル（T. D. Howell）の
「選択された記録コードの統計特性」（“Statistical
Properties of Selected Recording Codes,”IBM Journ
al of Research and Development, Vol.３３, No.１.、
１９８９年１月、p.６０−７３）を参照されたい。図７
の表の第２列の値は、任意に選択されたビットが（０で
はなく）１に等しくなる尤度を示す。図７の表の第３列
の値は、いずれかの所与のビットがタイミング情報をタ
イミング回路８５の位相同期ループにもたらす確率を表
わす。図７の第４列の値は、各ｋ制約に対して可能なコ
ード速度の限界を示す。
【００４６】ｋ制約が（エンコーダ６２の入力において
１および０が等しく存在し得ると仮定して）データの統
計特性にさほど重要な影響を与えないことは興味深い。
より大きいｋ制約が許容可能なものと考えられるのであ
れば、コードニブルｃ０、ｃ１、…、ｃ７の間に符号化
されていないビットを埋込むことによって現在好まれて
いる率３２／３３コードをより高い率に拡張するのは容
易である。たとえば、４つの符号化されていないビット
を各コード化ニブルの間に埋込んで（０，１０）６４／
６５コードを作ることで価値のある特定のケースがもた
らされるが、これは特にバス構造５０のバス幅が６４ビ
ット（メモリ５４および／またはマイクロプロセッサ５
６も同様）である場合に非常に適している。この後者の
例では、エラー伝搬特性は現在好まれている（０，６）
３２／３３コードおよび率とほぼ同じである。
１および０が等しく存在し得ると仮定して）データの統
計特性にさほど重要な影響を与えないことは興味深い。
より大きいｋ制約が許容可能なものと考えられるのであ
れば、コードニブルｃ０、ｃ１、…、ｃ７の間に符号化
されていないビットを埋込むことによって現在好まれて
いる率３２／３３コードをより高い率に拡張するのは容
易である。たとえば、４つの符号化されていないビット
を各コード化ニブルの間に埋込んで（０，１０）６４／
６５コードを作ることで価値のある特定のケースがもた
らされるが、これは特にバス構造５０のバス幅が６４ビ
ット（メモリ５４および／またはマイクロプロセッサ５
６も同様）である場合に非常に適している。この後者の
例では、エラー伝搬特性は現在好まれている（０，６）
３２／３３コードおよび率とほぼ同じである。
【００４７】
【エンコーダ実現例】以下は、この発明のコーディング
規則に従って変調エンコーダを実現する論理定義および
式のVerilog言語におけるリスティングである。
規則に従って変調エンコーダを実現する論理定義および
式のVerilog言語におけるリスティングである。
【００４８】
【表１】
【００４９】
【表２】
【００５０】
【表３】
【００５１】
【表４】
【００５２】
【表５】
【００５３】
【表６】
【００５４】
【表７】
【００５５】
【表８】
【００５６】
【表９】
【００５７】
【表１０】
【００５８】
【表１１】
【００５９】
【表１２】
【００６０】
【表１３】
【００６１】
【表１４】
【００６２】
【デコーダ実現例】以下は、この発明のコーディング規
則に従って形成されるコードワードを復号化するための
変調デコーダを実現する論理定義および式のVerilog言
語におけるリスティングである。
則に従って形成されるコードワードを復号化するための
変調デコーダを実現する論理定義および式のVerilog言
語におけるリスティングである。
【００６３】
【表１５】
【００６４】
【表１６】
【００６５】
【表１７】
【００６６】
【表１８】
【００６７】
【表１９】
【００６８】
【表２０】
【００６９】
【表２１】
【００７０】
【表２２】
【００７１】
【表２３】
【００７２】
【表２４】
【００７３】
【表２５】
【００７４】
【表２６】
【００７５】
【表２７】
【００７６】
【表２８】
【００７７】
【表２９】
【００７８】以上、この発明の実施例を説明したが、こ
の発明の目的が完全に達成されたことが理解されるであ
ろう。さらに、当業者は、数多くの構成の変化およびこ
の発明の幅広いさまざまな実施例および応用例がこの発
明の精神および範囲から逸脱することなく自ずと示唆さ
れることが理解されるであろう。ここでの開示および説
明は純粋に例示的なものであり、いかなる意味において
も限定することを意図するものではない。
の発明の目的が完全に達成されたことが理解されるであ
ろう。さらに、当業者は、数多くの構成の変化およびこ
の発明の幅広いさまざまな実施例および応用例がこの発
明の精神および範囲から逸脱することなく自ずと示唆さ
れることが理解されるであろう。ここでの開示および説
明は純粋に例示的なものであり、いかなる意味において
も限定することを意図するものではない。
【図１】この発明の局面および特徴による部分応答サン
プリングデータ検出およびチャネル変調コードを用い
た、マルチチャネルデジタルリニアテープドライブなど
の磁気データ記憶装置のブロック図である。
プリングデータ検出およびチャネル変調コードを用い
た、マルチチャネルデジタルリニアテープドライブなど
の磁気データ記憶装置のブロック図である。
【図２】図１に示される磁気データ記憶装置のアーキテ
クチャをわずかに変形させたものを含むブロック図であ
る。
クチャをわずかに変形させたものを含むブロック図であ
る。
【図３】この発明の原理による、ユーザビットをニブル
に関連付ける表の図である。
に関連付ける表の図である。
【図４】この発明の原理による、コードビットをニブル
に関連付ける表の図である。
に関連付ける表の図である。
【図５】この発明による、４つのコーディング規則を要
約する表の図である。
約する表の図である。
【図６】図１の変調エンコーダにおいて３２ビットユー
ザワードがｋ個の違反を含む確率を要約する表の図であ
る。
ザワードがｋ個の違反を含む確率を要約する表の図であ
る。
【図７】マックスエントロピー（０，ｋ）制約シーケン
スの統計の表の図である。
スの統計の表の図である。
１０ テープ記録および再生システム １２ 磁気記録テープ １４ マルチチャネル磁気記録ヘッド構造 ５０ 内部システムバス ５２ インターフェイス構造 ５４ ブロックバッファメモリ ５６ 制御マイクロプロセッサ ６０ データスクランブラ ６２ 変調エンコーダ ６３ セレクタ ６４ 並直列変換器 ６６ プリコーダ ６８ 書込等化および書込前補償プロセス ７０ 書込ドライバ ８０ 利得制御された増幅器 ８２ アナログ等化器 ８４ アナログ−デジタル変換器 ８５ タイミングループ８６ ビタビ検出器 ８８ ポストコーダ ８９ マルチプレクサ ９０ 変調デコーダ ９２ データデスクランブラ ９４ 直並列変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェニファー・スタンダー アメリカ合衆国、01505 マサチューセッ ツ州、ボイルストン、メイン・ストリー ト、1186 (72)発明者 ピーター・マクユーイン アメリカ合衆国、95054 カリフォルニア 州、サンタ・クララ、オーク・グロゥブ・ ドライブ、450、ナンバー・216 (72)発明者 バージャット・ゼイファー アメリカ合衆国、95050 カリフォルニア 州、サンタ・クララ、ウォーバートン・ア ベニュ、1711、ナンバー・10 (72)発明者 ジェームズ・フィッツパトリック アメリカ合衆国、94024 カリフォルニア 州、ロス・アルトス、アーボゥレイダー・ ドライブ、492
Claims (21)
- 【請求項１】 磁気記録チャネルにおいて、磁気データ
記憶媒体に記録するために、予め定められた最小０ラン
レングス（ｄ）および予め定められた最大０ランレング
ス（ｋ）に従って３２ビットデジタルデータワードのシ
ーケンスを３３ビットコードワードのシーケンスに符号
化するための方法であって、 現在の３２ビットデジタルデータワードを８個の４ビッ
トデータサブワードに分割するステップと、 ８個の４ビットサブワードのうちのいずれかがコード違
反として完全に０ばかりで構成されていないかどうかを
判定するステップと、 ８個のコードサブワードを形成することにより前記現在
の３２ビットデジタルデータワードに対応する３３ビッ
トコードワードを生成するステップとを含み、第１のコ
ードサブワードには予め定められた場所において第１の
制御ビットとして５番目のビットが設けられ、コード違
反を含まない各データサブワードは変化させられずにコ
ードサブワードにマッピングされ、コード違反を含むこ
とがわかったデータサブワードはいずれも５番目の制御
ビットと前記コードワードの他の予め規定されたビット
位置とにより識別され、前記３３ビットコードワードが
６を超えない最大０ランレングス（ｋ）を有するように
する、方法。 - 【請求項２】 前記５番目のビットは前記第１のコード
サブワードの最下位ビット位置に位置付けられる、請求
項１に記載の方法。 - 【請求項３】 前記第１の制御ビットは、前記データサ
ブワードのすべてがコード違反を含まないことが判定さ
れた場合に１に設定される、請求項１に記載の方法。 - 【請求項４】 １個のデータサブワードがコード違反を
含むと判定され、前記方法は、前記第１の制御ビットを
第１の論理状態に設定し、かつ前記第１のコードサブワ
ード内の規定された第２の制御ビットを第２の論理状態
に設定するステップと、前記第１のコードサブワードの
残りの３つのビットを用いて前記コード違反を含む前記
１個のデータサブワードを識別するステップと、本来前
記第１のコードサブワードにマッピングするデータサブ
ワードを、コード違反がない場合に、前記コード違反を
有する前記データサブワードが本来マッピングされるべ
きコードサブワードに再配置するステップとをさらに含
む、請求項１に記載の方法。 - 【請求項５】 ２個のデータサブワードが各々コード違
反を含むと判定され、前記方法は前記第１の制御ビット
と前記第１のコードサブワードの第２の制御ビットとを
第１の論理状態に設定するステップと、第２のコードサ
ブワード内の第３の制御ビットを第２の論理状態に設定
するステップと、前記第１のコードサブワードの残りの
３つのビットを、第１の予め定められた範囲のデータサ
ブワード内のコード違反を含む前記２個のデータサブワ
ードの内の一方を識別するよう設定するステップと、前
記第２のコードサブワードの残りの３つのビットを、第
２の予め定められた範囲のデータサブワード内のコード
違反を含む前記２個のデータサブワードの他方を識別す
るように設定するステップと、本来前記第１のコードサ
ブワードにマッピングするデータサブワードを、前記第
１のコードサブワードによりコード違反を含んでいるこ
とを識別される前記データコードサブワードを本来受け
るコードサブワードに再配置するステップと、本来前記
第２のコードサブワードにマッピングするデータサブワ
ードを、前記第２のコードサブワードによりコード違反
を含んでいることが識別される前記データコードサブワ
ードを本来受けるコードサブワードに再配置するステッ
プとをさらに含む、請求項１に記載の方法。 - 【請求項６】 前記第１の論理状態は論理０であり、前
記第２の論理状態は論理１である、請求項４に記載の方
法。 - 【請求項７】 前記第１の論理状態は論理０であり、前
記第２の論理状態は論理１である、請求項５に記載の方
法。 - 【請求項８】 ８ビットフラグを生成するステップをさ
らに含み、前記フラグの各ビット位置はコード違反を有
するサブワードを識別し、３３ビットコードワードを生
成する前記ステップは、前記３２ビットデジタルデータ
ワード内に３個以上のコード違反が存在することがわか
った場合に中に前記８ビットフラグを埋込むステップを
含む、請求項１に記載の方法。 - 【請求項９】 前記第１のコードサブワード、第２のコ
ードサブワードおよび第３のコードサブワードは前記８
ビットフラグが書込まれる予め定められたビット位置を
有する、請求項８に記載の方法。 - 【請求項１０】 前記磁気記録チャネルのタイミングル
ープのために最大タイミング情報をもたらすため、第４
のコードサブワードがすべてが１のパターンに書込まれ
る、請求項９に記載の方法。 - 【請求項１１】 前記第１のコードサブワードは前記３
３ビットコードワード内の中央に位置付けられる、請求
項１に記載の方法。 - 【請求項１２】 一連の３２ビットユーザデジタルデー
タワードを符号化するため部分応答サンプリングデータ
検出チャネルにおいて用いるための（ｄ＝０，ｋ＝６）
率３２／３３チャネルコードを生成するための方法であ
って、 各３２ビットユーザデータワードを８個の４ビットデー
タニブルに分割するステップと、 前記データニブルのいずれかが０ばかりを含んでいない
かどうかを判定するステップと、 前記データニブルのいずれも０ばかりを含んでいない場
合、前記８個の４ビットデータニブルを７個の４ビット
コードニブルと１個の５ビットコードサブワードとにマ
ッピングするステップと、前記コードサブワードの５番
目のビットを１に設定するステップとを含み、 前記データニブルのいずれかが０ばかりを含んでいる場
合、少なくとも前記５ビットコードサブワード内にコー
ド違反の場所を埋込むステップと、本来前記サブワード
にマッピングするデータニブルを、コード違反を有する
と判定される前記データニブルを本来受けるコードニブ
ルにマッピングするステップとを含む、方法。 - 【請求項１３】 前記データ検出チャネルはマルチチャ
ネルデジタルリニアテープ記録システム内に含まれる、
請求項１２に記載の方法。 - 【請求項１４】 一連のユーザデジタルデータビットを
符号化するため部分応答サンプリングデータ検出チャネ
ルのための（ｄ＝０，ｋ＝６）率３２／３３チャネルコ
ードを生成するための方法であって、 ３２ビットユーザデータワードのシーケンスを形成する
ステップと、 各３２ビットユーザデータワードを８個の４ビットデー
タニブルに分割するステップと、 前記データニブルのいずれかが０ばかりを含んでいない
かどうかを判定するステップと、 いずれのデータニブルも０ばかりを含んでいないことが
わかった場合、前記８個の４ビットデータニブルを７個
の４ビットコードニブルと１個の５ビットコードサブワ
ードとにマッピングするステップと、前記コードサブワ
ードの、その５番目のビット位置を含む、第１の制御ビ
ットを１に設定するステップと、さもなければ１個のデ
ータニブルがコード違反として０ばかりを含んでいると
判定される場合、少なくとも前記５ビットコードサブワ
ード内に前記コード違反の場所を埋込むステップと、本
来前記５ビットコードサブワードにマッピングするデー
タニブルを、コード違反を有すると判定される前記デー
タニブルを本来受けるコードニブルにマッピングするス
テップと、さもなければ２個のデータニブルが０ばかり
を含んでいると判定される場合、前記第１の制御ビット
を０に設定するステップと、前記コードサブワードの第
２の制御ビットを０に設定するステップと、第２のコー
ドサブワード内の第３の制御ビットを１に設定するステ
ップと、前記第１のコードサブワードの残りの３つのビ
ットを、第１の予め定められた範囲のデータニブル内の
０ばかりを含む前記２個のデータニブルのうちの一方を
識別するよう設定するステップと、前記第２のコードサ
ブワードの残りの３つのビットを、第２の予め定められ
た範囲のデータニブル内の０ばかりを含む前記２個のデ
ータニブルのうちの他方を識別するように設定するステ
ップと、本来前記第１のコードサブワードにマッピング
するデータニブルを、前記第１のコードサブワードによ
り０ばかりを含んでいることが識別される前記データニ
ブルを本来受けるコードサブワードに再配置するステッ
プと、本来前記第２のコードサブワードにマッピングす
るデータニブルを、前記第２のコードサブワードにより
０ばかりを含んでいることを識別される前記データニブ
ルを本来受けるコードサブワードに再配置するステップ
と、さもなければ３個以上のデータニブルが０ばかりを
含んでいると判定される場合、８ビットフラグを生成す
るステップとを含み、前記フラグの各ビット位置は０ば
かりを含んでいると判定されるデータニブルを識別して
おり、さらに、前記８ビットフラグを前記第１のコード
サブワード、前記第２のコードサブワードおよび第３の
コードサブワードに規定される予め定められた制御ビッ
ト位置に書込むステップを含む、方法。 - 【請求項１５】 ３個以上のデータニブルが０ばかりを
含んでいると判定される場合、結果生じるステップはま
た、前記部分応答サンプリングデータ検出チャネル内の
タイミングループのための最大タイミング情報をもたら
すために第４のコードサブワードをすべて１に書込むス
テップを含む、請求項１４に記載の方法。 - 【請求項１６】 前記部分応答サンプリングデータ検出
チャネルはマルチチャネルリニアデジタル磁気テープ記
録／再生システム内にある、請求項１４に記載の方法。 - 【請求項１７】 ホスト演算システムへのインターフェ
イスと、３２ビット以上の予め定められたデータワード
サイズを有するブロックバッファメモリと、制御マイク
ロプロセッサと、前記予め定められたデータワードサイ
ズを有するシステムバスとを有するマルチチャネル磁気
記録システムのための変調エンコーダであって、 前記変調エンコーダは、前記予め定められたデータワー
ドサイズに対応する入来ユーザデータワードサイズを有
し、前記予め定められたデータワードサイズに１ビット
を加えたものに等しい出力コードワードサイズを有して
おり、前記変調エンコーダは各入来ユーザデータワード
を、最小０ランレングスが０に等しく（ｄ＝０）最大０
ランレングスが６に等しい（ｋ＝６）対応するコードワ
ードに符号化する、変調エンコーダ。 - 【請求項１８】 各ユーザデータワードを整数個の４ビ
ットデータニブルに分割するための第１の手段と、 前記第１の手段に応答して、前記データニブルのいずれ
かが０ばかりを含んでいないかどうかを判定するための
第２の手段と、前記第２の手段に応答して、０ばかりを
含むデータニブルが１個もない場合には前記整数個の４
ビットデータニブルをその整数から１を引いた数の４ビ
ットコードニブルと１個の５ビットコードサブワードと
にマッピングし、かつ前記コードサブワードの５番目の
ビットを１に設定し、０ばかりを含むデータニブルが存
在する場合には０ばかりを含む前記データニブルの場所
を少なくとも前記５ビットのコードサブワードにマッピ
ングし、かつ本来前記５ビットコードサブワードにマッ
ピングするデータニブルを、コード違反を有すると判定
される前記データニブルを本来受けるコードニブルにマ
ッピングし、かつ前記５ビットコードサブワードの前記
５番目のビットを０に設定するための第３の手段とを含
む、請求項１７に記載の変調エンコーダ。 - 【請求項１９】 前記予め定められたデータワードサイ
ズは３２ビットである、請求項１７に記載の変調エンコ
ーダ。 - 【請求項２０】 前記予め定められたデータワードサイ
ズは６４ビットである、請求項１７に記載の変調エンコ
ーダ。 - 【請求項２１】 前記マルチチャネル磁気記録システム
は１２チャネルリニアデジタルテープ記録および再生シ
ステムを含む、請求項１７に記載の変調エンコーダ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/042243 | 1998-03-13 | ||
| US09/042,243 US6184806B1 (en) | 1998-03-13 | 1998-03-13 | Rate 32/33 (D=0, K=6) run length limited modulation code having optimized error propagation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11355144A true JPH11355144A (ja) | 1999-12-24 |
| JP4159169B2 JP4159169B2 (ja) | 2008-10-01 |
Family
ID=21920836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06894299A Expired - Fee Related JP4159169B2 (ja) | 1998-03-13 | 1999-03-15 | 符号化方法、コード発生方法および変調エンコーダ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6184806B1 (ja) |
| JP (1) | JP4159169B2 (ja) |
| DE (1) | DE19911470B4 (ja) |
| GB (1) | GB2337909B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236340B1 (en) * | 1999-01-04 | 2001-05-22 | Quantum Corporation | Modulation encoders and decoders |
| US6456208B1 (en) * | 2000-06-30 | 2002-09-24 | Marvell International, Ltd. | Technique to construct 32/33 and other RLL codes |
| US7286065B1 (en) | 2001-03-05 | 2007-10-23 | Marvell International Ltd. | Method and apparatus for DC-level constrained coding |
| US6661356B1 (en) | 2001-03-05 | 2003-12-09 | Marvell International, Ltd. | Method and apparatus for DC-level constrained coding |
| US7116736B2 (en) | 2002-01-02 | 2006-10-03 | International Business Machines Corporation | Method, system, and program for synchronization and resynchronization of a data stream |
| US6985320B2 (en) * | 2002-01-02 | 2006-01-10 | International Business Machines Corporation | Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system |
| US7404133B2 (en) * | 2004-12-12 | 2008-07-22 | Hewlett-Packard Development Company, L.P. | Error detection and correction employing modulation symbols satisfying predetermined criteria |
| US8139628B1 (en) | 2005-01-10 | 2012-03-20 | Marvell International Ltd. | Method and device to compensate for baseline wander |
| US7283069B2 (en) * | 2006-03-16 | 2007-10-16 | Harris Corporation | Method for encoded or encrypted bit stream synchronization |
| US7429937B2 (en) * | 2007-01-03 | 2008-09-30 | Quantum Corporation | Method for constructing RLL codes of arbitrary rate |
| US7486208B2 (en) * | 2007-05-16 | 2009-02-03 | International Business Machines Corporation | High-rate RLL encoding |
| US8375269B2 (en) * | 2008-01-31 | 2013-02-12 | International Business Machines Corporation | Data transmission system and method of correcting an error in parallel data paths of a data transmission system |
| US9558782B2 (en) | 2012-05-29 | 2017-01-31 | International Business Machines Corporation | Partial reverse concatenation for data storage devices using composite codes |
| US9178534B2 (en) | 2012-05-29 | 2015-11-03 | International Business Machines Corporation | Methods for partial reverse concatenation for data storage devices using composite codes |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668545A (en) * | 1995-06-26 | 1997-09-16 | Industrial Technology Research Institute | Simplified encoding apparatus and method for pilot tone modulation in automatic-track-following |
| US5635933A (en) * | 1995-06-30 | 1997-06-03 | Quantum Corporation | Rate 16/17 (d=0,G=6/I=7) modulation code for a magnetic recording channel |
| US5757822A (en) * | 1995-08-24 | 1998-05-26 | Quantum Corporation | Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC |
| US5717395A (en) * | 1996-07-29 | 1998-02-10 | Cirrus Logic, Inc. | Rate 16/17 ENDEC with independent high/low byte decoding |
| US5781133A (en) * | 1996-08-05 | 1998-07-14 | Seagate Technology, Inc. | Method and apparatus for implementing run length limited codes |
| US6018304A (en) * | 1997-12-18 | 2000-01-25 | Texas Instruments Incorporated | Method and apparatus for high-rate n/n+1 low-complexity modulation codes with adjustable codeword length and error control capability |
-
1998
- 1998-03-13 US US09/042,243 patent/US6184806B1/en not_active Expired - Lifetime
-
1999
- 1999-03-15 GB GB9905837A patent/GB2337909B/en not_active Expired - Fee Related
- 1999-03-15 DE DE19911470A patent/DE19911470B4/de not_active Expired - Fee Related
- 1999-03-15 JP JP06894299A patent/JP4159169B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19911470A1 (de) | 1999-10-14 |
| US6184806B1 (en) | 2001-02-06 |
| DE19911470B4 (de) | 2005-02-03 |
| GB2337909B (en) | 2003-07-16 |
| GB9905837D0 (en) | 1999-05-05 |
| GB2337909A (en) | 1999-12-01 |
| JP4159169B2 (ja) | 2008-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757822A (en) | Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC | |
| EP2153526B1 (en) | Rll encoding | |
| JP3477106B2 (ja) | 部分応答磁気記録チャネルのためのレート１６／１７（０，５）変調コードの装置および方法 | |
| JP4159169B2 (ja) | 符号化方法、コード発生方法および変調エンコーダ | |
| KR19990087405A (ko) | Prml 기록 채널용의 레이트 24/25 변조 코드 | |
| US6233289B1 (en) | High rate trellis code for partial response channels | |
| KR20020025239A (ko) | 연결된 에러 정정 코드를 구비하는 자기 기록 채널에서비동일 보호를 가지는 인코딩 방법 및 장치 | |
| US6417788B1 (en) | High rate runlength limited codes for 10-bit ECC symbols | |
| JPH09288864A (ja) | デジタルデータ複製禁止方法 | |
| JPH0927171A (ja) | １６ビットのディジタルデータ語のシーケンスを１７ビットの符号語のシーケンスに符号化する方法 | |
| US6476737B1 (en) | Rate 64/65 (d=0, G=11/I=10) run length limited modulation code | |
| US7623048B1 (en) | DC-free codes | |
| US7386780B2 (en) | Method and apparatus for encoding and precoding digital data within modulation code constraints | |
| KR100506070B1 (ko) | 고밀도데이터의기록/재생을위한부호화/복호화방법 | |
| US5949357A (en) | Time-varying maximum-transition-run codes for data channels | |
| US5784010A (en) | Method and apparatus for implementing a set rate code for data channels with alternate 9-bit code words and 8-bit code words | |
| US6201485B1 (en) | High rate runlength limited codes for 8-bit ECC symbols | |
| KR100408532B1 (ko) | 데이타저장기기의prml코드생성방법 | |
| US6404355B1 (en) | Generation of a runlength limited digital information signal | |
| JP2000332619A (ja) | 符号化方法およびこれを用いた記録再生装置 | |
| JP2000040968A (ja) | 符号化方法および符号化装置、復号化方法および復号化装置、並びに提供媒体 | |
| US6587977B1 (en) | o,k,m,/m recording code | |
| KR100571743B1 (ko) | 통신 채널 | |
| US7031086B2 (en) | Magnetic recording apparatus, magnetic recording medium and magnetic recording method | |
| US6259384B1 (en) | High rate runlength limited codes for 10-bit ECC symbols |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |