JPH11345874A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11345874A
JPH11345874A JP15142698A JP15142698A JPH11345874A JP H11345874 A JPH11345874 A JP H11345874A JP 15142698 A JP15142698 A JP 15142698A JP 15142698 A JP15142698 A JP 15142698A JP H11345874 A JPH11345874 A JP H11345874A
Authority
JP
Japan
Prior art keywords
contact hole
insulating film
semiconductor device
film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15142698A
Other languages
Japanese (ja)
Inventor
Taku Hiraiwa
卓 平岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP15142698A priority Critical patent/JPH11345874A/en
Publication of JPH11345874A publication Critical patent/JPH11345874A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To surely remove the residuum of photoresist attached to the inner wall of a contact hole, by providing a process which forms an opening part at least in an insulating film, a process which cleans the opening part by plasma processing, and a process which cleans the opening part by a solvent. SOLUTION: With a resist film 103 as an etching mask, a contact hole C is formed in an interlayer insulating film 102 by reactive ion etching. A part of residuum 104 of photo resist is attached to the inner wall of the contact hole C, and the part is removed. The residuum removing process comprises 02 plasma processing and cleaning process. In the plasma processing, plasma is applied on the contact hole C, and the residuum material is oxidized so as to be readily removed. In the cleaning process, the residuum material is softened or dissolved by the process for immersing the entire substrate into the liquid- state separating agent and removed. Under the state, wherein the residuum 104 of the photoresist is perfectly removed, a conducting film 105 such as an A1 film is formed by a sputtering method.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。
The present invention relates to a method for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】従来、LSI等の半導体装置や液晶装置
用のアクティブマトリックス基板などの製造方法におい
て、コンタクトホールを形成する工程は図6に示す通り
である。
2. Description of the Related Art Conventionally, in a method for manufacturing a semiconductor device such as an LSI or an active matrix substrate for a liquid crystal device, a process for forming a contact hole is as shown in FIG.

【0003】ここで図6は、例えば石英ガラスやシリコ
ンウェハ等からなる基板100の表面にp−Si(ポリ
シリコン)膜からなる導電層101が形成され、さらに
その上にCVD法等によりSiOからなる層間絶縁膜
102が形成された半導体装置(図6(a))におい
て、前記層間絶縁膜102に前記導電層101まで達す
るコンタクトホールを形成する場合の手順を示したもの
である。
Here, FIG. 6 shows that a conductive layer 101 made of a p-Si (polysilicon) film is formed on the surface of a substrate 100 made of, for example, quartz glass or a silicon wafer, and SiO 2 is formed thereon by CVD or the like. FIG. 6 shows a procedure for forming a contact hole reaching the conductive layer 101 in the interlayer insulating film 102 in a semiconductor device having an interlayer insulating film 102 made of (FIG. 6A).

【0004】そして、まず、コンタクトホールを形成し
ようとする層間絶縁膜102の上にフォトレジストを塗
付した後、露光してコンタクトホール形成部にコンタク
トホールパターンとしての開口部103aを有するレジ
スト膜103を形成する(図6(b))。
[0004] First, a photoresist is applied on an interlayer insulating film 102 in which a contact hole is to be formed, and is then exposed to light to form a resist film 103 having an opening 103a as a contact hole pattern in a contact hole forming portion. Is formed (FIG. 6B).

【0005】次に、前記レジスト膜103をエッチング
マスクとして、例えばエッチングガスとしてCHF
SFの混合ガスを用いた反応性イオンエッチング(R
IE:Reactive Ion Etching)のような異方性ドライエ
ッチングによってSiOからなる層間絶縁膜102に
コンタクトホールCを形成するというものであった(図
6(c))。
Next, using the resist film 103 as an etching mask, reactive ion etching (R) using, for example, a mixed gas of CHF 3 and SF 6 as an etching gas.
A contact hole C is formed in the interlayer insulating film 102 made of SiO 2 by anisotropic dry etching such as IE (Reactive Ion Etching) (FIG. 6C).

【0006】[0006]

【発明が解決しようとする課題】ところが、図6(b)
の工程において、反応性イオンエッチングにより層間絶
縁膜102にコンタクトホールCを形成する際に、反応
ガス(CHF,SF)はイオン化されて、化学的に
極めて活性なラジカルF*を発生する。
However, FIG. 6 (b)
When the contact hole C is formed in the interlayer insulating film 102 by reactive ion etching in the step ( 1 ), the reaction gas (CHF 3 , SF 6 ) is ionized to generate a chemically extremely active radical F *.

【0007】このラジカルF*は、層間絶縁膜102と
してのSiO膜に衝突して反応し、コンタクトホール
Cを形成すると同時に、エッチングマスクとしてのレジ
スト膜103にも衝突し、フォトレジストの構成元素と
しての炭素(C)と化合して、フォトレジストの残滓1
04としてポリテトラフルオロエチレン系の物質(−C
CF−)nを発生してしまう。
The radical F * collides with and reacts with the SiO 2 film serving as the interlayer insulating film 102 to form a contact hole C, and also collides with the resist film 103 serving as an etching mask. Residue of photoresist 1 by combining with carbon (C) as
04 as a polytetrafluoroethylene-based substance (-C
F 2 CF 2 −) n is generated.

【0008】そして、そのフォトレジストの残滓104
の一部は、エッチング中にコンタクトホールCに入り込
み、コンタクトホールCの内壁に付着してしまうという
不具合を生じる(図6(c))。特に、上記ポリテトラ
フルオロエチレン系の物質は、商品名テフロンで知られ
るように化学的に極めて安定で高温にも強く、コンタク
トホールCの内壁への付着も強固である。
Then, the photoresist residue 104 is formed.
A part of the contact hole enters the contact hole C during the etching and adheres to the inner wall of the contact hole C (FIG. 6C). In particular, the polytetrafluoroethylene-based substance is extremely stable chemically and resistant to high temperatures as known by trade name Teflon, and has a strong adhesion to the inner wall of the contact hole C.

【0009】仮に、このポリテトラフルオロエチレン系
の物質からなるフォトレジストの残滓104がコンタク
トホールCに付着したままの状態で、スパッタ法等によ
って導電膜105としてAl膜等を形成すると、そのフ
ォトレジストの残滓104の影響によりAl膜がコンタ
クトホールCの内壁に付着しなかったり、あるいは導電
膜105からフォトレジストの残滓104の一部が突き
出てしまい(図6(d)のような状態)、導電膜105
が剥離し易くなって断線等を生じ、半導体装置の信頼性
を低下させるという問題があった。
If an Al film or the like is formed as a conductive film 105 by sputtering or the like while the photoresist residue 104 made of the polytetrafluoroethylene-based substance is still attached to the contact hole C, the photoresist is removed. The Al film does not adhere to the inner wall of the contact hole C due to the influence of the residue 104, or a portion of the photoresist residue 104 protrudes from the conductive film 105 (a state as shown in FIG. Membrane 105
However, there is a problem that the semiconductor device is liable to be peeled off, thereby causing disconnection or the like, thereby lowering the reliability of the semiconductor device.

【0010】本発明は、上述の課題に鑑みて案出された
ものであり、その目的とするところは、コンタクトホー
ルを形成する際にその内壁に付着したフォトレジストの
残滓を確実に取り除くことのできる半導体装置の製造方
法を提供することにある。
The present invention has been devised in view of the above-mentioned problems, and an object of the present invention is to reliably remove a photoresist residue attached to an inner wall of a contact hole when forming the contact hole. It is an object of the present invention to provide a method of manufacturing a semiconductor device which can be performed.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、基板上にス
イッチング素子及び絶縁膜が形成されてなる半導体装置
の製造方法であって、前記絶縁膜に開口部を形成する工
程と、前記開口部をプラズマ処理により洗浄する工程
と、前記開口部を溶剤により洗浄する工程と、を少なく
とも有することを特徴とするものである。
To achieve the above object, a method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device having a switching element and an insulating film formed on a substrate, The method includes at least a step of forming an opening in the insulating film, a step of cleaning the opening by plasma treatment, and a step of cleaning the opening with a solvent.

【0012】これによれば、開口部は、上記プラズマ処
理と溶剤による洗浄処理とによって清浄化されるので、
例えばコンタクトホールに導電膜を良好に形成すること
ができるようになり、液晶装置用のアクティブマトリッ
クス基板やLSI等の半導体装置の信頼性を向上させる
ことができる。
According to this, since the opening is cleaned by the plasma treatment and the cleaning treatment with the solvent,
For example, a conductive film can be favorably formed in a contact hole, and the reliability of an active matrix substrate for a liquid crystal device or a semiconductor device such as an LSI can be improved.

【0013】なお、絶縁膜上にフォトレジストによりエ
ッチングマスクを形成し、エッチングガスにより前記絶
縁膜をドライエッチングして前記開口部を形成すること
を特徴とする。
It is characterized in that an etching mask is formed on the insulating film with a photoresist, and the opening is formed by dry-etching the insulating film with an etching gas.

【0014】この場合に、上記エッチングガスは、フッ
素系ガスとすることができ、上記絶縁膜がSiO膜で
形成される場合には、このSiO膜と反応して効率良
くコンタクトホールを形成することができる。
[0014] In this case, the etching gas may be a fluorine-based gas, when the insulating film is formed of SiO 2 film, formed efficiently contact holes reacts with the SiO 2 film can do.

【0015】また、上記フォトレジストの残滓は、上記
フォトレジストに含まれる炭素原子と、上記エッチング
ガスとしてのフッ素系ガスのフッ素原子とが化合して形
成されるポリテトラフルオロエチレン系の物質を含む場
合であってもよく、その場合にもプラズマ処理と溶剤に
よる洗浄処理とによって、このポリテトラフルオロエチ
レン系の物質を含むフォトレジストの残滓を効果的に取
り除くことができる。
The residue of the photoresist contains a polytetrafluoroethylene-based substance formed by combining carbon atoms contained in the photoresist with fluorine atoms of a fluorine-based gas serving as the etching gas. In such a case, the photoresist residue containing the polytetrafluoroethylene-based substance can be effectively removed by plasma treatment and cleaning treatment with a solvent.

【0016】また、上記ドライエッチングが、フッ素系
ガスを用いた反応性イオンエッチングである場合には、
フッ素系ガスがイオン化されてラジカルF*を生じるた
め、上記絶縁膜がSiO膜で形成される場合には、こ
のSiO膜とラジカルF*が反応して効率良くコンタ
クトホールを形成することができる。
In the case where the dry etching is reactive ion etching using a fluorine-based gas,
Since the fluorine-based gas is ionized to generate radicals F *, when the insulating film is formed of a SiO 2 film, the SiO 2 film reacts with the radicals F * to form a contact hole efficiently. it can.

【0017】また、上記プラズマ処理と上記洗浄処理と
を交互に複数回にわたって行なうことにより、確実にフ
ォトレジストの残滓を取り除くことができる。
Further, by alternately performing the plasma processing and the cleaning processing a plurality of times, the photoresist residue can be reliably removed.

【0018】なお、上記溶剤としては、硫酸と過酸化水
素水の混合物や、有機アルカリ系の剥離剤を用いること
ができる。
As the solvent, a mixture of sulfuric acid and hydrogen peroxide or an organic alkali-based release agent can be used.

【0019】[0019]

【発明の実施の形態】以下、本発明の好適な実施形態を
図を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.

【0020】ここに、図1は本発明に係る半導体装置の
製造方法を適用して製造されたTFTを用いたアクティ
ブマトリックス基板AMを適用した液晶パネルの構成例
を示す概略図である。
FIG. 1 is a schematic diagram showing a configuration example of a liquid crystal panel to which an active matrix substrate AM using TFTs manufactured by applying the method of manufacturing a semiconductor device according to the present invention is applied.

【0021】図1に示すように、アクティブマトリック
ス基板(TFTアレイ基板)AMの上には、複数の画素
電極52により規制される画素領域(実際に液晶層52
の配向状態変化により画像が表示される液晶パネルの領
域)の周囲において両基板を張り合わせて液晶層53を
包囲するシール部材の一例として光硬化性樹脂からなる
シール材54が画素領域に沿って設けられている。そし
てカラーフィルタ層55を有する入射側の対向基板56
の上記画素領域外側シール材54内側領域に対応する部
位に、遮光性の周辺見切り層57が設けられている。
As shown in FIG. 1, on an active matrix substrate (TFT array substrate) AM, a pixel region (actually, a liquid crystal layer 52) regulated by a plurality of pixel electrodes 52 is provided.
(A region of a liquid crystal panel on which an image is displayed due to a change in the alignment state), a sealing member 54 made of a photo-curable resin is provided along the pixel region as an example of a sealing member that surrounds the liquid crystal layer 53 by bonding the two substrates together. Have been. Then, the incident-side counter substrate 56 having the color filter layer 55
A light-shielding peripheral parting layer 57 is provided at a portion corresponding to the above-mentioned pixel region outside seal material 54 inside region.

【0022】上記周辺見切り層57は、後に画素領域に
対応して開口が開けられた遮光性のケースにアクティブ
マトリックス基板AMがセットされた場合に当該画素領
域が製造誤差等により当該ケースの開口の縁に隠れてし
まわないように、即ち例えば液晶パネル用基板50のケ
ースに対するずれとして数100μm程度を許容するよ
うに、画素領域の周囲に500μm〜1mm程度の幅を
持つ帯状の遮光性材料により形成される。このような遮
光性の周辺見切り層57は、例えばCr(クロム)やN
i(ニッケル),Al(アルミニウム)などの金属材料
を用いたスパッタリング、フォトリソグラフィおよびエ
ッチングによって対向基板31に形成される。上記金属
材料の代わりに、カーボンやTi(チタン)をフォトレ
ジストに分散した樹脂ブラックなどの材料により周辺見
切り層57を形成してもよい。
When the active matrix substrate AM is set in a light-shielding case in which an opening is formed corresponding to a pixel region later, the peripheral parting layer 57 is formed in the pixel region due to a manufacturing error or the like. Formed of a band-shaped light-shielding material having a width of about 500 μm to 1 mm around the pixel area so as not to be hidden by the edge, that is, for example, to allow about several hundred μm as a shift of the liquid crystal panel substrate 50 from the case. Is done. Such a light-shielding peripheral parting layer 57 is made of, for example, Cr (chrome) or N
The counter substrate 31 is formed by sputtering, photolithography, and etching using a metal material such as i (nickel) and Al (aluminum). Instead of the metal material, the peripheral parting layer 57 may be formed of a material such as resin black in which carbon or Ti (titanium) is dispersed in a photoresist.

【0023】上記シール材54の外側の領域には、画素
領域の下辺に沿って周辺回路(走査線駆動回路)58お
よび外部端子としてのパッド59が設けられ、画素領域
の両側(図の左右2辺)に沿って周辺回路(信号線駆動
回路)60が設けられている。さらに、画素領域の上辺
には、画素領域の両側に設けられた上記周辺回路60間
を電気的に接続するための配線61が設けられている。
また、シール材54の四隅には、アクティブマトリック
ス基板51と対向基板56との間で電気的導通をとるた
めの導電源電圧材からなるコラム62が設けられてい
る。そして、シール材54とほぼ同じ輪郭を持つ対向基
板56が当該シール材54によりアクティブマトリック
ス基板AMに固着されて、液晶パネルPが構成される。
A peripheral circuit (scanning line drive circuit) 58 and a pad 59 as an external terminal are provided along the lower side of the pixel region in a region outside the sealing material 54, and are provided on both sides of the pixel region (two on the left and right in the figure). A peripheral circuit (signal line driving circuit) 60 is provided along the side. Further, a wiring 61 for electrically connecting the peripheral circuits 60 provided on both sides of the pixel region is provided on the upper side of the pixel region.
Further, columns 62 made of a conductive source voltage material for establishing electrical continuity between the active matrix substrate 51 and the counter substrate 56 are provided at the four corners of the sealing material 54. Then, a counter substrate 56 having substantially the same contour as the sealing material 54 is fixed to the active matrix substrate AM by the sealing material 54, and the liquid crystal panel P is formed.

【0024】そして、本実施形態におけるコンタクトホ
ールの形成プロセスは、上記アクティブマトリックス基
板AMにおける画素電極52をオン・オフ制御するトラ
ンジスタ、走査線駆動回路58を構成するトランジス
タ、周辺回路(信号線駆動回路)60を構成するトラン
ジスタ等の何れを形成する場合にも適用することができ
るものである。
The process of forming a contact hole in the present embodiment includes a transistor for turning on / off the pixel electrode 52 on the active matrix substrate AM, a transistor constituting the scanning line driving circuit 58, and a peripheral circuit (signal line driving circuit). The present invention can be applied to the case of forming any of the transistors and the like constituting 60).

【0025】図2は、本発明に係る半導体装置の製造方
法におけるコンタクトホールの形成プロセスの一例を示
す工程図である。
FIG. 2 is a process chart showing an example of a contact hole forming process in the method of manufacturing a semiconductor device according to the present invention.

【0026】なお、このプロセスを経て製造される半導
体装置は、上述のような液晶装置用のアクティブマトリ
ックス基板やLSI等に適用することができる。
The semiconductor device manufactured through this process can be applied to an active matrix substrate for liquid crystal devices, an LSI, and the like as described above.

【0027】まず、石英ガラスあるいはシリコンウェハ
からなる基板100の表面に導電層としてのp−Si膜
101を形成する。
First, a p-Si film 101 as a conductive layer is formed on the surface of a substrate 100 made of quartz glass or a silicon wafer.

【0028】このp−Si膜101は、例えばジシラン
ガスを用いたLPCVD(減圧CVD)法やモノシラン
ガスを用いたPECVD(プラズマCVD)法でa−S
i膜を堆積し、そのa−Si膜の全面にエキシマレーザ
を照射することによりレーザアニールを行いa−Si膜
を結晶化して形成する。
The p-Si film 101 is formed by, for example, a-S by an LPCVD (low pressure CVD) method using disilane gas or a PECVD (plasma CVD) method using monosilane gas.
An i-film is deposited, and the entire surface of the a-Si film is irradiated with an excimer laser to perform laser annealing to crystallize the a-Si film.

【0029】そして、そのp−Si膜101の上にCV
D法等によりSiOからなる層間絶縁膜102を形成
する(図2の工程(a))。
Then, CV is formed on the p-Si film 101.
An interlayer insulating film 102 made of SiO 2 is formed by a method D or the like (step (a) in FIG. 2).

【0030】次いで、コンタクトホールを形成しようと
する層間絶縁膜102の上にフォトレジストを塗付した
後、光リソグラフィによってコンタクトホール形成部に
コンタクトホールパターンとしての開口部103aを有
するレジスト膜103を形成する(図2の工程
(b))。
Next, after a photoresist is applied on the interlayer insulating film 102 in which a contact hole is to be formed, a resist film 103 having an opening 103a as a contact hole pattern is formed in a contact hole forming portion by photolithography. (Step (b) of FIG. 2).

【0031】次に、前記レジスト膜103をエッチング
マスクとして、例えばエッチングガスとしてフッ素系ガ
スのCHFとSFの混合ガスを用いた反応性イオン
エッチングによって層間絶縁膜102にコンタクトホー
ルCを形成する(図2の工程(c))。
Next, using the resist film 103 as an etching mask, a contact hole C is formed in the interlayer insulating film 102 by reactive ion etching using, for example, a mixed gas of fluorinated gas CHF 3 and SF 6 as an etching gas. (Step (c) in FIG. 2).

【0032】この際に、図2の工程(b)において、反
応ガス(CHF,SF)はイオン化されて、化学的
に極めて活性なラジカルF*を発生し、このラジカルF*
は、層間絶縁膜102としてのSiO膜に衝突して反
応し、コンタクトホールCを形成すると同時に、エッチ
ングマスクとしてのレジスト膜103に衝突し、フォト
レジストの構成元素としての炭素(C)と化合して、フ
ォトレジストの残滓としてポリテトラフルオロエチレン
系の物質(−CFCF−)nを発生する。
At this time, in the step (b) of FIG. 2, the reaction gas (CHF 3 , SF 6 ) is ionized to generate a chemically extremely active radical F *, and this radical F *
Collides with and reacts with the SiO 2 film as the interlayer insulating film 102 to form a contact hole C, and at the same time, collides with the resist film 103 as an etching mask and combines with carbon (C) as a constituent element of the photoresist. and, polytetrafluoroethylene-based material as a residue of the photoresist (-CF 2 CF 2 -) generating a n.

【0033】そして、そのフォトレジストの残滓104
の一部は、エッチング中にコンタクトホールCに入り込
み、コンタクトホールCの内壁に付着する(図2の工程
(c参照))。
Then, the photoresist residue 104
Part of the contact hole enters the contact hole C during the etching and adheres to the inner wall of the contact hole C (see step (c) in FIG. 2).

【0034】ここで、上述のようにしてコンタクトホー
ルCの内壁に付着したフォトレジストの残滓104を除
去する残滓除去工程を行なう。
Here, a residue removing step of removing the photoresist residue 104 attached to the inner wall of the contact hole C as described above is performed.

【0035】この残滓除去工程は、Oプラズマ処理
(図2の工程(d))と洗浄処理(図2の工程(e))
の組み合わせからなっている。
The residue removing step includes an O 2 plasma treatment (step (d) in FIG. 2) and a cleaning treatment (step (e) in FIG. 2).
It consists of a combination.

【0036】即ち、図2の工程(d)において、コンタ
クトホールCに対してOプラズマを照射して、O
ラズマによってフォトレジストの残滓104としてのポ
リテトラフルオロエチレン系の物質を酸化して除去し易
くするOプラズマ処理を行なう。なお、Oプラズマ
は、例えばOガスに紫外線を照射するなどして生成さ
れる。
[0036] That is, in the step of FIG. 2 (d), by irradiating O 2 plasma with respect to the contact hole C, and then oxidizing the polytetrafluoroethylene-based material as a residue 104 of the photoresist by O 2 plasma O 2 plasma treatment for easy removal is performed. The O 2 plasma is generated by, for example, irradiating an O 2 gas with ultraviolet rays.

【0037】次いで、図2の工程(e)において、基板
全体を液状の剥離剤L中に浸漬させる洗浄処理により、
フォトレジストの残滓104としてのポリテトラフルオ
ロエチレン系の物質を軟化あるいは溶解させて除去す
る。
Next, in the step (e) of FIG. 2, a cleaning process is performed in which the entire substrate is immersed in a liquid release agent L.
The polytetrafluoroethylene-based material as the photoresist residue 104 is removed by softening or dissolving.

【0038】剥離剤Lとしては、例えば98%の硫酸と
2%の過酸化水素水の混合液や、有機アルカリ系の剥離
剤として例えば、東京応化工業社製の商品名S502A
を用いることができる。
As the release agent L, for example, a mixed solution of 98% sulfuric acid and 2% hydrogen peroxide, or as an organic alkali release agent, for example, trade name S502A manufactured by Tokyo Ohka Kogyo Co., Ltd.
Can be used.

【0039】なお、洗浄処理を行なう際に、超音波発振
源から1MHzの超音波をコンタクトホールCに対して
照射することにより、超音波振動による剥離効果によっ
てフォトレジストの残滓104としてのポリテトラフル
オロエチレン系の物質をより効果的に除去するようにし
てもよい。
During the cleaning process, the contact hole C is irradiated with an ultrasonic wave of 1 MHz from an ultrasonic oscillation source, so that the polytetrafluoroethylene as a photoresist residue 104 is formed by the peeling effect of the ultrasonic vibration. Ethylene-based substances may be removed more effectively.

【0040】さらに、上記図2の工程(d)のOプラ
ズマ処理と、工程(e)の洗浄処理を1回行なった状態
で、まだフォトレジストの残滓104が残っている場合
には、完全に除去されるまで、上記工程(d)と工程
(e)を複数回繰り返して行なう。 そして、この残滓
除去工程によって、コンタクトホールCの内壁に付着し
たポリテトラフルオロエチレン系の物質を含むフォトレ
ジストの残滓104が完全に除去された状態で、スパッ
タ法等によって導電膜105としてAl膜等を形成する
(図2の工程(e))。
Further, if the photoresist residue 104 still remains after the O 2 plasma treatment in the step (d) and the cleaning treatment in the step (e) of FIG. Steps (d) and (e) are repeated a plurality of times until the metal is removed. Then, in a state where the photoresist residue 104 containing a polytetrafluoroethylene-based substance attached to the inner wall of the contact hole C is completely removed by this residue removal step, an Al film or the like is formed as the conductive film 105 by sputtering or the like. Is formed (step (e) of FIG. 2).

【0041】この際に、コンタクトホールCの内壁は清
浄な状態にあるため、導電膜105としてAl膜の付着
状態も良好となり、導電膜105の剥離等による断線な
どを未然に防止でき、液晶装置のアクティブマトリック
ス基板やLSI等の半導体装置の信頼性を向上させるこ
とができる。なお、本実施形態では、コンタクトホール
Cを形成する際のエッチングを反応性イオンエッチング
とする場合について説明したが、これに限られるもので
はなく、フッ素系ガスを用いる異方性のドライエッチン
グ法全般を用いる場合であってもよい。
At this time, since the inner wall of the contact hole C is in a clean state, the adhesion state of the Al film as the conductive film 105 is also good, and disconnection due to peeling of the conductive film 105 can be prevented beforehand. The reliability of a semiconductor device such as an active matrix substrate and an LSI can be improved. In this embodiment, the case where the etching for forming the contact hole C is reactive ion etching has been described. However, the present invention is not limited to this. The anisotropic dry etching method using a fluorine-based gas is generally used. May be used.

【0042】また、本実施形態では、エッチングガスと
してCHFとSFの混合ガスを用いる場合について
述べたが、これに限られるものではなく、CHF
ス,SFガスをそれぞれ単独で用いる場合や、その他
のCF等のフッ素系ガスを用いる場合についても同様
である。
In this embodiment, the case where a mixed gas of CHF 3 and SF 6 is used as the etching gas has been described. However, the present invention is not limited to this, and the case where CHF 3 gas and SF 6 gas are used alone is used. The same applies to the case where a fluorine-based gas such as CF 4 is used.

【0043】なお、本発明に係る半導体装置の製造方法
は、配線層間の絶縁層を貫通して接続するスルーホール
の形成方法にも適用することができる。
The method of manufacturing a semiconductor device according to the present invention can also be applied to a method of forming a through hole that penetrates and connects an insulating layer between wiring layers.

【0044】[0044]

【実施例】以下に図3〜図5を参照して本発明の半導体
装置の製造方法を用いて製造された半導体装置の実施例
を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a semiconductor device manufactured by using the method of manufacturing a semiconductor device according to the present invention will be described below with reference to FIGS.

【0045】(第1実施例)図3の(a)は、図1に示
したアクティブマトリックス基板AMにおける画素電極
部52のTFTの概略構成を示す断面図、(b)はその
要部の拡大断面図である。
(First Embodiment) FIG. 3A is a sectional view showing a schematic structure of a TFT of a pixel electrode section 52 in the active matrix substrate AM shown in FIG. 1, and FIG. It is sectional drawing.

【0046】図3の(a)において、ガラス基板100
上にp−Si等により導電層101が形成され、その上
にSiO2等によりゲート絶縁膜120が形成されてい
る。
In FIG. 3A, the glass substrate 100
A conductive layer 101 is formed thereon by p-Si or the like, and a gate insulating film 120 is formed thereon by SiO2 or the like.

【0047】ゲート絶縁膜120の所定位置には、p−
Si等によりゲート電極121が形成され、その上には
第1層間絶縁膜122が形成されている。
In a predetermined position of the gate insulating film 120, p-
A gate electrode 121 is formed of Si or the like, and a first interlayer insulating film 122 is formed thereon.

【0048】そして、上述の実施形態にしたがって、反
応性イオンエッチング等により第1層間絶縁膜122と
ゲート絶縁膜120を貫通して導電層101のドレイン
領域101aおよびソース領域101bに達するコンタ
クトホールC1,C2が形成される(図3の(b)参
照)。
Then, according to the above-described embodiment, the contact holes C1, C2 reaching the drain region 101a and the source region 101b of the conductive layer 101 through the first interlayer insulating film 122 and the gate insulating film 120 by reactive ion etching or the like. C2 is formed (see FIG. 3B).

【0049】この際に、コンタクトホールC1,C2
は、実施形態で説明したように、Oプラズマ処理と溶
剤による洗浄処理が施されるため、その内壁は清浄な状
態とされる。
At this time, contact holes C1 and C2
As described in the embodiment, since the O 2 plasma treatment and the cleaning treatment with the solvent are performed, the inner wall is kept in a clean state.

【0050】そして、コンタクトホールC1,C2内に
はp−Si等の導電材料がスパッタされ、ドレイン電極
123およびソース電極124が形成される。
Then, in the contact holes C1 and C2, a conductive material such as p-Si is sputtered to form a drain electrode 123 and a source electrode 124.

【0051】ドレイン電極123とソース電極124の
上には第2層間絶縁膜125が形成され、上述の実施形
態にしたがって、反応性イオンエッチング等により第2
層間絶縁膜125を貫通してドレイン電極123に達す
るコンタクトホールC3が形成される(図3の(b)参
照)。
A second interlayer insulating film 125 is formed on the drain electrode 123 and the source electrode 124, and the second interlayer insulating film 125 is formed by reactive ion etching or the like according to the above embodiment.
A contact hole C3 penetrating through the interlayer insulating film 125 and reaching the drain electrode 123 is formed (see FIG. 3B).

【0052】この際に、コンタクトホールC3は、実施
形態で説明したように、Oプラズマ処理と溶剤による
洗浄処理が施されるため、その内壁は清浄な状態とされ
る。そして、コンタクトホールC3内にはITOがスパ
ッタされ、画素電極52が形成される。このような洗浄
工程を行うことによって、残滓が全て取り除かれ残滓残
留に伴って生じるITOの断線、破断を防止することが
でき、スイッチング素子としての薄膜トランジスタと画
素電極(ITO)との接続を確実に行うことができる。
At this time, since the contact hole C3 is subjected to the O 2 plasma treatment and the cleaning treatment with the solvent as described in the embodiment, the inner wall is kept in a clean state. Then, ITO is sputtered in the contact hole C3 to form the pixel electrode 52. By performing such a cleaning step, all the residue is removed, and disconnection and breakage of the ITO caused by the residue can be prevented, and the connection between the thin film transistor as the switching element and the pixel electrode (ITO) can be surely achieved. It can be carried out.

【0053】(第2実施例)図4の(a)は、図1に示
したアクティブマトリックス基板AMにおける周辺回路
の一種としての静電気対策配線部の概略構成を示す断面
図、(b)はその要部の拡大断面図である。
(Second Embodiment) FIG. 4A is a sectional view showing a schematic configuration of an antistatic wiring portion as a kind of a peripheral circuit in the active matrix substrate AM shown in FIG. 1, and FIG. It is an expanded sectional view of an important section.

【0054】図4の(a)において、ガラス基板100
上にp−Si等により導電層101が形成され、その上
に第1層間絶縁膜122が形成されている。
In FIG. 4A, the glass substrate 100
The conductive layer 101 is formed of p-Si or the like, and the first interlayer insulating film 122 is formed thereon.

【0055】その上にはポリシラザンの焼成膜からなる
絶縁膜130が形成され、さらにその上にはCVD法に
よって絶縁膜131が形成されている。
An insulating film 130 made of a fired polysilazane film is formed thereon, and an insulating film 131 is further formed thereon by a CVD method.

【0056】そして、上述の実施形態にしたがって、反
応性イオンエッチング等により絶縁膜130,131を
貫通して導電層101に達する切断用孔H1,H2が形
成される(図4の(b)参照)。
Then, according to the above-described embodiment, the cutting holes H1 and H2 reaching the conductive layer 101 through the insulating films 130 and 131 are formed by reactive ion etching or the like (see FIG. 4B). ).

【0057】この際に、切断用孔H1は、実施形態で説
明したように、Oプラズマ処理と溶剤による洗浄処理
が施されるため、その内壁は清浄な状態とされる。
At this time, since the cutting hole H1 is subjected to the O 2 plasma treatment and the cleaning treatment with the solvent as described in the embodiment, the inner wall is kept in a clean state.

【0058】そして、切断用孔H1の底にはAl等の導
電材料がスパッタされ、短絡用配線132が形成され
る。
Then, a conductive material such as Al is sputtered on the bottom of the cutting hole H1 to form the short-circuit wiring 132.

【0059】(第3実施例)ここに、図5の(a)は、
図1に示したアクティブマトリックス基板AMにおける
端子部の概略構成を示す断面図、(b)はその要部の拡
大断面図である。
(Third Embodiment) Here, FIG.
FIG. 2 is a cross-sectional view showing a schematic configuration of a terminal portion in the active matrix substrate AM shown in FIG. 1, and FIG.

【0060】図5の(a)において、ガラス基板100
上にp−Si等により導電層101が形成され、その上
にAl等の導電材料がスパッタされ第1パッド下配線1
40が形成される。
In FIG. 5A, the glass substrate 100
A conductive layer 101 is formed thereon by p-Si or the like, and a conductive material such as Al is sputtered thereon to form a first pad wiring 1.
40 are formed.

【0061】第1パッド下配線140の上には、第1層
間絶縁膜122が形成されている。
A first interlayer insulating film 122 is formed on the first under-pad wiring 140.

【0062】そして、上述の実施形態にしたがって、反
応性イオンエッチング等により第1層間絶縁膜122を
貫通して第1パッド下配線140に達するコンタクトホ
ールC4,C5,C6が形成される。
Then, according to the above-described embodiment, contact holes C 4, C 5, and C 6 that penetrate the first interlayer insulating film 122 and reach the first under-pad wiring 140 are formed by reactive ion etching or the like.

【0063】この際に、コンタクトホールC4,C5,
C6は、実施形態で説明したように、Oプラズマ処理
と溶剤による洗浄処理が施されるため、その内壁は清浄
な状態とされる。
At this time, contact holes C4, C5,
As described in the embodiment, since the C6 is subjected to the O 2 plasma treatment and the cleaning treatment with the solvent, the inner wall is kept in a clean state.

【0064】そして、コンタクトホールC4,C5,C
6内にはAl等の導電材料がスパッタされ、第2パッド
下電極141が形成される。
Then, the contact holes C4, C5, C
In 6, a conductive material such as Al is sputtered to form a second pad lower electrode 141.

【0065】第2パッド下電極141の上には、ポリシ
ラザンの焼成膜からなる絶縁膜130が形成され、さら
にその上にはCVD法によって絶縁膜131が形成され
ている。
An insulating film 130 made of a fired polysilazane film is formed on the second pad lower electrode 141, and an insulating film 131 is further formed thereon by a CVD method.

【0066】そして、上述の実施形態にしたがって、反
応性イオンエッチング等により絶縁膜130,131を
貫通して第2パッド下電極141に達するコンタクトホ
ールC7,C8が形成される(図5の(b)参照)。
Then, according to the above-described embodiment, contact holes C7 and C8 that reach the second pad lower electrode 141 through the insulating films 130 and 131 are formed by reactive ion etching or the like (FIG. 5 (b)). )reference).

【0067】この際に、コンタクトホールC7,C8
は、実施形態で説明したように、Oプラズマ処理と溶
剤による洗浄処理が施されるため、その内壁は清浄な状
態とされ、このコンタクトホールC7,C8内にはAl
等の導電材料がスパッタされ、パッド142,143,
144が形成される。
At this time, contact holes C7, C8
As described in the embodiment, since the O 2 plasma treatment and the cleaning treatment with the solvent are performed, the inner wall is kept clean, and the contact holes C7 and C8 have Al in the contact holes C7 and C8.
And conductive materials such as pads 142, 143,
144 are formed.

【0068】[0068]

【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、コンタクトホールの内壁に
付着したフォトレジストの残滓をプラズマ処理と溶剤に
よる洗浄処理とによって効果的に取り除くことができ、
コンタクトホールに導電膜を良好に形成することができ
るようになるという効果があり、ひいては液晶装置用の
アクティブマトリックス基板やLSI等の半導体装置の
信頼性を向上させることができるという効果がある。
As described above, according to the method of manufacturing a semiconductor device according to the present invention, the residue of the photoresist adhered to the inner wall of the contact hole is effectively removed by the plasma treatment and the cleaning treatment with the solvent. Can be
There is an effect that a conductive film can be favorably formed in a contact hole, and further, there is an effect that reliability of an active matrix substrate for a liquid crystal device and a semiconductor device such as an LSI can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る半導体装置の製造方法を適用し
て製造したTFTを用いたアクティブマトリックス基板
を用いた液晶パネルの概略図である。
FIG. 1 is a schematic view of a liquid crystal panel using an active matrix substrate using a TFT manufactured by applying the method of manufacturing a semiconductor device according to the present invention.

【図2】 本発明に係る半導体装置の製造方法における
コンタクトホールの形成プロセスの一例を示す工程図で
ある。
FIG. 2 is a process chart showing an example of a process of forming a contact hole in a method of manufacturing a semiconductor device according to the present invention.

【図3】 本発明に係る半導体装置の製造方法における
コンタクトホールの形成プロセスを適用して製造した半
導体装置の第1実施例を示す断面図である。
FIG. 3 is a cross-sectional view showing a first embodiment of a semiconductor device manufactured by applying a contact hole forming process in a semiconductor device manufacturing method according to the present invention.

【図4】 本発明に係る半導体装置の製造方法における
コンタクトホールの形成プロセスを適用して製造した半
導体装置の第2実施例を示す断面図である。
FIG. 4 is a sectional view showing a second embodiment of a semiconductor device manufactured by applying a contact hole forming process in the method of manufacturing a semiconductor device according to the present invention.

【図5】 本発明に係る半導体装置の製造方法における
コンタクトホールの形成プロセスを適用して製造した半
導体装置の第3実施例を示す断面図である。
FIG. 5 is a cross-sectional view showing a third embodiment of a semiconductor device manufactured by applying a contact hole forming process in the method of manufacturing a semiconductor device according to the present invention.

【図6】 従来のコンタクトホールの形成プロセスの一
例を示す工程図である。
FIG. 6 is a process diagram showing an example of a conventional contact hole forming process.

【符号の説明】[Explanation of symbols]

100 基板(ガラス基板またはシリコンウェハ) 101 p−Si膜(導電層) 102 層間絶縁膜(SiO膜) 103 フォトレジスト(マスク) 104 ポリテトラフルオロエチレン系の物質を含
むフォトレジストの残滓 105 導電膜 C コンタクトホール L 液状の剥離剤 AM アクティブマトリックス基板 C1〜C8 コンタクトホール H1 切断用孔
REFERENCE SIGNS LIST 100 substrate (glass substrate or silicon wafer) 101 p-Si film (conductive layer) 102 interlayer insulating film (SiO 2 film) 103 photoresist (mask) 104 photoresist residue containing polytetrafluoroethylene-based substance 105 conductive film C Contact hole L Liquid release agent AM Active matrix substrate C1-C8 Contact hole H1 Cutting hole

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上にスイッチング素子及び絶縁膜が
形成されてなる半導体装置の製造方法であって、 前記絶縁膜に開口部を形成する工程と、前記開口部をプ
ラズマ処理により洗浄する工程と、前記開口部を溶剤に
より洗浄する工程と、 を少なくとも有することを特徴とする半導体装置の製造
方法。
1. A method for manufacturing a semiconductor device comprising a switching element and an insulating film formed on a substrate, comprising: forming an opening in the insulating film; and cleaning the opening by plasma processing. And a step of cleaning the opening with a solvent.
【請求項2】 前記絶縁膜上にフォトレジストによりエ
ッチングマスクを形成し、エッチングガスにより前記絶
縁膜をドライエッチングして前記開口部を形成すること
を特徴とする請求項1記載の半導体装置の製造方法。
2. The manufacturing method of a semiconductor device according to claim 1, wherein an etching mask is formed on the insulating film using a photoresist, and the opening is formed by dry-etching the insulating film using an etching gas. Method.
【請求項3】 上記エッチングガスはフッ素系ガスであ
ることを特徴とする請求項2記載の半導体装置の製造方
法。
3. The method according to claim 2, wherein said etching gas is a fluorine-based gas.
【請求項4】 上記フォトレジストの残滓は、上記フォ
トレジストに含まれる炭素原子と、上記エッチングガス
に含まれるフッ素原子とが化合して形成されるポリテト
ラフルオロエチレン系の物質を含むことを特徴とする請
求項2または請求項3に記載の半導体装置の製造方法。
4. The photoresist residue contains a polytetrafluoroethylene-based substance formed by combining carbon atoms contained in the photoresist with fluorine atoms contained in the etching gas. The method for manufacturing a semiconductor device according to claim 2 or 3, wherein
【請求項5】 上記ドライエッチングは、フッ素系ガス
を用いた反応性イオンエッチングであることを特徴とす
る請求項2から請求項4の何れかに記載の半導体装置の
製造方法。
5. The method according to claim 2, wherein the dry etching is reactive ion etching using a fluorine-based gas.
【請求項6】 上記プラズマ処理と上記洗浄処理とを交
互に複数回にわたって行なうことを特徴とする請求項1
から請求項5の何れかに記載の半導体装置の製造方法。
6. The method according to claim 1, wherein the plasma processing and the cleaning processing are performed alternately a plurality of times.
A method for manufacturing a semiconductor device according to any one of claims 1 to 5.
【請求項7】 上記溶剤は、硫酸と過酸化水素水の混合
物であることを特徴とする請求項1から請求項6の何れ
かに記載の半導体装置の製造方法。
7. The method for manufacturing a semiconductor device according to claim 1, wherein the solvent is a mixture of sulfuric acid and a hydrogen peroxide solution.
【請求項8】 上記溶剤は、有機アルカリ系の剥離剤で
あることを特徴とする請求項1から請求項6の何れかに
記載の半導体装置の製造方法。
8. The method according to claim 1, wherein the solvent is an organic alkali-based release agent.
JP15142698A 1998-06-01 1998-06-01 Manufacture of semiconductor device Withdrawn JPH11345874A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15142698A JPH11345874A (en) 1998-06-01 1998-06-01 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15142698A JPH11345874A (en) 1998-06-01 1998-06-01 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11345874A true JPH11345874A (en) 1999-12-14

Family

ID=15518369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15142698A Withdrawn JPH11345874A (en) 1998-06-01 1998-06-01 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11345874A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209068A (en) * 2000-01-26 2001-08-03 Mitsubishi Electric Corp Method of producing liquid crystal display device and liquid crystal display device
JP2004241642A (en) * 2003-02-06 2004-08-26 Fujitsu Ltd Manufacturing method of semiconductor device
JP2007523776A (en) * 2004-02-24 2007-08-23 サン−ゴバン グラス フランス Substrates such as glass substrates having a hydrophobic surface and improved hydrophobic durability
JP2009194017A (en) * 2008-02-12 2009-08-27 Elpida Memory Inc Manufacturing method for semiconductor device
US8476123B2 (en) 2010-07-30 2013-07-02 Samsung Display Co., Ltd. Method for manufacturing thin film transistor array panel
JP2016066801A (en) * 2015-10-20 2016-04-28 株式会社日立ハイテクノロジーズ Plasma processing method
CN106356415A (en) * 2016-12-02 2017-01-25 武汉新芯集成电路制造有限公司 Production method of back metal grids

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209068A (en) * 2000-01-26 2001-08-03 Mitsubishi Electric Corp Method of producing liquid crystal display device and liquid crystal display device
JP2004241642A (en) * 2003-02-06 2004-08-26 Fujitsu Ltd Manufacturing method of semiconductor device
JP4688127B2 (en) * 2003-02-06 2011-05-25 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device
JP2007523776A (en) * 2004-02-24 2007-08-23 サン−ゴバン グラス フランス Substrates such as glass substrates having a hydrophobic surface and improved hydrophobic durability
JP2009194017A (en) * 2008-02-12 2009-08-27 Elpida Memory Inc Manufacturing method for semiconductor device
US7829470B2 (en) 2008-02-12 2010-11-09 Elpida Memory, Inc. Method for manufacturing semiconductor device
US8476123B2 (en) 2010-07-30 2013-07-02 Samsung Display Co., Ltd. Method for manufacturing thin film transistor array panel
JP2016066801A (en) * 2015-10-20 2016-04-28 株式会社日立ハイテクノロジーズ Plasma processing method
CN106356415A (en) * 2016-12-02 2017-01-25 武汉新芯集成电路制造有限公司 Production method of back metal grids

Similar Documents

Publication Publication Date Title
JP2637078B2 (en) Method of depositing gate electrode material for tipping thin film field effect transistor
KR100375435B1 (en) Method of manufacturing thin film transistor and liquid crystal display using same
KR100412619B1 (en) Method for Manufacturing of Array Panel for Liquid Crystal Display Device
US6001539A (en) Method for manufacturing liquid crystal display
US7824940B2 (en) Liquid crystal display device and method of fabricating the same
KR19990023709A (en) Thin film transistor type liquid crystal display device and manufacturing method
KR100334003B1 (en) Liquid crystal display device and method of manufacturing thin film transistor used for the same
JPH11345874A (en) Manufacture of semiconductor device
KR100331896B1 (en) Method of fabricating thin film transistor array
US6335781B2 (en) Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
US6746887B1 (en) Method of preventing a data pad of an array substrate from overetching
JPH1082997A (en) Production of active matrix liquid crystal display device and active matrix liquid crystal display device
JP3200639B2 (en) Method for manufacturing thin film transistor panel
JPH11233780A (en) Method for manufacturing semiconductor element and liquid crystal display panel
JP2001110711A (en) Eliminating method of organic thin film, manufacturing method of semiconductor device and liquid crystal display device using the method, and eliminating equipment of organic thin film used for manufacturing
KR100507279B1 (en) method of fabricating a liquid crystal display
KR960012270B1 (en) Forming pattern method of transparent electrode
JP2000077667A (en) Manufacture of semiconductor device
KR20030048605A (en) Etching Method for Cu line having inner barrier layer
KR0167886B1 (en) Method of making thin film transistor
JPH1131684A (en) Manufacture of silicon thin-film device and manufacture of liquid crystal display device
JP3930965B2 (en) TFT array substrate and manufacturing method thereof
JPH02130551A (en) Thin film pattern and production thereof as well as matrix circuit board formed by using this pattern and image display device
JP4613535B2 (en) Resist removal method
JPH08106107A (en) Production of thin-film transistor matrix and thin-film transistor matrix

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802