JP4613535B2 - Resist removal method - Google Patents

Resist removal method Download PDF

Info

Publication number
JP4613535B2
JP4613535B2 JP2004202814A JP2004202814A JP4613535B2 JP 4613535 B2 JP4613535 B2 JP 4613535B2 JP 2004202814 A JP2004202814 A JP 2004202814A JP 2004202814 A JP2004202814 A JP 2004202814A JP 4613535 B2 JP4613535 B2 JP 4613535B2
Authority
JP
Japan
Prior art keywords
resist
resist pattern
thin film
layer
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004202814A
Other languages
Japanese (ja)
Other versions
JP2006024822A (en
Inventor
久雄 登坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004202814A priority Critical patent/JP4613535B2/en
Publication of JP2006024822A publication Critical patent/JP2006024822A/en
Application granted granted Critical
Publication of JP4613535B2 publication Critical patent/JP4613535B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Cleaning By Liquid Or Steam (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

この発明はレジスト除去方法に関する。   The present invention relates to a resist removal method.

薄膜パターンを形成する際に利用されるフォトリソグラフィ法では、一般的に、基板上に成膜された被加工薄膜の上面にレジスト膜を塗布形成し、露光、現像を行なってレジストパターンを形成し、レジストパターンをマスクとして被加工薄膜をエッチングして薄膜パターンを形成し、レジストパターンをレジスト剥離液を用いて剥離除去している。   In a photolithography method used for forming a thin film pattern, a resist film is generally formed by applying a resist film on the upper surface of a thin film to be processed formed on a substrate, and then performing exposure and development to form a resist pattern. Then, the thin film to be processed is etched using the resist pattern as a mask to form a thin film pattern, and the resist pattern is peeled and removed using a resist stripping solution.

このうち、レジストパターンをレジスト剥離液を用いて剥離除去する方法には、レジスト剥離液としてのオゾン水（オゾンを溶解させた純水）を超音波を加えた状態で基板のレジストパターン形成面に供給して、レジストパターンを剥離除去する方法がある（例えば、特許文献１参照）。この場合、超音波を加えたオゾン水を供給するのは、先に供給されたオゾン水と新たに供給されたオゾン水との交換を促進し、レジスト除去時間を短縮するためである。   Of these methods, the resist pattern is stripped and removed using a resist stripping solution, and ozone water (pure water in which ozone is dissolved) as a resist stripping solution is applied to the resist pattern forming surface of the substrate in a state where ultrasonic waves are applied. There is a method of supplying and peeling off the resist pattern (for example, see Patent Document 1). In this case, the ozone water to which the ultrasonic wave is applied is supplied in order to promote the exchange between the previously supplied ozone water and the newly supplied ozone water and shorten the resist removal time.

特開平１１−１６５１３６号公報Japanese Patent Laid-Open No. 11-165136

ところで、例えば、アクティブマトリクス型液晶表示素子の薄膜トランジスタパネルの製造方法では、ゲート絶縁膜やオーバーコート膜を窒化シリコンによって形成することが多い。そして、被加工薄膜としての窒化シリコン薄膜を、その上に形成されたレジストパターンをマスクとして、ＣＦ4やＳＦ6等を含むガスを用いたドライエッチングを行なうと、レジストパターンの表面が変質し、表面変質層が形成される。 By the way, for example, in a method of manufacturing a thin film transistor panel of an active matrix liquid crystal display element, a gate insulating film and an overcoat film are often formed of silicon nitride. Then, when the silicon nitride thin film as a thin film to be processed is subjected to dry etching using a gas containing CF 4 , SF 6 or the like using the resist pattern formed thereon as a mask, the surface of the resist pattern is altered, A surface altered layer is formed.

ところで、上記特許文献１に記載の、超音波を加えたオゾン水を基板のレジストパターン形成面に供給して、レジストパターンを剥離除去するレジスト除去方法では、レジストパターンの表面に形成された表面変質層を除去することができても、オゾン水自体によるレジスト除去速度が比較的遅いため、レジスト除去時間が比較的長くなるという問題があった。   By the way, in the resist removal method described in the above-mentioned Patent Document 1 in which ozone water to which ultrasonic waves are applied is supplied to the resist pattern formation surface of the substrate and the resist pattern is peeled and removed, the surface alteration formed on the surface of the resist pattern. Even if the layer could be removed, there was a problem that the resist removal time was relatively long because the resist removal rate by ozone water itself was relatively slow.

そこで、この発明は、表面変質層を含むレジストパターンの除去時間を短縮することができるレジスト除去方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a resist removal method capable of shortening the removal time of a resist pattern including a surface altered layer.

請求項１の発明は、被加工薄膜をその上に形成されたレジストパターンをマスクとしてドライエッチングして薄膜パターンを形成したとき、前記レジストパターンの表面に表面変質層が形成され、前記表面変質層を含む前記レジストパターンを除去するレジスト除去方法であって、前記表面変質層を含む前記レジストパターンを除去する工程は、前記表面変質層をオゾン水中でメガソニック洗浄または超音波洗浄を行なって除去し、次いで前記レジストパターンをモノエタノールアミンを主成分とするレジスト剥離液を用いて剥離する工程であることを特徴とするものである。
請求項２の発明は、被加工薄膜をその上に形成されたレジストパターンをマスクとしてドライエッチングして薄膜パターンを形成したとき、前記レジストパターンの表面に表面変質層が形成され、前記表面変質層を含む前記レジストパターンを除去するレジスト除去方法であって、前記表面変質層を含む前記レジストパターンを除去する工程は、前記表面変質層を含む前記レジストパターンをモノエタノールアミンを主成分とするレジスト剥離液を用いて剥離し、次いで純水で洗浄を行ない、次いで乾燥を行ない、次いで前記表面変質層の残渣をオゾン水中でメガソニック洗浄または超音波洗浄を行なって除去する工程であることを特徴とするものである。
請求項３の発明は、請求項１または２に記載の発明において、前記オゾン水のオゾン濃度は１〜３０ｍｇ／ｌであることを特徴とするものである。
請求項４の発明は、請求項１乃至３のいずれか一項に記載の発明において、前記被加工薄膜は窒化シリコンからなり、前記ドライエッチングはＦを含むガスを用いたドライエッチングであることを特徴とするものである。
請求項５の発明は、請求項１乃至４のいずれか一項に記載の発明において、前記被加工薄膜は、薄膜トランジスタパネルの少なくとも窒化シリコンからなるオーバーコート膜であり、前記レジストパターンは、少なくとも前記オーバーコート膜にコンタクトホールを形成するためのものであることを特徴とするものである。
請求項６の発明は、請求項１乃至４のいずれか一項に記載の発明において、前記被加工薄膜は、薄膜トランジスタパネルの窒化シリコンからなるチャネル保護膜形成用層であり、前記レジストパターンは、チャネル保護膜を形成するためのものであることを特徴とするものである。
請求項７の発明は、請求項１乃至３のいずれか一項に記載の発明において、前記被加工薄膜は、薄膜トランジスタパネルのｎ型アモルファスシリコンからなるオーミックコンタクト層形成用層および真性アモルファスシリコンからなる半導体薄膜形成用層であり、前記レジストパターンは、オーミックコンタクト層および半導体薄膜を形成するためのものであることを特徴とするものである。 According to the first aspect of the present invention , when a thin film pattern is formed by dry etching using a resist pattern formed on a thin film to be processed as a mask, a surface-modified layer is formed on the surface of the resist pattern, and the surface-modified layer A method for removing the resist pattern including the step of removing the resist pattern including the surface-modified layer is performed by removing the surface-modified layer by performing megasonic cleaning or ultrasonic cleaning in ozone water. Then, the resist pattern is stripped using a resist stripper containing monoethanolamine as a main component.
In the invention of claim 2, when a thin film pattern is formed by dry etching using a resist pattern formed on a thin film to be processed as a mask, a surface-modified layer is formed on the surface of the resist pattern, and the surface-modified layer A method for removing a resist pattern including: a step of removing the resist pattern including the surface-modified layer, wherein the step of removing the resist pattern including the surface-modified layer includes removing the resist pattern containing the surface-modified layer as a main component of monoethanolamine. It is a step of removing using a liquid, then cleaning with pure water, then drying, and then removing the residue of the surface-modified layer by performing megasonic cleaning or ultrasonic cleaning in ozone water. To do.
The invention of claim 3 is characterized in that , in the invention of claim 1 or 2, the ozone concentration of the ozone water is 1 to 30 mg / l.
According to a fourth aspect of the present invention , in the invention according to any one of the first to third aspects, the thin film to be processed is made of silicon nitride, and the dry etching is dry etching using a gas containing F. It is a feature.
According to a fifth aspect of the invention , in the invention according to any one of the first to fourth aspects, the thin film to be processed is an overcoat film made of at least silicon nitride of a thin film transistor panel, and the resist pattern is at least the It is for forming a contact hole in the overcoat film.
The invention of claim 6 is the invention according to any one of claims 1 to 4, wherein the thin film to be processed is a layer for forming a channel protective film made of silicon nitride of a thin film transistor panel, and the resist pattern is It is for forming a channel protective film.
According to a seventh aspect of the present invention , in the invention according to any one of the first to third aspects, the thin film to be processed is composed of an ohmic contact layer forming layer made of n-type amorphous silicon and intrinsic amorphous silicon of a thin film transistor panel. A layer for forming a semiconductor thin film, wherein the resist pattern is for forming an ohmic contact layer and a semiconductor thin film.

この発明によれば、表面変質層を含むレジストパターンを除去する工程は、モノエタノールアミンを主成分とするレジスト剥離液を用いて処理する工程と、オゾン水中でメガソニック洗浄または超音波洗浄を行なう工程とを含んでいるので、超音波を加えたオゾン水の供給のみによって除去する場合と比較して、レジスト除去時間を短縮することができる。   According to the present invention, the step of removing the resist pattern including the surface-modified layer includes a step of processing using a resist stripping solution containing monoethanolamine as a main component, and megasonic cleaning or ultrasonic cleaning in ozone water. Therefore, the resist removal time can be shortened as compared with the case where the removal is performed only by supplying ozone water to which ultrasonic waves are applied.

図１はこの発明のレジスト除去方法を含む製造方法により製造された薄膜トランジスタパネルの一例の要部の断面図を示す。この場合、図１の右側から左側に向かって、画素電極１４を含む薄膜トランジスタ１２の部分の断面図、走査ライン３の外部接続端子１６の部分の断面図、データライン１１の外部接続端子１８の部分の断面図を示す。   FIG. 1 shows a cross-sectional view of a main part of an example of a thin film transistor panel manufactured by a manufacturing method including a resist removing method of the present invention. In this case, from the right side to the left side in FIG. 1, a cross-sectional view of the thin film transistor 12 including the pixel electrode 14, a cross-sectional view of the external connection terminal 16 of the scanning line 3, and a portion of the external connection terminal 18 of the data line 11. FIG.

まず、画素電極１４を含む薄膜トランジスタ１２の部分について説明する。ガラスや樹脂フィルム等からなる透明基板１の上面の所定の箇所にはクロムやアルミニウム系金属等からなるゲート電極２および該ゲート電極２に接続された走査ライン３が設けられている。ゲート電極２および走査ライン３を含む透明基板１の上面には窒化シリコンからなるゲート絶縁膜４が設けられている。   First, a portion of the thin film transistor 12 including the pixel electrode 14 will be described. A gate electrode 2 made of chromium, aluminum-based metal, or the like and a scanning line 3 connected to the gate electrode 2 are provided at predetermined locations on the upper surface of the transparent substrate 1 made of glass, resin film, or the like. A gate insulating film 4 made of silicon nitride is provided on the upper surface of the transparent substrate 1 including the gate electrode 2 and the scanning line 3.

ゲート電極２上におけるゲート絶縁膜４の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５が設けられている。半導体薄膜５の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜６が設けられている。チャネル保護膜６の上面両側およびその両側における半導体薄膜５の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層７、８が設けられている。   A semiconductor thin film 5 made of intrinsic amorphous silicon is provided at a predetermined position on the upper surface of the gate insulating film 4 on the gate electrode 2. A channel protective film 6 made of silicon nitride is provided at substantially the center of the upper surface of the semiconductor thin film 5. Ohmic contact layers 7 and 8 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 6 and on the upper surface of the semiconductor thin film 5 on both sides thereof.

一方のオーミックコンタクト層７の上面およびその近傍のゲート絶縁膜４の上面にはクロムやアルミニウム系金属等からなるソース電極９が設けられている。他方のオーミックコンタクト層８の上面およびゲート絶縁膜４の上面の所定の箇所にはクロムやアルミニウム系金属等からなるドレイン電極１０および該ドレイン電極１０に接続されたデータライン１１が設けられている。   A source electrode 9 made of chromium, aluminum-based metal, or the like is provided on the upper surface of one ohmic contact layer 7 and the upper surface of the gate insulating film 4 in the vicinity thereof. A drain electrode 10 made of chromium, aluminum-based metal or the like and a data line 11 connected to the drain electrode 10 are provided at predetermined locations on the upper surface of the other ohmic contact layer 8 and the upper surface of the gate insulating film 4.

そして、ゲート電極２、ゲート絶縁膜４、半導体薄膜５、チャネル保護膜６、オーミックコンタクト層７、８、ソース電極９およびドレイン電極１０により、ボトムゲート型の薄膜トランジスタ１２が構成されている。   The gate electrode 2, the gate insulating film 4, the semiconductor thin film 5, the channel protective film 6, the ohmic contact layers 7 and 8, the source electrode 9 and the drain electrode 10 constitute a bottom gate type thin film transistor 12.

薄膜トランジスタ１２等を含むゲート絶縁膜４の上面には窒化シリコンからなるオーバーコート膜１３が設けられている。オーバーコート膜１３の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極１４が設けられている。画素電極１４は、オーバーコート膜１３に設けられたコンタクトホール１５を介してソース電極９に接続されている。   An overcoat film 13 made of silicon nitride is provided on the upper surface of the gate insulating film 4 including the thin film transistor 12 and the like. A pixel electrode 14 made of a transparent conductive material such as ITO is provided at a predetermined position on the upper surface of the overcoat film 13. The pixel electrode 14 is connected to the source electrode 9 through a contact hole 15 provided in the overcoat film 13.

次に、走査ライン３の外部接続端子１６の部分について説明する。オーバーコート膜１３の上面に設けられた、画素電極１４と同一の材料からなる外部接続端子１６は、オーバーコート膜１３およびゲート絶縁膜４に連続して設けられたコンタクトホール１７を介して、透明基板１の上面に設けられた走査ライン３の接続パッド部３ａに接続されている。   Next, the external connection terminal 16 portion of the scanning line 3 will be described. An external connection terminal 16 made of the same material as the pixel electrode 14 provided on the upper surface of the overcoat film 13 is transparent through a contact hole 17 provided continuously to the overcoat film 13 and the gate insulating film 4. It is connected to the connection pad portion 3 a of the scanning line 3 provided on the upper surface of the substrate 1.

次に、データライン１１の外部接続端子１８の部分について説明する。オーバーコート膜１３の上面に設けられた、画素電極１４と同一の材料からなる外部接続端子１８は、オーバーコート膜１３に設けられたコンタクトホール１９を介して、ゲート絶縁膜４の上面に設けられたデータライン１１の接続パッド部１１ａに接続されている。   Next, the external connection terminal 18 portion of the data line 11 will be described. An external connection terminal 18 made of the same material as the pixel electrode 14 provided on the upper surface of the overcoat film 13 is provided on the upper surface of the gate insulating film 4 through a contact hole 19 provided in the overcoat film 13. Connected to the connection pad portion 11 a of the data line 11.

次に、この薄膜トランジスタパネルの製造方法の一例について、この実施形態におけるレジスト除去方法と併せて説明する。まず、図２に示すように、透明基板１の上面の所定の箇所に、スパッタ法により成膜されたクロムやアルミニウム系金属等からなる金属層をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２および接続パッド部３ａを含む走査ライン３を形成する。   Next, an example of a method for manufacturing the thin film transistor panel will be described together with the resist removal method in this embodiment. First, as shown in FIG. 2, a gate electrode 2 is formed by patterning a metal layer made of chromium, aluminum-based metal, or the like formed by sputtering at a predetermined location on the upper surface of the transparent substrate 1 by photolithography. Then, the scanning line 3 including the connection pad portion 3a is formed.

次に、ゲート電極２、接続パッド部３ａおよび走査ライン３を含む透明基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜４、真性アモルファスシリコンからなる半導体薄膜形成用層５ａおよび窒化シリコンからなるチャネル保護膜形成用層６ａを連続して成膜する。   Next, a gate insulating film 4 made of silicon nitride, a semiconductor thin film forming layer 5a made of intrinsic amorphous silicon are formed on the upper surface of the transparent substrate 1 including the gate electrode 2, the connection pad portion 3a, and the scanning line 3 by plasma CVD. A channel protective film forming layer 6a made of silicon nitride is continuously formed.

次に、チャネル保護膜形成用層６ａの上面に、フォトリソグラフィ法により、チャネル保護膜形成用のレジストパターン２１を形成する。次に、レジストパターン２１をマスクとして、チャネル保護膜形成用層６ａをエッチングすると、図３に示すように、レジストパターン２１下にチャネル保護膜６が形成される。次に、レジストパターン２１をレジスト剥離液を用いて剥離する。   Next, a resist pattern 21 for forming a channel protective film is formed on the upper surface of the channel protective film forming layer 6a by photolithography. Next, when the channel protective film forming layer 6a is etched using the resist pattern 21 as a mask, the channel protective film 6 is formed under the resist pattern 21, as shown in FIG. Next, the resist pattern 21 is stripped using a resist stripping solution.

次に、図４に示すように、チャネル保護膜６を含む半導体薄膜形成用層５ａの上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコンからなるオーミックコンタクト層形成用層２２を成膜する。次に、オーミックコンタクト層形成用層２２の上面に、フォトリソグラフィ法により、デバイスエリア形成用（オーミックコンタクト層および半導体薄膜形成用）のレジストパターン２３を形成する。   Next, as shown in FIG. 4, an ohmic contact layer forming layer 22 made of n-type amorphous silicon is formed on the upper surface of the semiconductor thin film forming layer 5a including the channel protective film 6 by plasma CVD. Next, a resist pattern 23 for forming a device area (for forming an ohmic contact layer and a semiconductor thin film) is formed on the upper surface of the ohmic contact layer forming layer 22 by photolithography.

次に、レジストパターン２３およびチャネル保護膜６をマスクとして、オーミックコンタクト層形成用層２２および半導体薄膜形成用層５ａを連続してエッチングすると、図５に示すように、レジストパターン２３下にオーミックコンタクト層７、８が形成され、またオーミックコンタクト層７、８およびチャネル保護膜６下に半導体薄膜５が形成される。次に、レジストパターン２３をレジスト剥離液を用いて剥離する。   Next, when the ohmic contact layer forming layer 22 and the semiconductor thin film forming layer 5a are successively etched using the resist pattern 23 and the channel protective film 6 as a mask, an ohmic contact is formed below the resist pattern 23 as shown in FIG. The layers 7 and 8 are formed, and the semiconductor thin film 5 is formed under the ohmic contact layers 7 and 8 and the channel protective film 6. Next, the resist pattern 23 is stripped using a resist stripping solution.

次に、図６に示すように、オーミックコンタクト層７、８およびチャネル保護膜６を含むゲート絶縁膜４の上面に、スパッタ法により成膜されたクロムやアルミニウム系金属等からなる金属層をフォトリソグラフィ法によりパターニングすることにより、ソース電極９、ドレイン電極１０および接続パッド部１１ａを含むデータライン１１を形成する。   Next, as shown in FIG. 6, a metal layer made of chromium, aluminum-based metal, or the like formed by sputtering is formed on the upper surface of the gate insulating film 4 including the ohmic contact layers 7 and 8 and the channel protective film 6. By patterning by the lithography method, the data line 11 including the source electrode 9, the drain electrode 10, and the connection pad portion 11a is formed.

次に、ソース電極９、ドレイン電極１０、接続パッド部１１ａおよびデータライン１１を含むゲート絶縁膜４の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１３を成膜する。次に、オーバーコート膜１３の上面に、フォトリソグラフィ法により、コンタクトホール形成用のレジストパターン２４を形成する。   Next, an overcoat film 13 made of silicon nitride is formed on the upper surface of the gate insulating film 4 including the source electrode 9, the drain electrode 10, the connection pad portion 11a, and the data line 11 by plasma CVD. Next, a resist pattern 24 for forming a contact hole is formed on the upper surface of the overcoat film 13 by photolithography.

次に、レジストパターン２４をマスクとして、ＣＦ4やＳＦ6等（つまりＦ）を含むガスを用いたドライエッチング（プラズマエッチング）を行なうと、図７に示すように、ソース電極９の所定の箇所に対応する部分におけるオーバーコート膜１３にコンタクトホール１５が形成され、また接続パッド部３ａの中央部に対応する部分におけるオーバーコート膜１３およびゲート絶縁膜４にコンタクトホール１７が連続して形成され、さらに接続パッド部１１ａの中央部に対応する部分におけるオーバーコート膜１３にコンタクトホール１９が形成される。 Next, when dry etching (plasma etching) using a gas containing CF 4 , SF 6, etc. (that is, F) is performed using the resist pattern 24 as a mask, as shown in FIG. Contact hole 15 is formed in the overcoat film 13 in the portion corresponding to, and the contact hole 17 is continuously formed in the overcoat film 13 and the gate insulating film 4 in the portion corresponding to the central portion of the connection pad portion 3a. Further, a contact hole 19 is formed in the overcoat film 13 in a portion corresponding to the central portion of the connection pad portion 11a.

この場合、レジストパターン２４の表面に表面変質層２４ａが形成される。レジストパターン２４の表面に表面変質層２４ａが形成される要因としては、プラズマからの紫外線等の照射によりレジスト表面が架橋して変質したり、エッチングガス中のＦ等のハロゲン系元素とレジストとの反応によりレジスト表面が変質したり、プラズマの熱によりレジスト表面が硬化して変質したりすることが挙げられる。   In this case, the surface altered layer 24 a is formed on the surface of the resist pattern 24. The reason for the formation of the surface alteration layer 24a on the surface of the resist pattern 24 is that the resist surface is cross-linked and altered by irradiation with ultraviolet rays or the like from plasma, or a halogen-based element such as F in the etching gas and the resist. The resist surface may be altered by the reaction, or the resist surface may be cured and altered by the heat of plasma.

次に、図示しないメガソニック洗浄槽内のオゾン水（オゾン濃度１〜３０ｍｇ／ｌ）中でメガソニック洗浄を行なうと、図８に示すように、表面変質層２４ａが除去される。ここで、オゾン水中でのメガソニック洗浄とは、オゾン水に１ＭＨｚ前後の振動を与えながら行なう洗浄のことである。一例として、オゾン濃度２０ｍｇ／ｌのオゾン水に０．８ＭＨｚの振動を与えながら洗浄を行なうと、表面変質層２４ａを含むレジストパターン２４の表面側が数百Åから１０００Å程度除去され、表面変質層２４ａを完全に除去することができる。   Next, when megasonic cleaning is performed in ozone water (ozone concentration 1 to 30 mg / l) in a megasonic cleaning tank (not shown), the surface altered layer 24a is removed as shown in FIG. Here, megasonic cleaning in ozone water refers to cleaning performed while applying vibration of about 1 MHz to ozone water. As an example, when cleaning is performed while applying an oscillation of 0.8 MHz to ozone water having an ozone concentration of 20 mg / l, the surface side of the resist pattern 24 including the surface-modified layer 24a is removed from several hundred to about 1000 、, and the surface-modified layer 24a Can be completely removed.

次に、レジストパターン２３を、モノエタノールアミンを主成分とするレジスト剥離液を用いて剥離する。ここで、レジスト剥離液としてオゾン水のみを用いた場合のレジスト除去速度は最大でも１．５μｍ／分程度である。これに対し、モノエタノールアミンを主成分とするレジスト剥離液を用いた場合には、レジスト除去速度が比較的大きく、レジスト剥離液としてオゾン水のみを用いた場合の５〜１０倍程度であり、レジスト除去時間を短縮することができる。   Next, the resist pattern 23 is stripped using a resist stripper containing monoethanolamine as a main component. Here, the resist removal rate when only ozone water is used as the resist stripping solution is about 1.5 μm / min at the maximum. On the other hand, when using a resist stripping solution mainly composed of monoethanolamine, the resist removal rate is relatively large, which is about 5 to 10 times that when only ozone water is used as the resist stripping solution. The resist removal time can be shortened.

次に、図１に示すように、オーバーコート膜１３の上面に、スパッタ法により成膜されたＩＴＯ等からなる透明導電層をフォトリソグラフィ法によりパターニングすることにより、画素電極１４をコンタクトホール１５を介してソース電極９に接続させて形成し、また外部接続端子１６をコンタクトホール１７を介して接続パッド部３ａに接続させて形成し、さらに外部接続端子１８をコンタクトホール１９を介して接続パッド部１１ａに接続させて形成する。かくして、図１に示す薄膜トランジスタパネルが得られる。   Next, as shown in FIG. 1, a transparent conductive layer made of ITO or the like formed by sputtering is patterned on the upper surface of the overcoat film 13 by photolithography, so that the pixel electrode 14 is formed in the contact hole 15. The external connection terminal 16 is formed to be connected to the connection pad portion 3 a via the contact hole 17, and the external connection terminal 18 is further connected to the connection pad portion 19 via the contact hole 19. It is formed by connecting to 11a. Thus, the thin film transistor panel shown in FIG. 1 is obtained.

なお、図７に示す工程後に、表面変質層２４ａを含むレジストパターン２３を、モノエタノールアミンを主成分とするレジスト剥離液を用いて剥離するようにしてもよい。ただし、この場合、表面変質層２４ａは上記レジスト剥離液に溶解しないため、図９に示すように、コンタクトホール１５、１７、１９の周囲におけるオーバーコート膜１３の上面に表面変質層残渣２４ｂがある程度残る。そこで、次に、メガソニック洗浄槽内のオゾン水中でメガソニック洗浄を行なうと、表面変質層残渣２４ｂが除去される。   After the step shown in FIG. 7, the resist pattern 23 including the surface altered layer 24a may be stripped using a resist stripping solution containing monoethanolamine as a main component. However, in this case, since the surface-modified layer 24a is not dissolved in the resist stripping solution, as shown in FIG. 9, the surface-modified layer residue 24b is present to some extent on the upper surface of the overcoat film 13 around the contact holes 15, 17, and 19. Remain. Therefore, when the megasonic cleaning is performed in ozone water in the megasonic cleaning tank, the surface altered layer residue 24b is removed.

また、図９に示す工程後に、通常の純水で洗浄を行ない、次いで乾燥工程を行ない、次いでメガソニック洗浄槽内のオゾン水中でメガソニック洗浄を行なって、表面変質層残渣２４ｂを除去するようにしてもよい。さらに、メガソニック洗浄槽内のオゾン水中でメガソニック洗浄を行なう代わりに、超音波洗浄槽内のオゾン水中で超音波洗浄を行なうようにしてもよい。この場合、オゾン水中での超音波洗浄とは、オゾン水に可聴周波領域を越えるｋＨｚ領域の振動を与えながら行なう洗浄のことである。   Further, after the step shown in FIG. 9, cleaning with normal pure water is performed, then a drying step is performed, and then megasonic cleaning is performed in ozone water in the megasonic cleaning tank to remove the surface altered layer residue 24b. It may be. Further, instead of performing megasonic cleaning in the ozone water in the megasonic cleaning tank, ultrasonic cleaning may be performed in the ozone water in the ultrasonic cleaning tank. In this case, ultrasonic cleaning in ozone water refers to cleaning performed while applying vibration in the kHz region exceeding the audio frequency region to ozone water.

ところで、図３に示す工程において、レジストパターン２１をマスクとしてＣＦ4やＳＦ6等を含むガスを用いたドライエッチングによりチャネル保護膜６を形成したとき、レジストパターン２１の表面に表面変質層が形成された場合には、上記と同様のレジスト除去方法により、表面変質層を含むレジストパターン２１を除去するようにすればよい。 In the step shown in FIG. 3, when the channel protective film 6 is formed by dry etching using a gas containing CF 4 , SF 6 or the like using the resist pattern 21 as a mask, a surface altered layer is formed on the surface of the resist pattern 21. In such a case, the resist pattern 21 including the surface altered layer may be removed by the same resist removal method as described above.

また、図５に示す工程において、レジストパターン２３をマスクとしてＣＦ4やＳＦ6等を含むガスを用いたドライエッチングによりオーミックコンタクト層７、８および半導体薄膜５を形成したとき、レジストパターン２３の表面に表面変質層が形成された場合には、上記と同様のレジスト除去方法により、表面変質層を含むレジストパターン２３を除去するようにすればよい。 5, when the ohmic contact layers 7 and 8 and the semiconductor thin film 5 are formed by dry etching using a gas containing CF 4 , SF 6, or the like using the resist pattern 23 as a mask, the surface of the resist pattern 23 is formed. When the surface-modified layer is formed, the resist pattern 23 including the surface-modified layer may be removed by the same resist removal method as described above.

この発明のレジスト除去方法を含む製造方法により製造された薄膜トランジスタパネルの一例の要部の断面図。Sectional drawing of the principal part of an example of the thin-film transistor panel manufactured by the manufacturing method containing the resist removal method of this invention. 図１に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。Sectional drawing of an original process in the case of manufacture of the thin-film transistor panel shown in FIG. 図２に続く工程の断面図。Sectional drawing of the process following FIG. 図３に続く工程の断面図。Sectional drawing of the process following FIG. 図４に続く工程の断面図。Sectional drawing of the process following FIG. 図５に続く工程の断面図。Sectional drawing of the process following FIG. 図６に続く工程の断面図。Sectional drawing of the process following FIG. 図７に続く工程の断面図。Sectional drawing of the process following FIG. 図１に示す薄膜トランジスタパネルの製造方法の他の例を説明するために示す断面図。Sectional drawing shown in order to demonstrate the other example of the manufacturing method of the thin-film transistor panel shown in FIG.

符号の説明Explanation of symbols

１ 透明基板
２ ゲート電極
３ 走査ライン
３ａ 接続パッド部
４ ゲート絶縁膜
５ 半導体薄膜
６ チャネル保護膜
７、８ オーミックコンタクト層
９ ソース電極
１０ ドレイン電極
１１ データライン
１１ａ 接続パッド部
１２ 薄膜トランジスタ
１３ オーバーコート膜
１４ 画素電極
１５ コンタクトホール
１６ 外部接続端子
１７ コンタクトホール
１８ 外部接続端子
１９ コンタクトホール
５ａ 半導体薄膜形成用層
５ｂ チャネル保護膜形成用層
２１ レジストパターン
２２ オーミックコンタクト層形成用層
２３、２４ レジストパターン
２４ａ 表面変質層
２４ｂ 表面変質層残渣 DESCRIPTION OF SYMBOLS 1 Transparent substrate 2 Gate electrode 3 Scan line 3a Connection pad part 4 Gate insulating film 5 Semiconductor thin film 6 Channel protective film 7, 8 Ohmic contact layer 9 Source electrode 10 Drain electrode 11 Data line 11a Connection pad part 12 Thin-film transistor 13 Overcoat film 14 Pixel electrode 15 Contact hole 16 External connection terminal 17 Contact hole 18 External connection terminal 19 Contact hole 5a Semiconductor thin film forming layer 5b Channel protective film forming layer 21 Resist pattern 22 Ohmic contact layer forming layer 23, 24 Resist pattern 24a Surface alteration Layer 24b Surface alteration layer residue

Claims (7)

被加工薄膜をその上に形成されたレジストパターンをマスクとしてドライエッチングして薄膜パターンを形成したとき、前記レジストパターンの表面に表面変質層が形成され、前記表面変質層を含む前記レジストパターンを除去するレジスト除去方法であって、前記表面変質層を含む前記レジストパターンを除去する工程は、前記表面変質層をオゾン水中でメガソニック洗浄または超音波洗浄を行なって除去し、次いで前記レジストパターンをモノエタノールアミンを主成分とするレジスト剥離液を用いて剥離する工程であることを特徴とするレジスト除去方法。   When a thin film pattern is formed by dry etching using a resist pattern formed thereon as a mask, a surface-modified layer is formed on the surface of the resist pattern, and the resist pattern including the surface-modified layer is removed. In the resist removing method, the step of removing the resist pattern including the surface-modified layer is performed by removing the surface-modified layer by performing megasonic cleaning or ultrasonic cleaning in ozone water, and then removing the resist pattern by monolithic. A method for removing a resist, comprising a step of stripping using a resist stripper containing ethanolamine as a main component. 被加工薄膜をその上に形成されたレジストパターンをマスクとしてドライエッチングして薄膜パターンを形成したとき、前記レジストパターンの表面に表面変質層が形成され、前記表面変質層を含む前記レジストパターンを除去するレジスト除去方法であって、前記表面変質層を含む前記レジストパターンを除去する工程は、前記表面変質層を含む前記レジストパターンをモノエタノールアミンを主成分とするレジスト剥離液を用いて剥離し、次いで純水で洗浄を行ない、次いで乾燥を行ない、次いで前記表面変質層の残渣をオゾン水中でメガソニック洗浄または超音波洗浄を行なって除去する工程であることを特徴とするレジスト除去方法。   When a thin film pattern is formed by dry etching using a resist pattern formed thereon as a mask, a surface-modified layer is formed on the surface of the resist pattern, and the resist pattern including the surface-modified layer is removed. In the resist removing method, the step of removing the resist pattern including the surface-modified layer is performed by stripping the resist pattern including the surface-modified layer using a resist stripping solution mainly composed of monoethanolamine, Next, a resist removing method, comprising: cleaning with pure water, then drying, and then removing the residue of the surface-modified layer by performing megasonic cleaning or ultrasonic cleaning in ozone water. 請求項１または２に記載の発明において、前記オゾン水のオゾン濃度は１〜３０ｍｇ／ｌであることを特徴とするレジスト除去方法。 The resist removal method according to claim 1 or 2 , wherein the ozone water has an ozone concentration of 1 to 30 mg / l. 請求項１乃至３のいずれか一項に記載の発明において、前記被加工薄膜は窒化シリコンからなり、前記ドライエッチングはＦを含むガスを用いたドライエッチングであることを特徴とするレジスト除去方法。 In the invention described in any one of claims 1 to 3, the processed film is made of silicon nitride, photoresist removal method, wherein the dry etching is a dry etching using a gas containing F. 請求項１乃至４のいずれか一項に記載の発明において、前記被加工薄膜は、薄膜トランジスタパネルの少なくとも窒化シリコンからなるオーバーコート膜であり、前記レジストパターンは、少なくとも前記オーバーコート膜にコンタクトホールを形成するためのものであることを特徴とするレジスト除去方法。 In the invention described in any one of claims 1 to 4, the processed film is a overcoat film comprising at least silicon nitride thin film transistor panel, the resist pattern, a contact hole in at least the overcoat film A resist removal method for forming a resist. 請求項１乃至４のいずれか一項に記載の発明において、前記被加工薄膜は、薄膜トランジスタパネルの窒化シリコンからなるチャネル保護膜形成用層であり、前記レジストパターンは、チャネル保護膜を形成するためのものであることを特徴とするレジスト除去方法。 In the invention described in any one of claims 1 to 4, the processed film is a channel protective film forming layer of silicon nitride thin film transistor panel, the resist pattern is for forming a channel protective film A method for removing a resist, comprising: 請求項１乃至３のいずれか一項に記載の発明において、前記被加工薄膜は、薄膜トランジスタパネルのｎ型アモルファスシリコンからなるオーミックコンタクト層形成用層および真性アモルファスシリコンからなる半導体薄膜形成用層であり、前記レジストパターンは、オーミックコンタクト層および半導体薄膜を形成するためのものであることを特徴とするレジスト除去方法。 In the invention described in any one of claims 1 to 3, the processed film may be a semiconductor thin film forming layer ohmic contact layer forming layer made of n-type amorphous silicon thin film transistor panel and made of intrinsic amorphous silicon The resist pattern is for forming an ohmic contact layer and a semiconductor thin film.
JP2004202814A 2004-07-09 2004-07-09 Resist removal method Expired - Fee Related JP4613535B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004202814A JP4613535B2 (en) 2004-07-09 2004-07-09 Resist removal method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004202814A JP4613535B2 (en) 2004-07-09 2004-07-09 Resist removal method

Publications (2)

Publication Number Publication Date
JP2006024822A JP2006024822A (en) 2006-01-26
JP4613535B2 true JP4613535B2 (en) 2011-01-19

Family

ID=35797867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004202814A Expired - Fee Related JP4613535B2 (en) 2004-07-09 2004-07-09 Resist removal method

Country Status (1)

Country Link
JP (1) JP4613535B2 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187313A (en) * 1997-09-02 1999-03-30 Toshiba Corp Plasma-processing method
JPH11165136A (en) * 1997-12-05 1999-06-22 Sony Corp Method and apparatus for removing resist
JP2001340817A (en) * 1999-09-30 2001-12-11 Pyuarekkusu:Kk Removal method and removal apparatus of pollutant adhering to surface
JP2002303993A (en) * 2001-04-04 2002-10-18 Mitsubishi Electric Corp Semiconductor device and method of manufacturing for the same
JP2002367973A (en) * 2001-03-30 2002-12-20 Dainippon Screen Mfg Co Ltd Substrate treatment apparatus
JP2003059894A (en) * 2001-06-05 2003-02-28 Dainippon Screen Mfg Co Ltd Wafer processing system
JP2003107753A (en) * 2001-09-28 2003-04-09 Fujitsu Display Technologies Corp Release liquid for resist, method for releasing resist and method for forming thin film circuit element
JP2003282518A (en) * 2002-03-25 2003-10-03 Pyuarekkusu:Kk Removal method of organic film, and remover
JP2004096055A (en) * 2002-07-08 2004-03-25 Dainippon Screen Mfg Co Ltd Method and apparatus for treating substrate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187313A (en) * 1997-09-02 1999-03-30 Toshiba Corp Plasma-processing method
JPH11165136A (en) * 1997-12-05 1999-06-22 Sony Corp Method and apparatus for removing resist
JP2001340817A (en) * 1999-09-30 2001-12-11 Pyuarekkusu:Kk Removal method and removal apparatus of pollutant adhering to surface
JP2002367973A (en) * 2001-03-30 2002-12-20 Dainippon Screen Mfg Co Ltd Substrate treatment apparatus
JP2002303993A (en) * 2001-04-04 2002-10-18 Mitsubishi Electric Corp Semiconductor device and method of manufacturing for the same
JP2003059894A (en) * 2001-06-05 2003-02-28 Dainippon Screen Mfg Co Ltd Wafer processing system
JP2003107753A (en) * 2001-09-28 2003-04-09 Fujitsu Display Technologies Corp Release liquid for resist, method for releasing resist and method for forming thin film circuit element
JP2003282518A (en) * 2002-03-25 2003-10-03 Pyuarekkusu:Kk Removal method of organic film, and remover
JP2004096055A (en) * 2002-07-08 2004-03-25 Dainippon Screen Mfg Co Ltd Method and apparatus for treating substrate

Also Published As

Publication number Publication date
JP2006024822A (en) 2006-01-26

Similar Documents

Publication Publication Date Title
JP5593047B2 (en) Method for manufacturing array substrate of liquid crystal display device
US8058087B2 (en) Method for fabricating thin film transistor array substrate
JP4111569B2 (en) Thin film transistor type liquid crystal display device and manufacturing method thereof
JP4423353B2 (en) Contact hole formation method
JP2007027768A (en) Manufacturing method of tft substrate
JP4613535B2 (en) Resist removal method
JP2006024823A (en) Method for removing resist
JP2006261538A (en) Liquid crystal display apparatus using thin film transistor and method for manufacturing the same
JP5087825B2 (en) Method for manufacturing active substrate
JPH11345874A (en) Manufacture of semiconductor device
JPH11233780A (en) Method for manufacturing semiconductor element and liquid crystal display panel
JP2002064101A (en) Method of forming wiring having chromium layer
TWI303886B (en) Thin film transistor and method for formingthereof
KR100856544B1 (en) Method for manufacturing tin film transistor aray
KR100864209B1 (en) Method for manufacturing thin film transistor array
JP2006202961A (en) Processing method using printing pattern and printing pattern forming apparatus
KR100336890B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
JP2007086583A (en) Method of manufacturing liquid crystal display device
JP5691357B2 (en) Semiconductor device forming substrate manufacturing method and dry etching method
KR20060015949A (en) Method for forming metal patterns
JP2003142475A (en) Method for manufacturing semiconductor device
KR100584498B1 (en) Method for removing photoresist pattern
KR100507279B1 (en) method of fabricating a liquid crystal display
JP2007206134A (en) Method of manufacturing active matrix display device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees