JP2007206134A - Method of manufacturing active matrix display device - Google Patents

Method of manufacturing active matrix display device Download PDF

Info

Publication number
JP2007206134A
JP2007206134A JP2006021920A JP2006021920A JP2007206134A JP 2007206134 A JP2007206134 A JP 2007206134A JP 2006021920 A JP2006021920 A JP 2006021920A JP 2006021920 A JP2006021920 A JP 2006021920A JP 2007206134 A JP2007206134 A JP 2007206134A
Authority
JP
Japan
Prior art keywords
display device
layer
active matrix
matrix display
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006021920A
Other languages
Japanese (ja)
Inventor
Yuriko Kojima
由里子 兒島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006021920A priority Critical patent/JP2007206134A/en
Publication of JP2007206134A publication Critical patent/JP2007206134A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an active matrix display device like a liquid crystal display device, which uses insulated-gate field effect thin film transistors TFT as switching elements and has less bright points based on short-circuit between source electrodes and drain electrodes of these TFTs. <P>SOLUTION: The method of manufacturing the active matrix display device includes steps of; forming a photo resist layer 30 having a prescribed pattern on a surface of a metallic layer which has at least a surface layer made of molybdenum and has a multi-layered structure, and then etching this metallic layer; removing the photo resist layer 30 on the surface of the metallic layer by ashing; washing with water; and laminating a passivation layer on the surface including the metallic layer. The step of washing with water is continued for such time or longer that stains like water drops will not occur after this step. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、アクティブマトリクス型表示装置の製造方法に関し、特にスイッチング素子
として絶縁ゲート電界効果型の薄膜トランジスタTFT(Thin Film Transistor)を使用
し、このTFTのソース電極とドレイン電極との間のショートに基づく輝点発生が少ない
液晶表示装置等のアクティブマトリクス型表示装置の製造方法に関する。
The present invention relates to a method for manufacturing an active matrix display device, and more particularly, based on a short circuit between a source electrode and a drain electrode of an TFT using an insulated gate field effect thin film transistor TFT (Thin Film Transistor) as a switching element. The present invention relates to a method for manufacturing an active matrix display device such as a liquid crystal display device that generates less bright spots.

まず、表示装置としてアクティブマトリクス型の液晶表示装置を例にとり、その数画素
部分の平面図である図2及び図2のA−A断面図である図3を参照してその構成を簡単に
説明する。液晶表示装置10はアレイ基板ARとカラーフィルタ基板CFとを備えている
。このうちアレイ基板ARは、第1の透光性基板11上にマトリクス状に設けられた走査
線Xn、Xn+1・・・と信号線Ym、Ym+1・・・で囲まれた領域毎に画素電極12が設
けられている。この画素電極12の下部にはゲート絶縁膜13を介して補助容量電極14
が形成されており、また、画素電極12は駆動用のTFTのドレイン電極Dに接続されて
いる。なお、少なくとも画素電極12の表面には図示しない配向膜が形成されている。
First, taking an active matrix type liquid crystal display device as an example of the display device, the configuration will be briefly described with reference to FIG. 2 which is a plan view of several pixel portions and FIG. 3 which is a cross-sectional view taken along the line AA of FIG. To do. The liquid crystal display device 10 includes an array substrate AR and a color filter substrate CF. Among these, the array substrate AR is provided for each region surrounded by the scanning lines Xn, Xn + 1... And the signal lines Ym, Ym + 1. A pixel electrode 12 is provided on the substrate. A storage capacitor electrode 14 is provided under the pixel electrode 12 via a gate insulating film 13.
The pixel electrode 12 is connected to the drain electrode D of the driving TFT. Note that an alignment film (not shown) is formed on at least the surface of the pixel electrode 12.

さらに、カラーフィルタ基板CFは、第2の透光性基板15の表面にカラーフィルタ層
16を介して共通電極17及び配向膜(図示せず)が設けられている。そして、TFTの
ソース電極Sは信号線Ym、Ym+1・・・に接続され、また、ドレイン電極Dはコンタク
トホール18を経て画素電極12に接続されている。更に、TFTのゲート電極Gは走査
線Xn、Xn+1・・・に接続されて所定の電圧を有するゲートパルスが印加されるように
なされている。なお、ここに示した液晶表示装置10においては、各TFT、走査線Xn
、Xn+1・・・及び信号線Ym、Ym+1・・・を覆うように、第1の透光性基板11の表
示領域全体にパッシベーション層19を介して層間膜20が平坦に所定高さとなるように
設けられている。そして、画素電極12は層間膜20の表面に設けられ、セルギャップ、
すなわち画素電極12と共通電極17との間の距離が一定に保たれている。
この画素電極12及び共通電極17は、通常は透明なITO(Indium Tin Oxide)ないし
IZO(Indium Zinc Oxide)から形成されている。そして、アレイ基板ARとカラーフ
ィルタ基板CFの間には液晶21が封入されている。
Further, the color filter substrate CF is provided with a common electrode 17 and an alignment film (not shown) via the color filter layer 16 on the surface of the second light transmitting substrate 15. The source electrode S of the TFT is connected to the signal lines Ym, Ym + 1..., And the drain electrode D is connected to the pixel electrode 12 via the contact hole 18. Further, the gate electrode G of the TFT is connected to the scanning lines Xn, Xn + 1... So that a gate pulse having a predetermined voltage is applied. In the liquid crystal display device 10 shown here, each TFT, the scanning line Xn
, Xn + 1... And the signal lines Ym, Ym + 1..., The interlayer film 20 is flattened to a predetermined height through the passivation layer 19 over the entire display area of the first light-transmissive substrate 11. It is provided to become. The pixel electrode 12 is provided on the surface of the interlayer film 20, and a cell gap,
That is, the distance between the pixel electrode 12 and the common electrode 17 is kept constant.
The pixel electrode 12 and the common electrode 17 are usually made of transparent ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide). A liquid crystal 21 is sealed between the array substrate AR and the color filter substrate CF.

この液晶表示装置10のアレイ基板ARは一般に以下のようにして製造されている(下
記特許文献1〜3参照)。まず、第1の透光性基板11としてのガラス基板を洗浄して表
面を清浄化する。次に、スパッタリング法などの方法でガラス基板上に全面に例えばアル
ミニウム及びモリブデンの2層膜からなる第1の金属層を形成する。このうちアルミニウ
ムは低抵抗配線として用いられ、モリブデンは半導体層や透明導電性電極等との間のオー
ミックコンタクト確保のため及びアルミニウムに対する耐酸化性付与のために用いられる
The array substrate AR of the liquid crystal display device 10 is generally manufactured as follows (see Patent Documents 1 to 3 below). First, the glass substrate as the first translucent substrate 11 is washed to clean the surface. Next, a first metal layer made of, for example, a two-layer film of aluminum and molybdenum is formed on the entire surface of the glass substrate by a method such as sputtering. Among these, aluminum is used as a low resistance wiring, and molybdenum is used for securing an ohmic contact with a semiconductor layer, a transparent conductive electrode, and the like and for imparting oxidation resistance to aluminum.

次に、基板を洗浄後、フォトレジストを塗布して乾燥し、所定のパターンが形成された
マスクパターンを通して露光し、現像することによって基板上にマスクパターンを転写し
たフォトレジストを形成し、フォトレジストを加熱により硬化させた後に第1の金属層を
湿式エッチングし、TFTのゲート電極G、走査線Xn、Xn+1・・・、補助容量電極1
4を所定のパターンにそれぞれ形成する。その後に、フォトレジストを剥離液を用いて剥
離する。
Next, after washing the substrate, a photoresist is applied and dried, exposed through a mask pattern in which a predetermined pattern is formed, and developed to form a photoresist having the mask pattern transferred onto the substrate. After the metal is cured by heating, the first metal layer is wet-etched, and the gate electrode G of the TFT, the scanning lines Xn, Xn + 1.
4 are formed in a predetermined pattern. Thereafter, the photoresist is stripped using a stripping solution.

次に、プラズマCVD法により酸化硅素又は窒化硅素からなるゲート絶縁膜、アモルフ
ァスシリコン(a−Si)又はポリシリコン(p−Si)からなる半導体層及びオーミッ
クコンタクト層を連続して基板上に成膜する。このうち、オーミックコンタクト層はa−
Si又はp−Siにリンを微量にドーピングしたn+a−Si層ないしn+p−Si層が用
いられる。
Next, a gate insulating film made of silicon oxide or silicon nitride, a semiconductor layer made of amorphous silicon (a-Si) or polysilicon (p-Si), and an ohmic contact layer are successively formed on the substrate by plasma CVD. To do. Of these, the ohmic contact layer is a-
An n + a-Si layer or an n + p-Si layer in which Si or p-Si is doped with a small amount of phosphorus is used.

次に、フォトレジストを塗布して乾燥し、所定のパターンが形成されたマスクパターン
を通して露光し、現像することによって基板上にマスクパターンを転写したフォトレジス
トを形成し、フォトレジストを加熱により硬化させた後に半導体層及びオーミックコンタ
クト層を例えばSF6とO2との混合ガス又はCF4とO2との混合ガスを用いてドライエッ
チングして所定のパターンに形成する。その後に、フォトレジストを剥離液を用いて剥離
する。
Next, a photoresist is applied and dried, exposed through a mask pattern in which a predetermined pattern is formed, and developed to form a photoresist having the mask pattern transferred onto the substrate, and the photoresist is cured by heating. Thereafter, the semiconductor layer and the ohmic contact layer are formed into a predetermined pattern by dry etching using, for example, a mixed gas of SF 6 and O 2 or a mixed gas of CF 4 and O 2 . Thereafter, the photoresist is stripped using a stripping solution.

次に、基板を洗浄した後、スパッタリング法などの方法で例えばモリブデン/アルミニ
ウム/モリブデンの3層膜からなる第2の金属層をガラス基板の全面にわたって成膜する
。次いで、フォトレジストを塗布して乾燥し、所定のパターンが形成されたマスクパター
ンを通して露光し、現像することによって基板上にマスクパターンを転写したフォトレジ
ストを形成し、フォトレジストを加熱により硬化させた後に第2の金属層を湿式エッチン
グし、TFTのソース電極S、ドレイン電極D、信号線Ym、Ym+1・・・を所定の形状
にパターニングし、フォトレジストを剥離液を用いて剥離する。
Next, after cleaning the substrate, a second metal layer made of, for example, a three-layer film of molybdenum / aluminum / molybdenum is formed over the entire surface of the glass substrate by a method such as sputtering. Next, a photoresist is applied and dried, exposed through a mask pattern in which a predetermined pattern is formed, and developed to form a photoresist having the mask pattern transferred onto the substrate, and the photoresist is cured by heating. Later, the second metal layer is wet-etched to pattern the TFT source electrode S, drain electrode D, signal lines Ym, Ym + 1,... Into a predetermined shape, and the photoresist is stripped using a stripping solution.

次に、例えばSF6とO2との混合ガスまたはCF4とO2との混合ガスを用いてドライエ
ッチングによりチャネル部23に露出しているオーミックコンタクト層の一部をエッチン
グする。
Next, a part of the ohmic contact layer exposed to the channel portion 23 is etched by dry etching using, for example, a mixed gas of SF 6 and O 2 or a mixed gas of CF 4 and O 2 .

次に、基板を洗浄し、プラズマCVD法などにより、基板全体に窒化硅素ないしは酸化
硅素からなるパッシベーション層19を製膜し、更にこのパッシベーション層19の表面
に表示領域全体にわたりフォトレジスト等からなる層間膜20を塗布及び露光、現像する
ことによって、層間膜のコンタクトホール18部分の開口を形成する。次いで、これらの
表面全体にフォトレジストを塗布した後、コンタクトホール部分のパッシベーション膜に
開口ができるように設計したフォトマスクパターンを用い、露光及びエッチングすること
により所定のパターンのパッシベーション層19の開口を形成し、その後にITOやIZ
O等の透明導電性材料からなる画素電極12を所定のパターンに形成することにより、コ
ンタクトホール18において画素電極12とスイッチング素子であるTFTのドレイン電
極Dとの電気的導通を取る。さらに、画素電極12等の表面には配向膜が形成されるが、
その詳細については省略する。
特開平10−268353号公報(特許請求の範囲、段落[0057]〜[0086]) 特開2002−261287号公報(段落[0036]〜[0053]) 特開2004−177946号公報(段落[0026]〜[0039])
Next, the substrate is cleaned, and a passivation layer 19 made of silicon nitride or silicon oxide is formed on the entire substrate by plasma CVD or the like. Further, an interlayer made of photoresist or the like is formed on the surface of the passivation layer 19 over the entire display area. By applying, exposing and developing the film 20, an opening in the contact hole 18 portion of the interlayer film is formed. Next, after applying a photoresist to the entire surface, a photomask pattern designed so that an opening can be formed in the passivation film in the contact hole portion, and exposure and etching are performed to form an opening in the passivation layer 19 having a predetermined pattern. Formed, then ITO or IZ
By forming the pixel electrode 12 made of a transparent conductive material such as O in a predetermined pattern, the pixel electrode 12 and the drain electrode D of the TFT as a switching element are electrically connected in the contact hole 18. Furthermore, an alignment film is formed on the surface of the pixel electrode 12 or the like.
Details thereof are omitted.
JP 10-268353 A (claims, paragraphs [0057] to [0086]) JP 2002-261287 A (paragraphs [0036] to [0053]) JP 2004-177946 A (paragraphs [0026] to [0039])

従来の液晶表示装置は、上述のような製造方法により作製されているが、パッシベーシ
ョン膜形成前に、TFTの特性の均一化及びゲート絶縁膜表面の清浄化の目的で、酸素な
いしオゾンガスを高周波などによりプラズマ化させた中に半導体層22のチャネル部23
を露出させるドライ酸化処理工程を任意に行う場合がある。しかしながら、このドライ酸
化処理工程を経ると、ソース電極とドレイン電極との間のショートに基づく輝点発生が時
折見出された。本願の発明者等はこのソース電極とドレイン電極間のショートの発生原因
について種々検討を重ねた結果、その原因の一例として例えば図2の破線丸印で囲んだB
部分の模式的拡大図である図4に示したように、ドレイン電極Dと信号線Ym、Ym+1・
・・との間に生成した水滴状の汚れ25に基づくショートやドレイン電極Dとソース電極
Sとの間のチャネル23間に生じた水滴状の汚れによるショートがあり、元素分析によっ
てこれらの水滴状の汚れ中にはモリブデンが主成分である酸化物が含まれていることを知
見した。
A conventional liquid crystal display device is manufactured by the above-described manufacturing method, but before forming a passivation film, oxygen or ozone gas is used at a high frequency for the purpose of uniformizing TFT characteristics and cleaning the surface of the gate insulating film. The channel portion 23 of the semiconductor layer 22 is converted into plasma by
In some cases, a dry oxidation treatment step for exposing the substrate is optionally performed. However, after this dry oxidation treatment step, bright spot generation based on a short circuit between the source electrode and the drain electrode was occasionally found. The inventors of the present application have conducted various studies on the cause of the short circuit between the source electrode and the drain electrode. As an example of the cause, for example, B surrounded by a dotted circle in FIG.
As shown in FIG. 4 which is a schematic enlarged view of the portion, the drain electrode D and the signal lines Ym, Ym + 1 ·
There are shorts due to water-drop-like dirt 25 generated between them and short-circuits caused by water-drop-like dirt generated between the channels 23 between the drain electrode D and the source electrode S. It has been found that oxides mainly composed of molybdenum are contained in the soil.

この水滴状の汚れ中のモリブデンが主成分の酸化物は、湿式エッチング時にはモリブデ
ンは水溶性塩としてエッチング液に溶解していくためにモリブデン酸化物とはならないこ
とから、ドライ酸化処理工程中に同時に露出されたモリブデンが酸化されて生じたもので
あると推定される。そこで、本願の発明者らは、このモリブデンの酸化物の形成工程を種
々の観点から観察した結果、モリブデンにドライ酸化処理工程が行なわれた時点からモリ
ブデン金属の表面に剥がれやすいモリブデンの酸化物が形成されるまでに時間がかかるこ
とを見出し、ドライ酸化処理工程中後に行われる水洗工程までの工程を見直すことによっ
て劇的に水滴状の汚れに起因するドレイン電極Dと信号線Ym、Ym+1・・・との間のシ
ョートないしはドレイン電極Dとソース電極Sとの間のチャネル23間に生じた水滴状の
汚れによるショートを減少させることができることを見出し、本発明を完成するに至った
のである。
The oxide mainly composed of molybdenum in the water droplets is not molybdenum oxide because it dissolves in the etchant as a water-soluble salt during wet etching, so it does not become molybdenum oxide at the same time during the dry oxidation process. It is presumed that the exposed molybdenum was formed by oxidation. Accordingly, the inventors of the present application have observed the molybdenum oxide formation process from various viewpoints, and as a result, molybdenum oxide that is easily peeled off from the surface of the molybdenum metal since the dry oxidation treatment process was performed on the molybdenum. It is found that it takes time to form the drain electrode D and the signal lines Ym and Ym + 1 caused by the water droplet-like dirt dramatically by reviewing the process up to the water washing process performed after the dry oxidation process. Since the inventors have found that the short-circuit between the drain electrode D and the drain electrode D and the source electrode S between the drain electrode D and the source electrode S can be reduced, and the present invention has been completed. is there.

すなわち、本発明は、TFTのドレイン電極と信号線との間の水滴状の汚れに基づくシ
ョートないしはドレイン電極Dとソース電極Sとの間のチャネル23間に生じた水滴状の
汚れによるショートを減少させることができるアクティブマトリクス型表示装置の製造方
法を提供することを目的とする。
That is, according to the present invention, a short circuit due to water droplets between the drain electrode and the signal line of the TFT or a short circuit due to water droplets generated between the channels 23 between the drain electrode D and the source electrode S is reduced. An object of the present invention is to provide a method of manufacturing an active matrix display device that can be made to operate.

本発明の上記目的は以下の構成により達成し得る。すなわち、請求項1に係るアクティ
ブマトリクス型表示装置の製造方法は、
(1)ゲート絶縁膜の表面に半導体層を形成した後に少なくとも表層がモリブデンから
なる金属層を形成する工程、
(2)前記金属層の表面に所定のパターンのフォトレジスト層を形成した後に金属層を
エッチングして薄膜トランジスタのチャネル部、ソース電極、ドレイン電極及び信号線を
形成する工程、
(3)前記フォトレジストを除去する工程、
(4)水洗工程、
(5)前記金属層を含む表面にパッシベーション層を積層する工程、
を含むアクティブマトリクス型表示装置の製造方法において、
前記(3)の工程と(4)の工程の間に、前記薄膜トランジスタのチャネル部の一部に
ドライ酸化処理を施した後、所定時間放置する工程を設けたことを特徴とする。
The above object of the present invention can be achieved by the following configurations. That is, the manufacturing method of the active matrix display device according to claim 1 is:
(1) forming a metal layer having at least a surface layer of molybdenum after forming a semiconductor layer on the surface of the gate insulating film;
(2) forming a channel layer of a thin film transistor, a source electrode, a drain electrode, and a signal line by forming a photoresist layer having a predetermined pattern on the surface of the metal layer and then etching the metal layer;
(3) removing the photoresist;
(4) water washing step,
(5) laminating a passivation layer on the surface including the metal layer;
In an active matrix display device manufacturing method including:
Between the steps (3) and (4), a step of performing a dry oxidation treatment on a part of the channel portion of the thin film transistor and then leaving it for a predetermined time is provided.

なお、ドライ酸化処理工程後に所定時間放置する工程を設けることは作業効率の点から
すると好ましくはない事項であるが、この発明においてはこのような従来は好ましくない
とされている所定時間放置する工程を設けることは必須である。
It should be noted that providing a step of leaving for a predetermined time after the dry oxidation treatment step is an undesirable matter from the viewpoint of work efficiency, but in the present invention, the step of leaving for a predetermined time which is not preferable in the related art. It is essential to provide

また、請求項2に係る発明は、請求項1に記載のアクティブマトリクス型表示装置の製
造方法において、前記ドライ酸化処理を施す工程は、酸素又はオゾンガスを用いた光励起
酸化処理又はプラズマ酸化処理であることを特徴とする。
According to a second aspect of the present invention, in the method for manufacturing an active matrix display device according to the first aspect, the step of performing the dry oxidation process is a photo-excited oxidation process or a plasma oxidation process using oxygen or ozone gas. It is characterized by that.

また、請求項3に係る発明は、請求項1に記載のアクティブマトリクス型表示装置の製
造方法において、前記パッシベーション層が窒化硅素からなることを特徴とする。
According to a third aspect of the present invention, in the method of manufacturing an active matrix display device according to the first aspect, the passivation layer is made of silicon nitride.

また、請求項4に係る発明は、請求項1〜3のいずれかに記載のアクティブマトリクス
型表示装置の製造方法において、前記所定時間を60分以上としたことを特徴とする。
According to a fourth aspect of the present invention, in the method for manufacturing an active matrix display device according to any one of the first to third aspects, the predetermined time is 60 minutes or more.

本発明は上記の構成を備えることにより、以下に述べるような優れた効果を奏する。す
なわち、薄膜トランジスタのチャネル部の一部にドライ酸化処理を施すと、同時に露出し
ている金属層の表面のモリブデンの一部が酸化されるが、この酸化されたモリブデンは所
定時間放置する工程中に安定な剥がれ易いモリブデンの酸化物となってモリブデン金属の
表面に付着した状態となる。したがって、請求項1の発明によれば、薄膜トランジスタの
チャネル部の一部にドライ酸化処理を施した際に生じたモリブデンの酸化物は、水洗工程
中に簡単に剥がれて十分に洗い流されるため、モリブデンの酸化物に起因する水滴状の汚
れが生じなくなるので、モリブデンの酸化物による隣接する金属層との間のショートがな
くなり、アクティブマトリクス型表示装置の欠陥が減少する。
By providing the above configuration, the present invention has the following excellent effects. That is, when a part of the channel portion of the thin film transistor is subjected to a dry oxidation process, a part of the molybdenum on the surface of the metal layer exposed at the same time is oxidized. It becomes a stable oxide of molybdenum that easily peels off, and is attached to the surface of the molybdenum metal. Therefore, according to the first aspect of the present invention, the molybdenum oxide generated when a part of the channel portion of the thin film transistor is subjected to the dry oxidation treatment is easily peeled off during the water washing step and sufficiently washed away. As a result, no water droplet-like contamination due to the oxide of the oxide is generated, so that a short circuit between adjacent metal layers due to the oxide of molybdenum is eliminated, and defects of the active matrix display device are reduced.

また、請求項2に係る発明によれば、請求項1に係る発明の効果に加えて、ゲート絶縁
膜の表面汚染が少なく、均一な特性を備えたTFTを完成させることができるようになる
ため、品質のバラツキが少なく、良好な表示画質のアクティブマトリクス型表示装置が得
られる。
According to the invention of claim 2, in addition to the effect of the invention of claim 1, it is possible to complete a TFT having a uniform characteristic with less surface contamination of the gate insulating film. Thus, an active matrix display device with little quality variation and good display image quality can be obtained.

また、請求項3に係る発明によれば、窒化硅素はパッシベーション層として良好特性を
備えた周知の材料であるが、水洗工程を経て清浄化された表面にこの窒化硅素からなるパ
ッシベーション層が形成されるので、金属層の表面等を良好に周囲環境から保護すること
ができるようになる。
According to the invention of claim 3, silicon nitride is a well-known material having good characteristics as a passivation layer, but the passivation layer made of this silicon nitride is formed on the surface cleaned through the water washing step. Therefore, the surface of the metal layer and the like can be well protected from the surrounding environment.

また、請求項4に係る発明によれば、前記所定時間を少なくとも60分以上とすると、
一般的に製造されている種々の形式の表示装置においても短時間の水洗工程でモリブデン
の酸化物を十分に洗い流すことができ、モリブデンの酸化物に起因する水滴状の汚れが実
質的に生じないようにすることができ、このモリブデンの酸化物に起因する欠陥が少ない
アクティブマトリクス型表示装置を製造することができるようになる。より好ましい所定
時間は90分以上であり、最も好ましくは120分以上である。
According to the invention of claim 4, when the predetermined time is at least 60 minutes,
Even in various types of display devices that are generally manufactured, molybdenum oxide can be sufficiently washed away in a short washing step, and water droplets caused by molybdenum oxide are substantially not generated. Thus, an active matrix display device with few defects due to the molybdenum oxide can be manufactured. A more preferable predetermined time is 90 minutes or more, and most preferably 120 minutes or more.

以下、本発明に係る表示装置の製造方法の具体例を図1を参照して詳細に説明する。た
だし、以下に示す実施例は、本発明の技術思想を具体化するための透過型液晶表示装置を
例にとり説明するものであって、本発明をこれに特定することを意図するものではなく、
本発明はスイッチング素子としてTFTを有する種々のアクティブマトリクス型表示装置
に対しても均しく適用し得るものである。なお、図1は液晶表示装置のアレイ基板の製造
工程中における図2のA−A線に対応する部分の断面図である。また、図1においては図
2及び図3に示した従来例の液晶表示装置の構成と同一の構成部分には同一の参照符号を
付与して説明する。
Hereinafter, a specific example of a method for manufacturing a display device according to the present invention will be described in detail with reference to FIG. However, the following embodiments are described by taking a transmissive liquid crystal display device for embodying the technical idea of the present invention as an example, and are not intended to specify the present invention.
The present invention can be equally applied to various active matrix display devices having TFTs as switching elements. 1 is a cross-sectional view of a portion corresponding to the line AA in FIG. 2 during the manufacturing process of the array substrate of the liquid crystal display device. In FIG. 1, the same reference numerals are given to the same components as those of the conventional liquid crystal display device shown in FIGS.

まず、第1の透光性基板11としてのガラス基板の洗浄工程、アルミニウム及びモリブ
デンの2層膜からなる第1の金属層の形成工程、フォトエッチングによるTFTのゲート
電極D、走査線Xn、Xn+1・・・、補助容量電極14の形成工程、ゲート絶縁膜13、
a−Siないしp−Siからなる半導体層及びオーミックコンタクト層の形成工程、フォ
トエッチングによる半導体層22形成工程、モリブデン/アルミニウム/モリブデンの3
層膜からなる第2の金属層の形成工程、フォトエッチングによるTFTのソース電極S、
ドレイン電極D、信号線Ym、Ym+1・・・、TFTのチャネル部23の形成工程までは
、上述した従来例の液晶表示装置のAR基板の製造方法と実質的に同じであるため、詳細
な説明は省略する。
First, a step of cleaning a glass substrate as the first light-transmitting substrate 11, a step of forming a first metal layer composed of a two-layer film of aluminum and molybdenum, a gate electrode D of the TFT by photoetching, and scanning lines Xn, Xn +1..., The formation process of the auxiliary capacitance electrode 14, the gate insulating film 13,
Step of forming a semiconductor layer and ohmic contact layer made of a-Si or p-Si, step of forming semiconductor layer 22 by photoetching, 3 of molybdenum / aluminum / molybdenum
A step of forming a second metal layer comprising a layer film, a source electrode S of the TFT by photoetching,
Since the drain electrode D, the signal lines Ym, Ym + 1..., And the TFT channel portion 23 are formed in substantially the same manner as the AR substrate manufacturing method of the conventional liquid crystal display device described above, The detailed explanation is omitted.

この状態の基板の断面図は図1に示したとおりであるが、図1においては残存している
フォトレジスト膜30も示してある。この状態の基板においては、その後の工程でパッシ
ベーション膜を被覆するためにフォトレジスト膜30を剥離液によって剥離する。このと
きフォトレジスト膜30が残存していることがあるので、例えば周知のアッシング法によ
って、フォトレジスト膜30を灰化除去してもよい。
The cross-sectional view of the substrate in this state is as shown in FIG. 1, but the remaining photoresist film 30 is also shown in FIG. In the substrate in this state, the photoresist film 30 is stripped with a stripping solution in order to cover the passivation film in a subsequent process. At this time, since the photoresist film 30 may remain, the photoresist film 30 may be removed by ashing by, for example, a well-known ashing method.

その後、TFTの特性の均一化及びゲート絶縁膜13の表面の清浄化の目的で、酸素な
いしオゾンガスを光励起あるいは高周波などによりプラズマ化させた中に半導体層22の
チャネル部23を露出させるドライ酸化処理工程が行われるが、このドライ酸化処理工程
においてはTFTのソース電極S、ドレイン電極D、信号線Ym、Ym+1・・・の金属層
も露出されてしまう。これらの金属層はそれぞれモリブデン/アルミニウム/モリブデン
の3層膜からなる第2の金属層から形成されており、表面がモリブデン層となっているた
めに、このドライ酸化処理工程でモリブデンの酸化物が形成される。このモリブデンの酸
化物は僅かに導電性を有しているため、このモリブデンの酸化物で隣接する金属層とのあ
いだに導通路が形成されるとこの部分がショート地点となってしまい、最終的にTFTの
ドレイン電極D及びソース電極S間のショートとなって輝点欠陥発生の原因となってしま
うわけである。
Thereafter, for the purpose of uniformizing TFT characteristics and cleaning the surface of the gate insulating film 13, a dry oxidation process for exposing the channel portion 23 of the semiconductor layer 22 while oxygen or ozone gas is plasmatized by photoexcitation or high frequency. In this dry oxidation process, the TFT source electrode S, drain electrode D, signal lines Ym, Ym + 1... Metal layers are also exposed. Each of these metal layers is formed of a second metal layer composed of a three-layer film of molybdenum / aluminum / molybdenum. Since the surface is a molybdenum layer, an oxide of molybdenum is formed in this dry oxidation process. It is formed. Since this molybdenum oxide is slightly conductive, if a conductive path is formed between this molybdenum oxide and an adjacent metal layer, this portion becomes a short-circuit point, and finally In addition, a short circuit between the drain electrode D and the source electrode S of the TFT causes a bright spot defect.

このようにしてドライ酸化処理工程で形成されたモリブデンの酸化物を剥離するため及
びその他の不純物の洗浄のために、次の工程でパッシベーション膜を形成する前に水洗工
程が設けられているが、本願の発明者等の実験によると、ドライ酸化処理工程終了後にモ
リブデン金属の表面に剥がれやすいモリブデンの酸化物が形成されるまでにかなりの時間
が必要であり、ドライ酸化処理工程後に直ちに水洗を行うとこの水洗工程中及びその後の
乾燥工程にも新たにモリブデンの酸化物が形成され、乾燥工程後にかなりの割合でモリブ
デンの酸化物を含む水滴状の汚れの形成が見られた。
In order to remove the molybdenum oxide formed in the dry oxidation treatment step and to clean other impurities, a water washing step is provided before forming a passivation film in the next step. According to the experiments by the inventors of the present application, it takes a considerable amount of time for the molybdenum oxide to be easily peeled off on the surface of the molybdenum metal after the dry oxidation treatment process is completed. In addition, molybdenum oxide was newly formed during the water washing step and the subsequent drying step, and water-drop-like soils containing molybdenum oxide in a considerable proportion were observed after the drying step.

このことは、水洗後の表面に残存した水滴の蒸発は、表面から均一に行われるものでは
なく、水と金属と周囲雰囲気との三相境界面で活発に行われるものであるから、水が蒸発
するに従って新たに形成されて水滴中に存在することとなったモリブデンの酸化物が三相
界面に徐々に移動し、この三相界面で次第に濃縮され、最終的にモリブデンの酸化物によ
って導通路が形成され、これが水滴状の汚れとして認識されるものと考えられる。したが
って、ドライ酸化処理工程後に完全にモリブデン酸化物を形成させた後に水洗工程を行え
ば、短時間の水洗であっても水洗後の表面に残存した水滴中にはモリブデンの酸化物が全
く含まれなくなり、水滴状の汚れが生じなくなってTFTのドレイン電極D及びソース電
極S間のショートに起因する輝点欠陥の発生を抑制し得ることになる。
This is because evaporation of water droplets remaining on the surface after washing with water is not performed uniformly from the surface, but is actively performed at the three-phase interface between water, metal, and the surrounding atmosphere. Molybdenum oxide, which is newly formed as it evaporates and is present in the water droplets, gradually moves to the three-phase interface and gradually concentrates at this three-phase interface. It is considered that this is recognized as water droplet-like dirt. Therefore, if the water washing step is carried out after the molybdenum oxide is completely formed after the dry oxidation treatment step, the molybdenum drops are completely contained in the water droplets remaining on the surface after the water washing even if the water washing is performed for a short time. As a result, waterdrop-like dirt is not generated, and generation of bright spot defects due to a short circuit between the drain electrode D and the source electrode S of the TFT can be suppressed.

本願の発明者等の実験によると、洗浄後にモリブデンの酸化物に起因する水滴状の汚れ
が生じないようにするためのドライ酸化処理工程後の放置処理の継続時間は30分では足
らないが、それ以上長く放置処理を行うと放置処理の継続時間に比例してモリブデンの酸
化物に起因する水滴状の汚れの発生が減少し、実質的に60分の放置処理時間でモリブデ
ンの酸化物に起因する水滴状の汚れが見られなくなることが見出された。この場合、バラ
ツキを考慮すると放置処理工程は60分〜90分であれば十分である。
According to the experiments by the inventors of the present application, the duration of the standing treatment after the dry oxidation treatment step so as not to cause water-drop-like contamination caused by molybdenum oxide after washing is not sufficient for 30 minutes. If left standing for a longer time, the generation of water droplets caused by molybdenum oxide is reduced in proportion to the duration of the standing treatment, and it is substantially caused by molybdenum oxide after 60 minutes. It has been found that the water-drop-like stains can no longer be seen. In this case, when the variation is taken into consideration, the standing treatment process is sufficient if it is 60 minutes to 90 minutes.

このように、放置処理工程の継続時間を長くすればそれに比例してモリブデン金属の表
面に生じたモリブデンの酸化物が離れやすくなり、短時間の洗浄工程でも十分に洗い流さ
れるため、水滴状の汚れが生じなくなる。なお、本願の発明者等は、TFTのドレイン電
極D及びソース電極S間のショートの発生確率をより減少させるため、安全性を考慮して
放置処理工程の継続時間を少なくとも2時間とした。
In this way, if the duration of the neglecting process is increased, the molybdenum oxide generated on the surface of the molybdenum metal is easily separated in proportion to it, and it is sufficiently washed away even in a short cleaning process. Will not occur. Note that the inventors of the present application set the duration of the neglected treatment process to at least 2 hours in consideration of safety in order to further reduce the probability of occurrence of a short circuit between the drain electrode D and the source electrode S of the TFT.

したがって、その後の工程でのプラズマCVD法などによる基板全体に窒化硅素ないし
は酸化硅素からなるパッシベーション層19(図3参照。以下同じ))を成膜すれば、ソ
ース電極S、ドレイン電極D、信号線Ym、Ym+1・・・、TFTのチャネル部23はパ
ッシベーション層19によって保護されるから、以降のパッシベーション層19の表面に
表示領域全体にわたる層間膜20の形成、コンタクトホール18の形成及びITOやIZ
O等の透明導電性材料からなる画素電極12工程を経ても、これらの工程はもはやモリブ
デンの酸化物に起因するTFTのドレイン電極D及びソース電極S間のショートに起因す
る輝点欠陥の発生には無関係になる。したがって、本発明の製造方法によれば、モリブデ
ンの酸化物による隣接するTFTのドレイン電極D及びソース電極S間のショートがなく
なり、アクティブマトリクス型表示装置の欠陥が減少する。
Therefore, if a passivation layer 19 (see FIG. 3; the same applies hereinafter) made of silicon nitride or silicon oxide is formed on the entire substrate by plasma CVD or the like in the subsequent process, the source electrode S, drain electrode D, signal line Ym, Ym + 1,..., TFT channel portion 23 is protected by passivation layer 19, so that formation of interlayer film 20 over the entire display region, formation of contact hole 18, and ITO, etc. on the surface of passivation layer 19 thereafter IZ
Even after passing through the pixel electrode 12 step made of a transparent conductive material such as O, these steps no longer cause bright spot defects due to a short circuit between the drain electrode D and the source electrode S of the TFT due to the oxide of molybdenum. Become irrelevant. Therefore, according to the manufacturing method of the present invention, the short circuit between the drain electrode D and the source electrode S of the adjacent TFT due to the molybdenum oxide is eliminated, and the defects of the active matrix display device are reduced.

液晶表示装置のアレイ基板の製造工程中における図2のA−A線に対応する部分の断面図である。It is sectional drawing of the part corresponding to the AA line of FIG. 2 in the manufacturing process of the array board | substrate of a liquid crystal display device. 従来のアクティブマトリクス型液晶表示装置のカラーフィルタ基板を透視して表した数画素分の平面図である。FIG. 10 is a plan view of several pixels that are seen through a color filter substrate of a conventional active matrix liquid crystal display device. 図2のA−A断面図である。It is AA sectional drawing of FIG. 図2のB部分の模式的拡大図である。FIG. 3 is a schematic enlarged view of a portion B in FIG. 2.

符号の説明Explanation of symbols

10 液晶表示装置
11 第1の透光性基板
12 画素電極
13 ゲート絶縁膜
14 補助容量電極
15 第2の透光性基板
18 コンタクトホール
19 パッシベーション層
20 層間膜
22 半導体層
23 チャネル部
25 水滴状の汚れ
Xn、Xn+1・・・ 走査線
Ym、Ym+1・・・ 信号線
DESCRIPTION OF SYMBOLS 10 Liquid crystal display device 11 1st translucent board | substrate 12 Pixel electrode 13 Gate insulating film 14 Auxiliary capacitance electrode 15 2nd translucent board | substrate 18 Contact hole 19 Passivation layer 20 Interlayer film 22 Semiconductor layer 23 Channel part 25 Water droplet-like Dirt Xn, Xn + 1 ... Scanning line Ym, Ym + 1 ... Signal line

Claims (4)

(1)ゲート絶縁膜の表面に半導体層を形成した後に少なくとも表層がモリブデンから
なる金属層を形成する工程、
(2)前記金属層の表面に所定のパターンのフォトレジスト層を形成した後に前記金属
層をエッチングして薄膜トランジスタのチャネル部、ソース電極、ドレイン電極及び信号
線を形成する工程、
(3)前記フォトレジストを除去する工程、
(4)水洗工程、
(5)前記金属層を含む表面にパッシベーション層を積層する工程、
を含むアクティブマトリクス型表示装置の製造方法において、
前記(3)の工程と(4)の工程の間に、前記薄膜トランジスタのチャネル部の一部に
ドライ酸化処理を施した後、所定時間放置する工程を設けたことを特徴とするアクティブ
マトリクス型表示装置の製造方法。
(1) forming a metal layer having at least a surface layer of molybdenum after forming a semiconductor layer on the surface of the gate insulating film;
(2) forming a photoresist layer having a predetermined pattern on the surface of the metal layer and then etching the metal layer to form a channel portion, a source electrode, a drain electrode, and a signal line of a thin film transistor;
(3) removing the photoresist;
(4) water washing step,
(5) laminating a passivation layer on the surface including the metal layer;
In an active matrix display device manufacturing method including:
An active matrix display comprising a step of performing a dry oxidation process on a part of the channel portion of the thin film transistor and then leaving it for a predetermined time between the steps (3) and (4). Device manufacturing method.
前記ドライ酸化処理を施す工程は、酸素又はオゾンガスを用いた光励起酸化処理又はプ
ラズマ酸化処理であることを特徴とする請求項1に記載のアクティブマトリクス型表示装
置の製造方法。
2. The method of manufacturing an active matrix display device according to claim 1, wherein the step of performing the dry oxidation process is a photo-excited oxidation process or a plasma oxidation process using oxygen or ozone gas.
前記パッシベーション層が窒化硅素からなることを特徴とする請求項1に記載のアクテ
ィブマトリクス型表示装置の製造方法。
2. The method of manufacturing an active matrix display device according to claim 1, wherein the passivation layer is made of silicon nitride.
前記所定時間を60分以上としたことを特徴とする請求項1〜3のいずれかに記載のア
クティブマトリクス型表示装置の製造方法。
4. The method of manufacturing an active matrix display device according to claim 1, wherein the predetermined time is 60 minutes or more.
JP2006021920A 2006-01-31 2006-01-31 Method of manufacturing active matrix display device Withdrawn JP2007206134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006021920A JP2007206134A (en) 2006-01-31 2006-01-31 Method of manufacturing active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006021920A JP2007206134A (en) 2006-01-31 2006-01-31 Method of manufacturing active matrix display device

Publications (1)

Publication Number Publication Date
JP2007206134A true JP2007206134A (en) 2007-08-16

Family

ID=38485685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006021920A Withdrawn JP2007206134A (en) 2006-01-31 2006-01-31 Method of manufacturing active matrix display device

Country Status (1)

Country Link
JP (1) JP2007206134A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545378A (en) * 2013-11-05 2014-01-29 京东方科技集团股份有限公司 Oxide thin film transistor, manufacturing method thereof, array substrate and display device
CN110854068A (en) * 2019-10-28 2020-02-28 深圳市华星光电技术有限公司 Preparation method of TFT array substrate and TFT array substrate

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730119A (en) * 1993-07-09 1995-01-31 Toshiba Corp Manufacture of thin film transistor for liquid crystal display device
JPH09203886A (en) * 1996-01-25 1997-08-05 Toshiba Corp Active matrix liquid crystal panel
JPH10173191A (en) * 1996-12-06 1998-06-26 Mitsubishi Electric Corp Thin film transistor and manufacture thereof and liquid crystal display provided with the same
JPH10268353A (en) * 1997-03-27 1998-10-09 Advanced Display:Kk Manufacture of electrooptic element
JPH1126451A (en) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd Method for pre-treating formation of insulating film
JPH11142885A (en) * 1997-11-11 1999-05-28 Toshiba Corp Array substrate for liquid crystal display device and its manufacture
JP2002111003A (en) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd Thin film transistor and its manufacturing method as well as thin film transistor array
JP2002261287A (en) * 2001-02-28 2002-09-13 Hitachi Ltd Liquid crystal display and its manufacturing method
JP2004177946A (en) * 2002-11-15 2004-06-24 Nec Kagoshima Ltd Method for manufacturing liquid crystal display

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730119A (en) * 1993-07-09 1995-01-31 Toshiba Corp Manufacture of thin film transistor for liquid crystal display device
JPH09203886A (en) * 1996-01-25 1997-08-05 Toshiba Corp Active matrix liquid crystal panel
JPH10173191A (en) * 1996-12-06 1998-06-26 Mitsubishi Electric Corp Thin film transistor and manufacture thereof and liquid crystal display provided with the same
JPH10268353A (en) * 1997-03-27 1998-10-09 Advanced Display:Kk Manufacture of electrooptic element
JPH1126451A (en) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd Method for pre-treating formation of insulating film
JPH11142885A (en) * 1997-11-11 1999-05-28 Toshiba Corp Array substrate for liquid crystal display device and its manufacture
JP2002111003A (en) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd Thin film transistor and its manufacturing method as well as thin film transistor array
JP2002261287A (en) * 2001-02-28 2002-09-13 Hitachi Ltd Liquid crystal display and its manufacturing method
JP2004177946A (en) * 2002-11-15 2004-06-24 Nec Kagoshima Ltd Method for manufacturing liquid crystal display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545378A (en) * 2013-11-05 2014-01-29 京东方科技集团股份有限公司 Oxide thin film transistor, manufacturing method thereof, array substrate and display device
WO2015067148A1 (en) * 2013-11-05 2015-05-14 京东方科技集团股份有限公司 Oxide thin film transistor and manufacturing method therefor, array substrate, display device
US9520422B2 (en) 2013-11-05 2016-12-13 Boe Technology Group Co., Ltd. Oxide thin film transistor and manufacturing method thereof, array substrate and display device
CN110854068A (en) * 2019-10-28 2020-02-28 深圳市华星光电技术有限公司 Preparation method of TFT array substrate and TFT array substrate

Similar Documents

Publication Publication Date Title
US9691881B2 (en) Manufacturing method of thin film transistor substrate
JP4187819B2 (en) Method for manufacturing thin film device
CN105161505A (en) Array substrate, manufacturing method thereof and display panel
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
JP2006286600A (en) Light-emitting display device and manufacturing method of the same
KR20080036282A (en) Method of manufacturing thin film transistor substrate
JP2010135384A (en) Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
JPH1164887A (en) Thin film transistor type liquid crystal display device and its production
JP2007017972A (en) Thin film transistor substrate and its manufacturing method
KR20110067765A (en) Thin film transistor array panel and method for manufacturing the same
US20230238386A1 (en) Array substrate, method of manufacturing thereof, and display panel
JP5241966B2 (en) Semiconductor device, TFT substrate, and semiconductor device and TFT substrate manufacturing method
JP2007027768A (en) Manufacturing method of tft substrate
KR101087398B1 (en) pad structure of liquid crystal display device and fabrication method thereof
JP2011145530A (en) Display device and method of manufacturing the same
CN104681626A (en) Oxide thin film transistor as well as manufacture and array substrate thereof
WO2016078248A1 (en) Array substrate and manufacturing method therefor, and display device
JP2010117549A (en) Method of manufacturing display apparatus
JP2007206134A (en) Method of manufacturing active matrix display device
JP4892830B2 (en) Thin film transistor manufacturing method
CN113889434A (en) Array substrate and manufacturing method thereof, liquid crystal display panel and display device
JP4118209B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND CIRCUIT MANUFACTURING METHOD
KR101769612B1 (en) Flattening method of a substrate
US7749821B2 (en) Method of fabricating pixel structure
JP2006202961A (en) Processing method using printing pattern and printing pattern forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110615