JPH11340747A - Mmic low noise amplifier - Google Patents

Mmic low noise amplifier

Info

Publication number
JPH11340747A
JPH11340747A JP10148773A JP14877398A JPH11340747A JP H11340747 A JPH11340747 A JP H11340747A JP 10148773 A JP10148773 A JP 10148773A JP 14877398 A JP14877398 A JP 14877398A JP H11340747 A JPH11340747 A JP H11340747A
Authority
JP
Japan
Prior art keywords
terminal
fet
gate
output matching
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10148773A
Other languages
Japanese (ja)
Other versions
JP4079514B2 (en
Inventor
Masayuki Kimijima
正幸 君島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP14877398A priority Critical patent/JP4079514B2/en
Publication of JPH11340747A publication Critical patent/JPH11340747A/en
Application granted granted Critical
Publication of JP4079514B2 publication Critical patent/JP4079514B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an MMIC low noise amplifier capable of reducing a component cost and an assembly cost. SOLUTION: A circuit in which the gate terminal of an FET 1 is grounded through a feedback resistor 8 and a resistor 11 for gate grounding serially connected to it, a drain terminal is grounded through the connection point of the feedback resistor 8 and the resistor 11 for gate grounding and a first capacitor 10 for output matching, the connection point and a signal output terminal are connected through a second capacitor 12 for output matching and a source terminal is grounded through a self bias circuit is monolithically formed. Then, a signal input terminal 4 and the gate terminal of the FET 1 are connected through an input matching circuit 14 and the drain voltage of the FET 1 is supplied through an external inductor 9.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、FETを用い、主
にマイクロ波帯の周波数帯域で使用するMMIC低雑音
増幅器に関し、特に外付け整合回路の部品点数を少なく
することにより部品コスト並びに組立コストの低減化を
可能にしたMMIC低雑音増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an MMIC low-noise amplifier using an FET and mainly used in a frequency band of a microwave band, and more particularly to a component cost and an assembly cost by reducing the number of components of an external matching circuit. The present invention relates to an MMIC low-noise amplifier capable of reducing noise.

【0002】[0002]

【従来の技術】図4は従来から用いられている入力整合
回路14、出力整合回路20を外付け部品で構成する自
己バイアス方式のMMIC低雑音増幅器の回路構成図で
ある。これら入力整合回路14、出力整合回路20を構
成するインダクタ6、7、16、17をGaAsチップ
内に作り込むとチップサイズが大幅に増大しチップコス
トが高価になってしまうため、入力整合回路14、出力
整合回路20を外付け部品で構成している。
2. Description of the Related Art FIG. 4 is a circuit diagram of a self-biased MMIC low-noise amplifier in which a conventionally used input matching circuit 14 and output matching circuit 20 are constituted by external components. If the inductors 6, 7, 16 and 17 constituting the input matching circuit 14 and the output matching circuit 20 are formed in a GaAs chip, the chip size is greatly increased and the chip cost is increased. , The output matching circuit 20 is constituted by external components.

【0003】FET1のソースはバイアス抵抗2とバイ
パスキャパシタ3の並列回路からなる自己バイアス回路
を介して接地している。FET1とバイアス抵抗2とバ
イパスキャパシタ3は同一チップ内に形成されており、
MMICチップ19を構成している。
The source of the FET 1 is grounded via a self-bias circuit comprising a parallel circuit of a bias resistor 2 and a bypass capacitor 3. FET1, bias resistor 2, and bypass capacitor 3 are formed in the same chip.
The MMIC chip 19 is configured.

【0004】FET1のゲートは信号入力端子4とキャ
パシタ5、インダクタ7を介して接続し、キャパシタ5
とインダクタ7の接続点と接地間にインダクタ6が接続
されている。これらキャパシタ5、インダクタ6、7
は、チップコンデンサやチップインダクタ等の外付け部
品からなり、入力整合回路14を構成している。
The gate of the FET 1 is connected to a signal input terminal 4 via a capacitor 5 and an inductor 7.
The inductor 6 is connected between the connection point of the inductor 7 and the ground. These capacitors 5, inductors 6, 7
Are composed of external components such as chip capacitors and chip inductors, and constitute the input matching circuit 14.

【0005】一方、FET1のドレインは信号出力端子
13にインダクタ16とキャパシタ18を介して接続
し、インダクタ16とキャパシタ18の接続点とドレイ
ン電圧(VDD)供給端子21間にインダクタ17が接
続している。これらインダクタ16、17、キャパシタ
18も上記同様外付け部品からなり、出力整合回路20
を構成している。
On the other hand, the drain of the FET 1 is connected to the signal output terminal 13 via the inductor 16 and the capacitor 18, and the inductor 17 is connected between the connection point between the inductor 16 and the capacitor 18 and the drain voltage (VDD) supply terminal 21. I have. The inductors 16 and 17 and the capacitor 18 are also formed of external components as described above, and the output matching circuit 20
Is composed.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前記の
MMIC低雑音増幅器では、入力整合回路及び出力整合
回路を構成する外付け部品点数が合計6個と多く、部品
コスト並びに組立コストが増大するという問題がある。
However, in the above-mentioned MMIC low-noise amplifier, the number of external components constituting the input matching circuit and the output matching circuit is as large as six in total, and the parts cost and the assembly cost are increased. There is.

【0007】本発明の目的は、上記問題を解決し、外付
け部品の部品点数を少なくすることにより部品コスト並
びに組立コストの低減化を可能にしたMMIC低雑音増
幅器を提供することである。
It is an object of the present invention to provide an MMIC low-noise amplifier which solves the above-mentioned problem and which can reduce the cost of parts and the cost of assembly by reducing the number of external parts.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、FETと、該FETのゲート端子と信号
入力端子間に繋がれた入力整合回路と、前記FETのド
レイン端子と信号出力端子間に接続された出力整合回路
と、前記FETのソースと接地間に繋がれた自己バイア
ス回路とを具備するMMIC低雑音増幅器において、前
記出力整合回路は、前記FET及び前記自己バイアス回
路とともにモノリシックに形成された前記ゲート端子と
接地間に帰還抵抗及びゲート接地用抵抗を直列接続し、
前記ドレイン端子を前記帰還抵抗とゲート接地用抵抗の
接続点に第一の出力整合用キャパシタを介して接続し、
前記接続点と前記信号出力端子を第二の出力整合用キャ
パシタを介して接続してなる回路と、前記FETのドレ
イン端子とドレイン電圧供給端子間に接続されたインダ
クタとからなることを特徴とするMMIC低雑音増幅
器。
In order to achieve the above object, the present invention provides an FET, an input matching circuit connected between a gate terminal of the FET and a signal input terminal, a drain terminal of the FET and a signal output. An MMIC low-noise amplifier comprising an output matching circuit connected between terminals and a self-bias circuit connected between the source of the FET and ground, wherein the output matching circuit is monolithic with the FET and the self-bias circuit. A feedback resistor and a gate grounding resistor are connected in series between the gate terminal and ground formed in
The drain terminal is connected to a connection point between the feedback resistor and the gate grounding resistor via a first output matching capacitor,
A circuit comprising the connection point and the signal output terminal connected via a second output matching capacitor, and an inductor connected between a drain terminal of the FET and a drain voltage supply terminal. MMIC low noise amplifier.

【0009】[0009]

【発明の実施の形態】以下に本発明の実施の形態を図面
に沿って説明する。なお、複数の図面にわたって同一ま
たは相当するものには同一の符号を付した。
Embodiments of the present invention will be described below with reference to the drawings. The same or corresponding components are denoted by the same reference symbols throughout the drawings.

【0010】図1は本発明の第一の実施の形態を示す。
本図に示すように、FET1のソースは図4に示した従
来のものと同様、バイアス抵抗2とバイパスキャパシタ
3の並列回路からなる自己バイアス回路を介して接地し
ている。
FIG. 1 shows a first embodiment of the present invention.
As shown in this figure, the source of the FET 1 is grounded via a self-bias circuit composed of a parallel circuit of a bias resistor 2 and a bypass capacitor 3 as in the conventional device shown in FIG.

【0011】また、FET1のゲートは帰還抵抗8とゲ
ート接地用抵抗11を介して接地している。さらにFE
T1のドレインは第一の出力整合用キャパシタ10を介
して前記帰還抵抗8とゲート接地用抵抗11の接続点に
接続し、同接続点は第二の出力整合用キャパシタ12を
介して信号出力端子13に接続している。
The gate of the FET 1 is grounded via a feedback resistor 8 and a gate grounding resistor 11. Further FE
The drain of T1 is connected via a first output matching capacitor 10 to a connection point between the feedback resistor 8 and the gate grounding resistor 11, and the connection point is connected via a second output matching capacitor 12 to a signal output terminal. 13.

【0012】以上に示した各構成素子は同一チップ内に
モノリシックに形成され、MMICチップ15を構成し
ている。このように前記帰還抵抗8、ゲート接地用抵抗
11、第一の出力整合用キャパシタ10、第二の出力整
合用キャパシタ12より出力整合回路の一部を構成して
いるが、これらの構成素子はいずれも占有面積が小さい
ため同一チップ内に作り込んでもチップ面積にはほとん
ど影響はない。なお、帰還抵抗8には、FET1の雑音
特性を劣化させない程度に高抵抗値のものを選択するこ
とが肝要である。
Each of the constituent elements described above is monolithically formed in the same chip to constitute the MMIC chip 15. As described above, the feedback resistor 8, the gate grounding resistor 11, the first output matching capacitor 10, and the second output matching capacitor 12 constitute a part of an output matching circuit. Since both of them have a small occupied area, even if they are formed in the same chip, there is almost no effect on the chip area. It is important that the feedback resistor 8 has a high resistance value that does not deteriorate the noise characteristics of the FET 1.

【0013】一方、FET1のドレイン電圧(VDD)
はドレイン電圧供給端子21より外付けのインダクタ9
を介して供給される。インダクタ9は出力整合回路素子
としての働きを併せ持っている。つまり本構成によるM
MIC低雑音増幅器においては、出力整合回路を構成す
るのに必要な外付け部品はインダクタ9、即ち、チョー
クコイルの1点だけで、外付け部品の総数は4点となり
従来例に対して3分の2となる。なお、説明を省いた
が、入力整合回路14は図4に示した従来のものと同様
である。
On the other hand, the drain voltage (VDD) of the FET 1
Is an inductor 9 externally connected to the drain voltage supply terminal 21.
Is supplied via The inductor 9 also has a function as an output matching circuit element. That is, M
In the MIC low-noise amplifier, the only external component required to constitute the output matching circuit is the inductor 9, that is, only one point of the choke coil, and the total number of external components is four. It becomes 2. Although not described, the input matching circuit 14 is the same as the conventional one shown in FIG.

【0014】以上に述べた第一の実施の形態における出
力整合の様子をスミス図表を用いて表したものが図2で
ある。本図に示すように、出力整合回路を構成する各素
子の働きによりFET1のドレインインピーダンスが5
0Ωに整合することがわかる。図2のA点はFETのド
レインピーダンスであり、インダクタ9によってB点に
移動する。さらにインピーダンスは、第一の出力整合用
キャパシタ10によってB点からC点に移動し、帰還抵
抗8及びゲート接地用抵抗11によってC点からD点に
移動する。最後に第二の出力整合用キャパシタ12によ
ってD点からE点に移動し、これが図1の増幅器の出力
インピーダンスとなる。即ち、増幅器の出力インピーダ
ンスは線路の特性インピーダンスである50Ωに整合す
る。
FIG. 2 shows the state of output matching in the first embodiment described above using a Smith chart. As shown in this figure, the drain impedance of the FET 1 is 5 due to the function of each element constituting the output matching circuit.
It can be seen that the impedance matches 0Ω. Point A in FIG. 2 is the drain impedance of the FET, and moves to point B by the inductor 9. Further, the impedance moves from the point B to the point C by the first output matching capacitor 10, and moves from the point C to the point D by the feedback resistor 8 and the gate grounding resistor 11. Finally, the second output matching capacitor 12 moves from the point D to the point E, which becomes the output impedance of the amplifier in FIG. That is, the output impedance of the amplifier is matched to 50Ω which is the characteristic impedance of the line.

【0015】なお、出力整合回路を構成する各素子の固
有値は、増幅器の設定周波数に合わせて適宜選択される
べきであるが、あえて実施の際の目安となる具体例を示
すとすれば、次に述べるものが挙げられる。即ち、増幅
器の設定周波数が1.5GHzの場合、帰還抵抗8及び
ゲート接地用抵抗11がそれぞれ50kΩ及び2kΩ、
第一の出力整合用キャパシタ10及び第二の出力整合用
キャパシタ12がそれぞれ2pF及び0.6pF、イン
ダクタ9が10nHである。これは発明者の実験により
良好な特性を得ることができた一例である。
The eigenvalue of each element constituting the output matching circuit should be appropriately selected in accordance with the set frequency of the amplifier. However, if a specific example serving as a guide for implementation is given, The following are mentioned. That is, when the set frequency of the amplifier is 1.5 GHz, the feedback resistor 8 and the gate grounding resistor 11 are 50 kΩ and 2 kΩ, respectively.
The first output matching capacitor 10 and the second output matching capacitor 12 are 2 pF and 0.6 pF, respectively, and the inductor 9 is 10 nH. This is an example in which good characteristics have been obtained by experiments of the inventor.

【0016】図3は本発明の第二の実施の形態で、回路
形式は第一の実施の形態と同じであるが外付け部品も全
て含めて同一チップ25内に形成した例である。本図と
図1で異なる部分は、図1におけるインダクタ6、7、
9が図3において3個のスパイラルインダクタ22、2
3、24に置き換えられているところである。
FIG. 3 shows a second embodiment of the present invention, in which the circuit type is the same as that of the first embodiment, but is formed in the same chip 25 including all external parts. The difference between this figure and FIG. 1 is that the inductors 6, 7,
9 are three spiral inductors 22, 2 in FIG.
3 and 24 are being replaced.

【0017】従来から、外付け部品であるインダクタを
チップ内に納める方法として、インダクタをスパイラル
インダクタに置き換える手法が用いられている。しかし
ながら、スパイラルインダクタは占有面積が大きく、そ
の使用数がチップ面積に大きく影響してしまい、高価な
GaAs基板を多く使用してしまうことになる。例え
ば、図4に示した従来の低雑音増幅器において、外付け
部品を全てチップ内に形成する場合には、インダクタ
6、7、16、17の4つをスパイラルインダクタに置
き換える必要があるが、それでは前述しようにコストが
見合わなくなるため、入出力に配設する整合回路を外付
け部品で構成するしかなかった。
Conventionally, as a method of placing an inductor, which is an external component, in a chip, a method of replacing the inductor with a spiral inductor has been used. However, the spiral inductor occupies a large area, and the number of the spiral inductor greatly affects the chip area, so that an expensive GaAs substrate is often used. For example, in the conventional low noise amplifier shown in FIG. 4, when all external components are formed in a chip, it is necessary to replace four inductors 6, 7, 16, and 17 with spiral inductors. As described above, since the cost cannot be justified, the matching circuit provided for the input and output must be constituted by external components.

【0018】しかし、本発明の第二の実施の形態では、
図示のようにスパイラルインダクタ1個分の面積の縮小
が図れるため、チップコストを低減することが可能とな
り、かつ、増幅器全体の縮小が可能となるので、良好な
コストパフォーマンスを実現している。
However, in the second embodiment of the present invention,
As shown in the figure, the area of one spiral inductor can be reduced, so that the chip cost can be reduced and the entire amplifier can be reduced, so that good cost performance is realized.

【0019】[0019]

【発明の効果】以上に述べたように、本発明によれば、
外付け整合回路の部品点数を少なくできるため、部品コ
スト並びに組立コストの低減化を可能にするMMIC低
雑音増幅器を提供できる。
As described above, according to the present invention,
Since the number of components of the external matching circuit can be reduced, it is possible to provide an MMIC low-noise amplifier that can reduce component costs and assembly costs.

【0020】また、入出力整合回路を同一チップ内に作
り込む場合にも、チップ面積の小型化が可能でチップコ
ストの低減化を図ることができる。
Also, when the input / output matching circuit is formed in the same chip, the chip area can be reduced and the chip cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第一の実施の形態を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】本発明の第一の実施の形態における出力整合の
様子を示す図である。
FIG. 2 is a diagram illustrating a state of output matching according to the first embodiment of the present invention.

【図3】本発明の第二の実施の形態を示す図である。FIG. 3 is a diagram showing a second embodiment of the present invention.

【図4】従来のMMIC低雑音増幅器の回路図を示す。FIG. 4 shows a circuit diagram of a conventional MMIC low noise amplifier.

【符号の説明】[Explanation of symbols]

1 FET 2 バイアス抵抗 3 バイパスキャパシタ 4 信号入力端子 5 キャパシタ 6、7、9 インダクタ 8 帰還抵抗 10 第一の出力整合用キャパシタ 11 ゲート接地用抵抗 12 第二の出力整合用キャパシタ 13 信号出力端子 14 外付け入力整合回路 15 MMICチップ 20 外付け出力整合回路 21 ドレイン電圧供給端子 Reference Signs List 1 FET 2 Bias resistor 3 Bypass capacitor 4 Signal input terminal 5 Capacitor 6, 7, 9 Inductor 8 Feedback resistor 10 First output matching capacitor 11 Gate grounding resistor 12 Second output matching capacitor 13 Signal output terminal 14 Outside Input matching circuit 15 MMIC chip 20 External output matching circuit 21 Drain voltage supply terminal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 FETと、該FETのゲート端子と信号
入力端子間に繋がれた入力整合回路と、前記FETのド
レイン端子と信号出力端子間に接続された出力整合回路
と、前記FETのソースと接地間に繋がれた自己バイア
ス回路とを具備するMMIC低雑音増幅器において、 前記出力整合回路は、前記FET及び前記自己バイアス
回路とともにモノリシックに形成された前記ゲート端子
と接地間に帰還抵抗及びゲート接地用抵抗を直列接続
し、前記ドレイン端子を前記帰還抵抗とゲート接地用抵
抗の接続点に第一の出力整合用キャパシタを介して接続
し、前記接続点と前記信号出力端子を第二の出力整合用
キャパシタを介して接続してなる回路と、前記FETの
ドレイン端子とドレイン電圧供給端子間に接続されたイ
ンダクタとからなることを特徴とするMMIC低雑音増
幅器。
An input matching circuit connected between a gate terminal of the FET and a signal input terminal; an output matching circuit connected between a drain terminal of the FET and a signal output terminal; and a source of the FET. And a self-biasing circuit connected between ground and a ground, wherein the output matching circuit comprises a feedback resistor and a gate between ground and the gate terminal formed monolithically with the FET and the self-biasing circuit. A grounding resistor is connected in series, the drain terminal is connected to a connection point between the feedback resistor and the gate grounding resistor via a first output matching capacitor, and the connection point and the signal output terminal are connected to a second output terminal. A circuit connected via a matching capacitor, and an inductor connected between the drain terminal of the FET and a drain voltage supply terminal. MMIC low noise amplifier according to claim.
JP14877398A 1998-05-29 1998-05-29 MMIC low noise amplifier Expired - Fee Related JP4079514B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14877398A JP4079514B2 (en) 1998-05-29 1998-05-29 MMIC low noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14877398A JP4079514B2 (en) 1998-05-29 1998-05-29 MMIC low noise amplifier

Publications (2)

Publication Number Publication Date
JPH11340747A true JPH11340747A (en) 1999-12-10
JP4079514B2 JP4079514B2 (en) 2008-04-23

Family

ID=15460349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14877398A Expired - Fee Related JP4079514B2 (en) 1998-05-29 1998-05-29 MMIC low noise amplifier

Country Status (1)

Country Link
JP (1) JP4079514B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021961A1 (en) * 2011-08-05 2013-02-14 ディー・クルー・テクノロジーズ株式会社 High-frequency power amplification device and electronic apparatus having communication function equipped with same high-frequency power amplification device
CN107124145A (en) * 2017-03-29 2017-09-01 中国电子科技集团公司第五十五研究所 Mesh power pipe in a kind of automatic biasing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021961A1 (en) * 2011-08-05 2013-02-14 ディー・クルー・テクノロジーズ株式会社 High-frequency power amplification device and electronic apparatus having communication function equipped with same high-frequency power amplification device
CN107124145A (en) * 2017-03-29 2017-09-01 中国电子科技集团公司第五十五研究所 Mesh power pipe in a kind of automatic biasing

Also Published As

Publication number Publication date
JP4079514B2 (en) 2008-04-23

Similar Documents

Publication Publication Date Title
US6724263B2 (en) High-frequency power amplifier
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
GB2225683A (en) High frequency amplifier prevents parametric oscillations
US6169461B1 (en) High-frequency oscillating circuit
US5202655A (en) Microwave active filter circuit using pseudo gyrator
US4841253A (en) Multiple spiral inductors for DC biasing of an amplifier
US6326849B1 (en) Isolation circuit for use in RF amplifier bias circuit
US6310517B1 (en) Microwave amplifier
JPH07303001A (en) High frequency switch
JPH11298295A (en) Unbalance-balance converter and balanced mixer
US6265944B1 (en) Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method
GB2314223A (en) A low noise, high frequency, amplifier using a common base input stage and a White's cascode output stage
US20070103235A1 (en) Inductorless broadband RF low noise amplifier
JPH11340747A (en) Mmic low noise amplifier
US7123899B1 (en) Broadband single-ended input upconverter
US5099155A (en) Active element filter network
JP3806617B2 (en) Television tuner
JPH08204472A (en) High frequency amplifier circuit
US6388517B1 (en) Input change-over type amplifier and frequency change-over type oscillator using the same
JPH06252668A (en) Microwave circuit
JPH08265065A (en) Amplifier circuit
JP3137055B2 (en) Semiconductor switch circuit, control method of this circuit, and attenuator circuit
JP2000101360A (en) Amplifier
JP3438953B2 (en) Bias circuit
JPH06276038A (en) High frequency low noise amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees