JP3806617B2

JP3806617B2 - Television tuner

Info

Publication number: JP3806617B2
Application number: JP2001174674A
Authority: JP
Inventors: 正喜山本
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2001-06-08
Filing date: 2001-06-08
Publication date: 2006-08-09
Anticipated expiration: 2021-06-08
Also published as: JP2002368639A

Description

【０００１】
【発明の属する技術分野】
本発明はＵＨＦ帯のテレビジョン信号又はＶＨＦ帯のテレビジョン信号を受信するテレビジョンチューナに関する。
【０００２】
【従来の技術】
従来のテレビジョンチューナの構成を図２に示す。ＶＨＦ帯乃至ＵＨＦ帯のテレビジョン信号が入力される入力端３１には不要な信号を除去するフィルタ３２を介してＶＨＦ入力同調回路３３が結合される。ＶＨＦ入力同調回路３３の内部にはアノードに電圧が印加されたスイッチダイオード３３ａが設けられ、このスイッチダイオードのオン又はオフに対応してＶＨＦ入力同調回路３３がＶＨＦ帯のハイバンド又はローバンドに同調するように切り替えられる。なお、スイッチダイオードのオン／オフを切り替えるための回路は省略する。
【０００３】
ＶＨＦ入力同調回路３３の次段には高周波増幅器を構成する第一のＦＥＴ（デュアルゲートＦＥＴ）３４が設けられる。そして、第一ゲート（Ｇ１）がＶＨＦ入力同調回路３３に結合され、第二ゲート（Ｇ２）は直流カットコンデンサ３５によって高周波的に接地されると共に、抵抗３６を介してＡＧＣ端子３７に接続される。ＡＧＣ端子３７にはＡＧＣ電圧が印加される。また、ソース（Ｓ）はバイアス抵抗３８によって接地されると共に直流カットコンデンサ３９によって高周波的に接地され、ドレイン（Ｄ）には図示しないＶＨＦ段間同調回路が接続され、ＶＨＦ段間同調回路を介してドレインに電源電圧が供給される。さらに、第一ゲートにはスイッチトランジスタ４０のコレクタが抵抗４１を介して接続され、コレクタは抵抗４２を介して電源端子４３に接続される。電源端子４３には電源電圧が印加される。エミッタは接地される。
【０００４】
フィルタ３２にはスイッチダイオード４４のアノードが結合される。スイッチダイオード４４のアノードにはＶＨＦ入力同調回路３３から電圧が供給されており、カソードにはＵＨＦ入力同調回路４５が結合される。そして、スイッチダイオード４４のカソードが抵抗４６を介してスイッチトランジスタ４０のコレクタに接続される。
【０００５】
ＵＨＦ入力同調回路４４の次段には高周波増幅器を構成する第二のＦＥＴ（デュアルゲートＦＥＴ）４７が設けられる。そして、第二のＦＥＴ４７の第一ゲートがＵＨＦ入力同調回路４５に結合される。第一ゲートにはピーキングコイル４８の一端が接続され、その他端は直流カットコンデンサ４９によって高周波的に接地される。ピーキングコイル４８と直流カットコンデンサ４９との接続点が切替端子５０に接続されると共に抵抗５１を介してスイッチトランジスタ４０のベースに接続される。また、第二ゲートは直流カットコンデンサ５２によって高周波的に接地されると共に、抵抗５３を介してＡＧＣ端子３７に接続される。また、ソースはバイアス抵抗５４によって接地されると共に直流カットコンデンサ５５によって高周波的に接地され、ドレインには図示しないＵＨＦ段間同調回路が接続され、ＵＨＦ段間同調回路を介してドレインに電源電圧が供給される。
【０００６】
以上の構成において、ＵＨＦ帯のテレビジョン信号を受信する場合は、切替端子５０にハイレベルの切替電圧が印加される。すると、第二のＦＥＴ４７の第一ゲートには動作に必要な所定のバイアス電圧が加わり、動作状態となる。同時に、スイッチトランジスタ４０がオンとなり、これによってスイッチダイオード４４がオンとなるのでテレビジョン信号はＵＨＦ入力同調回路４５に入力可能となる。このとき、第一のＦＥＴ３４の第一ゲートが０ボルトのバイアス電圧となり、動作不可となる。
【０００７】
また、ＶＨＦ帯のテレビジョン信号を受信する場合には、切替端子５０がローレベルとなるので、第二のＦＥＴ４７は第二ゲートが０ボルトのバイアス電圧となって動作不可となり、スイッチトランジスタ４０もオフとなる。このため、スイッチダイオード４４もオフとなってＵＨＦ入力同調回路４５にはテレビジョン信号が入力されない。さらに、スイッチトランジスタ４０がオフであるので、第一のＦＥＴ３４の第一ゲートには動作に必要な所定のバイアス電圧が印加される。
【０００８】
【発明が解決しようとする課題】
以上のように、スイッチトランジスタ４０によって第一のＦＥＴ３４とスイッチダイオード４４との動作切替を行うようにしているが、第一のＦＥＴ３４と第二のＦＥＴ４７とは個別の部品を使用しているのでスイッチトランジスタ４０と各ＦＥＴ３４、４７との相互の接続のための配線が煩雑になると共に、各部品を基板上に配置する場合のスペースファクタが低下するという問題があった。
【０００９】
そこで、各部品の集積度を向上すると共に相互接続のための配線を簡素化することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するための手段として、第一ゲートにＶＨＦ帯のテレビジョン信号が入力されるデュアルゲート型の第一のＦＥＴと、第一ゲートにＵＨＦ帯のテレビジョン信号とハイレベル又はローレベルの切替電圧が入力されるデュアルゲート型の第二のＦＥＴと、ドレインにプルアップ抵抗を介して電圧が印加されるシングルゲート型の第三のＦＥＴとを備え、前記第一、第二及び第三のＦＥＴを同一のパッケージ内に集積回路化すると共に集積回路部品を構成し、前記集積回路部品内で前記第一及び第二のＦＥＴの各第二ゲート間、前記第三のＦＥＴのソースと前記第一のＦＥＴのソースとの間、前記第三のＦＥＴのゲートと前記第二のＦＥＴの第一ゲートとの間をそれぞれ直流的に接続すると共に、前記第三のＦＥＴのドレインと前記第一のＦＥＴの第一ゲートとの間を第一の抵抗で接続し、前記第一のＦＥＴの第二ゲートにＡＧＣ電圧を印加すると共に、ソースを接地した。
【００１１】
また、前記第一のＦＥＴの第二ゲートと前記第二のＦＥＴの第二ゲートとを前記集積回路部品内で第二の抵抗によって互いに接続した。
【００１２】
また、前記第一のＦＥＴのソースと前記第二のＦＥＴのソースとを前記集積回路部品内で第三の抵抗によって互いに接続し、前記第一のＦＥＴのソースを直接接地し、前記第二のＦＥＴのソースを帰還コンデンサを介して接地した。
【００１３】
また、前記第三のＦＥＴのゲートと前記第二のＦＥＴの第一ゲートとを前記集積回路部品内で第四の抵抗によって互いに接続した。
【００１４】
【発明の実施の形態】
本発明のテレビジョンチューナの構成を図１に示す。入力端１にはＶＨＦ帯乃至ＵＨＦ帯のテレビジョン信号が入力される。入力端１には不要な信号を除去するフィルタ２を介してＶＨＦ入力同調回路３が結合される。ＶＨＦ入力同調回路３はバンド切替型同調回路であり、その内部にはアノードに電圧が印加されたスイッチダイオード３ａとバラクタダイオード３ｂとが設けられ、スイッチダイオード３ａのオン又はオフに対応してＶＨＦ入力同調回路３がＶＨＦ帯のハイバンド又はローバンドに同調するように切り替えられる。そして、バラクタダイオードによって同調周波数が変化する。なお、ＶＨＦ入力同調回路３及びスイッチダイオード３ａのオン／オフを切り替えるための回路は省略する。
【００１５】
また、フィルタ２にはスイッチダイオード４を介してＵＨＦ入力同調回路５が結合される。スイッチダイオード４のアノードにはＶＨＦ入力同調回路３から電圧が印加されている。ＵＨＦ入力同調回路５にはバラクタダイオード５ａが設けられ、バラクタダイオード５ａによって同調周波数が変えられる。そして、ＶＨＦ入力同調回路３の出力端とＵＨＦ入力同調回路５の出力端がそれぞれ集積回路部品２０に結合される。集積回路部品２０内にはデュアルゲート型の第一及び第二のＦＥＴ２１、２２、シングルゲート型の第三のＦＥＴ２３、およびこれらを相互に接続する抵抗が同一のパッケージ内に集積回路化されている。
【００１６】
即ち、集積回路部品２０の中では、第一のＦＥＴ２１の第一ゲート（Ｇ１）と第三のＦＥＴ２３のドレイン（Ｄ）との間が数十ｋΩの抵抗値を有する第一の抵抗２４によって接続され、第一のＦＥＴ２１の第二ゲート（Ｇ２）と第二のＦＥＴ２２の第二ゲートとの間が数十Ωの抵抗値を有する第二の抵抗２５によって接続され、第一のＦＥＴ２１のソース（Ｓ）と第二のＦＥＴ２２のソースとの間が十数Ωの抵抗値を有する第三の抵抗２６によって接続され、第三のＦＥＴ２３のゲート（Ｇ）と第二のＦＥＴ２２の第一ゲートとの間が数十ｋΩの抵抗値を有する第四の抵抗２７によってに接続される。
【００１７】
集積回路部品２０には、第一のＦＥＴ２１の第一ゲートに接続された第一の外部端子２０ａと、第一のＦＥＴ２１の第二ゲートに接続された第二の外部端子２０ｂと、第三のＦＥＴ２３のドレインに接続された第三の外部端子２０ｃと、第二のＦＥＴ２２の第一ゲートに接続された第四の外部端子２０ｄと、第二のＦＥＴ２２のソースに接続された第五の外部端子２０ｅと、第二のＦＥＴ２２のドレインに接続された第六の外部端子２０ｆと、第一のＦＥＴ２１のソースに接続された第七の外部端子２０ｇと、第一のＦＥＴ２１のドレインに接続された第八の外部端子２０ｈとが設けられる。
【００１８】
そして、ＶＨＦ入力同調回路３の出力端が第一の外部端子２０ａに接続され、ＵＨＦ入力同調回路５の出力端が第四の外部端子２０ｄに接続される。これによってＶＨＦ帯のテレビジョン信号は第一のＦＥＴ２１の第一ゲートに入力され、ＵＨＦ帯のテレビジョン信号が第二のＦＥＴ２２の第一ゲートに入力される。また、第二の外部端子２０ｂは直流カットコンデンサ６によって高周波的に接地されると共に、抵抗７を介してＡＧＣ端子８に接続される。ＡＧＣ端子にはＡＧＣ電圧が印加される。これによって、第一のＦＥＴ２１及び第二のＦＥＴ２２の第二ゲートにＡＧＣ電圧が印加される。
【００１９】
また、第四の外部端子２０ｄにはピーキングコイル９の一端が接続され、その他端が直流カットコンデンサ１０によって高周波的に接地されると共に、切替端子１１に接続される。切替端子１１に印加される切替電圧はＵＨＦ帯のテレビジョン信号を受信するときにハイレベルとなり、ＶＨＦ帯のテレビジョン信号を受信するときにはローレベルとなる。
さらに、第三の外部端子２０ｃは抵抗１２を介してスイッチダイオード４のカソードに接続されると共に、プルアップ抵抗１３を介して電源端子１４に接続される。
【００２０】
第八の外部端子２０ｈには図示しないＶＨＦ段間同調回路が接続される。ＶＨＦ段間同調回路には電源電圧が印加されており、それが第八の外部端子２０ｈを介して第一のＦＥＴ２１のドレインに供給される。また、第七の外部端子２０ｇは直接接地される。
第六の外部端子２０ｆには図示しないＵＨＦ段間同調回路が接続される。ＵＨＦ段間同調回路には電源電圧が印加されており、それが第六の外部端子２０ｆを介して第二のＦＥＴ２２のドレインに供給される。また、第五の外部端子２０ｅはコンデンサ１５によって接地される。コンデンサ１５はＵＨＦ帯において或る程度のインピーダンスを有する。
【００２１】
以上の構成において、ＵＨＦ帯のテレビジョン信号を受信する場合は、切替端子１１にハイレベルの切替電圧が印加される。すると、第二のＦＥＴ２２の第一ゲートには動作に必要な所定のバイアス電圧が加わり、動作状態となる。同時に、第三のＦＥＴ２３がオンとなり、これによってスイッチダイオード４がオンとなるのでテレビジョン信号はＵＨＦ入力同調回路５に入力可能となる。そして、ＵＨＦ入力同調回路５によって選択されたテレビジョン信号が第二のＦＥＴ２２の第一ゲートに入力される。この状態で、第二のＦＥＴ２２の第一ゲートと第三のＦＥＴ２３のゲートとの間には第四の抵抗２７が接続されているので、入力されたＵＨＦ帯のテレビジョン信号は減衰することはない。また、第二のＦＥＴ２２の増幅動作においてはソースに接続された帰還コンデンサ１５と集積回路部品２０内の第三の抵抗２６とによって負帰還が掛かり、ＵＨＦ帯の低い方の周波数の利得が抑えられ、ＵＨＦ帯の全体としてほぼフラットな利得となる。
【００２２】
また、第二のＦＥＴ２２の第二ゲートには第二の抵抗２５を介してＡＧＣ電圧が印加されるので、此によっても負帰還が掛かり、寄生発振を起こしにくくなると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ程度減衰した状態での歪みが改善される。
なお、第三のＦＥＴ２３がオンとなることで、第一のＦＥＴ２１は第一ゲートが０ボルトのバイアス電圧となり、動作不可となる。
【００２３】
一方、ＶＨＦ帯のテレビジョン信号を受信する場合には、切替端子１１にローレベルの切替電圧が印加される。すると、第二のＦＥＴ２２は第二ゲートが０ボルトのバイアス電圧となって動作不可となる。また、第三のＦＥＴ２３はオフとなるので、スイッチダイオード４もオフとなってＵＨＦ入力同調回路５にはテレビジョン信号が入力されない。さらに、第三のＦＥＴ２３がオフであるので、第一のＦＥＴ２１の第一ゲートには動作に必要な所定のバイアス電圧が印加され、第一のＦＥＴ２１は動作可能となる。そしてＶＨＦ入力同調回路３によって選択されたＶＨＦ帯のテレビジョン信号が第一のＦＥＴ２１の第一ゲートに入力され、増幅される。この場合、第三のＦＥＴ２３のドレインと第一のＦＥＴ２１の第一ゲートとは第一の抵抗２４によって接続されているので、第三のＦＥＴ２３が有する出力容量成分が直接第一ゲートに結合しない。そのため、この出力容量成分はＶＨＦ入力同調回路３に付加されないので、ＶＨＦ入力同調回路３の同調周波数の変化範囲を狭くすることがない。
【００２４】
【発明の効果】
以上説明したように、第一、第二及び第三のＦＥＴを同一のパッケージ内に集積回路化すると共に集積回路部品を構成し、集積回路部品内で第一及び第二のＦＥＴの各第二ゲート間、第三のＦＥＴのソースと第一のＦＥＴのソースとの間、第三のＦＥＴのゲートと第二のＦＥＴの第一ゲートとの間をそれぞれ直流的に接続すると共に、第三のＦＥＴのドレインと第一のＦＥＴの第一ゲートとの間を第一の抵抗で接続し、第一のＦＥＴの第二ゲートにＡＧＣ電圧を印加すると共に、ソースを接地したので、集積回路部品の外部における回路配線が簡素化され、小型化にも寄与する。
【００２５】
また、第一のＦＥＴの第二ゲートと第二のＦＥＴの第二ゲートとを集積回路部品内で第二の抵抗によって互いに接続したことで、第二のＦＥＴの第二ゲートには第二の抵抗を介してＡＧＣ電圧が印加され、第二のＦＥＴには負帰還が掛かり、寄生発振を起こしにくくなると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ程度減衰した状態での歪みが改善される。
【００２６】
また、第一のＦＥＴのソースと第二のＦＥＴのソースとを集積回路部品内で第三の抵抗によって互いに接続し、第一のＦＥＴのソースを直接接地したので、第三のＦＥＴがオンし易くなる。また、第二のＦＥＴのソースを帰還コンデンサを介して接地したので、第二のＦＥＴの増幅動作においてはソースに接続された帰還コンデンサと集積回路部品内の第三の抵抗とによって負帰還が掛かり、ＵＨＦ帯の低い方の周波数の利得が抑えられ、ＵＨＦ帯の全体としてほぼフラットな利得となる。
【００２７】
また、第三のＦＥＴのゲートと第二のＦＥＴの第一ゲートとを集積回路部品内で第四の抵抗によって互いに接続したので、入力されたＵＨＦ帯のテレビジョン信号が減衰することはない。
【図面の簡単な説明】
【図１】本発明のテレビジョンチューナの構成を示す回路図である。
【図２】従来のテレビジョンチューナの構成を示す回路図である。
【符号の説明】
１入力端
２フィルタ
３ＶＨＦ入力同調回路
３ａスイッチダイオード
３ｂバラクタダイオード
４スイッチダイオード
５ＵＨＦ入力同調回路
５ａバラクタダイオード
６直流カットコンデンサ
７抵抗
８ＡＧＣ端子
９ピーキングコイル
１０直流カットコンデンサ
１１切替端子
１２抵抗
１３抵抗
１４電源端子
１５帰還コンデンサ
２０集積回路部品
２０ａ第一の外部端子
２０ｂ第二の外部端子
２０ｃ第三の外部端子
２０ｄ第四の外部端子
２０ｅ第五の外部端子
２０ｆ第六の外部端子
２０ｇ第七の外部端子
２０ｈ第八の外部端子
２１第一のＦＥＴ
２２第二のＦＥＴ
２３第三のＦＥＴ
２４第三の抵抗
２５第二の抵抗
２６第四の抵抗
２７第一の抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a television tuner for receiving a UHF band television signal or a VHF band television signal.
[0002]
[Prior art]
The configuration of a conventional television tuner is shown in FIG. A VHF input tuning circuit 33 is coupled to an input terminal 31 to which a television signal in the VHF band to UHF band is input via a filter 32 that removes unnecessary signals. A switch diode 33a having a voltage applied to the anode is provided inside the VHF input tuning circuit 33, and the VHF input tuning circuit 33 is tuned to the high band or low band of the VHF band in response to turning on or off of the switch diode. Are switched as follows. A circuit for switching on / off of the switch diode is omitted.
[0003]
At the next stage of the VHF input tuning circuit 33, a first FET (dual gate FET) 34 constituting a high frequency amplifier is provided. The first gate (G1) is coupled to the VHF input tuning circuit 33, and the second gate (G2) is grounded at a high frequency by the DC cut capacitor 35 and is connected to the AGC terminal 37 via the resistor 36. . An AGC voltage is applied to the AGC terminal 37. The source (S) is grounded by a bias resistor 38 and is grounded in high frequency by a DC cut capacitor 39, and a VHF interstage tuning circuit (not shown) is connected to the drain (D), via the VHF interstage tuning circuit. The power supply voltage is supplied to the drain. Further, the collector of the switch transistor 40 is connected to the first gate via a resistor 41, and the collector is connected to the power supply terminal 43 via a resistor 42. A power supply voltage is applied to the power supply terminal 43. The emitter is grounded.
[0004]
Coupled to filter 32 is the anode of switch diode 44. A voltage is supplied from the VHF input tuning circuit 33 to the anode of the switch diode 44, and the UHF input tuning circuit 45 is coupled to the cathode. The cathode of the switch diode 44 is connected to the collector of the switch transistor 40 via the resistor 46.
[0005]
In the next stage of the UHF input tuning circuit 44, a second FET (dual gate FET) 47 constituting a high frequency amplifier is provided. The first gate of the second FET 47 is coupled to the UHF input tuning circuit 45. One end of the peaking coil 48 is connected to the first gate, and the other end is grounded at a high frequency by a DC cut capacitor 49. A connection point between the peaking coil 48 and the DC cut capacitor 49 is connected to the switching terminal 50 and is connected to the base of the switch transistor 40 via the resistor 51. The second gate is grounded at a high frequency by a DC cut capacitor 52 and is connected to the AGC terminal 37 via a resistor 53. The source is grounded by a bias resistor 54 and is grounded in high frequency by a DC cut capacitor 55. A UHF interstage tuning circuit (not shown) is connected to the drain, and the power supply voltage is supplied to the drain via the UHF interstage tuning circuit. Supplied.
[0006]
In the above configuration, when a UHF band television signal is received, a high-level switching voltage is applied to the switching terminal 50. Then, a predetermined bias voltage necessary for the operation is applied to the first gate of the second FET 47, and an operation state is obtained. At the same time, the switch transistor 40 is turned on, whereby the switch diode 44 is turned on, so that a television signal can be input to the UHF input tuning circuit 45. At this time, the first gate of the first FET 34 becomes a bias voltage of 0 volts, and the operation becomes impossible.
[0007]
Further, when receiving a VHF band television signal, the switching terminal 50 is at a low level, so that the second FET 47 becomes inoperable with the second gate having a bias voltage of 0 volts, and the switch transistor 40 is also disabled. Turn off. Therefore, the switch diode 44 is also turned off, and no television signal is input to the UHF input tuning circuit 45. Further, since the switch transistor 40 is off, a predetermined bias voltage necessary for the operation is applied to the first gate of the first FET 34.
[0008]
[Problems to be solved by the invention]
As described above, the switching operation of the first FET 34 and the switching diode 44 is performed by the switch transistor 40. However, since the first FET 34 and the second FET 47 use separate components, the switching is performed. Wiring for mutual connection between the transistor 40 and each of the FETs 34 and 47 becomes complicated, and there is a problem that a space factor when each component is arranged on the substrate is reduced.
[0009]
Accordingly, it is an object to improve the integration degree of each component and simplify the wiring for interconnection.
[0010]
[Means for Solving the Problems]
As means for solving the above-mentioned problems, a dual gate type first FET in which a VHF band television signal is input to a first gate, and a UHF band television signal and a high level or low level to a first gate. A dual gate type second FET to which a level switching voltage is input, and a single gate type third FET to which a voltage is applied to the drain via a pull-up resistor, the first, second and A third FET is integrated in the same package and constitutes an integrated circuit component, and between the second gates of the first and second FETs in the integrated circuit component, the source of the third FET Between the first FET and the source of the first FET, between the gate of the third FET and the first gate of the second FET, respectively, and with the drain of the third FET Between the first gate of the serial first FET connected by a first resistor, applies a second gate to the AGC voltage of the first FET, and a source grounded.
[0011]
The second gate of the first FET and the second gate of the second FET are connected to each other by a second resistor in the integrated circuit component.
[0012]
Further, the source of the first FET and the source of the second FET are connected to each other by a third resistor in the integrated circuit component, the source of the first FET is directly grounded, and the second FET The source of the FET was grounded via a feedback capacitor.
[0013]
The gate of the third FET and the first gate of the second FET are connected to each other by a fourth resistor in the integrated circuit component.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
The configuration of the television tuner of the present invention is shown in FIG. A television signal in the VHF band to the UHF band is input to the input terminal 1. A VHF input tuning circuit 3 is coupled to the input terminal 1 through a filter 2 that removes unnecessary signals. The VHF input tuning circuit 3 is a band switching type tuning circuit, and a switch diode 3a and a varactor diode 3b whose voltage is applied to the anode are provided in the VHF input tuning circuit 3, and a VHF input corresponding to whether the switch diode 3a is on or off. The tuning circuit 3 is switched to tune to the high band or low band of the VHF band. The tuning frequency is changed by the varactor diode. A circuit for switching on / off of the VHF input tuning circuit 3 and the switch diode 3a is omitted.
[0015]
Further, a UHF input tuning circuit 5 is coupled to the filter 2 via a switch diode 4. A voltage is applied from the VHF input tuning circuit 3 to the anode of the switch diode 4. The UHF input tuning circuit 5 is provided with a varactor diode 5a, and the tuning frequency is changed by the varactor diode 5a. The output terminal of the VHF input tuning circuit 3 and the output terminal of the UHF input tuning circuit 5 are respectively coupled to the integrated circuit component 20. In the integrated circuit component 20, dual gate type first and second FETs 21 and 22, a single gate type third FET 23, and a resistor for interconnecting them are integrated in the same package. .
[0016]
That is, in the integrated circuit component 20, the first resistor 24 having a resistance value of several tens of kΩ is connected between the first gate (G1) of the first FET 21 and the drain (D) of the third FET 23. The second gate (G2) of the first FET 21 and the second gate of the second FET 22 are connected by a second resistor 25 having a resistance value of several tens of Ω, and the source ( S) and the source of the second FET 22 are connected by a third resistor 26 having a resistance value of several tens of Ω, and the gate (G) of the third FET 23 and the first gate of the second FET 22 are connected. They are connected to each other by a fourth resistor 27 having a resistance value of several tens of kΩ.
[0017]
The integrated circuit component 20 includes a first external terminal 20a connected to the first gate of the first FET 21, a second external terminal 20b connected to the second gate of the first FET 21, and a third external terminal 20b. A third external terminal 20 c connected to the drain of the FET 23, a fourth external terminal 20 d connected to the first gate of the second FET 22, and a fifth external terminal connected to the source of the second FET 22 20 e, a sixth external terminal 20 f connected to the drain of the second FET 22, a seventh external terminal 20 g connected to the source of the first FET 21, and a seventh external terminal connected to the drain of the first FET 21. Eight external terminals 20h are provided.
[0018]
The output terminal of the VHF input tuning circuit 3 is connected to the first external terminal 20a, and the output terminal of the UHF input tuning circuit 5 is connected to the fourth external terminal 20d. As a result, the VHF band television signal is input to the first gate of the first FET 21, and the UHF band television signal is input to the first gate of the second FET 22. The second external terminal 20 b is grounded at a high frequency by the DC cut capacitor 6 and is connected to the AGC terminal 8 via the resistor 7. An AGC voltage is applied to the AGC terminal. As a result, the AGC voltage is applied to the second gates of the first FET 21 and the second FET 22.
[0019]
Further, one end of the peaking coil 9 is connected to the fourth external terminal 20d, and the other end is grounded in high frequency by the DC cut capacitor 10 and also connected to the switching terminal 11. The switching voltage applied to the switching terminal 11 is at a high level when receiving a UHF band television signal, and is at a low level when receiving a VHF band television signal.
Further, the third external terminal 20 c is connected to the cathode of the switch diode 4 through the resistor 12 and is connected to the power supply terminal 14 through the pull-up resistor 13.
[0020]
A VHF interstage tuning circuit (not shown) is connected to the eighth external terminal 20h. A power supply voltage is applied to the VHF interstage tuning circuit, which is supplied to the drain of the first FET 21 via the eighth external terminal 20h. The seventh external terminal 20g is directly grounded.
A UHF interstage tuning circuit (not shown) is connected to the sixth external terminal 20f. A power supply voltage is applied to the UHF interstage tuning circuit, which is supplied to the drain of the second FET 22 via the sixth external terminal 20f. The fifth external terminal 20 e is grounded by the capacitor 15. The capacitor 15 has a certain degree of impedance in the UHF band.
[0021]
In the above configuration, when a UHF band television signal is received, a high-level switching voltage is applied to the switching terminal 11. Then, a predetermined bias voltage necessary for the operation is applied to the first gate of the second FET 22 to enter an operation state. At the same time, the third FET 23 is turned on, whereby the switch diode 4 is turned on, so that the television signal can be input to the UHF input tuning circuit 5. Then, the television signal selected by the UHF input tuning circuit 5 is input to the first gate of the second FET 22. In this state, since the fourth resistor 27 is connected between the first gate of the second FET 22 and the gate of the third FET 23, the input UHF band television signal is not attenuated. Absent. Further, in the amplification operation of the second FET 22, negative feedback is applied by the feedback capacitor 15 connected to the source and the third resistor 26 in the integrated circuit component 20, and the gain of the lower frequency in the UHF band is suppressed. As a whole, the UHF band has a substantially flat gain.
[0022]
Also, since the AGC voltage is applied to the second gate of the second FET 22 via the second resistor 25, this also causes negative feedback, which makes it difficult for parasitic oscillation to occur, and particularly reduces the AGC voltage. Thus, distortion in a state where the gain is attenuated by about 35 dB is improved.
When the third FET 23 is turned on, the first FET 21 becomes inoperable because the first gate has a bias voltage of 0 volts.
[0023]
On the other hand, when a VHF band television signal is received, a low level switching voltage is applied to the switching terminal 11. Then, the second FET 22 becomes inoperable because the second gate has a bias voltage of 0 volts. Further, since the third FET 23 is turned off, the switch diode 4 is also turned off, and no television signal is input to the UHF input tuning circuit 5. Further, since the third FET 23 is off, a predetermined bias voltage necessary for the operation is applied to the first gate of the first FET 21, and the first FET 21 becomes operable. The television signal in the VHF band selected by the VHF input tuning circuit 3 is input to the first gate of the first FET 21 and amplified. In this case, since the drain of the third FET 23 and the first gate of the first FET 21 are connected by the first resistor 24, the output capacitance component of the third FET 23 is not directly coupled to the first gate. Therefore, since this output capacitance component is not added to the VHF input tuning circuit 3, the range of change in the tuning frequency of the VHF input tuning circuit 3 is not narrowed.
[0024]
【The invention's effect】
As described above, the first, second, and third FETs are integrated into the same package and an integrated circuit component is formed, and each second of the first and second FETs is formed in the integrated circuit component. Between the gates, between the source of the third FET and the source of the first FET, and between the gate of the third FET and the first gate of the second FET are connected in a direct current, respectively, Since the drain of the FET and the first gate of the first FET are connected by a first resistor, the AGC voltage is applied to the second gate of the first FET, and the source is grounded, the integrated circuit component External circuit wiring is simplified, contributing to downsizing.
[0025]
In addition, the second gate of the first FET and the second gate of the second FET are connected to each other by a second resistor in the integrated circuit component, so that the second gate of the second FET is connected to the second gate. An AGC voltage is applied via a resistor, negative feedback is applied to the second FET and parasitic oscillation is less likely to occur, and distortion is reduced particularly when the AGC voltage is lowered and the gain is attenuated by about 35 dB. .
[0026]
Also, since the source of the first FET and the source of the second FET are connected to each other by a third resistor in the integrated circuit component, and the source of the first FET is directly grounded, the third FET is turned on. It becomes easy. Also, since the source of the second FET is grounded via the feedback capacitor, negative feedback is applied by the feedback capacitor connected to the source and the third resistor in the integrated circuit component in the amplification operation of the second FET. , The gain of the lower frequency in the UHF band is suppressed, and the UHF band as a whole has a substantially flat gain.
[0027]
Further, since the gate of the third FET and the first gate of the second FET are connected to each other by the fourth resistor in the integrated circuit component, the inputted UHF band television signal is not attenuated.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a television tuner of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a conventional television tuner.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Input terminal 2 Filter 3 VHF input tuning circuit 3a Switch diode 3b Varactor diode 4 Switch diode 5 UHF input tuning circuit 5a Varactor diode 6 DC cut capacitor 7 Resistance 8 AGC terminal 9 Peaking coil 10 DC cut capacitor 11 Switching terminal 12 Resistance 13 Resistance 14 power supply terminal 15 feedback capacitor 20 integrated circuit component 20a first external terminal 20b second external terminal 20c third external terminal 20d fourth external terminal 20e fifth external terminal 20f sixth external terminal 20g seventh external terminal 20g External terminal 20h Eighth external terminal 21 First FET
22 Second FET
23 Third FET
24 Third resistor 25 Second resistor 26 Fourth resistor 27 First resistor

Claims

A dual gate type first FET in which a VHF band television signal is input to the first gate, and a dual gate type in which a UHF band television signal and a high level or low level switching voltage are input to the first gate. And a single gate type third FET whose voltage is applied to the drain via a pull-up resistor, and the first, second and third FETs are integrated in the same package. Forming an integrated circuit component and forming an integrated circuit component between the second gates of the first and second FETs and between the source of the third FET and the source of the first FET in the integrated circuit component; The third FET gate and the second FET first gate are connected in a direct current manner, and the third FET drain and the first FET first gate are connected to each other. The second Television tuner of connecting a resistor, is applied with an AGC voltage to the second gate of said first FET, characterized in that its source grounded.

2. The television tuner according to claim 1, wherein the second gate of the first FET and the second gate of the second FET are connected to each other by a second resistor in the integrated circuit component.

The source of the first FET and the source of the second FET are connected together by a third resistor in the integrated circuit component, the source of the first FET is directly grounded, and the source of the second FET is 3. The television tuner according to claim 1, wherein the source is grounded via a feedback capacitor.

4. The television set according to claim 1, wherein the gate of the third FET and the first gate of the second FET are connected to each other by a fourth resistor in the integrated circuit component. John Tuner.