JPH11340256A - 半導体素子の封止方法及びそれを用いた半導体装置 - Google Patents
半導体素子の封止方法及びそれを用いた半導体装置Info
- Publication number
- JPH11340256A JPH11340256A JP14616798A JP14616798A JPH11340256A JP H11340256 A JPH11340256 A JP H11340256A JP 14616798 A JP14616798 A JP 14616798A JP 14616798 A JP14616798 A JP 14616798A JP H11340256 A JPH11340256 A JP H11340256A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sealing resin
- sealing
- chip
- relief
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＣＳＰ形態の半導体装置を効率よく製造でき
る樹脂封止の方法を提供する。 【解決手段】 半導体装置を封止する工程において、封
止樹脂を凸版を用いて印刷する半導体素子の封止方法。
る樹脂封止の方法を提供する。 【解決手段】 半導体装置を封止する工程において、封
止樹脂を凸版を用いて印刷する半導体素子の封止方法。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関する
ものであり、さらに詳しくは半導体素子の樹脂封止方法
に関するものである。
ものであり、さらに詳しくは半導体素子の樹脂封止方法
に関するものである。
【０００２】
【従来の技術】樹脂封止された半導体装置は多数用いら
れており、その形態もさまざまである。近年、携帯用コ
ンピューターやビデオカメラレコーダー等の小型軽量が
求められる用途を中心に、チップサイズパッケージ（Ｃ
ＳＰ）と呼ばれる形態の半導体装置が用いられつつあ
る。ＣＳＰには各種の構造を持つものがあるが、半導体
素子（チップ）が外部の回路との接続部を有するチップ
とほとんど同じサイズの回路基板に搭載されておりチッ
プの周辺を樹脂封止した構造のものが、実装面積および
ハンドリングの点に優れるものとして提案されている。
さらに、チップの放熱性に優れるものとして、チップ裏
面には封止樹脂が無く、側面にのみ形成されている構造
のものが提案されている。
れており、その形態もさまざまである。近年、携帯用コ
ンピューターやビデオカメラレコーダー等の小型軽量が
求められる用途を中心に、チップサイズパッケージ（Ｃ
ＳＰ）と呼ばれる形態の半導体装置が用いられつつあ
る。ＣＳＰには各種の構造を持つものがあるが、半導体
素子（チップ）が外部の回路との接続部を有するチップ
とほとんど同じサイズの回路基板に搭載されておりチッ
プの周辺を樹脂封止した構造のものが、実装面積および
ハンドリングの点に優れるものとして提案されている。
さらに、チップの放熱性に優れるものとして、チップ裏
面には封止樹脂が無く、側面にのみ形成されている構造
のものが提案されている。
【０００３】このような形状のＣＳＰを製造するための
樹脂封止の方法として、次のようなものが提案されてい
る。まず、インターポーザーとなる切断前の基板上にチ
ップを搭載する。チップの間隔は、形成する封止樹脂の
幅の約２倍とする。次にスクリーン印刷法を用いて封止
樹脂をチップ間に印刷する。封止樹脂を硬化した後、切
断して半導体装置を得る。しかし、この方法は、材料の
歩留まりが低いことや、印刷時にはラインを流れてくる
基板を一旦静止して行わなければならない点等が問題と
なっている。
樹脂封止の方法として、次のようなものが提案されてい
る。まず、インターポーザーとなる切断前の基板上にチ
ップを搭載する。チップの間隔は、形成する封止樹脂の
幅の約２倍とする。次にスクリーン印刷法を用いて封止
樹脂をチップ間に印刷する。封止樹脂を硬化した後、切
断して半導体装置を得る。しかし、この方法は、材料の
歩留まりが低いことや、印刷時にはラインを流れてくる
基板を一旦静止して行わなければならない点等が問題と
なっている。
【０００４】
【発明が解決しようとする課題】本発明は、上記のよう
な問題点を解決し、ＣＳＰ形態の半導体装置を効率よく
製造できる樹脂封止の方法を提供するものである。
な問題点を解決し、ＣＳＰ形態の半導体装置を効率よく
製造できる樹脂封止の方法を提供するものである。
【０００５】
【課題を解決するための手段】本発明は、 １．半導体装置を封止する工程において、封止樹脂を凸
版を用いて印刷することを特徴とする半導体素子の封止
方法 ２．半導体素子が、基板上に半導体素子の表面が基板に
向いて搭載されている前記の半導体素子の封止方法 ３．半導体装置の側面だけに封止樹脂を形成する前記の
半導体素子の封止方法 ４．前記の方法により製造された半導体装置 である。
版を用いて印刷することを特徴とする半導体素子の封止
方法 ２．半導体素子が、基板上に半導体素子の表面が基板に
向いて搭載されている前記の半導体素子の封止方法 ３．半導体装置の側面だけに封止樹脂を形成する前記の
半導体素子の封止方法 ４．前記の方法により製造された半導体装置 である。
【０００６】
【発明の実施の形態】本発明の半導体素子の封止方法で
は、封止樹脂を転写印刷により形成することを特徴とし
ている。本方法では、ロール状の印刷版を用いることに
よりインラインで連続的に封止樹脂を形成することがで
きる。さらに、スクリーン印刷法に比べて封止樹脂の歩
留まりが高く、コストの点および廃棄物が少ない点が優
れている。
は、封止樹脂を転写印刷により形成することを特徴とし
ている。本方法では、ロール状の印刷版を用いることに
よりインラインで連続的に封止樹脂を形成することがで
きる。さらに、スクリーン印刷法に比べて封止樹脂の歩
留まりが高く、コストの点および廃棄物が少ない点が優
れている。
【０００７】本発明中の転写印刷の版としては、有る程
度の厚みを有する樹脂層を形成する点から、金属や樹脂
の凸版を用いることが好ましい。
度の厚みを有する樹脂層を形成する点から、金属や樹脂
の凸版を用いることが好ましい。
【０００８】本発明の半導体素子の封止方法では、ペー
スト状の封止樹脂を使用するが、スクリーン印刷法に比
べてチキソ性の高い樹脂を使用することができるので、
無機フィラーの充填率が高い封止樹脂を使用することが
できる。
スト状の封止樹脂を使用するが、スクリーン印刷法に比
べてチキソ性の高い樹脂を使用することができるので、
無機フィラーの充填率が高い封止樹脂を使用することが
できる。
【０００９】以下、図面により説明する。
【００１０】図１は、本発明の封止樹脂の印刷に用いる
印刷機の構造の例である。封止樹脂はロール(1)上にデ
ィスペンサー等により投入されドクタープレート(2)で
所定の厚さに均一にされる。凸版(3)は、基板(4)上にチ
ップ(5)が搭載されている配置の間隔に合わせてパター
ンが形成されており、回転速度をチップを搭載した基板
の搬送速度と同期させ、凸版の封止樹脂を基板側へ転写
する。この際、ロール(1)とドクタープレート(2)の間
隔、凸版(4)とロール(1)の位置、凸版と基板との位置を
調整することにより封止樹脂がチップの高さと同じだけ
印刷されるように制御する。
印刷機の構造の例である。封止樹脂はロール(1)上にデ
ィスペンサー等により投入されドクタープレート(2)で
所定の厚さに均一にされる。凸版(3)は、基板(4)上にチ
ップ(5)が搭載されている配置の間隔に合わせてパター
ンが形成されており、回転速度をチップを搭載した基板
の搬送速度と同期させ、凸版の封止樹脂を基板側へ転写
する。この際、ロール(1)とドクタープレート(2)の間
隔、凸版(4)とロール(1)の位置、凸版と基板との位置を
調整することにより封止樹脂がチップの高さと同じだけ
印刷されるように制御する。
【００１１】図２は印刷が終了した基板を上方から見た
ものである。封止樹脂を硬化した後に破線にて切断する
ことにより半導体装置が完成する。
ものである。封止樹脂を硬化した後に破線にて切断する
ことにより半導体装置が完成する。
【００１２】図３は本発明の方法により作製した半導体
装置の断面図である。
装置の断面図である。
【００１３】
【発明の効果】本発明の半導体装置の製造方法を用いる
ことにより、ＣＳＰ形態の半導体装置を効率よく製造す
ることができるものである。
ことにより、ＣＳＰ形態の半導体装置を効率よく製造す
ることができるものである。
【図１】 本発明の封止樹脂の印刷に用いる印刷機の構
造の例。
造の例。
【図２】 印刷が終了した基板を上方から見たもの。
【図３】 本発明の方法により作製した半導体装置の断
面図。
面図。
１ ロール ２ ドクタープレート ３ 凸版 ４ 基板 ５ チップ ６ チップ ７ 封止樹脂 ８ 基板 ９ チップ １０ 封止樹脂 １１ 基板（インターポーザー）
Claims (4)
- 【請求項１】 半導体素子を封止する工程において、封
止樹脂を凸版を用いて印刷することを特徴とする半導体
素子の封止方法。 - 【請求項２】 半導体素子が、基板上に半導体素子の表
面が基板に向いて搭載されている請求項１に記載の半導
体素子の封止方法。 - 【請求項３】 半導体装置の側面だけに封止樹脂を形成
する請求項２に記載の半導体素子の封止方法。 - 【請求項４】 請求項１、２または３に記載の方法によ
り製造された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14616798A JPH11340256A (ja) | 1998-05-27 | 1998-05-27 | 半導体素子の封止方法及びそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14616798A JPH11340256A (ja) | 1998-05-27 | 1998-05-27 | 半導体素子の封止方法及びそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340256A true JPH11340256A (ja) | 1999-12-10 |
Family
ID=15401655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14616798A Pending JPH11340256A (ja) | 1998-05-27 | 1998-05-27 | 半導体素子の封止方法及びそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340256A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100399145C (zh) * | 2003-12-18 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 滤色片阵列基板的制造方法 |
-
1998
- 1998-05-27 JP JP14616798A patent/JPH11340256A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100399145C (zh) * | 2003-12-18 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 滤色片阵列基板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10163821B2 (en) | Packaging devices and methods for semiconductor devices | |
| US11217556B2 (en) | Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same | |
| TWI311353B (en) | Stacked chip package structure | |
| US7579684B2 (en) | Methods for packing microfeature devices and microfeature devices formed by such methods | |
| US7112882B2 (en) | Structures and methods for heat dissipation of semiconductor integrated circuits | |
| US8048781B2 (en) | Methods and systems for packaging integrated circuits | |
| US7446407B2 (en) | Chip package structure | |
| US6501171B2 (en) | Flip chip package with improved cap design and process for making thereof | |
| JPH1167799A (ja) | 電子部品の製造方法 | |
| US8525348B2 (en) | Chip scale package and fabrication method thereof | |
| TW201212189A (en) | Chip scale package structure and fabrication method thereof | |
| TW200534453A (en) | Chip package structure and process for fabricating the same | |
| US20020185661A1 (en) | Semiconductor device and process for producing the same | |
| US20050212129A1 (en) | Semiconductor package with build-up structure and method for fabricating the same | |
| US20060284292A1 (en) | Package structure of chip and the package method thereof | |
| US11476174B2 (en) | Solder mask design for delamination prevention | |
| TW200824074A (en) | Heat-dissipation semiconductor package and fabrication method thereof | |
| JP2004128286A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
| US6737590B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPH11340256A (ja) | 半導体素子の封止方法及びそれを用いた半導体装置 | |
| US20020182774A1 (en) | Die-attach method and assemblies using film and epoxy bonds | |
| JPS60186044A (ja) | 集積回路装置 | |
| JPH11340254A (ja) | 半導体素子の封止方法及びそれを用いた半導体装置 | |
| JP4724988B2 (ja) | マルチチップモジュール作製用の疑似ウエハを作製する方法 | |
| TW563212B (en) | Semiconductor package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |