JPH11340254A - 半導体素子の封止方法及びそれを用いた半導体装置 - Google Patents

半導体素子の封止方法及びそれを用いた半導体装置

Info

Publication number
JPH11340254A
JPH11340254A JP14616898A JP14616898A JPH11340254A JP H11340254 A JPH11340254 A JP H11340254A JP 14616898 A JP14616898 A JP 14616898A JP 14616898 A JP14616898 A JP 14616898A JP H11340254 A JPH11340254 A JP H11340254A
Authority
JP
Japan
Prior art keywords
resin
chip
sealing
semiconductor device
intaglio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14616898A
Other languages
English (en)
Inventor
Toshimasa Eguchi
敏正 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP14616898A priority Critical patent/JPH11340254A/ja
Publication of JPH11340254A publication Critical patent/JPH11340254A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 CSP形態の半導体装置を効率よく製造でき
る樹脂封止の方法を提供する。 【解決手段】 半導体装置を封止する工程において、封
止樹脂を樹脂凹版を用いて印刷する半導体素子の封止方
法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に関する
ものであり、さらに詳しくは半導体装置の樹脂封止方法
に関するものである。
【0002】
【従来の技術】樹脂封止された半導体装置は多数用いら
れており、その形態もさまざまである。近年、携帯用コ
ンピューターやビデオカメラレコーダー等の小型軽量が
求められる用途を中心に、チップサイズパッケージ(C
SP)と呼ばれる形態の半導体装置が用いられるように
なってきた。CSPには各種の構造を持つものがある
が、半導体素子(チップ)が、外部の回路との接続部を
有するチップとほとんど同じサイズの回路基板(インタ
ーポーザー)に搭載されてチップの周辺を樹脂封止した
構造のものが、実装面積およびハンドリングの点に優れ
るものとして提案されている。さらに、チップの放熱性
に優れるものとして、チップ裏面には封止樹脂が無く、
側面にのみ形成されている構造のものが提案されてい
る。
【0003】このような形状のCSPを製造するための
樹脂封止の方法として、次のようなものが提案されてい
る。まず、インターポーザーとなる切断前の基板上にチ
ップを搭載する。チップの間隔は、形成する封止樹脂の
幅の約2倍とする。次にスクリーン印刷法を用いて封止
樹脂をチップ間に印刷する。封止樹脂を硬化した後、切
断して半導体装置を得る。しかし、この方法は、材料の
歩留まりが低いことや、印刷時にはラインを流れてくる
基板を一旦静止して行わなければならない点等が問題と
なっている。
【0004】
【発明が解決しようとする課題】本発明は、上記のよう
な問題点を解決し、CSP形態の半導体装置を効率よく
製造できる樹脂封止の方法を提供するものである。
【0005】
【課題を解決するための手段】本発明は、 1.半導体装置を封止する工程において、封止樹脂を樹
脂凹版を用いて印刷することを特徴とする半導体素子の
封止方法 2.半導体装置が、基板上に半導体素子の表面が基板に
向いて搭載されている前記の半導体素子の封止方法 3.半導体装置の側面のみに封止樹脂を形成する前記の
半導体素子の封止方法4.前記の方法により製造された
半導体装置 である。
【0006】
【発明の実施の形態】本発明の半導体装置の製造方法で
は、半導体装置を封止する工程において、封止樹脂を樹
脂凹版を用いた凹版印刷により形成することを特徴とし
ている。本方法では、ロール状の凹版を用いることによ
りインラインで連続的に封止樹脂を形成することができ
る。さらに、スクリーン印刷法に比べて封止樹脂の歩留
まりが高く、コストの点および廃棄物が少ない点が優れ
ている。
【0007】本発明中の樹脂凹版は変形できるよう柔軟
性を有することが必要である。また、チップの搭載位置
に合わせて印刷パターンを形成しておく必要がある。こ
のような物として、印刷用の感光性樹脂版を用いること
が好ましい。
【0008】本発明の半導体装置の製造方法では、ペー
スト状の封止樹脂を使用するが、スクリーン印刷法に比
べてチキソ性の高い樹脂を使用することができるので、
無機フィラーの充填率が高い封止樹脂を使用することが
できる。
【0009】以下、図面により説明する。
【0010】図1は、本発明の封止樹脂の印刷に用いる
印刷機の構造の例である。封止樹脂はロール(1)とロー
ル(2)の間にディスペンサー等により投入され、樹脂凹
版(3)に供給される。樹脂凹版は柔軟性を有し、基板(4)
上にチップ(5)が搭載されている配置に合わせて凹版が
形成されており、凹版の深さはチップの高さの約2倍で
ある。樹脂凹版の回転速度とチップを搭載した基板の搬
送速度を同期させ、凹版の封止樹脂を基板側へ転写す
る。この際、樹脂凹版をチップの高さと同じだけ押しつ
けることにより凹版内の封止樹脂がチップの高さと同じ
だけ印刷される。
【0011】図2は印刷が終了した基板を上方から見た
ものである。封止樹脂を硬化した後に破線にて切断する
ことにより半導体装置が完成する。
【0012】図3は本発明の方法により作製した半導体
装置の断面図である。
【0013】
【発明の効果】本発明の半導体装置の製造方法を用いる
ことにより、CSP形態の半導体装置を効率よく製造す
ることができるものである。
【図面の簡単な説明】
【図1】 本発明の封止樹脂の印刷に用いる印刷機の構
造の例。
【図2】 印刷が終了した基板を上方から見たもの。
【図3】 本発明の方法により作製した半導体装置の断
面図。
【符号の説明】
1 ロール 2 ロール 3 樹脂凹版 4 基板 5 チップ 6 チップ 7 封止樹脂 8 基板 9 チップ 10 封止樹脂 11 基板(インターポーザー)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を封止する工程において、封
    止樹脂を樹脂凹版を用いて印刷することを特徴とする半
    導体素子の封止方法。
  2. 【請求項2】 半導体装置が、基板上に半導体素子の表
    面が基板に向いて搭載されている請求項1記載の半導体
    素子の封止方法。
  3. 【請求項3】 半導体装置の側面のみに封止樹脂を形成
    する請求項2記載の半導体素子の封止方法。
  4. 【請求項4】 請求項1、請求項2または請求項3に記
    載の方法により製造された半導体装置。
JP14616898A 1998-05-27 1998-05-27 半導体素子の封止方法及びそれを用いた半導体装置 Pending JPH11340254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14616898A JPH11340254A (ja) 1998-05-27 1998-05-27 半導体素子の封止方法及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14616898A JPH11340254A (ja) 1998-05-27 1998-05-27 半導体素子の封止方法及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH11340254A true JPH11340254A (ja) 1999-12-10

Family

ID=15401678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14616898A Pending JPH11340254A (ja) 1998-05-27 1998-05-27 半導体素子の封止方法及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH11340254A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015000037A1 (en) * 2013-07-05 2015-01-08 Bondi Engineering And Design Pty Limited A method and dispenser for dispensing a flowable substance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015000037A1 (en) * 2013-07-05 2015-01-08 Bondi Engineering And Design Pty Limited A method and dispenser for dispensing a flowable substance

Similar Documents

Publication Publication Date Title
US11217556B2 (en) Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same
JP3163419B2 (ja) 電子部品の製造方法
CN101740538B (zh) 具有防流坝的印刷电路板及其制造方法
US7943422B2 (en) Wafer level pre-packaged flip chip
TWI311353B (en) Stacked chip package structure
US7579684B2 (en) Methods for packing microfeature devices and microfeature devices formed by such methods
US7170152B2 (en) Wafer level semiconductor package with build-up layer and method for fabricating the same
TW421837B (en) Method for production of semiconductor package
US6600232B2 (en) Flip-chip semiconductor package structure and process for fabricating the same
CN1761051A (zh) 集成电路封装体及其制造方法
US6940161B2 (en) Semiconductor device and process for producing the same
US20090236726A1 (en) Package-on-package semiconductor structure
US20030110629A1 (en) Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
US11476174B2 (en) Solder mask design for delamination prevention
JPH11340254A (ja) 半導体素子の封止方法及びそれを用いた半導体装置
JPH11340256A (ja) 半導体素子の封止方法及びそれを用いた半導体装置
JP3459622B2 (ja) 電子部品の製造方法
TW563212B (en) Semiconductor package and manufacturing method thereof
JP3521931B2 (ja) 半導体装置及びその製造方法
JP4800708B2 (ja) 半導体パッケージ
CN1677650A (zh) 具有增层结构的半导体封装件及其制法
KR20020045747A (ko) 메모리 모듈의 제조방법 및 장치
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법
TW382795B (en) Chip size package structure with planar electrode and method for making the same
JP2003068922A (ja) 半導体チップ搭載基板及びそれを用いた半導体装置