JPH11337610A - 半導体集積回路の試験装置およびトランジスタの試験装置 - Google Patents
半導体集積回路の試験装置およびトランジスタの試験装置Info
- Publication number
- JPH11337610A JPH11337610A JP10147989A JP14798998A JPH11337610A JP H11337610 A JPH11337610 A JP H11337610A JP 10147989 A JP10147989 A JP 10147989A JP 14798998 A JP14798998 A JP 14798998A JP H11337610 A JPH11337610 A JP H11337610A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- voltage
- resistor
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 電源、抵抗の大電力化を解決する。
【解決手段】 オープン・ドレイン出力端子もしくはオ
ープン・コレクタ出力端子となる出力端子３を有する半
導体集積回路の試験装置において、出力端子３に第１の
抵抗４を介して電圧源７を接続して、出力端子３がオフ
状態の時に出力端子に電圧が印加されるようにするとと
もに、出力端子３に第１の抵抗よりも抵抗値の低い第２
の抵抗５と整流素子６とを介して電流源８を接続して、
出力端子がオン状態の時に電流が流れるようにした。
ープン・コレクタ出力端子となる出力端子３を有する半
導体集積回路の試験装置において、出力端子３に第１の
抵抗４を介して電圧源７を接続して、出力端子３がオフ
状態の時に出力端子に電圧が印加されるようにするとと
もに、出力端子３に第１の抵抗よりも抵抗値の低い第２
の抵抗５と整流素子６とを介して電流源８を接続して、
出力端子がオン状態の時に電流が流れるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の試
験装置およびトランジスタの試験装置に係わり、特に高
電圧・高電流のオープン・コレクタ等の出力端子を有す
る半導体集積回路の試験装置およびバイポーラトランジ
スタ、電界効果トランジスタ等のトランジスタの試験装
置に関する。
験装置およびトランジスタの試験装置に係わり、特に高
電圧・高電流のオープン・コレクタ等の出力端子を有す
る半導体集積回路の試験装置およびバイポーラトランジ
スタ、電界効果トランジスタ等のトランジスタの試験装
置に関する。
【０００２】
【従来の技術】従来の試験装置を図４により説明する。
図４に示すように、従来のＩＣの動作試験を行う試験装
置は、被試験ＩＣ１に接続される負荷抵抗１１、プルア
ップのための電源１２で構成されている。
図４に示すように、従来のＩＣの動作試験を行う試験装
置は、被試験ＩＣ１に接続される負荷抵抗１１、プルア
ップのための電源１２で構成されている。
【０００３】この様な構成で、まずオープン・コレクタ
出力端子３がオン状態の時には電源１２から負荷抵抗１
１を介して出力電流が被試験ＩＣ１の出力トランジスタ
２に流れ込む。
出力端子３がオン状態の時には電源１２から負荷抵抗１
１を介して出力電流が被試験ＩＣ１の出力トランジスタ
２に流れ込む。
【０００４】次に、オープン・コレクタ出力端子３がオ
フ状態の時には出力トランジスタ２に出力電流が流れ込
まないのでオープン・コレクタ出力端子３の電圧は電源
１２の電圧とほぼ同じ値となり電圧が印加される。
フ状態の時には出力トランジスタ２に出力電流が流れ込
まないのでオープン・コレクタ出力端子３の電圧は電源
１２の電圧とほぼ同じ値となり電圧が印加される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では次の課題があった。
来の構成では次の課題があった。
【０００６】（１） 出力トランジスタ２のオン電流が
大きい場合、それに合わせて電源１２をより大きな出力
電流を流せる電源にする必要がある。
大きい場合、それに合わせて電源１２をより大きな出力
電流を流せる電源にする必要がある。
【０００７】（２） 出力トランジスタ２のオフ耐電圧
が大きい場合、それに合わせて電源１２をより大きな出
力電圧を出せる電源にする必要がある。
が大きい場合、それに合わせて電源１２をより大きな出
力電圧を出せる電源にする必要がある。
【０００８】（３） 出力トランジスタ２のオン電流が
大きくオフ耐電圧が大きい場合、高電圧・高電流が出せ
る電源が必要でより大きな電力の電源にする必要があ
る。
大きくオフ耐電圧が大きい場合、高電圧・高電流が出せ
る電源が必要でより大きな電力の電源にする必要があ
る。
【０００９】（４） 出力トランジスタ２のオン電流が
大きくオフ耐電圧が大きい場合、電源１２はより大電流
・大電圧になる為、負荷抵抗１１に加わる電力も増大す
るので大電力の負荷抵抗１１を用意する必要がある。
大きくオフ耐電圧が大きい場合、電源１２はより大電流
・大電圧になる為、負荷抵抗１１に加わる電力も増大す
るので大電力の負荷抵抗１１を用意する必要がある。
【００１０】（５） 出力トランジスタ２のオン電流が
大きい場合は負荷抵抗１１を小さくする必要があるが、
信頼性試験中に出力トランジスタ２のオフ時リークが増
大した場合、負荷抵抗１１がオフ時リークの電流制限の
役割を果たさず熱暴走等を起こし被試験ＩＣ１を破壊す
る可能性がある。
大きい場合は負荷抵抗１１を小さくする必要があるが、
信頼性試験中に出力トランジスタ２のオフ時リークが増
大した場合、負荷抵抗１１がオフ時リークの電流制限の
役割を果たさず熱暴走等を起こし被試験ＩＣ１を破壊す
る可能性がある。
【００１１】そこで、本発明の目的はこの様な課題を解
消し、安価で安全に信頼性試験を行える試験装置を提供
することにある。
消し、安価で安全に信頼性試験を行える試験装置を提供
することにある。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
の試験装置は、オープン・ドレイン出力端子もしくはオ
ープン・コレクタ出力端子となる出力端子を有する半導
体集積回路の試験装置において、前記出力端子に第１の
抵抗を介して電圧源を接続して、該出力端子がオフ状態
の時に該出力端子に電圧が印加されるようにするととも
に、前記出力端子に前記第１の抵抗よりも抵抗値の低い
第２の抵抗と整流素子とを介して電流源を接続して、前
記出力端子がオン状態の時に電流が流れるようにしたこ
とを特徴とするものである。
の試験装置は、オープン・ドレイン出力端子もしくはオ
ープン・コレクタ出力端子となる出力端子を有する半導
体集積回路の試験装置において、前記出力端子に第１の
抵抗を介して電圧源を接続して、該出力端子がオフ状態
の時に該出力端子に電圧が印加されるようにするととも
に、前記出力端子に前記第１の抵抗よりも抵抗値の低い
第２の抵抗と整流素子とを介して電流源を接続して、前
記出力端子がオン状態の時に電流が流れるようにしたこ
とを特徴とするものである。
【００１３】また本発明のトランジスタの試験装置は、
トランジスタの出力端子に第１の抵抗を介して電圧源を
接続して、該出力端子がオフ状態の時に該出力端子に電
圧が印加されるようにするとともに、前記出力端子に前
記第１の抵抗よりも抵抗値の低い第２の抵抗と整流素子
とを介して電流源を接続して、前記出力端子がオン状態
の時に電流が流れるようにしたことを特徴とする。
トランジスタの出力端子に第１の抵抗を介して電圧源を
接続して、該出力端子がオフ状態の時に該出力端子に電
圧が印加されるようにするとともに、前記出力端子に前
記第１の抵抗よりも抵抗値の低い第２の抵抗と整流素子
とを介して電流源を接続して、前記出力端子がオン状態
の時に電流が流れるようにしたことを特徴とする。
【００１４】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
詳細に説明する。
【００１５】図１は本発明の半導体集積回路の試験装置
の一実施例の構成を示す回路図である。図１に示すよう
に、被試験ＩＣ１のオープン・コレクタ出力端子３に高
抵抗４を介して電圧電源７を接続し、さらにオープン・
コレクタ出力端子３に低抵抗５を介して整流用ダイオー
ド６のカソードを接続し、アノードに電流電源８を接続
する。
の一実施例の構成を示す回路図である。図１に示すよう
に、被試験ＩＣ１のオープン・コレクタ出力端子３に高
抵抗４を介して電圧電源７を接続し、さらにオープン・
コレクタ出力端子３に低抵抗５を介して整流用ダイオー
ド６のカソードを接続し、アノードに電流電源８を接続
する。
【００１６】それぞれの抵抗の選び方は、高抵抗４は、 （出力トランジスタ２のオフ時リーク電流）×（高抵抗
４の抵抗値） から求められる電圧降下が最小になり、かつ、リーク電
流が流れすぎてＩＣを破壊しないような抵抗値を選ぶ。
４の抵抗値） から求められる電圧降下が最小になり、かつ、リーク電
流が流れすぎてＩＣを破壊しないような抵抗値を選ぶ。
【００１７】また低抵抗５は、 （低抵抗５の抵抗値）×（出力トランジスタ２に流した
いオン電流）＋（オープン・コレクタ出力端子３のオン
電圧）＋（整流ダイオード６のオン電圧） から求められる電圧が電流電源８の最大電圧を越えない
ような抵抗値を選ぶ。
いオン電流）＋（オープン・コレクタ出力端子３のオン
電圧）＋（整流ダイオード６のオン電圧） から求められる電圧が電流電源８の最大電圧を越えない
ような抵抗値を選ぶ。
【００１８】この時、電圧電源７は被試験ＩＣ１に最大
のストレスを加えるためにＩＣの出力耐電圧の規格上限
に設定し、電流電源８の電圧は前述の計算より逆算して
求めた値に設定する。すなわち、 （オープン・コレクタ出力端子３のオン電圧）＋（低抵
抗５の抵抗値）×（出力トランジスタ２のオン電流）＋
（整流用ダイオード６のオン電圧） となる。
のストレスを加えるためにＩＣの出力耐電圧の規格上限
に設定し、電流電源８の電圧は前述の計算より逆算して
求めた値に設定する。すなわち、 （オープン・コレクタ出力端子３のオン電圧）＋（低抵
抗５の抵抗値）×（出力トランジスタ２のオン電流）＋
（整流用ダイオード６のオン電圧） となる。
【００１９】このような試験装置により、出力トランジ
スタ２がオフ状態の時はオープン・コレクタ出力端子３
のインピーダンスが上がるため、オープン・コレクタ出
力端子３の電圧は電流電源８の電圧より高い電圧電源７
の電圧とほぼ等しくなりオープン・コレクタ出力端子３
に高電圧が印加される。
スタ２がオフ状態の時はオープン・コレクタ出力端子３
のインピーダンスが上がるため、オープン・コレクタ出
力端子３の電圧は電流電源８の電圧より高い電圧電源７
の電圧とほぼ等しくなりオープン・コレクタ出力端子３
に高電圧が印加される。
【００２０】次に、出力トランジスタ２がオン状態の時
は、オープン・コレクタ出力端子３のインピーダンスが
下がるため、オープン・コレクタ出力端子３の電圧は電
圧電源７や電流電源８より下がりそれぞれの電源よりオ
ープン・コレクタ出力端子３に電流が流れ込む。電圧電
源７は高抵抗４を介しているため電流は小さく、低抵抗
５と順方向の整流用ダイオード６を接続した電流電源８
からオープン・コレクタ出力端子３に高電流が流れる。
は、オープン・コレクタ出力端子３のインピーダンスが
下がるため、オープン・コレクタ出力端子３の電圧は電
圧電源７や電流電源８より下がりそれぞれの電源よりオ
ープン・コレクタ出力端子３に電流が流れ込む。電圧電
源７は高抵抗４を介しているため電流は小さく、低抵抗
５と順方向の整流用ダイオード６を接続した電流電源８
からオープン・コレクタ出力端子３に高電流が流れる。
【００２１】この様な試験装置を構成することで、被試
験ＩＣ１の出力トランジスタ２がオン／オフの動作を繰
り返す信頼性試験を行う場合でも、オン時に高電流が流
れ、オフ時に高電圧が加わるようにすることが可能とな
る。
験ＩＣ１の出力トランジスタ２がオン／オフの動作を繰
り返す信頼性試験を行う場合でも、オン時に高電流が流
れ、オフ時に高電圧が加わるようにすることが可能とな
る。
【００２２】また、信頼性試験で複数個のＩＣを試験す
る場合は、図２のように被試験ＩＣ１個々に高抵抗４と
低抵抗５の回路を構成し、端子９と端子１０をそれぞれ
電圧電源７と整流用ダイオード６のカソードにショート
して接続することで同様の試験装置を構成できる。
る場合は、図２のように被試験ＩＣ１個々に高抵抗４と
低抵抗５の回路を構成し、端子９と端子１０をそれぞれ
電圧電源７と整流用ダイオード６のカソードにショート
して接続することで同様の試験装置を構成できる。
【００２３】以上説明した実施例は出力トランジスタが
バイポーラトランジスタであって、出力端子がオープン
・コレクタ出力端子となる場合を説明したが、出力トラ
ンジスタが電界効果型トランジスタであって、出力端子
がオープン・ドレイン出力端子となる場合にも本発明を
適用することができる。また、バイポーラトランジス
タ、電界効果型トランジスタ等のトランジスタ単体の試
験にも本発明を適用することができる。
バイポーラトランジスタであって、出力端子がオープン
・コレクタ出力端子となる場合を説明したが、出力トラ
ンジスタが電界効果型トランジスタであって、出力端子
がオープン・ドレイン出力端子となる場合にも本発明を
適用することができる。また、バイポーラトランジス
タ、電界効果型トランジスタ等のトランジスタ単体の試
験にも本発明を適用することができる。
【００２４】本実施例によれば、出力トランジスタ２が
オフ状態の時はオープン・コレクタ出力端子３に高電圧
が印加され、オン状態の時はオープン・コレクタ出力端
子３に高電流が流れるようになり、高電圧かつ高電流で
ある電源を必要とした従来の試験装置に比べ、図３に示
すように、電力の小さな電源を使用することが可能とな
る。
オフ状態の時はオープン・コレクタ出力端子３に高電圧
が印加され、オン状態の時はオープン・コレクタ出力端
子３に高電流が流れるようになり、高電圧かつ高電流で
ある電源を必要とした従来の試験装置に比べ、図３に示
すように、電力の小さな電源を使用することが可能とな
る。
【００２５】また、従来の負荷抵抗１１は高電圧・高電
流が加わるため大きな電力の抵抗が必要とされたが、本
実施例では高抵抗４には電流が少ししか流れないこと
や、低抵抗５には高電圧が加わらないため、電力の小さ
な抵抗を使用することが可能となる。
流が加わるため大きな電力の抵抗が必要とされたが、本
実施例では高抵抗４には電流が少ししか流れないこと
や、低抵抗５には高電圧が加わらないため、電力の小さ
な抵抗を使用することが可能となる。
【００２６】なお上記実施例の構成は従来より部品点数
の増加と電源の数が増えることになるが、大電力用の抵
抗や電源は高価であり、部品，電源の増加によるコスト
アップ分を差し引いても十分に安価に試験装置を構成で
きる。
の増加と電源の数が増えることになるが、大電力用の抵
抗や電源は高価であり、部品，電源の増加によるコスト
アップ分を差し引いても十分に安価に試験装置を構成で
きる。
【００２７】さらに、高抵抗４の値を最適化すること
で、試験中の経時的劣化による出力トランジスタ２のオ
フ時リーク電流増大を抑制でき、故障による熱暴走等で
デバイスを熱破壊しないで安全に試験が行うことが可能
となる。
で、試験中の経時的劣化による出力トランジスタ２のオ
フ時リーク電流増大を抑制でき、故障による熱暴走等で
デバイスを熱破壊しないで安全に試験が行うことが可能
となる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
より電力の小さな電源を使用することが可能となる。ま
た、電力の小さな抵抗を使用することが可能となる。
より電力の小さな電源を使用することが可能となる。ま
た、電力の小さな抵抗を使用することが可能となる。
【００２９】さらに、抵抗値を最適化することで、試験
中の経時的劣化による出力トランジスタのオフ時リーク
電流増大を抑制でき、故障による熱暴走等でデバイスを
熱破壊しないで安全に試験が行うことが可能となる。
中の経時的劣化による出力トランジスタのオフ時リーク
電流増大を抑制でき、故障による熱暴走等でデバイスを
熱破壊しないで安全に試験が行うことが可能となる。
【図１】本発明による試験装置の構成を示す図である。
【図２】本発明による複数個のＩＣの試験装置の構成を
示す図である。
示す図である。
【図３】本発明による電源の電力について説明する図で
ある。
ある。
【図４】従来の試験装置を説明する図である。
１ 被試験ＩＣ ２ 出力トランジスタ ３ オープン・コレクタ出力端子 ４ 高抵抗 ５ 低抵抗 ６ 整流用ダイオード ７ 電圧電源 ８ 電流電源 ９ 端子 １０ 端子 １１ 負荷抵抗 １２ 電源
Claims (2)
- 【請求項１】 オープン・ドレイン出力端子もしくはオ
ープン・コレクタ出力端子となる出力端子を有する半導
体集積回路の試験装置において、 前記出力端子に第１の抵抗を介して電圧源を接続して、
該出力端子がオフ状態の時に該出力端子に電圧が印加さ
れるようにするとともに、 前記出力端子に前記第１の抵抗よりも抵抗値の低い第２
の抵抗と整流素子とを介して電流源を接続して、前記出
力端子がオン状態の時に電流が流れるようにしたことを
特徴とする半導体集積回路の試験装置。 - 【請求項２】 トランジスタの出力端子に第１の抵抗を
介して電圧源を接続して、該出力端子がオフ状態の時に
該出力端子に電圧が印加されるようにするとともに、 前記出力端子に前記第１の抵抗よりも抵抗値の低い第２
の抵抗と整流素子とを介して電流源を接続して、前記出
力端子がオン状態の時に電流が流れるようにしたことを
特徴とするトランジスタの試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147989A JPH11337610A (ja) | 1998-05-28 | 1998-05-28 | 半導体集積回路の試験装置およびトランジスタの試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147989A JPH11337610A (ja) | 1998-05-28 | 1998-05-28 | 半導体集積回路の試験装置およびトランジスタの試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11337610A true JPH11337610A (ja) | 1999-12-10 |
Family
ID=15442652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10147989A Pending JPH11337610A (ja) | 1998-05-28 | 1998-05-28 | 半導体集積回路の試験装置およびトランジスタの試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11337610A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022093667A1 (en) * | 2020-10-29 | 2022-05-05 | Texas Instruments Incorporated | Temperature control for power devices |
-
1998
- 1998-05-28 JP JP10147989A patent/JPH11337610A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022093667A1 (en) * | 2020-10-29 | 2022-05-05 | Texas Instruments Incorporated | Temperature control for power devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5296119B2 (ja) | パワー・スイッチの構造および方法 | |
| CN111337808A (zh) | 功率半导体器件导通压降的在线测量电路及系统 | |
| US6597552B1 (en) | Method for preventing making on electrical short circuits existing in branches and corresponding device | |
| EP2513657B1 (en) | Circuit for controlling current to light-emitting diode (led) | |
| US20020015272A1 (en) | Switch device and overcurrent controlling method | |
| US20230194625A1 (en) | Multiphase trans-inductor voltage regulator fault diagnostic | |
| JP2007185089A (ja) | 電気スイッチング装置 | |
| JP2012225772A (ja) | 半導体装置の検査方法及び検査装置 | |
| JPH02288366A (ja) | 半導体装置 | |
| JPH11337610A (ja) | 半導体集積回路の試験装置およびトランジスタの試験装置 | |
| US5912496A (en) | Semiconductor device having power MOS transistor including parasitic transistor | |
| CA2423162C (en) | Power rectifier with power supply cut-off means | |
| KR100465107B1 (ko) | 과전압보호회로 | |
| TWI656349B (zh) | Component power-on test method and power-on test system | |
| JP2959699B2 (ja) | 半導体集積回路の加速寿命試験方法 | |
| US5508652A (en) | Transistor switching circuit | |
| JP2005175054A (ja) | 半導体装置及びその製造方法 | |
| JP2019086306A (ja) | 半導体装置の試験装置 | |
| US20240088648A1 (en) | Leakage current control device and related control apparatus and electrical appliance employing the same | |
| JP7286044B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007292675A (ja) | 信頼性試験装置 | |
| JP7040281B2 (ja) | 半導体装置の検査方法 | |
| US20230408571A1 (en) | Method for reduction of sic mosfet gate voltage glitches | |
| US8520347B2 (en) | Circuit for ESD protection including dynamically terminated diode strings comprised of bipolar devices | |
| JP2007024512A (ja) | 電気回路の検査方法及び電気回路の製造方法 |