JPH11331709A

JPH11331709A - 固体撮像装置

Info

Publication number: JPH11331709A
Application number: JP10127868A
Authority: JP
Inventors: Ryohei Miyagawa; 良平宮川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-05-11
Filing date: 1998-05-11
Publication date: 1999-11-30

Abstract

(57)【要約】【課題】外部端子数を削減し、小型化、集積化が実現
できる固体撮像装置を提供する。画素信号のデータレー
トを削減し、画素信号の出力動作速度の高速化が実現で
きる固体撮像装置を提供する。さらに、高輝度補正信号
の信号量を簡易に調節でき、ダイナミックレンジが容易
に制御できる固体撮像装置を提供する。【解決手段】固体撮像装置１は、画素信号蓄積メモリ
回路１１、高輝度補正信号蓄積メモリ回路１０及び合成
回路１４を備える。画素信号蓄積メモリ回路１１は画素
領域２の所定画素Ｐで蓄積された画素信号を一時的に記
憶する。高輝度補正信号蓄積メモリ回路１０は同一所定
画素Ｐで蓄積された高輝度を補正する高輝度補正信号を
一時的に記憶する。画素信号蓄積メモリ回路１１に記憶
された画素信号と高輝度補正信号蓄積メモリ回路１０に
記憶された高輝度補正信号とは合成回路１４に同一タイ
ミングに転送され合成され、補正された画素信号が得ら
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像装置に関す
る。特に本発明は高輝度補正機能を有する固体撮像装置
に関する。さらに本発明は、小型化が実現でき、また動
作速度の高速化が実現できる、高輝度補正機能を有する
固体撮像装置に関する。

【０００２】

【従来の技術】固体撮像装置（CMOSセンサ）は、画素領
域（受光部）、水平ラインメモリ回路、水平シフトレジ
スタ回路、垂直シフトレジスタ回路及び出力アンプ回路
を備える。画素領域は水平方向及び垂直方向に（行列状
に）複数配列された画素で形成される。画素には光信号
を電気信号に変換する光電変換素子（フォトダイオー
ド）を備える。画素領域の所定画素は垂直シフトレジス
タ回路により選択され、この選択された画素に蓄積され
た画素信号は水平ラインメモリ回路に記憶される。選択
された画素と同一水平ラインに配列された画素の画素信
号も同様に水平ラインメモリ回路に記憶される。水平ラ
インメモリ回路に記憶された同一水平ラインの複数の画
素信号は水平シフトレジスタ回路で順次出力アンプ回路
に転送される。出力アンプ回路は画素信号を増幅し、こ
の増幅された画素信号は固体撮像装置の外部に出力され
る。１水平ラインに配列された画素の画素信号が読み出
された後は次段の１水平ラインに配列された画素の画素
信号が読み出される。

【０００３】最近、固体撮像装置に高輝度補正機能の一
部を組み込む研究開発が進められている。高輝度補正機
能とは、室外において太陽光が入射される状態での撮影
や室内において蛍光灯の光が入射される状態での撮影に
より、飽和してしまうような画像を修正する機能であ
る。

【０００４】高輝度補正機能の実現には、高輝度を補正
するための高輝度補正信号（ハイライト修正信号）を生
成し、画素信号を高輝度補正信号で修正する必要があ
る。本発明者が開発中の高輝度補正機能を有する固体撮
像装置においては、画素領域の露出時間が異なる２つの
画素（２つの水平ライン）を選択し、一方の画素の画素
信号は画像を生成するための正規の信号として、他の一
方の画素の画素信号は高輝度補正信号として取り出す方
式が採用された。画素信号は、１枚の画像を作り出すほ
ぼ１フレーム周期に相当する長時間の露出時間で生成さ
れた信号である。高輝度補正信号は、画素から画素信号
が取り出され、数〜数十回の水平走査が行われた後、画
素から取り出され、画素信号に比べて短時間の露出時間
で生成された信号である。

【０００５】画素信号及び高輝度補正信号はそれぞれ１
水平ライン毎に同時にかつ並列に固体撮像装置から出力
される。前述のとおり、垂直シフトレジスタ回路により
１水平ラインの画素が選択され、この１水平ラインの画
素の画素信号は水平ラインメモリ回路に記憶される。こ
の水平ラインメモリ回路に記憶された画素信号は出力ア
ンプ回路を通して外部装置に出力される。高輝度補正信
号の出力にも同様の回路構成が必要で、高輝度補正信号
は画素信号を記憶する水平ラインメモリ回路とは別途配
設した高輝度補正信号用水平ラインメモリ回路に記憶さ
れる。さらに、高輝度補正信号の出力のために垂直シフ
トレジスタ回路及び水平シフトレジスタ回路が別途配設
され、高輝度補正信号用水平ラインメモリ回路に記憶さ
れた高輝度補正信号は別途配設された出力アンプ回路を
通して外部に出力される。

【０００６】固体撮像装置の外部に出力された画素信号
は、外付けされたオートゲインコントローラ装置、アナ
ログデジタルコンバータ装置のそれぞれを順次通して、
フレームメモリ装置に一旦記憶される。固体撮像装置の
外部に出力された高輝度補正信号は、画素信号の処理系
とは別経路において、オートゲインコントローラ装置、
アナログデジタルコンバータ装置を順次通過し、別途配
設されたフレームメモリ装置に一旦記憶される。フレー
ムメモリ装置に記憶された画素信号、他のフレームメモ
リ装置に記憶された高輝度補正信号はそれぞれ合成装置
に出力され、合成装置は高輝度補正信号に基づき画素信
号を修正する。

【０００７】

【発明が解決しようとする課題】前述の固体撮像装置に
おいては、以下の点について配慮がなされていない。

【０００８】（１）固体撮像装置には、水平シフトレジ
スタ回路、垂直シフトレジスタ回路、水平ラインメモリ
回路及び出力アンプ回路を含む１組の周辺回路に加え
て、高輝度補正機能を構築する同等の回路構成を有する
他の１組の周辺回路が配設される。同等の機能を有する
２組の周辺回路を備えるために、固体撮像装置は大型に
なる。固体撮像装置は一般的に半導体チップ（各種回路
が形成された半導体基板）とこの半導体チップを封止す
る封止体（パッケージ）で構成され、半導体チップが大
型になるとともに封止体が大型になる。

【０００９】（２）固体撮像装置には、画素信号を出力
する外部端子（アウターリード又はアウターピン）に加
えて、高輝度補正信号を出力する外部端子が別途必要に
なる。外部端子数の増加は固体撮像装置を大型化する。

【００１０】（３）外部端子数を削減するために固体撮
像装置に出力切り換え回路を備え、画素信号と高輝度補
正信号とを１つの外部端子から出力する場合には、１水
平ライン分の信号量が画素信号の信号量に高輝度補正信
号の信号量を加えた信号量になり、データレートが増大
する。このデータレートの増大により、１フレーム分の
画素信号の出力時間が長くなるので、結果として固体撮
像装置の動作速度が遅くなる。

【００１１】（４）固体撮像装置から２種類の画素信
号、高輝度補正信号のそれぞれが出力されるので、固体
撮像装置の外付け外部装置、具体的にはオートゲインコ
ントローラ装置、アナログデジタルコンバータ装置、フ
レームメモリ装置のそれぞれが２組必要になる。従っ
て、固体撮像装置及び外部装置を実装する配線基板が大
型化し、固体撮像装置を組み込んだカメラ自体が大型に
なる。

【００１２】（５）さらに、固体撮像装置においては、
ユーザサイドで要求する画像に応じて高輝度補正信号の
信号量を調節しダイナミックレンジを調節する必要があ
る。高輝度補正信号の信号量の調節は、画素の露出時間
の調節、すなわち画素信号を取り出す画素と高輝度補正
信号を取り出す画素との間の画素数（水平ライン数）を
調節することにより実施できる。しかしながら、このよ
うな固体撮像装置側の高輝度補正信号の信号量の調節に
加えて外部装置の処理内容も調節する必要があり、ダイ
ナミックレンジの調節が非常に難しかった。

【００１３】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、外部端子数を
削減し、小型化、集積化が実現できる固体撮像装置を提
供することである。特に、本発明は、固体撮像装置の小
型化を実現し、この固体撮像装置を実装するカメラ等の
実装デバイスの小型化を図ることを目的とする。

【００１４】さらに、本発明の目的は、画素信号のデー
タレートを削減し、画素信号の出力動作速度の高速化が
実現できる固体撮像装置を提供することである。

【００１５】さらに、本発明の目的は、高輝度補正信号
の信号量を簡易に調節でき、ダイナミックレンジが容易
に制御できる固体撮像装置を提供することである。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に、この発明は、固体撮像装置において、画素信号を蓄
積する画素が複数行列状に配列された画素領域と、画素
領域の所定画素で蓄積された画素信号を一時的に記憶す
る画素信号蓄積メモリ回路と、同一所定画素で蓄積され
た高輝度を補正する高輝度補正信号を一時的に記憶する
高輝度補正信号蓄積メモリ回路と、画素信号蓄積メモリ
回路に記憶された画素信号と高輝度補正信号蓄積メモリ
回路に記憶された高輝度補正信号とを合成し、高輝度が
補正された画素信号を出力する合成回路と、を備えたこ
とを特徴とする。

【００１７】所定画素で蓄積される画素信号はほぼ１枚
の画像を生成する１フレーム周期分に相当する長い露出
時間で蓄積される。同一所定画素で蓄積される高輝度補
正信号は、画素信号が読み出され、予め設定された数〜
数十行の水平走査が実施された後の短い露出時間で蓄積
される。

【００１８】画素信号蓄積メモリ回路には、画素信号及
び高輝度補正信号の転送方向に、予め設定された水平走
査回数に応じた（ダイナミックレンジの調節範囲に応じ
た）個数の記憶素子が直列的に配列される。所定画素か
ら転送された画素信号は高輝度補正信号蓄積メモリ回路
に一旦記憶される。１水平ライン分の水平走査が完了し
た時点で所定画素の次段の画素から転送された画素信号
が高輝度補正信号蓄積メモリ回路に記憶され、この記憶
動作により最初に高輝度補正信号蓄積メモリ回路に記憶
されていた画素信号は画素信号蓄積メモリ回路に転送さ
れ記憶される。画素信号蓄積メモリ回路においては、予
め設定された水平走査回数に応じて直列的に垂直方向に
記憶素子が複数配置されており、画素信号はこの記憶素
子に順次転送される。

【００１９】画素信号蓄積メモリ回路にはメモリシフト
レジスタ回路、ラインセレクト回路がそれぞれ接続され
る。メモリシフトレジスタ回路は、画素信号蓄積メモリ
回路に次々に入力される画素信号を垂直方向に配列され
た記憶素子に順次転送する。ラインセレクト回路は、画
素信号蓄積メモリ回路に記憶された所定画素に対応する
画像信号を取り出し、この画素信号は合成回路に転送さ
れる。

【００２０】画素信号蓄積メモリ回路、高輝度補正信号
蓄積メモリ回路にはそれぞれで共用される水平シフトレ
ジスタ回路が接続される。水平シフトレジスタ回路は、
画素信号蓄積メモリ回路に記憶された画素信号をライン
セレクト回路を通して合成回路に転送する。さらに、水
平シフトレジスト回路は、高輝度補正信号蓄積メモリ回
路に記憶された高輝度補正信号を合成回路に転送する。

【００２１】水平シフトレジスタ回路、ラインセレクト
回路、合成回路のそれぞれはコントローラ回路に接続さ
れる。コントローラ回路は、ラインセレクト回路を制御
し、画素信号蓄積メモリ回路に記憶された画素信号の取
り出しを行う。さらに、コントロール回路は、合成回路
を制御し、画素信号蓄積メモリ回路に記憶された画素信
号と高輝度補正信号蓄積メモリ回路に記憶された高輝度
補正信号との合成を行う。

【００２２】これらの画素領域、画素信号蓄積メモリ回
路、高輝度補正信号蓄積メモリ回路、水平シフトレジス
タ回路、合成回路、メモリシフトレジスタ回路、ライン
セレクト回路及び出力アンプ回路は１個の半導体基板に
集積化される（１チップ化される）。

【００２３】このように構成される固体撮像装置におい
ては、画素領域の同一所定画素から画素信号と高輝度補
正信号とを取り出し、画素信号は画素信号蓄積メモリ回
路に記憶され、高輝度補正信号は高輝度補正信号蓄積メ
モリ回路に記憶される。画素領域と画素信号蓄積メモリ
回路との間に高輝度補正信号蓄積メモリ回路が配置さ
れ、画素信号、高輝度補正信号の順序で垂直方向にこれ
らの信号が転送されるので、画素信号の記憶と高輝度補
正信号の記憶とは同一タイミングで行われる。記憶され
た画素信号、高輝度補正信号のそれぞれは共用の水平シ
フトレジスタ回路で合成回路に転送される。従って、高
輝度補正信号のみを転送する水平シフトレジスタ回路が
必要なくなり、画素信号蓄積メモリ回路及び高輝度補正
信号蓄積メモリ回路に共用の水平シフトレジスタ回路が
配設されるので、水平シフトレジスタ回路数が削減で
き、固体撮像装置の小型化、集積化が実現できる。

【００２４】さらに、固体撮像装置に合成回路を配設
し、固体撮像装置の内部で画素信号の修正が行われる。
すなわち、固体撮像装置から出力される画素信号は高輝
度が補正された画素信号の１種類になる。従って、固体
撮像装置の外部端子（ピン）数が削減できるので、固体
撮像装置の小型化、集積化（又はパッケージサイズの縮
小化）が実現できる。

【００２５】さらに、高輝度補正信号の信号量の調節は
固体撮像装置側だけで実質的に行えるので、外部装置の
調節は不要になり、高輝度補正信号の調節が容易に行え
る。

【００２６】さらに、固体撮像装置においては、画素領
域の同一所定画素で得られる画素信号、高輝度補正信号
のそれぞれを高輝度補正信号蓄積メモリ回路、画素信号
蓄積メモリ回路のそれぞれに順次時系列的に転送し、合
成回路による画素信号と高輝度補正信号との取り出しが
同一タイミングで行われる。従って、画素信号と高輝度
補正信号とを合成するための回路システムを１組に削減
できるので、固体撮像装置の小型化が実現できる。

【００２７】さらに、固体撮像装置においては、前述の
ように画素信号と高輝度補正信号とを合成するための回
路システムが１組に削減でき、高輝度が補正された画素
信号は１種類のみの出力でよいので、画素信号のデータ
レートが短縮される。画素信号のデータレートの短縮に
より１フレーム周期分の画素信号の出力に要する時間が
短縮でき（半減でき）、固体撮像装置の動作速度が高速
化できる。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。

【００２９】図１は本発明の実施の形態に係る固体撮像
装置の平面レイアウト図である。図１に示すように、固
体撮像装置１は、画素領域（受光部）２、垂直シフトレ
ジスタ回路（ VSR）３、４、垂直シフトレジスタ切換回
路９、１水平ラインメモリ回路６、コラム型オートゲイ
ンコントローラ回路（AGC）７、コラム型アナログデジ
タルコンバータ回路（ADC）８、高輝度補正信号蓄積メ
モリ回路１０、画素信号蓄積メモリ回路１１、メモリシ
フトレジスタ回路１２、ラインセレクト回路（LS）１
３、合成回路１４、水平シフトレジスタ回路（HSR）１
５及び出力アンプ回路１６を備え構築される。すなわ
ち、固体撮像装置１は、これら画素領域２及びその各種
周辺回路を１つの半導体基板に集積化し、１チップ化し
たものである。

【００３０】固体撮像装置１の画素領域２は複数の画素
Ｐ１１，Ｐ１２，…，Ｐ１ｎ，…，Ｐｍｎを水平方向及
び垂直方向に行列状に配列し構成される。例えば、本実
施の形態に係る固体撮像装置１において、画素領域２に
はVGAフォーマットがなされ、水平方向に配列された約7
00個の画素Ｐにおいて、約640個は有効画素として、残
りはダミー画素として使用される。垂直方向に配列され
た約500個の画素Ｐにおいて、約480個は有効画素とし
て、残りはダミー画素として使用される。それぞれの画
素Ｐ１１〜Ｐｍｎは、光電変換素子を少なくとも備えて
おり、光信号を電気信号に変換し画素信号を生成する。
さらに、画素Ｐ１１〜Ｐｍｎは高輝度補正信号を生成す
る。

【００３１】図２は本実施の形態に好適な画素の等価回
路図（一部周辺回路の等価回路も示す。）である。１つ
の画素Ｐはアドレス信号線ＡＤＬ、リセット信号線ＲＳ
Ｌ、映像信号線６Ｌ、リセット信号供給線ＲＬのそれぞ
れの交差部分に配置される。図１及び図２に示すよう
に、アドレス信号線ＡＤＬは垂直シフトレジスタ切換回
路９を介して垂直シフトレジスタ回路３、４のそれぞれ
に接続される。同様に、リセット信号線ＲＳＬは垂直シ
フトレジスタ切換回路９を介して垂直シフトレジスタ回
路３、４のそれぞれに接続される。垂直シフトレジスタ
切換回路９は例えばＯＲ回路を複数個配列して構成され
る。

【００３２】垂直シフトレジスタ切換回路９により垂直
シフトレジスタ回路３が選択された場合、アドレス信号
線ＡＤＬは画素信号を読み出すために画素Ｐを選択し、
リセット信号線ＲＳＬはリセット動作を行うために画素
Ｐを選択する。この選択は同一水平ラインに配列された
すべての画素Ｐについて行われる。

【００３３】垂直シフトレジスタ切換回路９により垂直
シフトレジスタ回路４が選択された場合、同一のアドレ
ス信号線ＡＤＬは高輝度補正信号を読み出すために画素
Ｐを選択し、リセット信号線ＲＳＬはリセット動作を行
うために画素Ｐを選択する。この選択は同様に同一水平
ラインに配列されたすべての画素Ｐについて行われる。

【００３４】映像信号線６Ｌは１水平ラインメモリ回路
６に接続され、画素Ｐの画素信号並びに高輝度補正信号
は映像信号線６Ｌを通して１水平ラインメモリ回路６に
転送される。１本の水平ラインに配列された複数の画素
Ｐ（例えば、画素Ｐ１１〜Ｐ１ｎ）に蓄積された画像信
号は並列的に１水平ラインメモリ回路６に転送され、そ
れぞれの画素信号は１水平ラインメモリ回路６に一時的
に記憶される。リセット信号供給線ＲＬは、画素Ｐのリ
セット動作の際に選択され、リセット電位を供給する。
また、リセット信号供給線ＲＬは同時にアドレス用MISF
ET（Ｔ３）のドレイン電位を供給する。

【００３５】画素Ｐは、光電変換素子ＰＤ、信号増幅用
MISFET（Metal Insulator Semiconductor Field Effect
Transistor）Ｔ１、リセット用MISFETＴ２、アドレス
信号用MISFETＴ３、信号検出部Ｓを備えて構成される。
本実施の形態に係る画素Ｐは、光電変換素子ＰＤで得ら
れた画素信号（又は高輝度補正信号）を信号増幅用MISF
ETＴ１で増幅する増幅型画素で構成される。

【００３６】光電変換素子ＰＤは、ｐｎ接合からなるフ
ォトダイオードで形成され、光信号を電気信号に変換す
る。光電変換された電子は光電変換素子ＰＤに収集さ
れ、ｐｎ接合のｎ型領域である信号検出部Ｓの電位を変
化させる。信号検出部Ｓは信号増幅用MISFETＴ１のゲー
ト電極に接続される。

【００３７】信号増幅用MISFETＴ１は、ソース領域を映
像信号線６Ｌに接続し、ドレイン領域をアドレス信号用
MISFETＴ３のソース領域に接続する。信号増幅用MISFET
Ｔ１は、信号検出部Ｓの画素信号（又は高輝度補正信
号）を増幅し、増幅された画素信号を映像信号線６Ｌに
出力する。

【００３８】アドレス信号用MISFETＴ３は、ゲート電極
をアドレス信号線ＡＤＬに接続し、ソース領域を映像信
号線６Ｌに接続し、ドレイン領域をリセット信号供給線
ＲＬに接続する。

【００３９】リセット用MISFETＴ２は、ソース領域を信
号検出部Ｓに接続し、ドレイン領域をリセット信号供給
線ＲＬに接続し、ゲート電極をリセット信号線ＲＳＬに
接続する。

【００４０】これら画素Ｐを構成する信号増幅用MISFET
Ｔ１、リセット用MISFETＴ２、アドレス信号用MISFETＴ
３のそれぞれはnチャネルMISFETで構成される。

【００４１】垂直シフトレジスタ回路３は、図１に示す
ように、画素信号の読み出し動作において、画素領域２
に配列された画素Ｐを垂直方向に順次走査し選択する。
垂直シフトレジスタ回路４は、高輝度補正信号の読み出
し動作において、画素領域２に配列された画素Ｐを垂直
方向に順次走査し選択する。垂直シフトレジスタ回路４
の走査は、高輝度補正信号の信号量に応じて、垂直シフ
トレジスタ回路３による走査後に引き続き行われる。

【００４２】図１に示すコラム型オートゲインコントロ
ーラ回路７は、１水平ラインメモリ回路６に一時的に記
憶された画素信号（アナログ信号）のゲインコントロー
ルを行う。ゲインコントロールは１水平ライン分の画素
信号について並列的に行われる。

【００４３】コラム型アナログデジタルコンバータ回路
８は、コラム型オートゲインコントローラ回路７でゲイ
ンコントロールされた画素信号（アナログ信号）をデジ
タル信号に変換する。同様に、デジタル信号への変換は
１水平ライン分の画素信号について並列的に行われる。

【００４４】高輝度補正信号蓄積メモリ回路１０、画素
信号蓄積メモリ回路１１は本実施の形態において特に特
徴とする構成である。画素信号蓄積メモリ回路１１は、
画素領域２の所定画素Ｐ、詳細には１水平ライン分の画
素Ｐで蓄積された画素信号を一時的に記憶する。すなわ
ち、画素領域２の１水平ライン分の画素信号は１水平ラ
インメモリ回路６に一旦記憶され、この記憶された画素
信号はコラム型オートゲインコントローラ回路７、コラ
ム型アナログデジタルコンバータ回路８、高輝度補正信
号蓄積メモリ回路１０のそれぞれを通して転送され、こ
の画素信号は画素信号蓄積メモリ回路１１の初段に記憶
される。画素信号蓄積メモリ回路１１は少なくとも１水
平ライン分の画素信号を記憶できる容量を備えていれば
よい。実用的には、ダイナミックレンジの調節範囲に応
じて数行〜数十行（例えば、１０行）程度の容量を画素
信号蓄積メモリ回路１１に備えることが好ましい。画素
信号蓄積メモリ回路１１の初段に記憶された１水平ライ
ン分の画素信号は、画素領域２から次段の１水平ライン
分の画素信号が転送される前に次段に転送される。画素
信号蓄積メモリ回路１１の最終段に転送され記憶された
１水平ライン分の画素信号は、ラインセレクト回路１３
を通して合成回路１４に出力されるか、又は消去され
る。

【００４５】画素信号蓄積メモリ回路１１において１水
平ライン分の画素信号の行方向の転送はメモリシフトレ
ジスタ回路（MS回路）１２により行われる。画素信号蓄
積メモリ回路１１において行方向に転送される１水平ラ
イン分の画素信号のうち、特定の１水平ライン分の画素
信号はラインセレクト回路１３により選択される。この
選択された特定の１水平ライン分の画素信号は水平シフ
トレジスタ回路１５により順次ラインセレクト回路１３
を通して合成回路１４に転送される。

【００４６】画素信号蓄積メモリ回路１１の各記憶素子
は、画素信号を順次転送可能な例えばフリップフロップ
回路、詳細にはSRAM（Static Random Access Memory）
のメモリセルで構成される。メモリセルは、２個の負荷
用pチャネルMISFET及び２個の駆動用nチャネルMISFETで
構成されるフリップフロップ回路と、２個の転送用MISF
ETとを備えて構成される。

【００４７】高輝度補正信号蓄積メモリ回路１０は、ラ
インセレクト回路１３により選択され合成回路１４に転
送される１水平ライン分の画素信号が取り出された同一
画素Ｐ、詳細には１水平ライン分の同一画素Ｐで蓄積さ
れた高輝度補正信号を一時的に記憶する。画素信号と同
様に、１水平ライン分の高輝度補正信号が１水平ライン
メモリ回路６に一旦記憶され、この記憶された高輝度補
正信号はコラム型オートゲインコントローラ回路７、コ
ラム型アナログデジタルコンバータ回路８のそれぞれを
通して高輝度補正信号蓄積メモリ回路１０に転送され記
憶される。高輝度補正信号蓄積メモリ回路１０は少なく
とも１水平ライン分の高輝度補正信号を記憶できる容量
を備えていればよい。本実施の形態において、高輝度補
正信号蓄積メモリ回路１０の各記憶素子は画素信号蓄積
メモリ回路１１と同様にフリップフロップ回路で構成さ
れる。

【００４８】高輝度補正信号蓄積メモリ回路１０に記憶
された高輝度補正信号は水平シフトレジスタ回路１５に
より順次合成回路１４に転送される。水平シフトレジス
タ回路１５は画素信号蓄積メモリ回路１１で使用する水
平シフトレジスタ回路１５と同一であり兼用される。つ
まり、画素信号蓄積メモリ回路１１から転送される画素
信号、高輝度補正信号蓄積メモリ回路１０から転送され
る高輝度補正信号のそれぞれは、同一の（１個の）水平
シフトレジスタ回路１５により実質的に同一タイミング
で合成回路１４に転送される。

【００４９】１水平ラインメモリ回路６、コラム型オー
トゲインコントローラ回路７、コラム型アナログデジタ
ルコンバータ回路８、高輝度補正信号蓄積メモリ回路１
０、画素信号蓄積メモリ回路１１のそれぞれは、画素領
域２と水平シフトレジスタ回路１５との間において直列
的に配列される。

【００５０】合成回路１４は、画素信号蓄積メモリ回路
１１からラインセレクト回路１３を通して転送される画
素信号と、高輝度補正信号蓄積メモリ回路１０から転送
される高輝度補正信号とを合成し、高輝度が補正された
画素信号を生成する。この画素信号は出力アンプ回路１
６で増幅され、出力アンプ回路１６から図示しない外部
端子（アウターリード又はアウターピン）を通して固体
撮像装置１の外部に出力される。

【００５１】コントローラ回路５は、垂直シフトレジス
タ回路３、４、垂直シフトレジスタ切換回路９、水平シ
フトレジスタ回路１２、メモリシフトレジスタ回路１
２、ラインセレクト回路１３、合成回路１６のそれぞれ
に接続され（図１中、一部結線を省略する。）、これら
周辺回路の動作を制御する。周辺回路は本実施の形態に
おいて相補型MISFETを主体に構成される。

【００５２】このように構成される固体撮像装置１は樹
脂封止体又はセラミック封止体に封止（パッケージ）さ
れ、カメラ等の実装デバイスの配線基板上に実装され
る。

【００５３】次に、固体撮像装置１の動作について説明
する。図３は動作を説明するための固体撮像装置１の要
部拡大概略図である。

【００５４】まず、固体撮像装置１において、画素領域
２の所定の１つの水平ラインに配列された画素Ｐ（ｍ−
３）１，Ｐ（ｍ−３）２，…，Ｐ（ｍ−３）ｎのそれぞ
れが選択される。この選択は、図１乃至図３に示す垂直
シフトレジスタ回路３及び垂直シフトレジスタ切換回路
９で所定のアドレス信号線ＡＤＬを選択することにより
行われる。選択された画素Ｐ（ｍ−３）１，Ｐ（ｍ−
３）２，…，Ｐ（ｍ−３）ｎのそれぞれから１水平ライ
ン分の画素信号Ｓが得られる。画素信号Ｓは、１枚の画
像を生成する１フレーム周期分に相当する長い露出時間
で蓄積された結果得られた信号である。正確には、画素
信号Ｓは、１フレーム周期分に相当する長い露出時間か
ら高輝度補正信号を生成する短い露出時間（数回〜数十
回の水平走査回数に相当する。）を差し引いた露出時間
で蓄積された結果得られた信号である。

【００５５】画素信号Ｓは映像信号線６Ｌを通して１水
平ラインメモリ回路６に一旦記憶され、この記憶された
画素信号Ｓはコラム型オートゲインコントローラ回路
７、コラム型アナログデジタルコンバータ回路８、高輝
度補正信号蓄積メモリ回路１０のそれぞれを通して画素
信号蓄積メモリ回路１１の初段に記憶される。画素信号
蓄積メモリ回路１１の初段に記憶された画素信号Ｓはメ
モリシフトレジスタ回路１２により順次次段の記憶素子
に転送される。メモリシフトレジスタ回路１２による画
素信号Ｓの転送タイミングは、垂直シフトレジスタ回路
３の垂直走査タイミングと同期し、コントローラ回路５
により制御される。

【００５６】なお、１水平ライン分の画素信号Ｓが取り
出されると、この１水平ライン分の画素Ｐにおいて垂直
シフトレジスタ回路３及び垂直シフトレジスタ切換回路
９によりリセット信号線ＲＳＬが選択され、リセット動
作が行われる。

【００５７】予め設定された露出時間の経過後、コント
ローラ回路５はラインセレクト回路１３を介して画素信
号蓄積メモリ回路１１に記憶された画素信号Ｓ（１水平
ライン分の画素信号）を選択する。例えば、画素信号蓄
積メモリ回路１１の３段目に転送され記憶された画素信
号Ｓが選択される。この画素信号Ｓはラインセレクト回
路１３を通して合成回路１４に転送される。合成回路１
４への画素信号Ｓの転送は水平シフトレジスタ回路１５
により順次行われる。

【００５８】一方、この合成回路１４へ転送した画素信
号Ｓを取り出した画素Ｐ（ｍ−３）１，Ｐ（ｍ−３）
２，…，Ｐ（ｍ−３）ｎのそれぞれが再度選択される。
この選択は、図１乃至図３に示す垂直シフトレジスタ回
路４及び垂直シフトレジスタ切換回路９で所定のアドレ
ス信号線ＡＤＬを選択することにより行われる。選択さ
れた画素Ｐ（ｍ−３）１，Ｐ（ｍ−３）２，…，Ｐ（ｍ
−３）ｎのそれぞれから１水平ライン分の高輝度補正信
号Ｓｙが得られる。高輝度補正信号Ｓｙは、画素信号Ｓ
が取り出され数回〜数十回の水平走査が行われた後の短
い露出時間で蓄積された結果得られた信号である。１水
平ライン分の高輝度補正信号Ｓｙが取り出されると、こ
の１水平ライン分の画素Ｐにおいて垂直シフトレジスタ
回路４及び垂直シフトレジスタ切換回路９によりリセッ
ト信号線ＲＳＬが選択され、リセット動作が行われる。

【００５９】高輝度補正信号Ｓｙは映像信号線６Ｌを通
して１水平ラインメモリ回路６に一旦記憶され、この記
憶された高輝度補正信号Ｓｙはコラム型オートゲインコ
ントローラ回路７、コラム型アナログデジタルコンバー
タ回路８のそれぞれを通して高輝度補正信号蓄積メモリ
回路１０に一旦記憶される。この高輝度補正信号蓄積メ
モリ回路１０に一旦記憶された高輝度補正信号Ｓｙは合
成回路１４に転送される。合成回路１４への高輝度補正
信号Ｓｙの転送は水平シフトレジスタ回路１５により順
次行われる。高輝度補正信号Ｓｙの転送は共用された水
平シフトレジスタ回路１５により画素信号Ｓの転送タイ
ミングと同期して行われる。

【００６０】合成回路１４においては、画像信号Ｓと高
輝度補正信号Ｓｙとが合成され、高輝度が補正された画
素信号Ｓｃが生成され出力される。画素信号Ｓｃは出力
アンプ回路１６で増幅され、固体撮像装置１の外部に出
力される。

【００６１】このように構成される固体撮像装置１にお
いては、画素領域２の同一所定画素Ｐから画素信号Ｓと
高輝度補正信号Ｓｙとを取り出し、画素信号Ｓは画素信
号蓄積メモリ回路１１に記憶され、高輝度補正信号Ｓｙ
は高輝度補正信号蓄積メモリ回路１０に記憶される。画
素領域２と画素信号蓄積メモリ回路１１との間に高輝度
補正信号蓄積メモリ回路１０が配置され、画素信号Ｓ、
高輝度補正信号Ｓｙの順序で垂直方向に転送されるの
で、画素信号Ｓの記憶、高輝度補正信号Ｓｙの記憶は同
一タイミングで行われる。記憶された画素信号Ｓ、高輝
度補正信号Ｓｙのそれぞれは共用の水平シフトレジスタ
回路１５で合成回路１４に転送される。従って、高輝度
補正信号Ｓｙのみを転送する水平シフトレジスタ回路が
必要なくなり、画素信号蓄積メモリ回路１１及び高輝度
補正信号蓄積メモリ回路１０に共用の水平シフトレジス
タ回路１５が配設されるので、水平シフトレジスタ回路
数が削減でき、固体撮像装置１の小型化、集積化が実現
できる。

【００６２】さらに、固体撮像装置１に合成回路１４を
配設し、固体撮像装置１の内部で画素信号Ｓの修正が行
われる。すなわち、固体撮像装置１から出力される画素
信号は高輝度が補正された画素信号Ｓｃの１種類にな
る。従って、固体撮像装置１の外部端子数が削減できる
ので、固体撮像装置１の小型化、集積化（又はパッケー
ジサイズの縮小化）が実現できる。

【００６３】さらに、固体撮像装置１においては、高輝
度補正信号Ｓｙの信号量の調節が、ラインセレクト回路
１３で画素信号蓄積メモリ回路１１の選択箇所を変える
だけで行えるので、非常に簡易に実施できる。しかも、
高輝度補正信号Ｓｙの信号量の調節は、固体撮像装置１
側だけで実質的に行えるので、非常に簡易に実施でき
る。

【００６４】さらに、固体撮像装置１においては、画素
領域２の同一所定画素で得られる画素信号Ｓ、高輝度補
正信号Ｓｙのそれぞれを高輝度補正信号蓄積メモリ回路
１０、画素信号蓄積メモリ回路１１のそれぞれに順次時
系列的に転送し、合成回路１４による画素信号Ｓと高輝
度補正信号Ｓｙとの取り出しが同一タイミングで行われ
る。従って、画素信号Ｓと高輝度補正信号Ｓｙとを合成
するための回路システムを１組に削減できるので、固体
撮像装置１の小型化が実現できる。

【００６５】さらに、固体撮像装置１においては、前述
のように画素信号Ｓと高輝度補正信号Ｓｙとを合成する
ための回路システムが１組に削減でき、高輝度が補正さ
れた画素信号Ｓｃは１種類のみの出力でよいので、画素
信号Ｓｃのデータレートが短縮される（半減される）。
画素信号Ｓｃのデータレートの短縮により１フレーム周
期分の画素信号の出力に要する時間が短縮でき、固体撮
像装置１の動作速度が高速化できる。

【００６６】

【発明の効果】本発明は、外部端子数を削減し、小型
化、集積化が実現できる固体撮像装置を提供できる。特
に、本発明は、固体撮像装置の小型化を実現し、この固
体撮像装置を実装するカメラ等の実装デバイスの小型化
を図れる。

【００６７】さらに、本発明は、画素信号のデータレー
トを削減し、画素信号の出力動作速度の高速化が実現で
きる固体撮像装置を提供できる。

【００６８】さらに、本発明は、高輝度補正信号の信号
量を簡易に調節でき、ダイナミックレンジが容易に制御
できる固体撮像装置を提供できる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る固体撮像装置の平面
レイアウト図である。

【図２】本実施の形態に好適な画素の等価回路図であ
る。

【図３】本実施の形態に係る動作を説明するための固体
撮像装置の要部拡大概略図である。

【符号の説明】

１固体撮像装置２画素領域３、４垂直シフトレジスタ回路５コントローラ回路６１水平ラインメモリ回路７コラム型オートゲインコントローラ回路８コラム型アナログデジタルコンバータ回路９垂直シフトレジスタ切換回路１０高輝度補正信号蓄積メモリ回路１１画素信号蓄積メモリ回路１２メモリシフトレジスタ回路１３ラインセレクト回路１４合成回路１５水平シフトレジスタ回路１６出力アンプ回路

Claims

【特許請求の範囲】

【請求項１】画素信号を蓄積する画素が複数行列状に
配列された画素領域と、前記画素領域の所定画素で蓄積された画素信号を一時的
に記憶する画素信号蓄積メモリ回路と、前記同一所定画素で蓄積された高輝度を補正する高輝度
補正信号を一時的に記憶する高輝度補正信号蓄積メモリ
回路と、前記画素信号蓄積メモリ回路に記憶された画素信号と高
輝度補正信号蓄積メモリ回路に記憶された高輝度補正信
号とを合成し、高輝度が補正された画素信号を出力する
合成回路と、を備えたことを特徴する固体撮像装置。
【請求項２】前記画素信号蓄積メモリ回路に次々に入
力される画素信号を画素信号蓄積メモリ回路内部におい
て順次転送するメモリシフトレジスタ回路と、画素信号蓄積メモリ回路に記憶された所定画素に対応す
る画像信号を取り出し、この画素信号を合成回路に転送
するラインセレクト回路と、前記ラインセレクト回路を制御し、画素信号蓄積メモリ
回路に記憶された画素信号の取り出しを行うとともに、
前記合成回路を制御し、ラインセレクト回路で取り出さ
れた画素信号と高輝度補正信号蓄積メモリ回路に記憶さ
れた高輝度補正信号との合成を行うコントローラ回路
と、を備えたことを特徴とする請求項１に記載の固体撮像装
置。
【請求項３】前記画素信号蓄積メモリ回路に記憶され
た画素信号と高輝度補正信号蓄積メモリ回路に記憶され
た高輝度補正信号とを合成回路に転送する双方に共用の
シフトレジスタ回路を備えたことを特徴とする請求項２
に記載の固体撮像装置。