JPH11331284A

JPH11331284A - デジタル・ベ―スバンド変調器

Info

Publication number: JPH11331284A
Application number: JP11044169A
Authority: JP
Inventors: David J Schwartz; デビット・ジェイ・シュワルツ; Alan R Bloom; アラン・アール・ブルーム; William J Anklam; ウィリアム・ジェイ・アンクラム
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1998-03-05
Filing date: 1999-02-23
Publication date: 1999-11-30
Anticipated expiration: 2019-02-23
Also published as: EP0940956A3; US5945885A; JP3410671B2; EP0940956A2

Abstract

(57)【要約】【課題】さまざまなデジタル変調方式に容易に適合可能
な柔軟なアーキテクチャを有するデジタル・ベースバン
ド変調器を提供する。【解決手段】本発明の一実施例によれば、シンボル・ビ
ルダが、状態インデックスとして表されるデータ・シン
ボルに対応する一連の変調状態に入力データをマッピン
グする。１対のデジタル・フィルタが、シンボル・ビル
ダによって発生される状態インデックスを受け取り、ア
ップ・サンプリングとフィルタリングの両方の機能を実
施する。デジタル・フィルタはＲＡＭを使って実施さ
れ、高速、通常、および長モードの間で容易に構成可能
な補間ルック・アップ乗算器のブロックが実施される。
デジタル・フィルタからのフィルタリングの施された出
力データはリサンプラに送られ、ここで、出力ＤＡＣの
サンプル・レートに対応する出力サンプル・レートに変
換される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に、信号発生器に
関するものであり、とりわけ、デジタル方式で変調され
た信号を発生するためのデジタル・ベースバンド変調器
に関するものである。

【０００２】

【従来の技術】デジタル・セルラ電話及びパーソナル通
信サービス（ＰＣＳ）電話を含む、無線通信は、急速に
通信産業の主要分野になりつつある。新生の無線通信テ
クノロジは、現在、設計環境及び製造環境の両方におい
て信号発生器が適応しなければならない、急速に数を伸
ばしているデジタル被変調信号の後押しをする駆動力と
なっている。特定の方式のデジタル変調を選択しなけれ
ばならない無線システムの設計者は、いくつかの難題に
直面する。無線システムは、マルチパス、フェージン
グ、及び、干渉と共に、時間経過及び位置によって変動
する信号強度も考慮に入れておかなければならない。

【０００３】無線送受器は、サイズがますます小さくな
るので、バッテリ容量が制限される。同時に、データ転
送速度の高速化、音質の向上、通話の中断の減少、通話
時間の延長に関するユーザの要求は、増大し続けてい
る。送受器及び基地局の両方を含めて、無線装置の設
計、製造、及び、保守には、工業規格に従った既知の信
号だけでなく、現実の条件を正確にシミュレートするた
めのテスト信号も発生することが可能な信号発生器のよ
うな、適合するテスト機器が必要になる。

【０００４】ケーブル・テレビジョン及び電話応用例を
含む無線システムは、無線用途において遭遇する同じ問
題の多くと同様に、デジタル通信の方式を拡張してき
た。１９９４年にマサチューセッツ州のＫｌｕｗｅｒ
ＡｃａｄｅｍｉｃＰｕｂｌｉｓｈｅｒｓから出版され
た、Ｌｅｅ，Ｅｄｗａｒｄ，Ａ．、及び、Ｍｅｓｓｅｒ
ｓｃｈｍｉｔｔ，Ｄａｖｉｄ．Ｇ．による「Ｄｉｇｉｔ
ａｌＣｏｍｍｕｎｉｃａｔｉｏｎ，ＳｅｃｏｎｄＥ
ｄｉｔｉｏｎ」には、現存するさまざまなデジタル方式
で変調された信号方式に関する記載がある。

【０００５】信号発生器は、既存の変調方式と新たに創
成される変調方式の両方を取り扱うのに十分な汎用性
と、適応性を備えていなければならない。新規の無線シ
ステムの開発中に、設計者は、新たに設計された信号発
生器の動作を検証するための受信機がなく、また、新た
に設計された受信機の動作を検証可能な信号発生器がな
いという問題に直面する可能性がある。汎用性及び適応
性を備えた信号発生器は、特殊化信号源を開発しなくて
も、新規の受信機の性能を判定することが可能な、既知
のテスト信号を発生することによって、このジレンマを
回避するのに役立つ。

【０００６】今では、大部分の無線通信システムが、情
報をデジタル・データとして伝送する。デジタル化音声
のようなアナログ情報は、他のデジタル・データと同じ
ように伝送される。デジタル情報は、２進数の１と０か
ら構成されるので、デジタル方式で変調された無線周波
数（ＲＦ）搬送波は、有限組をなす変調状態を備えてい
る。これらの変調状態は、ＲＦ搬送波の振幅、位相、ま
たは、周波数の変動に従って定義することが可能であ
る。さらに、直交振幅変調（ＱＡＭ）を得るため、ＲＦ
搬送波の同相（Ｉ）及び直角位相（Ｑ）信号における振
幅情報と位相情報の両方を利用する他の方式の変調が用
いられた。ＱＡＭはＩＱ変調の１つの形態である。

【０００７】通信システムをテストするための変調能力
を組み込んだＲＦ信号発生器が、多年にわたって存在し
てきた。こうした信号発生器には、北米のセルラ電話用
の８２４〜８９４メガヘルツ（ＭＨｚ）周波数範囲のよ
うに、所望の周波数におけるＲＦ搬送波信号を発生する
合成ＲＦ源が含まれる。ＩＱ変調器は、ベースバンド変
調器によって生じる独立したＩ信号とＱ信号に応答し
て、ＲＦ搬送波に変調を加えることを可能にする。

【０００８】先行技術によるベースバンド変調器は、新
たなデジタル変調信号方式に適応するため、その場しの
ぎで実施された。ＲＦ信号発生器内に新方式のデジタル
変調信号が必要とする追加コンポーネント及び新たなハ
ードウェア構成を追加すると、そのコスト及び複雑性は
大幅に増大する。多種多様なデジタル変調信号方式に応
じて、カスタム化デジタル・フィルタ及びシンボル・ビ
ルダを備えるベースバンド変調器がアセンブルされた。
こうした特殊化ハードウェアによって、ＲＦ信号発生器
において追加方式のデジタル変調信号方式を支援するコ
ストは大幅に上昇した。

【０００９】デジタル変調信号方式の数が、急速に増大
し続けるにつれて、ベースバンド変調器がこれらの新規
の信号方式に順応し、適応する能力は、不十分になって
きた。従って、多種多様な既存の並びに新生のデジタル
変調信号方式に容易に適応することが可能な、ＲＦ信号
発生器のためのデジタル・ベースバンド変調器を提供す
ることが望ましい。さらに、該デジタル・ベースバンド
変調器は、コストが低下し、必要なスペースが少なくな
り、ハードウェアではなく、ソフトウェアで変化に適合
することによって、さまざまな方式のデジタル変調に適
応することが可能になるように実施することが望まし
い。

【００１０】

【発明が解決しようとする課題】本発明の目的の１つ
は、デジタル・ベースバンド変調器を提供することにあ
る。

【００１１】本発明のもう１つの目的は、さまざまなデ
ジタル変調方式に容易に適合可能なデジタル・ベースバ
ンド変調器を提供することにある。

【００１２】本発明のもう１つの目的は、ソフトウェア
のセッティングを変更することによって、さまざまなデ
ジタル変調方式に容易に適合することが可能なデジタル
・ベースバンド変調器を提供することにある。

【００１３】本発明のもう１つの目的は、部品が少なく
なり、電力消費が減少し、製造コストが低下するデジタ
ル・ベースバンド変調器を提供することにある。

【００１４】

【課題を解決するための手段】本発明によれば、さまざ
まなデジタル変調方式に容易に適応し得る、フレキシブ
ルなアーキテクチャを備えたデジタル・ベースバンド変
調器が得られる。

【００１５】デジタル変調信号として伝送されるデジタ
ル化通話または他の情報を表すことが可能なシンボル・
ビルダが、入力データを受け取る。シンボル・ビルダ
は、シンボルに対応する一連の変調状態に入力データを
マッピングする。入力データの選択された数のビットを
利用し、選択されたデジタル変調方式に従って、シンボ
ルを決定することが可能である。ＩＱ変調が選択される
と、独立したＩ変調状態及びＱ変調状態が生成される。
シンボル・ビルダは、計算効率を高めるため、必要とす
るビット数がシンボル値自体よりかなり少ない変調値に
対するインデックス（状態インデックス）として、変調
状態を出力する。

【００１６】１対のデジタル・フィルタが、シンボル・
ビルダによって発生するＩ状態インデックス及びＱ状態
インデックスを受け取り、アップ・サンプリングとフィ
ルタリングの両方の機能を実施する。デジタル・フィル
タには、あらかじめ計算された各フィルタ定数と利用さ
れるシンボル値のタップ積を含むルック・アップ・テー
ブルを用いる、補間ルック・アップ乗算器のブロックが
含まれている。ＲＡＭが、フィルタリングを施した出力
値を得るのに必要な演算数を減らすため、メモリ・アド
レスとして、Ｉ状態インデックスとＱ状態インデックス
を直接受け取る。デジタル・フィルタ構造は、アドレス
・スイッチングを利用して、そのタップ積テーブルの内
容を変更することによって、容易に変更することが可能
である。サブ・インターバル・カウンタを用いて、アッ
プ・サンプリング、すなわち、シンボル当たり２つ以上
のサンプルを取得するために、入力データ・ストリーム
の有効サンプル・レートを増すプロセスを実施すること
によって、ＲＡＭに提供されるアドレスの一部を形成す
るタップ・インデックスが生成される。

【００１７】デジタル・フィルタによって得られるフィ
ルタリングを施された出力データは、リサンプラに供給
され、前記出力データのサンプル・レートが出力サンプ
ル・レートに変換される。出力サンプル・レートは、オ
クターブ内に固定され、出力ＤＡＣ、及び、ベース・バ
ンド出力信号からの望ましくないサンプリング成分を阻
止する対応するアナログ低域通過フィルタのサンプル・
レートに対応する。望ましい実施態様の場合、出力サン
プル・レートは、２５〜５０ＭＨｚの間で変動する。

【００１８】ＲＦ信号発生器のＩＱ変調器にＩ出力信号
及びＱ出力信号を供給する以外に、ベースバンド・デジ
タル変調器を利用して、ＲＦ信号発生器のシンセサイザ
部分に対する周波数変調または位相変調信号を直接発生
することも可能である。

【００１９】当該技術者であれば、添付の図面と併せて
検討すれば、以下の説明を読むことによって以上の特
徴、成果、及び、利点が明らかになるであろう。

【００２０】

【実施例】図１には、信号発生器１２において用いられ
る、本発明によるデジタル・ベースバンド変調器１０の
ブロック図が示されている。信号発生器１２は、一般
に、例えば、セルラ電話送受器のような無線通信装置及
び基地局を含むデジタル通信システム、及び、ケーブル
・テレビジョン及び電話システムを含む無線通信装置の
製造または修理施設において、テスト信号の発生に用い
られる。無線通信は、とりわけ、ＮｏｒｔｈＡｍｅｒ
ｉｃａｎＤｉｇｉｔａｌＣｅｌｌｕｌａｒ（ＮＡＤ
Ｃ）、ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉ
ｌｅＣｏｍｍｕｎｉｃａｔｉｏｎ（ＧＳＭ）、及び、
ＰＣＳ（ｐｅｒｓｏｎａｌｃｏｍｍｕｎｉｃａｔｉｏ
ｎｓｓｅｒｖｉｃｅｓ）を含むデジタル通信テクノロ
ジと共に発展してきた。各種デジタル通信プロトコル
が、ＴＤＭＡ（時分割多元接続）及びＣＤＭＡ（符号分
割多元接続）を含む各種規格と共に発展してきた。直角
位相シフト・キーイング（ＱＰＳＫ）を含む各種デジタ
ル変調方式が、デジタル通信に用いられる。こうした用
途の場合、信号発生器１２は、できるだけ多くのデジタ
ル通信規格に従ってテスト信号を発生する能力を備えて
いることが望ましい。

【００２１】信号発生器１２内において、シンセサイザ
１４は、所望の周波数範囲のＲＦ信号を発生する。シン
セサイザ１４は、ユーザによるＲＦ信号の周波数選択を
可能にする、一般に高分解能と正確度を備えた、フロン
ト・パネルのユーザ・インターフェイスまたは遠隔通信
インターフェイス（不図示）に接続された周波数入力２
２を備えている。ＲＦ信号は、ＲＦ信号を同相（Ｉ）と
直角位相（Ｑ）のＲＦ信号に分割するＩＱ変調器１６に
供給される。ＩＱ変調器１６には、Ｉ及びＱのＲＦ信号
に、デジタル・ベースバンド変調器１０によって発生す
るＩ及びＱのベースバンド信号を掛ける乗算器１８及び
２０が含まれている。Ｉ及びＱのＲＦ信号を再結合する
ことによって、デジタル通信システムをテストするため
の被変調出力信号が形成される。さらに、直接位相変調
または周波数変調を伴う変調モードが必要とされる場
合、Ｉベースバンド信号は、スイッチ２４を介してシン
セサイザ１４に直接供給することが可能である。

【００２２】デジタル・ベースバンド変調器１０は、リ
アル・タイムでＲＦ出力信号を変調するために利用可能
な、デジタル化音声またはコンピュータ・データといっ
た入力デジタル・データを受け取るデータ入力２６を備
えている。デジタル・ベースバンド変調器１０の変調フ
ォーマットは、信号発生器１２のフロント・パネル・ユ
ーザ・インターフェイスまたは遠隔通信インターフェイ
スによって制御することが可能である。

【００２３】図２には、デジタル・ベースバンド変調器
１０の略ブロック図が示されている。シンボル・ビルダ
５０は、データ入力において受信した入力デジタル・デ
ータを変調状態にマッピングする。先行技術に従って実
施されたシンボル・ビルダ５０は、そのアナログ値によ
ってデータ・シンボルを表すシンボル値を生成する。そ
の用途に十分な振幅分解能を得るため、こうしたシンボ
ル値は、一般に、１６ビット以上の長さになり、十分な
スループットを実現するには、より高速の装置またはよ
り広いデータ経路が必要とされる。

【００２４】図３Ａ〜Ｆは、ある特定のデータ・シンボ
ル・セットについて例示し、図解するために示されたも
のであって、制限を目的としたものではない。図３Ａに
は、シンボル値とデータ・シンボル・セットの関係が示
されている。この例の場合、データ・シンボル・セット
は、直交するＩ軸とＱ軸に従って形成される２次元ＩＱ
平面に配置されたドットとして示されている。デジタル
・ベースバンド変調器１０のデータ入力において受信さ
れた入力データは、ＩＱ平面に配置されたデータ・シン
ボル・セットにマッピングすることが可能である。連続
したベクトルａ〜ｅは、新たな入力データの到着に応答
したデータ・シンボル間における遷移である。図３Ｂ及
び３Ｃには、Ｉ及びＱシンボル値が、ベクトルａ〜ｅに
従って、データ・シンボル間の遷移のそれぞれについて
いかに経時変化するかが示されている。

【００２５】シンボル値は、デジタル・フィルタ５２及
び５４に供給される。デジタル・フィルタ５２及び５４
は、各シンボル間の遷移を平滑にし、遷移時間期間にわ
たって中間サンプルとして補間シンボル値を送り出す働
きをする。デジタル・フィルタ５２及び５４は、一般
に、所望の出力帯域幅の被変調出力信号を送り出す働き
をする伝達関数を備えた有限インパルス応答（ＦＩＲ）
フィルタとして実施される。図３Ｄには、所望の出力帯
域幅を得るために、デジタル・フィルタ５２及び５４に
よってフィルタリングが施される、図３Ａからのシンボ
ル間遷移が示されている。図３Ｅ及び３Ｆには、フィル
タリングを施されたＩ及びＱシンボル値が、ベクトルａ
〜ｅに従って、各遷移毎にいかに経時変化するかが示さ
れている。

【００２６】次に、フィルタリングを施されたシンボル
値は、デジタル・アナログ変換器（ＤＡＣ）５６及び５
８に供給され、Ｉベースバンド信号及びＱベースバンド
信号に変換される。ＤＡＣ５６及び５８の出力に低域フ
ィルタ（不図示）を設けることによって、Ｉベースバン
ド信号及びＱベースバンド信号にＤＡＣ５６及び５８の
サンプル・レートに従って生じるサンプリング成分を除
去することも可能になる。

【００２７】図４には、従来のＦＩＲフィルタに従って
実施可能なデジタル・フィルタ５２のより詳細なブロッ
ク図が示されている。シンボル・ビルダ５０からのシン
ボル値は、制御入力がＭｏｄ（Ｎ）（モジュロＮ）カウ
ンタ６２に接続されたマルチプレクサ（ＭＵＸ）６０の
第１の入力に到着する。ＭＵＸ６０の第２の入力は、ゼ
ロ・サンプル入力に接続される。ＭＵＸ６０は、サンプ
リング・レートを高くするため、サンプル値が到着する
と、各サンプル値間にＮ−１のゼロ・サンプルを挿入す
ることによってアップ・サンプリング操作を実施する。
アップ・サンプリングを実施すると、フィルタリングを
施されたシンボル値について、より高いサンプリング・
レートで、ベクトルａ〜ｅに基づく各遷移毎に補間シン
ボル値を生成することが可能になる。

【００２８】ＭＵＸ６０によって得られるアップ・サン
プリング値は、シフト・レジスタ６４に供給される。図
示のように、Ｎ＝３、すなわち、３倍のアップサンプリ
ングの場合、２つのゼロ値が、Ｄ₁、Ｄ₂、．．．Ｄ_mと
して示されたシンボル値のそれぞれの間に挿入される。
１組の乗算器６６によって、シフト・レジスタ６４の各
レジスタの値に１組のフィルタ定数ｈ₀、ｈ₁、．．．ｈ
_nが掛け合わせられて、加算器６８に供給され、各タッ
プ積が合計されて、フィルタリングを施したシンボル値
が得られる。こうして、シフト・レジスタ６４、１組の
乗算器６６、及び、加算器６８によって、１組のフィル
タ定数値ｈ₀、ｈ₁、．．．ｈ_nによって決まる伝達関数
を備えた従来のＦＩＲフィルタが実施される。

【００２９】比較的実施が容易であるが、従来のＦＩＲ
フィルタにはいくつかの制限がある。従来のＦＩＲフィ
ルタにおいて、フィルタ定数にゼロ値を掛けて、タップ
積を合計するのは、その結果が、フィルタリングを施し
たシンボル値に寄与するわけではないので、計算効率が
よくない。一般に、乗算演算は、計算効率がよくなく、
マイクロプロセッサを用いて、数クロック・サイクルに
わたって実行しなければならない場合が多い。

【００３０】図５は、本発明によるデジタル・ベースバ
ンド変調器１００のブロック図である。シンボル・ビル
ダ１０２は、図２に示すシンボル・ビルダ５０と同様の
やり方で、データ入力２６において受信したデジタル・
データを変調状態にマッピングする。しかし、シンボル
・ビルダ１０２は、シンボル値ではなく、Ｉ状態インデ
ックス及びＱ状態インデックスを含む状態インデックス
を生成する。望ましい実施態様の場合、マッピングは、
それぞれ、１６までのシンボル状態の２つのベクトルか
ら構成される、２５６までの固有のシンボル状態につい
て実施することが可能である。ベクトルは、交互に、Ｉ
とＱを表すこともできるし、あるいは、選択された変調
方式を発生させる必要に応じて、周波数、振幅、また
は、位相の組み合わせを表すことも可能である。従っ
て、２５６までのシンボル状態に関して、シンボル・ビ
ルダは、１つのシンボルにつき入力データの８ビットま
でを用いて、デジタル変調方式を処理することが可能で
ある。本発明によるシンボル・ビルダ１０２の働きにつ
いては、下記においてより詳細に述べることにする。

【００３１】Ｉ状態インデックス及びＱ状態インデック
スが、デジタル・フィルタ１０４及び１０６に供給され
る。Ｉ状態インデックス及びＱ状態インデックスは、相
当するシンボル値の代わりに、デジタル・フィルタ１０
４及び１０６の各フィルタ内のＲＡＭに記憶された積テ
ーブルにアドレス指定する手段として用いられる。デジ
タル・フィルタ１０４及び１０６は、アップ・サンプリ
ング及びフィルタリング操作を施して、デジタル・フィ
ルタ５２及び５４（図２に示す）によって得られるのと
同様の、フィルタリングを施したシンボル値を送り出す
が、やり方が明らかに異なっている。デジタル・フィル
タ１０４及び１０６は、計算効率をよくして、シンボル
・スループット速度を最大にするやり方で実施された。
同時に、デジタル・フィルタ１０４及び１０６は、容易
に構成可能であるため、デジタル・ベースバンド変調器
１００の汎用性が最大化される。望ましい実施態様の場
合、デジタル・フィルタ１０４及び１０６は、部品数を
最小限に抑えるため、デジタル・ベースバンド変調器１
００に用いられるＲＡＭの全てを含んでいる専用集積回
路だけを利用して実施される。デジタル・フィルタ１０
４及び１０６の働きについては、下記においてさらに詳
細に述べることにする。

【００３２】デジタル・フィルタ１０４及び１０６によ
って得られる、フィルタリングを施したＩシンボル値及
びＱシンボル値が、リサンプラ１０８に供給される。リ
サンプラ１０８は、入力サンプル・レートで受信した、
フィルタリングを施されたＩシンボル値及びＱシンボル
値を出力サンプル・レートに変換する。望ましい実施態
様の場合、出力サンプル・レートは、２５ＭＨｚ〜５０
ＭＨｚの間でオクターブにわたって変動する可能性があ
る。入力サンプル・レートと出力サンプル・レートの比
は、プログラム可能な整数パラメータである。１９９３
年８月１０日にＲｏｎａｌｄＷ．Ｐｏｔｔｅｒに対し
て発行され、ヒューレット・パッカード社に譲渡され
た、米国特許第５，２３５，５３４号「ＭＥＴＨＯＤ
ＡＮＤＡＰＰＡＲＡＴＵＳＦＯＲＩＮＴＥＲＰＯ
ＬＡＴＩＮＧＢＥＴＷＥＥＮＤＡＴＡＳＡＭＰＬ
ＥＳ」には、周波数情報を保持したまま、サンプル・レ
ートを有効に上下に変化させる再サンプリング技法につ
いて記載がある。

【００３３】リサンプラ１０８によって得られる再サン
プリングを施されたシンボル値は、ＤＡＣ１１０及び１
１２に供給され、出力サンプル・レートでアナログ電圧
に変換される。低域フィルタ１１４及び１１６は、出力
サンプル・レートの倍数近くに生じるサンプリング成分
を阻止する働きをし、同時に、所望の出力信号帯域幅に
わたって、ほぼフラットな振幅及び群遅延対周波数特性
を示すＩベースバンド信号及びＱベースバンド信号が得
られるようにする伝達関数を備える、アナログ再構成フ
ィルタである。

【００３４】周波数シフト・キー（ＦＳＫ）変調の場
合、Ｉベースバンド信号は、スイッチ２４（図１に示
す）を介してシンセサイザ１４に直接供給することが可
能である。Ｑベースバンド信号は、通常、このケースで
は利用されない。

【００３５】代わりに、ＩＱ変調器１６に加えられるＩ
ベースバンド信号及びＱベースバンド信号を用いて、Ｆ
ＳＫ及びＰＳＫ（位相シフト・キーイング）変調を発生
することも可能である。リサンプラ１０８とデジタル・
フィルタ１０４の間には、ＦＳＫ変調を支援するため、
スイッチ１２０を介して選択的にスイッチすることが可
能な位相累算器１１８が挿入される。位相累算器１１８
とリサンプラ１０８の間には、スイッチ１２４及び１２
６を介して選択的にスイッチすることが可能な極・直角
変換器（polar to rectangular converter）１２２が挿
入される。位相累算器１１８は、ＦＳＫ変調のため、極
・直角変換器１２２についてＩベースバンド信号の瞬時
位相をずっと把握する。変換が非線形のため、フィルタ
リング前に、位相領域（極）をＩ及びＱ領域（直角）に
変換することはできないので、極・直角変換器１２２
は、位相領域からＩ及びＱ領域への変換を実施する働き
をすることが必要になる。ＦＳＫ及びＰＳＫ変調を発生
するこの方法の場合、極・直角変換器１２２は、デジタ
ル・フィルタ１０４からフィルタリングを施されたＩシ
ンボル値を受信して、Ｉベースバンド信号とＱベースバ
ンド信号の両方を送り出す。位相累算器１１８は、この
方法によるＦＳＫ変調の発生だけに利用される。

【００３６】デジタル・フィルタ１０６とリサンプラ１
０８の間には、スイッチ１３０を介して選択的にスイッ
チすることが可能な1/2シンボル遅延器１２８が挿入さ
れる。1/2シンボル遅延器１２８は、オフセット直角位
相シフト・キー（ＯＱＰＳＫ）変調のようなさまざまな
方式のオフセット変調を支援するため、フィルタリング
を施されたＩシンボル値とＱシンボル値の間に選択され
たオフセット量を生じさせる。

【００３７】高いシンボル・スループット、適応しやす
さ、少ない部品数を含む、本発明によるデジタル・ベー
スバンド変調器１１０の利点は、さらに詳細に後述する
ように、デジタル・フィルタ１０４及び１０６によって
処理されるＩ及びＱ状態インデックスを生成するシンボ
ル・ビルダ１０２によって達成される。

【００３８】図６には、シンボル・ビルダ１０２の詳細
なブロック図が示されている。入力データは、並列８ビ
ット・データ・ワードとして到着し、各データワード
は、最高のシンボル・スループットを実現するため、デ
ータ・シンボルの形成に利用される。シンボル・ビルダ
１０２によって、スイッチ２００で選択される、絶対変
調フォーマット及び差分変調フォーマットを含む、いく
つかの異なる変調フォーマットに適合することが可能で
ある。

【００３９】絶対変調フォーマットの場合、データ入力
２６において受信する入力データは、状態テーブル・マ
ップ２０４を納めたランダム・アクセス・メモリ（ＲＡ
Ｍ）２０２のアドレス入力に、データ・ワードとして直
接結合される。状態テーブル・マップ２０４は、各デー
タワードを、Ｉ状態インデックス及びＱ状態インデック
スの形態をなすデータ・シンボルにマッピングするた
め、入力データに従ってアクセスを受ける。各データ・
シンボルにアクセスする際、Ｉシンボル・インデックス
及びＱシンボル・インデックスが、ＲＡＭ２０２の出力
に生じる。ＩＱ変調の場合、可能性のある各データ・シ
ンボルは、ＩＱ平面の絶対位置にマッピングしなければ
ならず、順次シンボル間に依存関係はない。絶対変調フ
ォーマットの一例が、ＱＰＳＫである。

【００４０】一方、差分変調フォーマットは、入力デー
タを変調状態間の変化にマッピングすることを必要とす
る。スイッチ２００が差動位置にある場合、入力データ
は、状態遷移テーブル２０８を納めたＲＡＭ２０６のア
ドレス入力に結合される。ＲＡＭ２０６の出力は、累算
器２１０に接続される。ＲＡＭ２０６のアドレス入力に
おいてデータ・ワードとして受信した入力データから、
各データ・ワードをインクリメント値にマッピングする
ため、状態遷移テーブル２０８がアクセスを受ける。イ
ンクリメント値を累算器２１０に記憶された現在の変調
状態に加えることによって、新たな変調状態が得られ
る。累算器２１０の係数は、その出力がラップ・アラウ
ンドするように、所望の変調フォーマットにおける状態
数に等しくセットするのが望ましい。新たな変調状態
は、ＲＡＭ２０２に供給され、状態テーブル・マップ２
０４に従ってＩ状態インデックス及びＱ状態インデック
スが得られる。

【００４１】図７、８、９、及び、１０には、デジタル
・フィルタ１０４及び１０６の働きが詳細に示されてい
る。デジタル・フィルタ１０４及び１０６は、補間ルッ
ク・アップ乗算器のブロックを利用して実施される。図
４の従来のＦＩＲフィルタに関して示されているよう
に、各フィルタ定数及びシンボル毎に乗算演算を実施す
る代わりに、各フィルタ定数とシンボル値の事前計算タ
ップ積を含むＲＡＭベースのルック・アップ・テーブル
が利用される。ＲＡＭからの内容の検索は、一般に、１
クロック・サイクルで実施可能であるが、乗算演算は、
複数クロック・サイクルか、または、かなりの量のデジ
タル論理を必要とする。例えば、１６ビットの単一サイ
クル乗算器は、既知のデジタル設計技法によれば、１６
の１６ビット加算器と１６のスイッチを必要する。

【００４２】アップ・サンプリングは、デジタル・フィ
ルタ１０４及び１０６において、ルック・アップ・テー
ブルのアドレスの一部としてタップ・インデックスを用
いて実施されるが、アップ・サンプリング操作を達成す
るため、タップ・インデックスの操作は出力サンプリン
グ・レートを高くして行われる。サイズが固定されたＲ
ＡＭ内におけるデータ・シンボル当たりのサンプル数、
フィルタ・ブロック数、及び、演算速度間のトレード・
オフを利用するために、補間ルック・アップ乗算器を利
用した各種フィルタ構造の活用が容易に行えることが分
かった。アップ・サンプリング・レートは、シンボル間
の遷移中における補間を可能にするため、図４に示す従
来のＦＩＲフィルタにおいてゼロ・サンプルの挿入によ
って達成済みのサンプリング・レートの相対的上昇を表
している。「フィルタ・ブロック」は、デジタル・フィ
ルタ１０４及び１０６において利用可能なタップ数を表
している。演算速度は、デジタル・フィルタ１４及び１
０６によって処理可能なシンボル数／秒を表している。

【００４３】デジタル・フィルタ１０４及び１０６は、
そのキー属性が表１に示されている、高速モード、通常
モード、及び、長モードを含む、本発明による１組のデ
ジタル・フィルタ構成間において容易に構成可能であ
る。図７には、各種モードが構成されるブロックを形成
する、補間ルック・アップ乗算器を実施するデジタル・
フィルタ１０４の一部が示されている。図８には、高速
モードが示されている。図９には、通常モードが示され
ている。図１０には、長モードが示されている。この１
組のデジタル・フィルタ構成は、アドレス・ラインとデ
ータ・ラインをスイッチして、ＲＡＭ３０２を異なるブ
ロック・サイズに分割することによって得られる。

【００４４】

【表１】

【００４５】図７には、補間ルック・アップ乗算器を実
施するデジタル・フィルタ１０４の一部に関する詳細な
ブロック図が示されている。ブロック１及びブロック２
で表示された２つのブロックだけしか示されていない。
本発明の望ましい実施態様によれば、デジタル・フィル
タ１０４及び１０６には、全部で１６〜３２のブロック
が与えられる。デジタル・フィルタは、同じやり方で実
施される。図４に示されたシンボル値を処理するデジタ
ル・フィルタ５２とは対照的に、本発明によるデジタル
・フィルタ１０４及び１０６は、上述のシンボル・ビル
ダ１０２によって生成されるＩ状態インデックス及びＱ
状態インデックスを処理する。Ｉ状態インデックスが、
直列に接続されたレジスタ３００ａ、３００ｂ等を含ん
でいるシフト・レジスタ３００、及び、ＲＡＭ３０２ａ
のアドレス入力にも供給される。各Ｉ状態インデックス
は、入力サンプルレートで、レジスタ３００ａ、３００
ｂ等においてシフトされる。

【００４６】タップ・インデックスが、ＲＡＭ３０２ａ
のアドレス入力に供給される。Ｉ状態インデックス及び
タップ・インデックスは、共に、ＲＡＭ３０２ａに提供
される複合アドレスを形成する。ＲＡＭ３０２ａには、
ブロック１によって形成されるタップに関するフィルタ
定数とシンボル値のタップ積を納めたタップ積テーブル
３０４ａが納められている。タップ・インデックスは、
出力サンプル・レートで所望の数のサブインターバルわ
たって循環することによって、アップ・サンプリングを
実施するのに有効である。ゼロ・サンプルとフィルタ定
数との積はゼロになるので、シフト・レジスタ３００に
はゼロ・サンプルは挿入されない。こうして、ゼロ・サ
ンプルを挿入する効果が、タップ・インデックスを利用
することによって効率よく発揮される。タップ積テーブ
ル３０４ａからのタップ積が、加算器３０６に供給され
る。レジスタ３００ａ及びタップ積３０４ａを納めたＲ
ＡＭ３０２ａは、全体としてブロック１と表示されたブ
ロックを形成している。レジスタ３００ｂ、ＲＡＭ３０
２ｂ、及び、タップ積テーブル３０４ｂから構成される
ブロック２と表示された第２のブロックも示されてい
る。各ブロックからのタップ積は、加算器３０６に供給
され、その全てが合計されて、フィルタリングを施した
シンボル値が得られる。タップ積テーブル３０４ａ及び
３０４ｂ、並びに、他のブロックに関する他のタップ積
テーブルの内容は、同様にデジタル・フィルタ１０４及
び１０６の所望の伝達関数に応じて異なることになる。

【００４７】タップ・インデックスは、高速モード及び
長モードでシンボル当たり８サンプルと見越して、３ビ
ット幅になる。従って、状態インデックスとタップ・イ
ンデックスによって形成される複合アドレスは、７ビッ
ト幅になり、１２８ワードのサイズで、各データ・ワー
ド毎に７ビット幅のアドレスでアドレス指定可能な、Ｒ
ＡＭ１２８が必要になる。

【００４８】タップ・インデックスは、通常モードでシ
ンボル当たり１６サンプルと見越して、４ビット幅にな
る。従って、この場合、状態インデックスとタップ・イ
ンデックスによって形成される複合アドレスは、８ビッ
ト幅になり、２５６ワードのサイズに構成された、各デ
ータ・ワード毎に８ビット幅のアドレスでアドレス指定
可能な、ＲＡＭ３０２ａ及び３０２ｂが必要になる。

【００４９】図８は、高速モードに合わせて構成された
デジタル・フィルタ１０４及び１０６のアーキテクチャ
全体を示すブロック図である。分かりやすくするため、
タップ・インデックス（図７に示す）は省略されてい
る。ブロック図の上半分に示されたデジタル・フィルタ
１０４は、シフト・レジスタ３００においてＩ状態イン
デックスを受信し、一方、下半分に示されたデジタル・
フィルタ１０６は、シフト・レジスタ４００においてＱ
状態インデックスを受信する。デジタル・フィルタ１０
４及び１０６は、両方とも、長さが１６ブロックであ
り、その間に合計３２ブロックが存在することになる。
ＲＡＭ３０２及び４０２は、選択されたアップ・サンプ
リング量、及び、ＲＡＭ３０２及び４０２と関連回路の
最高速度に従って、５０ＭＨｚまでの速度で動作する。

【００５０】高速モードの場合、ＲＡＭ３０２へのアク
セスは、出力サンプル毎に１回だけであり、出力サンプ
ル・レートを５０ＭＨｚのマスタ・クロックに等しくす
ることが可能になる。最高マスタ・クロック・レート
は、デジタル・ベースバンド変調器１００の実施に用い
られる特定の集積回路テクノロジの最高速度に基づいて
選択することが可能である。ＲＡＭ３０２ａ−ｐからの
タップ値が、加算器３０６に供給されて、フィルタリン
グを施されたＩシンボル値が得られる。ＲＡＭ４０２ａ
−ｐからのタップ値が、加算器４０６に供給されて、フ
ィルタリングを施されたＱシンボル値が得られる。

【００５１】図９には、通常モードで組み合わせられた
デジタル・フィルタ１０４及び１０６のアーキテクチャ
全体が示されている。Ｉ状態インデックスが、シフト・
レジスタ３００において受信され、Ｑ状態インデックス
が、シフト・レジスタ４００において受信される。ＲＡ
Ｍ３０２ａは、２５６ワードのサイズに再構成され、ス
イッチ４０４−１ａを介して、レジスタ３００ａから、
次に、レジスタ４００ａから、交互に４ビットを受信す
る。タップ・インデックスは、他の４つのアドレス・ビ
ットを形成する。ＲＡＭ３０２ａの出力は、スイッチ４
０４−２ａを介して、加算器３０６と加算器４０６に交
互に供給される。スイッチ４０４−１ａ及び４０４−２
ａは、各マスタクロック・サイクル毎に、連動して、互
いにトグルし、これによって、Ｉデジタル・フィルタ経
路とＱデジタル・フィルタ経路の間でＲＡＭ３０２ａを
共用することが可能になる。こうして、ブロック毎にア
クセス可能なワード数が倍になるが、トレード・オフと
して、高速モードの場合、シンボルのサンプル・レート
が５０ＭＨｚから２５ＭＨｚに半減する。レジスタ３０
０ａ及び４００ａと、タップ積テーブル３２０ａを納め
たＲＡＭ３０２ａは、全体として、ブロック１と表示さ
れたブロックを形成している。通常モードでは、全部で
１６のブロックが利用される。ＲＡＭ３０２ａ−ｐから
のタップ値は、スイッチ４０４−２ａ〜４０４−２ｐを
介して、加算器３０６及び４０６に交互に供給され、フ
ィルタリングを施したＩシンボル値及びＱシンボル値が
得られる。

【００５２】図１０には、長モードで組み合わせられた
デジタル・フィルタ１０４及び１０６のアーキテクチャ
全体が示されている。Ｉ状態インデックスが、シフト・
レジスタ３００で受信され、Ｑ状態インデックスが、シ
フト・レジスタ４００において受信される。ＲＡＭ３０
２ａは、１２８ワードに再構成され、スイッチ４０４−
１ａを介して、レジスタ３００ａから、次に、レジスタ
４００ａから、交互に４ビットを受信する。タップ・イ
ンデックスは、４アドレス・ビットから３アドレス・ビ
ットに減少したが、ブロック数は、１６から３２に増大
した。従って、通常モードと長モードの間で、フィルタ
・ブロックに不利になるように、サンプル毎のシンボル
数のトレード・オフが実施されたことになる。高速モー
ド、通常モード、及び、長モードの間におけるデジタル
・フィルタ１０４及び１０６の再構成が容易であるた
め、多種多様なデジタル変調への適応に関して汎用性を
増すことが可能になる。

【００５３】図１１には、一般にスペクトラム拡散とし
て知られる、符号分割多元接続（ＣＤＭＡ）デジタル変
調に適応する本発明によるデジタル・ベースバンド変調
器１００の代替実施態様が示されている。擬似ランダム
・ビット・シーケンサ（ＰＲＢＳ）５００及び５０２
は、ＸＯＲゲート５０４及び５０６を介して、さらに、
スイッチ５０８ａ−ｂを介して、デジタル・フィルタ１
０４及び１０６に接続されている。スイッチ５０８ａ−
ｂは、ＣＤＭＡモードのデジタル・ベースバンド変調器
１００に関して、ＸＯＲゲート５０４及び５０６を介し
て、通常モードのシンボル・ビルダ１０２とＰＲＢＳ５
００及び５０２の間で、データ入力源の選択を行う。上
述の操作に関して、シンボル・ビルダ１０２は、通常モ
ードの場合、スイッチ５０８ａ−ｂをアップ位置にして
選択される。ＣＤＭＡモードの操作に関して、スイッチ
５０８ａ−ｂは、ダウン位置につく。

【００５４】ＰＲＢＳ５００及び５０２は、ＣＤＭＡを
実施するような、さまざまな擬似ランダム反復デジタル
・シーケンスを含むようにプログラムすることが可能で
ある。工業規格によるＣＤＭＡの一例として、ＥＩＡ／
ＴＩＡ（電子工業会／電気通信工業会）工業規格９５
（ＩＳ−９５）がある。デジタル・フィルタ１０４及び
１０６は、ＩＳ−９５のような現行の工業規格に従った
フィルタ伝達関数が得られるように、同時に、新生の工
業規格を遵守する汎用性が保たれるように、簡単に構成
することが可能である。Ｉデータ入力及びＱデータ入力
は、ＸＯＲゲート５０４及び５０６に対する入力で受信
される。

【００５５】ＩＳ−９５規格によれば、Ｉデータ入力及
びＱデータ入力は、同じであり、本発明の場合、並列に
接続される。Ｉデータ入力及びＱデータ入力は、それぞ
れ、ＣＤＭＡの４つのチャネルに相当する、４つのライ
ンを備えている。ＰＲＢＳ５００及び５０２によって、
長さが同じであるが、内容の異なるビット・シーケンス
が生成され、４ＣＤＭＡチャネルのほかに、ＸＯＲゲー
ト５０４及び５０６にも加えられ、ＸＯＲゲート５０４
及び５０６の出力において、Ｉチップ・インデックス及
びＱチップ・インデックスと呼ばれる複合プロダクトが
形成される。デジタル・フィルタ１０４及び１０６は、
上述のやり方で、Ｉチップ・インデックス及びＱチップ
・インデックスにフィルタリングを施す働きをする。

【００５６】デジタル・フィルタ１０４及び１０６にお
けるアップ・サンプリング及び補間操作は、デジタル・
フィルタ１０４及び１０６におけるＲＡＭベースのルッ
ク・アップ乗算器の利点と共に、高シンボル・スルー・
プットを実現するために利用可能である。４ＣＤＭＡチ
ャネルの状態によって、シンボル状態が直接決まるの
で、ＣＤＭＡモードの場合、デジタル・ベースバンド変
調器１００には、シンボル・ビルダ１０２の必要がな
く、生じさせることになっているのがＣＤＭＡ変調だけ
であれば、省略することが可能である。

【００５７】当該技術における通常の技術者には明らか
なように、そのより広い態様において、本発明の精神を
逸脱することなく、本発明の上述の望ましい実施態様の
細部に多くの変更を加えることが可能である。例えば、
デジタル・フィルタ１０４及び１０６は、シンボル当た
りのサンプル数、出力サンプル・レート、及び、ブロッ
ク数に関して、多くの他の構造及び組み合わせをなすよ
うに容易に構成することが可能である。ＲＡＭ３０２及
び４０２の代わりに、より大きいか、あるいは、より小
さいサイズのＲＡＭを簡単に用いることが可能である。

【００５８】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００５９】[実施態様１]入力データを受信するデータ
入力を有し、前記入力データに従って、Ｉ状態インデッ
クスとＱ状態インデックスとを生成するシンボル・ビル
ダと、前記シンボル・ビルダに結合され、前記Ｉ状態イ
ンデックスと前記Ｑ状態インデックスとを受信して、フ
ィルタリングを施したＩシンボル値及びＱシンボル値を
生成する第１、第２のデジタル・フィルタと、前記第
１、第２のデジタル・フィルタに結合され、入力サンプ
ル・レートで前記フィルタリングを施されたＩサンプル
値及びＱサンプル値を受信し、出力サンプル・レートで
前記フィルタリングを施したＩシンボル値及びＱシンボ
ル値を再サンプリングするリサンプラと、前記リサンプ
ラに結合され、前記フィルタリングを施されたＩシンボ
ル値及びＱシンボル値を受信し、前記出力サンプル・レ
ートでＩベースバンド信号及びＱベースバンド信号を生
成する第１、第２のデジタル・アナログ変換器と、を備
えて成るデジタル・ベースバンド変調器。

【００６０】[実施態様２]前記第１、第２のデジタル・
フィルタが、前記Ｉ状態インデックス及び前記Ｑ状態イ
ンデックスにアップ・サンプリング及びフィルタリング
を施して、前記フィルタリングを施したＩシンボル値及
びＱシンボル値を生成することを特徴とする、実施態様
１に記載のデジタル・ベースバンド変調器。

【００６１】[実施態様３]前記第１、第２のデジタル・
アナログ変換器に結合され、前記出力サンプル・レート
に従って前記Ｉベースバンド信号及びＱベースバンド信
号にフィルタリングを施す第１、第２の低域通過フィル
タをさらに備えて成る、実施態様１に記載のデジタル・
ベースバンド変調器。

【００６２】[実施態様４]前記第１のデジタル・フィル
タと前記リサンプラとの間に挿入された位相累算器と、
前記位相累算器と前記リサンプラの間に挿入された極・
直角変換器と、をさらに備えて成り、前記位相累算器と
前記極・直角変換器によって、前記フィルタリングを施
されたＩシンボル値が位相領域から直角領域に変換され
ることを特徴とする、実施態様１に記載のデジタル・ベ
ースバンド変調器。

【００６３】[実施態様５]前記第２のデジタル・フィル
タと前記リサンプラとの間に挿入されて、前記フィルタ
リングを施されたＩシンボル値とＱシンボル値との間の
選択された量のオフセットを生じさせる1/2シンボル遅
延器をさらに備えて成る、実施態様１に記載のデジタル
・ベースバンド変調器。

【００６４】[実施態様６]前記シンボル・ビルダが、絶
対変調フォーマット及び差分変調フォーマットに適応す
ることを特徴とする、実施態様１に記載のデジタル・ベ
ースバンド変調器。

【００６５】[実施態様７]前記シンボル・ビルダが、前
記入力データをインクリメント値にマッピングする状態
遷移テーブルと、前記状態遷移テーブルに結合されて前
記インクリメント値を受信する累算器であって、中に記
憶されている現在の変調器状態に前記インクリメント値
を加える累算器と、前記絶対変調フォーマットに関する
前記入力データ、及び、前記差分変調フォーマットに関
する前記現在の変調状態を選択的に受信し、前記Ｉ状態
インデックス及びＱ状態インデックスを生成する状態テ
ーブル・マップと、を備えて成ることを特徴とする、実
施態様６に記載のデジタル・ベースバンド変調器。

【００６６】[実施態様８]前記第１、第２のデジタル・
フィルタが、高速モード、通常モード、及び、低速モー
ドからなる１組のデジタル・フィルタ構成を有している
ことを特徴とする、実施態様１に記載のデジタル・ベー
スバンド変調器。

【００６７】[実施態様９]前記第１、第２のデジタルフ
ィルタが、前記データ入力に結合されて前記Ｉ状態イン
デックス及びＱ状態インデックスを受信する第１、第２
のシフト・レジスタと、ＲＡＭに記憶され、前記第１、
第２のシフト・レジスタに結合されて前記Ｉ状態インデ
ックス及びＱ状態インデックスとタップ・インデックス
とを受信し、前記Ｉ状態インデックス及びＱ状態インデ
ックスの１つと前記タップ・インデックスとに応答して
タップ積を生成する、複数のタップ積テーブルと、複数
のタップ積テーブルのそれぞれに結合されて、前記タッ
プ積を受信し、前記フィルタリングを施されたＩ出力デ
ータ及びＱ出力データを生成する第１、第２の加算器
と、を備えて成ることを特徴とする、実施態様８に記載
のデジタル・ベースバンド変調器。

【００６８】[実施態様１０]前記デジタル・ベースバン
ド変調器が、通常モードとＣＤＭＡモードとを有してい
ることを特徴とする、実施態様１に記載のデジタル・ベ
ースバンド変調器。

【００６９】[実施態様１１]ＣＤＭＡモードにおける前
記デジタル・ベースバンド変調器が、前記第１、第２の
デジタル・フィルタに結合されて前記第１、第２のデジ
タル・フィルタによってフィルタリングを施されたＩチ
ップ・インデックスとＱチップ・インデックスとを生成
する第１、第２の擬似ランダム・ビット・シーケンサを
さらに備えて成ることを特徴とする、実施態様１０に記
載のデジタル・ベースバンド変調器。

【００７０】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、さまざまなデジタル変調方式に容易に適合可
能なデジタル・ベースバンド変調器を提供することがで
きる。さらに、部品が少なく、電力消費が低減され、製
造コストが低減されたデジタル・ベースバンド変調器を
提供することができる。

【図面の簡単な説明】

【図１】信号発生器に適用される、本発明によるデジタ
ル・ベースバンド変調器のブロック図である。

【図２】デジタル・ベースバンド変調器の概略ブロック
図である。

【図３Ａ】デジタル・ベースバンド変調器によって生じ
るＩ信号及びＱ信号の関係を示す図である。

【図３Ｂ】デジタル・ベースバンド変調器によって生じ
るＩ信号及びＱ信号の関係を示す図である。

【図３Ｃ】デジタル・ベースバンド変調器によって生じ
るＩ信号及びＱ信号の関係を示す図である。

【図３Ｄ】デジタル・ベースバンド変調器によって生じ
るＩ信号及びＱ信号の関係を示す図である。

【図３Ｅ】デジタル・ベースバンド変調器によって生じ
るＩ信号及びＱ信号の関係を示す図である。

【図３Ｆ】デジタル・ベースバンド変調器によって生じ
るＩ信号及びＱ信号の関係を示す図である。

【図４】従来のＦＩＲフィルタ技法を用いて実施され
る、図２に示すデジタル・フィルタのブロック図であ
る。

【図５】本発明によるデジタル・ベースバンド変調器の
ブロック図である。

【図６】図５に示すシンボル・ビルダの詳細なブロック
図である。

【図７】図５に示すデジタル・フィルタの一部に関する
詳細なブロック図である。

【図８】図７に示すブロックを利用したデジタル・フィ
ルタの高速モードを示すブロック図である。

【図９】デジタル・フィルタの通常モードを示すブロッ
ク図である。

【図１０】デジタル・フィルタの長モードを示すブロッ
ク図である。

【図１１】ＣＤＭＡ信号に適応する、図５に示すデジタ
ル・ベースバンド変調器の代替実施態様を示す図であ
る。

【符号の説明】

１０：デジタル・ベースバンド変調器１２：信号発生器１４：シンセサイザ１６：ＩＱ変調器１８：乗算器２０：乗算器２２：周波数入力２４：スイッチ２６：データ入力５０：シンボル・ビルダ５２：デジタル・フィルタ５４：デジタル・フィルタ５６：デジタル・アナログ変換器５８：デジタル・アナログ変換器６０：マルチプレクサ６２：モジューロＮカウンタ６４：シフト・レジスタ６６：乗算器６８：加算器１００：デジタル・ベースバンド変調器１０２：シンボル・ビルダ１０４：デジタル・フィルタ１０６：デジタル・フィルタ１０８：リサンプラ１１０：デジタル・アナログ変換器１１２：デジタル・アナログ変換器１１４：低域フィルタ１１６：低域フィルタ１１８：位相累算器１２０：スイッチ１２２：極・直角変換器１２４：スイッチ１２６：スイッチ１２８：1/2シンボル遅延器１３０：スイッチ２００：スイッチ２０２：ＲＡＭ２０４：状態テーブル・マップ２０６：ＲＡＭ２０８：状態遷移テーブル２１０：累算器３００：シフト・レジスタ３０２：ＲＡＭ３０４：タップ積テーブル３０６：加算器４００：シフト・レジスタ４０２：ＲＡＭ４０４：スイッチ４０６：加算器５００：ＰＲＢＳシーケンサ５０２：ＰＲＢＳシーケンサ５０４：ＸＯＲゲート５０６：ＸＯＲゲート５０８：スイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者ウィリアム・ジェイ・アンクラムアメリカ合衆国カリフォルニア州サンタ・ローザフィエスタ・レーン2020

Claims

【特許請求の範囲】

【請求項１】入力データを受信するデータ入力を有し、
前記入力データに従って、Ｉ状態インデックスとＱ状態
インデックスとを生成するシンボル・ビルダと、前記シンボル・ビルダに結合され、前記Ｉ状態インデッ
クスと前記Ｑ状態インデックスとを受信して、フィルタ
リングを施したＩシンボル値及びＱシンボル値を生成す
る第１、第２のデジタル・フィルタと、前記第１、第２のデジタル・フィルタに結合され、入力
サンプル・レートで前記フィルタリングを施されたＩサ
ンプル値及びＱサンプル値を受信し、出力サンプル・レ
ートで前記フィルタリングを施したＩシンボル値及びＱ
シンボル値を再サンプリングするリサンプラと、前記リ
サンプラに結合され、前記フィルタリングを施されたＩ
シンボル値及びＱシンボル値を受信し、前記出力サンプ
ル・レートでＩベースバンド信号及びＱベースバンド信
号を生成する第１、第２のデジタル・アナログ変換器
と、を備えて成るデジタル・ベースバンド変調器。