JPH11330704A - Printed wiring board and manufacture thereof - Google Patents
Printed wiring board and manufacture thereofInfo
- Publication number
- JPH11330704A JPH11330704A JP10139202A JP13920298A JPH11330704A JP H11330704 A JPH11330704 A JP H11330704A JP 10139202 A JP10139202 A JP 10139202A JP 13920298 A JP13920298 A JP 13920298A JP H11330704 A JPH11330704 A JP H11330704A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- hole
- wiring board
- printed wiring
- cream solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、隣接する層間の
電気接続を行うビアホールを有するプリント配線板に係
り、特に最外層に形成されたビアホールのうち、表面実
装部品接続用ビアホール内にクリームはんだを充填する
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board having via holes for electrical connection between adjacent layers, and more particularly, to a printed circuit board having a via hole formed in the outermost layer, in which a cream solder is placed in a via hole for connecting a surface mount component. It relates to a filling method.
【0002】[0002]
【従来の技術】プリント配線板の部品実装密度を上げる
ために、層間接続を行うビアホール(VIA HOLE)の小径
化が図られている。例えば直径100μm以下の微小ビ
アホール(μビアホールという)が用いられるようにな
った。2. Description of the Related Art In order to increase the component mounting density of a printed wiring board, a via hole (VIA HOLE) for interlayer connection has been reduced in diameter. For example, micro via holes having a diameter of 100 μm or less (referred to as μ via holes) have come to be used.
【0003】図3は従来のビアホールの構造を示す図で
ある。図3(A)、(B)は最外層に形成した部品実装
用パッドをビアホールに接続したものを示す平面図と側
断面図である。なお図3(B)には表面実装部品として
ICが示されている。図3において符号10は多層プリ
ント配線板、12と14は絶縁板、16は内層回路パタ
ーン、18は外層回路パターンである。両回路パターン
16と18とはビアホール20によって接続されてい
る。またこの外層回路パターン18には、ビアホール2
0に接続された部品実装用パッド22が形成されてい
る。このパッド22にはIC24のリード26がはんだ
付けされている。FIG. 3 shows a structure of a conventional via hole. FIGS. 3A and 3B are a plan view and a side sectional view showing a component mounting pad formed on the outermost layer connected to a via hole. FIG. 3B shows an IC as a surface mount component. In FIG. 3, reference numeral 10 is a multilayer printed wiring board, 12 and 14 are insulating plates, 16 is an inner circuit pattern, and 18 is an outer circuit pattern. Both circuit patterns 16 and 18 are connected by a via hole 20. The outer circuit pattern 18 has a via hole 2
A component mounting pad 22 connected to the “0” is formed. The leads 22 of the IC 24 are soldered to the pads 22.
【0004】図3に示した従来のプリント配線板では、
最外層に設けたビアホール20を部品実装用パッド22
に接続してこのパッド22に部品を実装していたため、
最外層にビアホール20と部品実装用パッド22とを形
成しなければならない。このため部品実装面積が制限さ
れ、実装密度を高めるのが困難になるという問題があっ
た。In the conventional printed wiring board shown in FIG.
The via hole 20 provided in the outermost layer is connected to the component mounting pad 22.
To mount the components on this pad 22,
A via hole 20 and a component mounting pad 22 must be formed in the outermost layer. For this reason, there is a problem that the component mounting area is limited and it is difficult to increase the mounting density.
【0005】そこで外層のビアホールに樹脂を充填し、
この充填した樹脂の上にパッド(ビアパッド)を形成し
て、ここに部品を実装できるようにすることが提案され
た(特開平9−116266号)。すなわちブラインド
ビアホール(パッド・オン・ビア)とするものである。Therefore, a resin is filled in the via hole of the outer layer,
It has been proposed that a pad (via pad) is formed on the filled resin so that components can be mounted thereon (Japanese Patent Application Laid-Open No. Hei 9-116266). That is, it is a blind via hole (pad-on-via).
【0006】このビアホールの構造を図4に示す。図4
において、30、34は絶縁板であり、38がビアホー
ル内に充填された樹脂、40がそのビアホール上に形成
されたビアパッドである。FIG. 4 shows the structure of this via hole. FIG.
In the figures, reference numerals 30 and 34 denote insulating plates, reference numeral 38 denotes a resin filled in a via hole, and reference numeral 40 denotes a via pad formed on the via hole.
【0007】[0007]
【発明が解決しようとする課題】しかしこのようなビア
ホール内に樹脂を充填する方法には、次のような問題点
があった。 (1)ビアホール内に確実に樹脂を充填するためビアホ
ールの深さ以上に樹脂を充填してから外層回路パターン
の上面と面合わせをするという、研磨作業が必要であ
る。 (2)充填材が樹脂であるからその上面にビアパッドを
形成するためには、外層回路パターン形成のための銅め
っきを行った上に、更に銅めっきを行う必要がある。However, the method of filling a resin into the via hole has the following problems. (1) In order to reliably fill the resin in the via hole, it is necessary to perform a polishing operation in which the resin is filled to a depth equal to or greater than the depth of the via hole, and then the upper surface of the outer circuit pattern is aligned. (2) Since the filler is a resin, in order to form a via pad on the upper surface, it is necessary to perform copper plating for forming an outer layer circuit pattern and further perform copper plating.
【0008】本発明は、上記の課題を解決するためにな
されたもので、その第1の目的は、最外層の表面実装部
品接続用ビアホール内にクリームはんだを充填すること
によりビアホール上にビアパッドを形成することなく、
この表面実装部品の接続を可能とするプリント配線板を
提供することである。また、第2の目的は、上記プリン
ト配線板の製造方法を提供することである。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a first object of the present invention is to fill a via pad on a via hole by filling cream solder in a via hole for connecting surface mount components on the outermost layer. Without forming
An object of the present invention is to provide a printed wiring board that enables connection of the surface mount components. A second object is to provide a method for manufacturing the printed wiring board.
【0009】[0009]
【課題を解決するための手段】本発明は、上記課題の解
決のために次の解決手段を提供する。The present invention provides the following means for solving the above-mentioned problems.
【0010】すなわち、本発明になるプリント配線板
は、隣接する層間の電気接続を行うビアホールを有する
プリント配線板において、最外層に形成されたビアホー
ルのうち、表面実装部品接続用ビアホール内にはんだが
充填されていることを特徴とするものである。That is, according to the printed wiring board of the present invention, in a printed wiring board having a via hole for making an electrical connection between adjacent layers, of the via holes formed in the outermost layer, solder is contained in the via hole for connecting a surface mount component. It is characterized by being filled.
【0011】また、本発明になるプリント配線板の製造
方法は、隣接する層間の電気接続を行うビアホールを有
するプリント配線板において、次の工程により最外層に
形成されたビアホールのうち、表面実装部品接続用ビア
ホール内にクリームはんだを充填することを特徴とする
ものである。 (a)下層のビアパッドに達するビアホール用小孔を形
成する工程 (b)このビアホール用小孔内を含む上層全面に銅めっ
きを施す工程 (c)この銅めっき層にビアホールと回路パターンを形
成する工程 (d)この回路パターン形成面全面にフラックスを塗布
する工程 (e)工程cで形成されたビアホールのうち表面実装部
品接続位置に該当するビアホールにクリームはんだを印
刷する工程 (f)リフローソルダリングにより、このクリームはん
だを溶融する工程 (g)フラックスを除去する工程Further, according to the method of manufacturing a printed wiring board of the present invention, in a printed wiring board having a via hole for making an electrical connection between adjacent layers, among the via holes formed in the outermost layer by the following steps, The connection via hole is filled with cream solder. (A) Step of forming via hole small hole reaching lower via pad (b) Step of applying copper plating to the entire upper layer including the inside of this via hole small hole (c) Forming via hole and circuit pattern in this copper plated layer Step (d) Step of applying a flux to the entire surface of the circuit pattern forming surface (e) Step of printing cream solder in the via hole corresponding to the surface mounting component connection position among the via holes formed in step c) (f) Reflow soldering (G) a step of removing the flux
【0012】[0012]
【発明の実施の形態】次に、図を用いて本発明のプリン
ト配線板およびそのプリント配線板の製造方法について
詳しく説明する。図1は本発明の一実施の形態の前段を
示す図、図2は同じく後段を示す図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a printed wiring board according to the present invention; FIG. 1 is a diagram showing a first stage of an embodiment of the present invention, and FIG. 2 is a diagram showing a second stage of the embodiment.
【0013】図1において、50は絶縁板であり、その
少なくとも一方の面には内層回路パターン52が形成さ
れている。この内層回路パターン52は例えば絶縁板5
0に張り付けた銅箔にフォトエッチング法により形成す
ることができる。この絶縁板50には回路パターン52
を覆う絶縁板54が積層される(図1の(A))。In FIG. 1, reference numeral 50 denotes an insulating plate, and an inner layer circuit pattern 52 is formed on at least one surface thereof. This inner layer circuit pattern 52 is, for example, an insulating plate 5
It can be formed on a copper foil stuck to zero by a photoetching method. A circuit pattern 52 is provided on the insulating plate 50.
Is laminated (FIG. 1A).
【0014】この絶縁板54にはビアホール用小孔56
が形成される(図1の(B))。この小孔56はフォト
エッチング法を用いたりレーザーを用いることにより作
ることができる。フォトエッチング法を用いる場合に
は、絶縁板54の材料として感光性樹脂を用い、フォト
マスクを重ねて露光することにより小孔56以外の部分
を硬化させ、小孔56の部分の樹脂を除去すればよい
(フォトビア)。レーザー法の場合は、小径に絞ったレ
ーザーを小孔56の位置に照射することにより加工する
ことができる(レーザービア)。なおこの小孔56は内
層回路パターン52のパッド上に形成される。The insulating plate 54 has small holes 56 for via holes.
Is formed (FIG. 1B). The small holes 56 can be formed by using a photo etching method or a laser. In the case of using the photo-etching method, a photosensitive resin is used as a material of the insulating plate 54, and a portion other than the small holes 56 is hardened by exposing and overlapping a photomask, and the resin in the small holes 56 is removed. (Photo via). In the case of the laser method, the laser beam can be processed by irradiating a laser having a small diameter to the position of the small hole 56 (laser via). The small holes 56 are formed on the pads of the inner circuit pattern 52.
【0015】次に絶縁板54の上面に銅めっきを施す
(図1の(C))。この銅めっき層58の形成は、まず
無電解銅めっきを施して小孔56の内面および絶縁層5
4上面に導電性を付与した後、電解銅めっきを施すこと
により行われる。この銅めっき層58に外層回路パター
ン60を形成する(図1の(D))。こうして、プリン
ト配線板を得る。Next, the upper surface of the insulating plate 54 is plated with copper (FIG. 1C). The copper plating layer 58 is formed by first applying electroless copper plating to the inner surface of the small hole 56 and the insulating layer 5.
4 is performed by applying electrolytic copper plating after imparting conductivity to the upper surface. An outer layer circuit pattern 60 is formed on the copper plating layer 58 (FIG. 1D). Thus, a printed wiring board is obtained.
【0016】この外層回路パターン60の上面にフラッ
クス62を塗布する(図2の(E))。このとき、ビア
ホール56A内にフラックス62が入り込むように特に
ビアホール56A上に多めに塗布する。このフラックス
は液体のものを用いるのが良い。A flux 62 is applied to the upper surface of the outer circuit pattern 60 (FIG. 2E). At this time, a large amount of the flux 62 is applied particularly to the via hole 56A so that the flux 62 enters the via hole 56A. It is preferable to use a liquid flux.
【0017】液体のフラックスは流動性が良いから、外
層回路パターン60の上面に塗布することにより、ビア
ホール56A内に円滑に流入され、ビアホール56A内
の気泡を追い出してこのフラックス62と置換させるこ
とができる。このフラックス62を塗布し、余分なフラ
ックス62を除去した後、ビアホール56A(表面実装
部品接続用ビアホール)上に所定量のクリームはんだ6
4をスクリーン印刷法により印刷する(図2(F))。Since the liquid flux has good fluidity, it can be smoothly applied to the upper surface of the outer layer circuit pattern 60 to flow into the via hole 56A and expel bubbles in the via hole 56A to replace the flux 62. it can. After applying the flux 62 and removing the excess flux 62, a predetermined amount of the cream solder 6 is placed on the via hole 56 </ b> A (via hole for connecting a surface mount component).
4 is printed by a screen printing method (FIG. 2F).
【0018】スクリーン印刷法は、表面実装部品接続用
ビアホールに対応する多数の開口部が形成されているメ
タルマスクを用意し、このメタルマスクをこのビアホー
ルに位置合わせしてプリント配線板70に重ね固定し、
このメタルマスク上にクリームはんだを供給し、メタル
マスクの表面にスキージを当てて移動させることによっ
てクリームはんだをローリングさせ、各開口部内に所定
量のクリームはんだを印刷するものである。ここにクリ
ームはんだ64は、粉末状はんだを粘性の高いフラック
スに混ぜてクリーム状にしたものである。According to the screen printing method, a metal mask having a large number of openings corresponding to via holes for connecting surface mounting components is prepared, and the metal mask is aligned with the via holes and fixed on the printed wiring board 70 by overlapping. And
The cream solder is supplied onto the metal mask, the cream solder is rolled by moving the surface of the metal mask with a squeegee, and a predetermined amount of cream solder is printed in each opening. Here, the cream solder 64 is obtained by mixing a powdery solder with a highly viscous flux to form a cream.
【0019】前記図2の工程(F)で印刷するクリーム
はんだ64の所定量は、後記するリフローソルダリング
によるクリームはんだ64溶融後、このクリームはんだ
64の上面が外層回路パターン60の上面よりも上に位
置するように設定されている。また、この設定は、別途
表面実装部品実装時に再度クリームはんだを印刷する必
要がない程度の量であることが望ましい。スキージを用
いてクリームはんだ64を表面に擦り込むことにより、
ビアホール56A内にクリームはんだ64が押し込まれ
るが、このクリームはんだ64は粘性が高いので完全に
ビアホール64内には入り込まず、ビアホール56A内
に空洞66が形成されるときがある。しかし、この空洞
66はリフロソルダリングにより、クリームはんだと置
換されることにより消滅する。このクリームはんだ印刷
法は、スクリーン印刷法に限らず、ディスペンサ法また
はステンシル法を用いても良い。The predetermined amount of the cream solder 64 to be printed in the step (F) of FIG. 2 is such that the upper surface of the cream solder 64 is higher than the upper surface of the outer circuit pattern 60 after the cream solder 64 is melted by reflow soldering described later. It is set to be located in. In addition, it is desirable that this setting is such an amount that it is not necessary to print cream solder again at the time of mounting the surface mount component separately. By rubbing the cream solder 64 onto the surface using a squeegee,
Although the cream solder 64 is pushed into the via hole 56A, the cream solder 64 does not completely enter the via hole 64 due to its high viscosity, and a cavity 66 may be formed in the via hole 56A. However, this cavity 66 disappears by being replaced with cream solder by reflow soldering. The cream solder printing method is not limited to the screen printing method, but may be a dispenser method or a stencil method.
【0020】このようにビアホール56Aにクリームは
んだ64を印刷してから、メタルマスクをプリント配線
板70から剥がす。この時ビアホール56Aには印刷さ
れたクリームはんだ64が付着して残る。このプリント
配線板70をリフロー炉に入れて加熱することによりビ
アホール64上のクリームはんだ64を溶融させれば、
溶融したはんだははんだ自身の表面張力によってビアホ
ール56A内に確実に充填され(このとき空洞66はク
リームはんだと置換されることにより消滅する。)自動
的に位置調整され(セルフアライメント作用)、半球状
になる。従ってこのまま冷やしてクリームはんだを凝固
させれば、一定高さかつ一定形状のはんだバンプ64A
が形成される(図2の(G))。After the cream solder 64 is printed on the via holes 56A, the metal mask is peeled off from the printed wiring board 70. At this time, the printed cream solder 64 remains in the via hole 56A. If the cream solder 64 on the via hole 64 is melted by placing the printed wiring board 70 in a reflow furnace and heating,
The melted solder is reliably filled in the via hole 56A by the surface tension of the solder itself (at this time, the cavity 66 disappears by being replaced with cream solder). The position is automatically adjusted (self-alignment action), and the hemisphere is formed. become. Therefore, if the cream solder is solidified by cooling as it is, the solder bump 64A having a fixed height and a fixed shape is formed.
Is formed (FIG. 2G).
【0021】次に洗浄して、フラックス62を除去する
(図2の(H))。このようにして、最終的に求めるプ
リント配線板70Aを製造する。このようにして形成さ
れたはんだバンプ64Aには表面実装部品を直接実装す
ることができる。Next, the flux 62 is removed by washing (FIG. 2 (H)). Thus, the finally required printed wiring board 70A is manufactured. A surface mount component can be directly mounted on the solder bump 64A thus formed.
【0022】[0022]
【発明の効果】請求項1の発明になるプリント配線板は
以上説明したように、最上層に外層回路パターンを形成
した後、表面実装部品接続用ビアホール内にクリームは
んだを印刷し、リフローソルダリングによりこのビアホ
ールにはんだバンプを形成するので、別の位置にこの表
面実装部品接続用パッドを形成する必要がなくなり、信
頼性の高い、耐久性のある実装密度の高いプリント配線
板を提供できる。As described above, in the printed wiring board according to the first aspect of the present invention, after the outer layer circuit pattern is formed on the uppermost layer, cream solder is printed in the via hole for connecting the surface mount component, and reflow soldering is performed. Accordingly, since the solder bump is formed in the via hole, it is not necessary to form the pad for connecting the surface mounting component at another position, and a highly reliable, durable printed wiring board having a high mounting density can be provided.
【0023】また、このプリント配線板を用いれば、表
面実装部品接続用ビアホールにははんだバンプが形成さ
れており、この部品を実装するに足るクリームはんだが
着いているので、この部品実装時に更にクリームはんだ
を印刷する必要がないから組み立て性が良くなり低コス
トのプリント配線板を提供できる。When this printed wiring board is used, solder bumps are formed in the via holes for connecting surface mount components, and cream solder sufficient to mount the components has been attached. Since it is not necessary to print the solder, the assemblability is improved and a low-cost printed wiring board can be provided.
【0024】請求項2の発明によれば請求項1のプリン
ト配線板の製造方法を提供できる。According to the second aspect of the present invention, it is possible to provide a method of manufacturing the printed wiring board according to the first aspect.
【図1】本発明の一実施形態の工程前半を示す図であ
る。FIG. 1 is a diagram showing a first half of a process according to an embodiment of the present invention.
【図2】同じく工程後半を示す図である。FIG. 2 is a view showing the latter half of the process.
【図3】従来のビアホール構造を示す図である。FIG. 3 is a diagram showing a conventional via hole structure.
【図4】従来のビアホール構造を示す図である。FIG. 4 is a diagram showing a conventional via hole structure.
50、54 絶縁板 52 内層回路パターン 56 ビアホール用小孔 56A ビアホール 60 上層回路パターン 62 フラックス 64 クリームはんだ 50, 54 Insulating plate 52 Inner layer circuit pattern 56 Small hole for via hole 56A Via hole 60 Upper layer circuit pattern 62 Flux 64 Cream solder
Claims (2)
ルを有するプリント配線板において、 最外層に形成されたビアホールのうち、表面実装部品接
続用ビアホール内にはんだが充填されていることを特徴
とするプリント配線板。1. A printed wiring board having a via hole for making an electrical connection between adjacent layers, wherein a solder is filled in a via hole for connecting a surface mount component among via holes formed in an outermost layer. Printed wiring board.
ルを有するプリント配線板において、次の工程により最
外層に形成されたビアホールのうち、表面実装部品接続
用ビアホール内にはんだを充填することを特徴とするプ
リント配線板の製造方法。 (a)下層のビアパッドに達するビアホール用小孔を形
成する工程 (b)このビアホール用小孔内を含む上層全面に銅めっ
きを施す工程 (c)この銅めっき層にビアホールと回路パターンを形
成する工程 (d)この回路パターン形成面全面にフラックスを塗布
する工程 (e)工程cで形成されたビアホールのうち表面実装部
品接続位置に該当するビアホールにクリームはんだを印
刷する工程 (f)リフローソルダリングにより、このクリームはん
だを溶融する工程 (g)フラックスを除去する工程2. A printed wiring board having a via hole for making an electrical connection between adjacent layers, wherein solder is filled in a via hole for connecting a surface mount component among via holes formed in an outermost layer in the following step. Manufacturing method of a printed wiring board. (A) Step of forming via hole small hole reaching lower via pad (b) Step of applying copper plating to the entire upper layer including the inside of this via hole small hole (c) Forming via hole and circuit pattern in this copper plated layer Step (d) Step of applying flux to the entire surface of the circuit pattern forming surface (e) Step of printing cream solder in the via hole corresponding to the surface mounting component connection position among the via holes formed in step c (f) Reflow soldering (G) a step of removing the flux
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10139202A JPH11330704A (en) | 1998-05-07 | 1998-05-07 | Printed wiring board and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10139202A JPH11330704A (en) | 1998-05-07 | 1998-05-07 | Printed wiring board and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11330704A true JPH11330704A (en) | 1999-11-30 |
Family
ID=15239939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10139202A Pending JPH11330704A (en) | 1998-05-07 | 1998-05-07 | Printed wiring board and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11330704A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003774A (en) * | 2009-06-19 | 2011-01-06 | Shinko Electric Ind Co Ltd | Method of manufacturing optical waveguide laminated wiring board |
-
1998
- 1998-05-07 JP JP10139202A patent/JPH11330704A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003774A (en) * | 2009-06-19 | 2011-01-06 | Shinko Electric Ind Co Ltd | Method of manufacturing optical waveguide laminated wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6468893B2 (en) | Method of forming solder bumps | |
JP3056192B1 (en) | Method of manufacturing mounting board with solder resist layer having bumps formed on electrode pads | |
US7606038B2 (en) | Method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure | |
US6461953B1 (en) | Solder bump forming method, electronic component mounting method, and electronic component mounting structure | |
US6199273B1 (en) | Method of forming connector structure for a ball-grid array | |
JP2009123863A (en) | Method of forming bump structure and the bump structure | |
JP2008300691A (en) | Wiring board and its manufacturing method | |
JP2010245280A (en) | Method of manufacturing wiring board and wiring board | |
US20120152598A1 (en) | Wiring board and method of manufacturing the same | |
JP5157455B2 (en) | Semiconductor device | |
JP4835629B2 (en) | Manufacturing method of semiconductor device | |
JP2007059588A (en) | Method of manufacturing wiring board, and wiring board | |
JP2004200412A (en) | Wiring board with solder bump, and manufacturing method thereof | |
JPH07288375A (en) | Circuit board | |
JPH11330704A (en) | Printed wiring board and manufacture thereof | |
JPH0846349A (en) | Soldering | |
JP4161463B2 (en) | Chip carrier manufacturing method | |
JP3602565B2 (en) | Multilayer printed wiring board mounting IC chip and method of manufacturing multilayer printed wiring board therefor | |
JPH07326853A (en) | Ball bump forming method for printed wiring board | |
JPH11191673A (en) | Solder pre-coating method | |
WO2024106047A1 (en) | Method for manufacturing circuit unit | |
JP5653144B2 (en) | Manufacturing method of semiconductor package | |
JPH10284846A (en) | Structure for mounting ball grid array packaging type semiconductor component | |
KR20110035176A (en) | Printed circuit board having structure for fine pitch and method for manufacturing same | |
JP2665293B2 (en) | Printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |