JPH11326388A - デジタル・オシロスコ―プにおけるラスタライザの利用性を最大化する方法 - Google Patents

Abstract

(57)【要約】 【課題】新たなオシロスコープ設計により、効果的な高
速取込みと、データを、単位ピクセル当たり多数ビット
の輝度情報を含む形式にラスタ化して、取込んだ電圧対
時間データの処理を改善する。 【解決手段】単位ピクセル当たり多ビットの可変輝度ラ
スタライザを、最大スループット及びメモリ帯域最大利
用効率に最適化する。ふらつくトリガ・レートが存在す
る場合、ラスタ化の中断により、遅いトリガに関連した
データを高い確率で捕捉する。取込み時間及び振幅非直
線性を補償する回路を設ける。制御可能な伝達関数によ
り、単位ピクセル当たり多数ビットの輝度情報を単位ビ
ット当たり少ないビットにマッピングして、操作者が多
数の観測をできるようにする。他の動作モードでは、輝
度又はカラーを変更して、一般に生じる事象の中の稀な
事象を強調する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、被観測信号のアク
ティビティを表す取込み電圧対時間データを、デジタル
・オシロスコープで表示するのに適する形式に処理する
ことに関する。また、本発明は、特に、かかるデータ
を、可変輝度表示用に、単位ピクセル当たり複数ビット
の輝度情報を含む形式に効率的に高速取込み及びラスタ
化することに関する。

【０００２】

【従来の技術】デジタル・オシロスコープは、一般に、
ラスタ走査表示を用いて、これらオシロスコープのユー
ザに対して、電気信号のアクティビティを示している。
コンピュータ・スクリーンで毎日見ているようなラスタ
走査表示の各々は、ピクセルの２次元配列で構成されて
おり、各ピクセル位置は、行番号及び列番号で唯一無二
に定まる。かかる表示の内、最も簡単で安価なものは、
単一ビット表示である。この単一ビット表示では、メモ
リから表示すべき情報を導出するが、このメモリでは、
各ピクセルに関連した輝度情報は、１ビットである。か
かる表示においては、情報の単一ビットは、そのビット
に関連したピクセルがオンであるか又はオフであるかを
決定する。オンは、所定値の輝度を用いてピクセルを明
るくすることを示し、オフは、ピクセルが全く明るくさ
れないことを示す。

【０００３】単一ビット表示の代わりの一層複雑で高価
な表示は、マルチビット表示である。このマルチビット
表示は、輝度を可変できるし（グレー・スケールとして
も知られている）、又は、明るさの指標の代わりに色を
可変することもできる。可変輝度表示の各ピクセルに関
連したメモリの記憶場所には、輝度情報の多数ビットが
蓄積されている。この輝度情報は、可変輝度レベルの番
号を示し、これらレベルに応じてピクセルが照明され
る。単一ビット表示のピクセルと同様に、マルチビット
表示のピクセルは、オフ、即ち、暗い状態を示すが、単
一値の明るさの代わりに、ピクセルは、多数の値を有す
る。典型的には、利用可能な値の数は、２^N−１であ
る。なお、Ｎは、ラスタ・メモリの各アドレスにおける
メモリの深さである。よって、例えば、深さが４ビット
のラスタ走査メモリは、最大の明るさまでの部分的明る
さとしての１５レベルと、暗い状態、即ち、オフ状態と
を維持できる。ピクセル輝度は、輝度又は明るさと同様
に、異なる色にも変換できる。

【０００４】この膨大な量のデータにより、マルチビッ
ト表示は、特に、被観測電気信号が完全な繰り返しでは
なく、ある部分のアクティビティが他の部分よりも少な
い場合、この電気信号波形の動きに関してより多くの情
報を知らせることができる。参考として組み入れたカタ
ヤマ等のアメリカ合衆国特許第４９４９９３１号「シェ
ーディング・トーン表示を行うデジタル波形表示装置」
は、デジタル可変輝度表示を行うシステムを記載してい
る。

【０００５】典型的には、デジタル・オシロスコープ
は、回路ノードに現れた電圧を周期的にサンプリングす
ることにより、そのノードにおける動きに関する情報を
取り込む。オシロスコープのプローブ先端をこのノード
に接触させ、このオシロスコープのプローブ及びフロン
ト・エンドは、その信号、若しくはこの信号の所定の分
圧値又は倍数値を正確に写し取り、アナログ・デジタル
変換器に供給する。このアナログ・デジタル変換器の出
力は、一連のマルチビット・データ・ワードであり、取
込みメモリに蓄積される。連続的に取り込まれたサンプ
ルは、取込みメモリ内の連続した関連アドレスに蓄積さ
れ、時間軸に関連付けられる。これらアドレスは、最後
には、時間軸に戻される。なお、これらアドレスの１つ
ずつが、オシロスコープのラスタ走査表示のｘ軸に沿っ
た水平距離として表される。

【０００６】典型的なデジタル・オシロスコープにおい
て、取込みメモリ記憶場所のデータ内容から導出した電
圧振幅値は、明るくされたピクセルの垂直位置（行番
号）を決定する一方、この取込みメモリのアドレスから
導出した時間値は、水平位置（列番号）を決定する。２
次元ラスタ・メモリの内容を形成するために、取込みメ
モリの記憶内容及びアドレスを展開する処理は、ラスタ
化として知られている。

【０００７】ラスタ化処理の出力は、通常、ラスタ・メ
モリに先在するいくつかの記憶内容と組み合わされ、そ
の結果の合成ラスタ内容は、その後、減衰処理のいくつ
かのソートを規則的に受ける。デジタル持続性及び減衰
に関するこれ以上の情報は、参考として組み入れた以下
のアメリカ合衆国特許、即ち、アラパット等のアメリカ
合衆国特許第５４４０６７６号「ピクセル輝度グラデー
ションによるラスタ走査波形表示ラスタライザ」、アラ
パット等のアメリカ合衆国特許第５３８７８９６号「適
合減衰によるラスタ走査表示」、ロング等によるアメリ
カ合衆国特許第５２５４９８３号「ラスタ走査オシロス
コープ表示用デジタル合成グレー・スケール」に記載さ
れている。

【０００８】オシロスコープ表示の設定と、取込んだ波
形データとの任意特定の組み合わせに対して、取込んだ
データ点を時間（ｘ軸）対電圧（ｙ軸）表示ラスタにマ
ッピングする、ある機能が存在する。このマッピング機
能は、マッピングすべきサンプルの数と、ラスタ表示内
のピクセル列の数との間である比が含まれている。この
比は、１：１にできるが、通常は、Ｎ：１又は１：Ｎで
ある。マッピングすべきピクセルの列よりも多いデータ
点が存在すると、ある形式のデータ圧縮及び／又はデシ
メーションを用いる。デシメーションとは、Ｎ番目のデ
ータ点を除く総てを廃棄して、利用可能な情報の一部を
無視することを意味する。一方、圧縮とは、取込みメモ
リ内の多数の時間位置からのデータを、ラスタ走査表示
における１つの水平位置、即ち、ピクセルの単一の列に
マッピングすることを意味する。ピクセルの列よりも少
ないデータ点が存在すれば、即ち、上記の１：Ｎの場
合、一般的には、ある種の補間又は等化時間サンプリン
グを用いる。本発明の場合、より詳細には後述する等化
時間サンプリングを用いる。

【０００９】長年の間、デジタル・オシロスコープで
は、効果的に処理され、ユーザに表示されるプローブ先
端のアクティビティの割合が制限されていた。不慣れな
ユーザや、アナログ・オシロスコープにのみ精通してい
るユーザは、デジタル・オシロスコープのプローブ先端
のアクティビティのほとんど又は総てをユーザが見てい
るという印象を受けるが、多くの環境において、その表
示は、実は、そこで生じた実際のアクティビティのわず
かな割合を示しているに過ぎない。これは、オシロスコ
ープが、信号を取り込むよりも多くの時間を、信号処理
に費やすためである。信号が完全に繰り返しならば、１
つの波形が丁度他の波形と同様なため、このライブ時間
の損失は問題にならない。しかし、信号がある種の間欠
性異常状態を示す場合、ライブ時間の割合が低いので、
かかる異常を検出できない。したがって、ユーザが実際
に観察できるプローブ先端の信号アクティビティの割合
及び波形スループットを増加させることが、いよいよ、
最新のデジタル・オシロスコープ設計のゴールである。
参考として組み入れたメアドウ等のアメリカ合衆国特許
第５４１２５７９号「高速取込みシステムによるデジタ
ル・オシロスコープ用低速表示方法」は、取込みを、交
互に（ピンポンやり取りとして知られている）表示バッ
ファで合成させて、一方の表示バッファの記憶内容が、
表示すべきデータ源として使用されている期間中に、他
方の表示バッファが更にデータを集め合成するのに使用
されるオシロスコープを記載している。しかし、この特
許に記載されたこの設計の低速表示は、単位ピクセル当
たり単一ビットの輝度データを供給するのみなので、ア
ナログ状のグレー・スケール、即ち、可変輝度機能がな
かった。

【００１０】非常に多くの波形を処理する能力は、デジ
タル・オシロスコープにおいて非常に望ましい機能であ
る。参考として組み入れたイサリッジ等のアメリカ合衆
国特許第５５３０４５４号「強化されたデューティ・サ
イクルによる信号モニタ用デジタル・オシロスコープ・
アーキテクチャ」は、各波形レコードが短く、トリガ事
象の周波数が充分に高い場合に、単位秒当たり４０万波
形までを取り込むことができるオシロスコープを記載し
ている。このオシロスコープは、アナログ・オシロスコ
ープの性能を多少エミュレーションし、そのライブ時間
の割合は、タイムベースの設定、オンになっているチャ
ンネルの数、トリガ事象の有用性に応じて、約６％から
約９９％まで変化する。

【００１１】このイサリッジの４５４特許に記載された
アーキテクチャの速度は、２個のラスタ・メモリ、即
ち、取込みシステムのラスタ・メモリ及び表示システム
のラスタ・メモリを用いて達成する。これらラスタ・メ
モリの第１メモリは、ラスタ取込みメモリと呼ばれ、取
込まれた波形がほとんど連続的に供給される。高速取込
みラスタライザ及び同種の迅速な画像組み合わせ器によ
り波形を取り込むとほぼ同じ程度の高速で、これら波形
をラスタ取込みメモリ内にラスタ化し、合成している。
よって、多くの波形が合成された後、単位ピクセル当た
り単位ビットのラスタ取込みメモリの記憶内容を、単位
ピクセル当たり多数ビットの表示ラスタ・メモリに転送
する。ここで、この記憶内容が、予め表示されたデータ
と組み合わされる。この表示ラスタ・メモリの記憶内容
は、上述の如きデジタル・パーシスタンス制御を受ける
ので、各ピクセルの輝度が時間と共に減衰する。

【００１２】

【発明が解決しようとする課題】多くのユーザ、特に、
アナログ・オシロスコープのいくらかの経験があるユー
ザにとって、可変輝度は、被観測信号のアクティビティ
に関する情報を有効に伝える。これらユーザの多くは、
アナログ・オシロスコープの動きに似たいくつかの動き
を熱望している。例えば、アナログ・オシロスコープが
水平走査期間中に垂直偏位を行って、プローブ先端の信
号アクティビティの実時間映像を与えると、これら偏位
により発生したラインの傾きの逆関数として、これら偏
位が表示の輝度を変化させることになる。これが生じる
理由は、ＣＲＴの陰極電子銃が、輝度制御の設定に応じ
た一定の電子を供給し、単位時間の軌跡の長さが、任意
特定の掃引速度に関連したｘ軸距離により最小に決まる
が、この軌跡の長さが、いくつか又は総てのｙ軸偏位よ
り長くなるためである。また、ｙ軸偏位は、対応するｘ
軸距離の大きな倍数になれるので、一定の利用可能な電
子ビーム・エネルギーが、このより長い距離にわたって
拡がると、この電子ビーム・エネルギーが大きな係数で
減少する。よって、アナログ・オシロスコープは、この
オシロスコープが描くラインの傾きの逆関数でラインの
輝度が本質的に変化する。

【００１３】波形スループットが高いアナログ・オシロ
スコープ及びデジタル・オシロスコープの更に望ましい
他の特徴は、他の点では繰り返しである信号内に生じる
間欠信号異常を検出する能力である。ライブ時間の短い
古いデジタル・オシロスコープは、あるクラスの間欠信
号アクティビティを検出するように設計された特殊なト
リガ・モードが少なくとも存在しないと、間欠信号アク
ティビティの観察ができそうもなくなる。アナログ・オ
シロスコープは、この間欠的で異常の信号の動きの存在
を示すぼんやりしたトレースを表示する。もちろん、信
号が間欠過ぎると、トレースの輝度がぼんやりして、オ
シロスコープの操作者が完全に見逃すかもしれない。

【００１４】

【課題を解決するための手段】本発明の第１の観点によ
れば、デジタル・オシロスコープにおけるラスタライザ
の利用性を最大化する方法であって、ラスタライザが１
つ以上の取込みレコードを受ける機能を実行し、取込み
レコードの各々が入力信号の電圧対時間の動きを示す複
数のデータ／アドレス対を具え、ラスタライザがその出
力としてピクセルの列に対するピクセル輝度データを発
生し、単位列当たりのピクセルの数がＭであり、列の各
ピクセルを更新するのに要する平均時間がＰであって；
時間／列におけるラスタライザのスループット・レート
Ｍ＊Ｐを計算し；個別のデータ／アドレス対を受ける平
均時間であってこのデータ／アドレス対のデータ部分の
値に基づく平均時間を予め定め、直前に受けたデータ／
アドレス対のデータ部分の値が、ピクセルの列における
どのピクセルが影響されるかの指示である単位データ／
アドレス対当たり時間におけるＤを発生し；ピクセルの
各列に影響する単位取込みレコード当たりのデータ／ア
ドレス対における適切な圧縮係数Ｃを決定し；関係Ｎ＝
（Ｍ＊Ｐ）／（Ｃ＊Ｄ）に応じて、単位列当たりに処理
すべき取込みの数Ｎを選択することを特徴とする方法で
ある。

【００１５】本発明の第２の観点によれば、デジタル・
オシロスコープにおけるラスタライザの利用性を最大化
する方法であって、ラスタライザが１つ以上の取込みレ
コードを受ける機能を実行し、取込みレコードの各々が
入力信号の電圧対時間の動きを示す複数のデータ／アド
レス対を具え、ラスタライザがその出力としてピクセル
の列に対するピクセル輝度データを発生し、単位列当た
りのピクセルの数がＭであり、列の各ピクセルを更新す
るのに要する平均時間がＰであり、取込みレコードの入
力ソース及びピクセル輝度データの出力ディスティネー
ションがピクセルの列に対して同じ共有したメモリであ
って；時間／列におけるラスタライザのスループット・
レートＭ＊Ｐを計算し；個別のデータ／アドレス対を受
ける平均時間であってこのデータ／アドレス対のデータ
部分の値に基づく平均時間を予め定め、直前に受けたデ
ータ／アドレス対のデータ部分の値が、ピクセルの列に
おけるどのピクセルが影響されるかの指示である単位デ
ータ／アドレス対当たりの時間におけるＤを発生し；取
込みデータの単一のサンプル対をアクセスするのに必要
な平均時間Ａを求め；ＤからＡを減算して、取込みラス
タ・メモリを更新するのに利用可能な時間を求め；ピク
セルの各列に影響する単位取込みレコード当たりのデー
タ／アドレス対における適切な圧縮係数Ｃを決定し；関
係Ｎ＝（Ｍ＊Ｐ）／（Ｃ＊（Ｄ−Ａ））に応じて、単位
列当たりに処理すべき取込みの数Ｎを選択することを特
徴とする方法である。

【００１６】

【発明の実施の形態】図１を参照すると、取込んだデー
タの流れの簡略されたブロック図が示されている。取込
んだデータは、本発明によるオシロスコープの取込みメ
モリ及びラスタ化セクション２００を介して、表示セク
ション３００に入力する。垂直スケーリング及び垂直オ
フセットの機能がデジタル化の前に適用されるので、こ
の図において、これら機能を直接見ることができない
が、これらは、取込みプロセス１０の一部である。プロ
セス制御器１８０に管理されるトリガ回路１５は、入力
信号及び他の判断基準（図示せず）をモニタし、トリガ
条件を満足したことを取込み回路１０及びプロセス制御
器１８０に伝える。

【００１７】プロセス制御器１８０は、タイマー及びス
テート・マシンを含んでおり、これらにより、後述する
が図１には示さないいくつかのオプションとしての処理
を含む取込み及びラスタ化処理の総てを制御できる。理
解できる如く、プロセス制御器１８０は、取込みメモリ
及びラスタ化セクション２００のほとんどの部分と共
に、トリガ回路１５及び取込み回路１０にコマンド及び
情報を送ると共に、これらから種々の信号を受ける。デ
ータが準備できると、プロセス制御器１８０は、ラスタ
組み合わせ器８０に通知する。プロセス制御器１８０
は、トリガ回路１５をモニタし、適切な時点、即ち、ラ
スタ化するのに充分な取込みがあるか、又は、最初のト
リガからか、新たなデータが表示器１１０に到達した最
後の表示更新から充分な時間が経過した時、取込み回路
１０及びラスタライザ３０を動作開始させる。

【００１８】データが表示器１１０に到達すると、プロ
セス制御器１８０は、輝度マッピング５０に引き続き、
ＤＭＡ回路７０の動作を開始させる。詳細に後述するよ
うに、プロセス制御器１８０は、取込み中断が必要な時
を判断し、トリガ位置計算機を動作させ、ブレーク・ポ
イントを計算する。

【００１９】取込みプロセス１０の出力として、データ
対時間データ・アドレス対が、取込みメモリ２０に蓄積
される。取込みメモリ２０は、５１２Ｋサンプル長まで
の２個の波形レコードを保持できるが、各々７６８サン
プルを含む２５６個の短い波形レコードまで保持できる
ように分割することもできる。各サンプルの記憶場所
は、２５６個の可能な電圧振幅レベルの１個を定める８
ビットの情報を蓄積する。これら電圧振幅レベルの内の
２００個は、ピクセル当たり２１ビットの２００×５０
０取込みラスタ・メモリ４０の各列における２００個の
ピクセル位置の１個に対応する。

【００２０】各取込みメモリ及びラスタ化セクション２
００は、単位秒当たり１００,０００波形レコードを取
り込むことができ、１取込み当たり全体で５００ナノ秒
の場合、各レコードは、５００データ点を含んでおり、
各データ点は１ナノ秒間隔で取り込まれる。多数の取込
みメモリ及びラスタ化セクション２０は、特に、２個又
は４個の場合、互いにインターリーブして、１個のオシ
ロスコープ・チャンネルで利用可能な全体のスループッ
トを２倍又は４倍にできる。表示セクション３００のラ
スタ組み合わせ器８０は、表示セクション３００内で、
これら多数の取込みメモリ及びラスタ化セクション２０
０の出力をマルチプレックスして、一緒にする。

【００２１】逆に言えば、１チャンネルよりも多いチャ
ンネルを、１個の取込みメモリ及びラスタ化セクション
２００にマルチプレックスできる。また、ラスタ組み合
わせ器８０の代替えのバージョンにより、これら多数の
チャンネルを、より少ない取込みメモリ及びラスタ化セ
クション２００にデマルチプレックスして、表示ラスタ
・メモリ９０及び１００の各ピクセル記憶場所における
特別なタグ・ビットを用いることにより、ラスタ表示器
１１０上に分離した複数チャンネルとして表示できる。
これらタグ・ビットにより、複数チャンネルに優先順位
を付けるか、層状にして、２個以上のチャンネルが重な
った場合、上になった１チャンネルの輝度のみを表示す
る。代わりに、２個以上のチャンネルが重なったとき
に、もし望むならば、これら２個以上のチャンネルから
の輝度を互いに加算することもできる。

【００２２】ラスタ組み合わせ器８０は、輝度変化をカ
ラー変化に変換するようにも作れる。この場合、必要な
らば、適切にサポートするような変更を表示ラスタ・メ
モリ９０及び１００並びにラスタ表示器１００に行う。

【００２３】次に、図２を参照する。簡略化するため
に、この図では、クロック及びタイミング信号、並びに
プロセス制御器１８０からの制御信号を示していない点
に留意されたい。ラスタ化処理３０は、アドレス制御器
３１が発生したアドレスに応じて、取込みメモリ２０か
らの適切なサンプルをアクセスする。アドレス制御器３
１は、１単位目盛りの時間設定を受け、表１に示す情報
の部分により予めプログラミングされている。よって、
これら単位目盛り当たりの時間設定をアドレスに変換す
ることができる。これらアドレスは、圧縮幅及び取込み
の深さの所望組み合わせに反映する。取込みの深さは、
各ピクセルの輝度を決定する際に関与する。表１の内容
の残りは、プロセス制御器１８０に伝えられる。

【００２４】アドレス制御器３１は、連続的なサンプル
・オフセット及びバッファ選択情報をデータ・バッファ
３２に供給する一方、プロセス制御器１８０（図１に示
す）が指示したように取込みデータをフェッチする。ま
た、アドレス制御器３１は、各列の終わりを識別するの
で、カウンタ・ブロック３６を適切にリセットでき且つ
ラッチできる。これら制御は、実際には、データ・パイ
プラインに沿って進むので、この制御は、データの流れ
を追う。ラスタの更新には、圧縮処理よりも長い時間が
かかるので、この圧縮処理は、その時の圧縮動作の終わ
りにて中止される。

【００２５】

【表１】

【００２６】表１は、異なる単位目盛り値の時間設定に
用いる値を含んでいる。表１に示される最も左側の列
は、インデックス番号を含んでおり、このインデックス
番号により、特定の行と、これら行が含んでいる複数組
のデータとを参照できる。次の列である単位目盛り当た
りの時間は、本発明を実施する第１オシロスコープの総
ての水平設定に対する事項を含んでいる。カウント列
は、対応する単位目盛り当たりの時間設定にて、各ラス
タ化処理の入力として用いる取込みレコードがいくつか
を示している。等化時間動作（更に後述する）におい
て、各ラスタ化サイクル期間中に、２５６個のレコード
の１個のみを処理している。しかし、メモリ内のバッフ
ァの数である２５６は、非等化時間設定、インデックス
番号９、単位目盛り当たり５０ナノ秒に匹敵する数１２
８の２倍である。サイズ列は、この設定において、各ラ
スタ化レコードにいくつのデータ点を蓄積したかを示
し、使用列は、ラスタ化を実行するのに実際にいくつの
データ点を用いたかを示している。

【００２７】等化時間又はデシメーションの列は、取込
みハードウェアが実行する等化時間で満たす量又はデシ
メーション（事実上棄てる）の量に関する情報を含んで
いる。等化時間サンプリングは、取込みハードウェアが
実行できるよりも実際に高速である掃引速度又はサンプ
ル・レートに対応して、多数の取込みによりデータを効
果的に取り込む技術である。等化時間サンプリングによ
り生じた取込みレコードの場合、連続データ点の非連続
的な取込みにより生じた取込みレコードの仮定的な特性
と、このレコードを生じるためにサンプリングした波形
が完全な繰り返しではないという事実とから、異常が生
じるかもしれない。

【００２８】次の最後の列である拡大／圧縮は、ラスタ
化処理の期間中に実行される拡大又は圧縮の量に関する
情報を含んでいる。これは、これら要素、即ち、拡大及
び圧縮と、その前の列である等化時間での満たし又はデ
シメーションからの要素とを組み合わせたものである。
これら要素は、取込みメモリ２０内のレコードにどのサ
ンプルが寄与したか、また最後に、取込みラスタ・メモ
リ４０に送られたラスタ化結果にどのサンプルが影響し
たかを判断する。単一チャンネル・モードで動作してい
る単一の取込みメモリ及びラスタ化セクションでは、取
込んだ取込み結果の処理に９４％を費やしているのに比
較して、実時間の６％を取込みに費やしている。

【００２９】インデックス行番号９で、単位目盛り値の
時間が５０ナノ秒の列は、最高の実時間設定となってい
る。行番号９より上の総ての行で、単位目盛り当たり５
０ナノ秒よりも速い単位目盛り当たりの時間設定では、
等化時間サンプリングを用いる必要がある。この等化時
間サンプリングとは、多数のレコードを集めて、各レコ
ードからのいくつかのデータ点のみを用いて、複合デー
タ・レコードを作ることである。この場合、行番号０に
おいて、２５０個の取込みの各々から２個のデータ点の
みを用いて、単位目盛り当たり２００ピコ秒を達成す
る。このオシロスコープは、１ナノ秒ごとに１回、サン
プルを取り込んで、単位レコード当たり２個のデータ点
のみが、１レコードの時間フレーム内となる。水平タイ
ムベース上で単位目盛り当たり２００ピコ秒で、単位表
示当たり１０目盛りの場合、各表示は、端から端までわ
ずか２ナノ秒である。２５０個のレコードの各々から２
個のサンプルを組み合わせて、単位表示当たり５００個
のレコードを、１個の等化時間画像内に複合化できる。

【００３０】インデックス番号９より下の行において、
デシメーションを用いてレコード長を制限し、圧縮を用
いて、レコード内に含まれる点がスクリーン上に取る距
離を短くする。例えば、単位目盛り当たり５００ミリ秒
の場合、１０目盛り幅のスクリーンは、５秒を表す。単
位ナノ秒当たり１サンプルのサンプル・レートにおい
て、５０億個のサンプルが５秒間に利用可能である。１
０,０００によるデシメーションによって、５００,００
０個のデータ点を集めることができる。圧縮係数が１０
００で５００,０００個のデータ点を圧縮すると、単位
表示当たり５００個の点と、単位目盛り当たり５０個の
点が生じる。

【００３１】再び図２を参照する。アドレス制御器３１
により特定された取込みメモリ２０からのデータをデー
タ・バッファ３２に伝達する。データ・バッファ３２
は、全部で６４×１６バイトのデータを保持できる一
方、このバッファは、１６ナノ秒ごとに８バイトのみを
実際に受ける。データ・バッファ３２が取込みデータの
８バイトの１セットを、サンプルからベクトルへの変換
器３３に供給している間に、次の伝達により、取込みメ
モリ２０から他の８バイトで満たされる。１６ナノ秒当
たり８バイトとは、取込みデータの単一サンプル点当た
り２ナノ秒のアクセス時間に匹敵する。

【００３２】取込みメモリ２０からの８ビット・データ
は、２５６個の垂直電圧レベルを定める一方、取込みラ
スタ・メモリは、２００ピクセルを含む垂直列を有す
る。よって、２００個の垂直ピクセル位置のどれにも対
応しない８ビット出力で定めた５６個の特別な電圧レベ
ルが存在する。勿論、２８個が、表示スクリーンに対応
する２００個の垂直ピクセル位置の底部よりも低い電圧
を表し、２８個が、２００個のピクセル位置及びスクリ
ーンの頂部よりも上の電圧を表す。このスクリーンは、
典型的には、目盛りを表し、９個の水平線がこの表示の
８個の垂直目盛りを表す。これら垂直目盛りの各々は、
取込みラスタ・メモリ４０の各列内の２００ピクセルの
２５個からのデータを受ける。詳細に後述するように、
このデータが実際のスクリーンに達する前に、１対２の
垂直拡大が生じ、最終的には、表示の各垂直（及び水
平）目盛りは、５０ピクセルに対応する。

【００３３】２８個の頂部の値及び２８個の底部の値
は、各列の２００ピクセルに直接的には影響せず、詳細
に後述する如く、対象の列内の２００ピクセルに影響す
るベクトルの傾斜を定める計算において用いることによ
って、これらの値は、間接的な影響に作用する。ベクト
ルの傾き計算に影響することは、ベクトル内のピクセル
が受ける増分輝度値への影響に作用する。

【００３４】２８個の頂部及び底部の値は、互いにも作
用する。クリップ対スクリーン機能がアクティブであ
り、総ての現在のベクトルが頂部２８個又は底部２８個
の垂直位置にある、即ち、現在の列内の総ての点が一方
の方向に又は他方の方向に沿ってスクリーンから外れる
と、特別なタグ・ビットが取込みメモリ４０内の１番目
又は２００番目の位置にセットされて、その状態を示
す。

【００３５】図２について続ける。サンプル・ベクトル
変換器３３は、各ベクトル頂部及び底部信号の発生に関
連して、３個のサンプル・データ点Ｎ、Ｎ−１及びＮ−
２を試験する。総ての信号データが単調ならば、２個の
データ点で充分である。しかし、データ内の接近した湾
曲点の可能性については、３点を用いる必要がある。サ
ンプル・ベクトル変換器３３は、高及び低信号を絶対値
減算器３４に供給する。高及び低信号の最大差は、２５
５個の垂直増分である。これは、これら増分が、各々８
ビットのデータ・サンプルにより可能性を秘めて定まっ
た完全スパンの値から導出されたためである。絶対値減
算器３４は、垂直（又は電圧）変化値ｄＶを発生し、ル
ックアップ・テーブル３５に転送される。ルックアップ
・テーブル３５は、垂直変化値ｄＶを用いて、現在のベ
クトルに対する適切な重みＷを見つける。ここで述べた
実施においては、Ｗは、０から３１までの値である。一
般に、Ｗは、ｄＶ／ｄＴと逆関係となる値である。特定
の単位目盛り当たりの時間設定に対して、ｄＴは、ラス
タ化されるピクセルの各列により表される距離と一定関
係がある。Ｗをどの様に計算するかというこれ以上の情
報は、参考として組み入れたシエゲル等のアメリカ合衆
国特許第５５５０９６３号「デジタル的に圧縮した波形
の等級分け表示」を参照されたい。

【００３６】サンプル・ベクトル変換器３３は、１対の
頂部及び底部信号を２００カウンタ・ブロック３６に供
給する。これら信号は、夫々、現在のサンプル・データ
点の結果として描かれる符号なしベクトルの長さを定め
る１から２００までの値を規定する。定義された領域内
の各カウンタは、ルックアップ・テーブル３５のベクト
ル重み出力であるＷの値により増分される。１個のデー
タ点に関連した８ビットの電圧振幅値は、ラスタ化処理
期間中に、潜在的に大きな拡大を施される点に留意され
たい。そのデータが特定する位置は、前のデータ点によ
って特定される位置から離れた完全な垂直スクリーン距
離にまで及ぶので、１個の取込みデータ点のベクトル化
の結果、２００個もの多くのピクセルが更新を必要とす
る。１９ビット・カウントと４タグ・ビットがあり、こ
れらは、後で、２００個のピクセル位置の各々における
２１ビットの情報に圧縮されるので、８ビットの単一デ
ータ点に対する総合的なラスタ化処理は、２１ビットの
取込みラスタ・メモリ４０内の４２００ビットもの多く
の状態に影響する。よって、これは、取込みメモリ及び
ラスタ化セクション２００の波形スループット、よっ
て、デジタル・オシロスコープ全体（限定された数のか
かるセクションを利用可能）のスループットをデータ拡
大が不必要に妨害しないようにするのに重要である。

【００３７】図３を参照する。２００カウンタ・ブロッ
ク３６及びラッチ３７が、それら入力及び出力に沿って
詳細に示されている。図３の左側部分は、２００個の４
ビット・チャンネル・タグ・レジスタ３６Ｂのバンクで
ある。図３の中央部分は、２００個の１９ビット・カウ
ント３６Ａの配列である。カウンタ・ブロック３６内の
カウンタ用の１９ビット長が、他のアプリケーション内
で同じ回路を用いる両立性の一部として、選択される。
Ｗの最大値は３１であり、２¹⁹／３１＝１６９１２なの
で、この深さによる最大圧縮係数は、１６,０００であ
る。

【００３８】頂部及び底部入力信号は、各々８ビットの
長さで、２００個の１９ビット・カウントの１個を識別
する。重みＷは、０から３１までの値を特定する５ビッ
ト信号であり、これにより、頂部及び底部により定めら
れたベクトル内の各１９ビット・カウントが増分され
る。図３の右側部分は、２００個の２３ビット・ラッチ
３７のバンクである。２００個の２３ビット・ラッチ３
７は、出力用に、２００個の４ビット・チャンネル・タ
グ・レジスタ３６Ｂ及び２００個の１９ビット・カウン
ト３６Ａの配列の両方の内容を保持する。一方、これら
レジスタ及びカウンタは、（クリア信号を用いて）クリ
アされ、これらを用いて、データの次の列を累積する。
カウンタのこの配列は、実施するのに比較的高価であ
り、典型的には、取込みメモリからアクセスできるサン
プル・データよりも遅いレートでベクトルを描画でき
る。これらカウンタと共にラッチ３７を含むことによ
り、カウンタ内に次の列を描画している期間中に、現在
の列を更新可能である。よって、このリソースを充分に
利用しないということを避けられる。

【００３９】ラスタ・アドレス発生器４５が発生するア
ドレスにより、加算器３８は、２００個の２３ビット・
ラッチ３７のバンク内の輝度データの１９ビットを、一
連の読出し・変更・書込み動作によって、取込みラスタ
・メモリ４０の適切な列の既存の内容に加算する。同じ
読出し・変更・書込み動作期間中に、４ビットのチャン
ネル・タグを、取込みラスタ・メモリ４０からの対応ビ
ットと論理和処理する。１個の取込みメモリ及びラスタ
化セクション２００にマルチプレックスされたチャンネ
ルの数を記述するには充分な数であるチャンネル識別ビ
ットは、輝度基準能力のあるＭＳＢを犠牲にして、２１
ビット・ピクセルに束ねられる。

【００４０】優先コード化により、重なったチャンネル
の領域における輝度を求めるとき、チャンネル当たりの
スループットが低くなるが、必要なダイナミック・レン
ジも小さくなる。４チャンネルに対して、（どの輝度を
表示するかを決定するチャンネルの優先度の代わりに）
重なった領域が互いに加算されると、最悪な場合が生じ
る。輝度情報に対して利用可能なのは、わずか１７ビッ
トである。重なっている輝度が加算するので、この情報
は直ぐに飽和する。最大輝度更新重みＷが３１なので、
飽和を生じる更新の最小数は、２¹⁷／３１＝４３３８で
ある。単位秒当たり１００,０００波形を取り込むと
き、４３３８取込み毎に更新する必要があるということ
は、最小更新必要レートが単位秒当たり２３回であるこ
とを意味する。正規化更新レートは、単位秒当たり３０
回及び６０回の間なので、この条件は、通常容易に満足
される。チャンネル識別は、２１ビット・ピクセルに束
ねられて、ＭＳＢの輝度能力が棄てられる。１個の取込
みメモリ及びラスタ化セクション２００内でラスタ化さ
れたチャンネルの数を扱うのに必要なビットのみが犠牲
になる。

【００４１】取込みラスタ・メモリ４０は、ピクセルの
２００×５００配列をサポートするのに２６８Ｋバイト
のメモリを必要とする。このメモリの８バイトとは、同
時にアクセス可能である。よって、各アクセスには、３
ピクセルの各々に対して２１ビットのデータ（１ビット
は無駄にされる）を含んでいる。２００ピクセルの列
は、３ピクセルの各々に対して６７回のアクセスが必要
である。よって、８（バイト／アクセス）×６７（アク
セス／列）×５００（列／表示）＝２６８Ｋ（バイト／
表示）である。

【００４２】図４を参照する。実際に構成した実施例に
おいて、１個の大型組み合わせ取込みメモリ２０、４０
内で、取込みメモリ２０及び取込みラスタ・メモリ４０
を組み合わせることは、有効であることが判った。ま
た、この説明でのここまでで、この説明は、従来の電圧
対時間の、即ち、ＹＴの表示に限定されたが、図４にお
いては、ＸＹ又はＸＹＺの如き他のモードも、１つの全
体的設計の中に組み込めることが判る。アドレス・ソー
ス選択器４６は、その複数のソースの１個として、ＥＴ
／ＸＹ／ＸＹＺアドレス・ソース４１と共に、ラスタ・
アドレス発生器４５と、２５６×１６ＲＡＭ３１Ａ及び
２×８ポインタ伸張３１Ｂとしてここで示す（図２の）
アドレス制御器３１の２個の部分とを有する。ポインタ
伸張は、単一の＞６５５３６バッファをラスタ化するた
めに供給される。ラスタ化処理は、多数の小さなバッフ
ァ、単一の大きなバッファ、又は、これらの中間のバッ
ファ上で動作するので、ＲＡＭ対長さによる無駄な空間
と、同時にラスタ化できるカウントとの間で、トレード
オフが行われる。

【００４３】図２で上述したことと共に、図４に示した
ことに関連する処理を更に説明する。サンプル・プロセ
ッサ３３’は、サンプル・ベクトル変換器３３に対応す
る。図４は、図２で行った頂部及び底部信号と、高及び
低信号との間の区別を示していない。しかし、底部信号
が、マルチプレクサ４４を介してアドレス・ソースＥＴ
／ＸＹ／ＸＹＺ４１への可能性のある入力の１つである
ことを示している。マルチプレクサ４４の他の入力は、
選択されたＡ／Ｄデータである。「選択されたＡ／Ｄデ
ータ」をＸＹ及びＸＹＺモードで用いるが、データ・プ
ロセス、取込みデータ・バッファ、デルタから輝度への
マップ、及び取込みキュー・ポインタは、ＸＹ及びＸＹ
Ｚモードでは用いない。デルタ・輝度マップ及びカウン
タ・ブロック３６は、等化時間（ＥＴ）動作期間中は用
いない。

【００４４】図２に示した加算器３８は、図４におい
て、２１ビット飽和加算器が３個の場合としてより詳細
に示されている。飽和加算器は、オーバーフローしな
い、即ち、ＭＳＢキャリアを発生しないが、その代わ
り、これら加算器がフルになったときに、総てが１の最
大値に留まる。（組み合わせ）取込みメモリ２０、４０
への読出し及び書込みアクセスの各々は、１６ナノ秒か
かり、６４ビット幅である。よって、読出し・変更・書
込みサイクルを、３２ナノ秒ごとに３個の２１ビット・
ピクセルに対して実行できる。これは、単位ピクセルの
更新当たりの平均時間が１０．６７ナノ秒である。した
がって、１列内の２００ピクセル総てを更新するのにか
かる最長時間は、６７×３２ナノ秒、即ち、２．１４４
秒である。よって、各列に対する入力データは、取込
みメモリからの１３４×８／７＝１５４データ点を含ん
でいるならば、取込みラスタ・メモリ４０の更新時間
は、ラスタ化速度を制限せず、このラスタ化処理速度自
体が制限要因になる。（組み合わせ）取込みメモリ２
０、４０をアクセスして、１６ナノ秒ごとに並列に８バ
イトを供給できるので、取込み波形データが処理される
よりも８倍も高速に、この波形データを読み出すことが
できる。データ・バッファ３２は、並行処理として１２
８個までの８バイト取込みシーケンスを保持できるの
で、ラスタ化処理の出力で取込みラスタ・メモリを更新
するために、（組み合わせ）取込みメモリ帯域幅の８
７．５％を利用可能である。

【００４５】この設計におけるように、単位列当たりの
ピクセルの数が２００（Ｍ＝１００ピクセル／列）で、
各ピクセルを更新するのに必要な平均時間が１０．６７
ナノ秒（Ｐ＝１０．６７ナノ秒／ピクセル更新）なら
ば、ラスタライザのスループット・レートは、２．１３
４ 秒／列（Ｍ＊Ｐ＝２．１３４ 秒／列）である。そ
して、単一の新たなデータ点を基にしたベクトルを描画
する時間が１６ナノ秒（Ｄ＝１６ナノ秒／サンプル対）
で、取込みデータの単一のサンプル対をアクセスするの
に必要な平均時間が２ナノ秒（Ａ＝２ナノ秒）ならば、
取込みラスタ・メモリを更新するのに利用可能な時間
は、Ｄ−Ａ、即ち、１４ナノ秒である。よって、単位列
当たりの取込みピクセルＮと、各列内の圧縮ピクセルＣ
との最大組み合わせＮ＊Ｃは、ラスタライザを完全な占
有状態に維持するのに用いるが、（充分なトリガが利用
可能であると仮定すると）、Ｎ＊Ｃ＝（Ｍ＊Ｐ）／（Ｄ
−Ａ）、即ち、Ｎ＊Ｃ＝（２１３４ナノ秒／列）／１４
ナノ秒、即ち、Ｎ＊Ｃ＝１５２．４ピクセルとなる。そ
して、適切な圧縮係数Ｃが既知ならば、Ｎは、Ｎ＞１５
２．４／Ｃにより計算できる。この効率関数は、図４に
示す設計に特定され、出力帯域幅及び入力帯域幅は、単
一の全体のメモリ帯域幅、即ち、ＤからＡを減算した値
を占める。

【００４６】より一般的な効率関数は、図２に関連して
得られる。ここでは、入力及び出力帯域幅は、互いに独
立している。この場合、Ｃ、Ｐ及びＭが決まれば、取込
みの理想的回数Ｎは、Ｎ＝（Ｍ＊Ｐ）／（Ｃ＊Ｄ）とな
る。この方法で、オシロスコープ・ラスタライザを設計
し、プログラムすることにより、充分な数のトリガがあ
れば、総ての時間／目盛りにおける一定のサンプル／秒
レートにて画像をスクリーンに供給することが可能であ
る。均一な取込みレートを維持するために、ラスタ化の
単一パスで用いる場合の２倍の数の取込みバッファを有
することが重要である。この方法において、現在はラス
タ化されていないバッファ内に取込みを持続できる。こ
れらバッファは、交互に取り込まれ、ラスタ化される２
個のバンクとして配置してもよいし、表示更新期限、即
ち、所望数のレコードが取り込まれたときにラスタ化を
開始するバッファの環状キューとして配置してもよい。

【００４７】再び図１を参照する。単位ピクセル当たり
２１ビットの２００×５００の取込みラスタ・メモリ４
０は、５０にマッピングされ、第２の短い深さで単位ピ
クセル当たり４ビットで同じ平面（２００×５００）デ
ィメンションの取込みラスタ・メモリ６０に入る。この
短い単位ピクセル当たり４ビットの取込みメモリ６０は
依然２００×５００ピクセル位置を含んでいる。しか
し、各ピクセルは、それに関連した輝度情報の単位ピク
セル当たり４ビットのみを有しているので、１６レベル
の輝度を単に表示できる。このマッピング５０は、１６
輝度レベルの境界を（単調に）定義する１５個のブレー
ク・ポイントを用いることにより、達成できる。一実施
例において、マッピング５０は、１６ナノ秒ごとに並列
に３個の２１ビット・ピクセル値入力を処理するように
構成されている。このアプローチには、３個の２１ビッ
ト・ピクセル値の１６ナノ秒の読みと、８バイト幅メモ
リへの３個の４ビット・ピクセル値出力の５個のグルー
プを対応する１６ナノ秒での書込みとの間に、数個のパ
イプライン遅延が必要である。マッピング動作は、取込
みラスタ・メモリ４０内に蓄積されたデータの利用に依
存するので、そのデータを出すことは、全体的な利用を
束縛する他の要因であり、帯域幅を制限する。マッピン
グ用にデータを出すことは、各表示更新に対して約６０
０ 秒、又は約．６ｍ秒／３０ｍ秒を使う。この結果、
ラスタ化処理の効率を２％長引かせる。

【００４８】短い単位ピクセル当たり４ビットのラスタ
・メモリ６０の内容は、ダイレクト・メモリ・アクセス
（ＤＭＡ）処理７０により、表示セクション３００内の
ラスタ組み合わせ器８０に転送される。表示セクション
３００は、２個の表示ラスタ・メモリ９０及び１００を
含んでいる。これらラスタ・メモリは、単位ピクセル当
たり４ビットにもできるし、チャンネル識別及び色つけ
のために付加ビットを含むこともできる。４個のタグ・
ビットは、４個の独立チャンネル、又はチャンネルの１
６個の組み合わせを識別できる。

【００４９】２個の表示ラスタ・メモリ９０及び１００
の一方である９０は、現在の表示用のデータをラスタ表
示器１１０に供給する間、その内容は、ラスタ組み合わ
せ器８０により、短い単位ピクセル当たり４ビットの取
込みラスタ・メモリ６０の内容と組み合わされる。この
処理の出力を、他の表示ラスタ・メモリ１００内に蓄積
する。表示器１１０の垂直帰線時間の間、２個の表示ラ
スタ・メモリ９０及び１００は、機能的にスワッピング
され、ラスタ組み合わせ器８０の出力を他方の表示ラス
タ・メモリ９０内に蓄積する一方、その入力及びラスタ
表示器１１０の入力が表示ラスタ・メモリ１００に供給
される。ラスタ組み合わせ処理期間中、取込みラスタ・
メモリの２００個の垂直位置が、２個の表示ラスタ・メ
モリ９０及び１００内の４００個の位置に拡大される。
望むならば、上のライン及び下のラインの平均化の如き
より複雑な手段を用いることができるが、簡単な実施例
において、これは、データの各ラインの複製により行わ
れる。

【００５０】ある実施においては、各取込みメモリ及び
ラスタ化セクション２００は、オシロスコープの１チャ
ンネルに関連したデータを扱うのみであるが、別の実施
例においては、多数チャンネルからのデータを単一の取
込みメモリ及びラスタ化セクション２００に置くことが
可能である。これが行われるとき、各取込みメモリ・レ
コードにおいて、異なるチャンネルからのサンプルをイ
ンターリーブするので、特定チャンネルからの各サンプ
ルは、データ・レコードにおいて分離した一定の予め定
まった数の位置にある。単一の水平タイムベースをマル
チプレックスして用いることによりチョップして２個以
上の信号を表示できるというアナログ・オシロスコープ
の用語を参考にすると、取込みメモリ及びラスタ化セク
ション２００を用いるこの方法は、チョップ・モードに
なぞらえる。異なるチャンネルからのデータがチョップ
・モードでインターリーブされると、各ピクセルに関連
した特別ビット内のラスタ化処理４０により、個別のチ
ャンネルに関連したデータにタグを付けるので、各ピク
セルの内容にどのチャンネルが影響するかを後で判断で
きる。２００カウンタ・ブロック３６において、カウン
タの一部である１９ビットのわきに、チャンネルのタグ
を付ける４個の特別ビットがある。

【００５１】上述したシステムにおいて最大スループッ
トを維持するために、取込みは、バッチにて処理する。
必要な速度でラスタ化処理に絶えず利用可能な取込みデ
ータの流れを維持するために、前の取込みの終了から平
均信号取込みラスタ化時間が経過した後、次の取込みを
開始しなければならない。しかし、次のトリガがいつ生
じるかを知ることなく、又は、たとえ次のトリガが生じ
たとしても、データをサンプリングし、このデータを取
込みメモリに移動することにより、取込みが開始する。
依然、取込みメモリ及びラスタ化セクション２００のゴ
ールは、知覚可能な中断がなく、データの流れが表示セ
クション３００に向かうように維持することである。よ
って、データを出力し続ける能力がその動作の過程によ
って不可能ならば、ラスタ化処理３０は、受信すべきト
リガを不確実に待つことはできない。

【００５２】この問題を扱うために、プロセス制御器１
８０は、まだ行われていないが次の取込みが利用可能と
なった後の経過時間の追跡を維持する。かかる遅いトリ
ガ・インターバルが経過すると、プロセス制御器１８０
は、トリガ回路１５にトリガを既に受けたかを質問す
る。トリガを受けたならば、いかなる事象においても、
もうじき完了する取込みを諦めることはない。しかし、
トリガを受けておらず、プロセス制御器１８０が、その
質問に応答してトリガ回路１５からトリガ受信信号を受
けていなければ、現在の取込み処理を中断し、その部分
的な結果を（非直線性補正回路１３０が存在すれば、こ
の回路を介して）輝度マッピング回路５０に送る。典型
的には、遅いトリガ・インターバルは、連続した取込み
の間の時間長の１０倍のオーダーにある。これにより、
約９０％の時間で、均一に分布した遅いトリガを検出で
きる。この解決法により、通常の取込み遅延プラス遅い
トリガ・インターバルにほぼ等しいインバータで到達す
る周期的な遅いトリガが存在するという他の問題が生じ
る。ほとんど総てのこれらトリガを見逃すのを避けるた
めに、ある期間、例えば、通常の取込みレート数の１０
倍の５０％から１５０％までにわたって、遅いトリガ・
インターバルをランダムに可変できる。

【００５３】単位ピクセル当たり２１ビットの取込みラ
スタ・メモリ４０の統計的データベースが深く、高スル
ープットの可変輝度ラスタ化処理３０がデータを供給す
る上述の設計では、従来のラスタライザでは見えないア
ーティファクトを見ることができる。特に、取込み処理
１０からのＡ／Ｄ差動非直線性（Ａ／Ｄ ＤＮＬ）が、
水平帯となり、表示器１１０で見ることができる。ま
た、タイムベース選択に、等化時間設定を使用する必要
があると、時間補間非直線性（ＴＩＮＬ）が、表示器１
１０に垂直帯として現れる。

【００５４】先ず、図５を参照する。非直線性補正回路
１３０を用いて、取込みラスタ・メモリ４０から輝度マ
ッピング処理５０へ移動するピクセル輝度データとし
て、これら要因を補償できる。図６Ａ及びＢを参照す
る。図６Ａに示すように、個別のピクセル輝度を、乗算
器１３１によりＡ／Ｄ差動非直線性用補正係数と連続的
に乗算し、また、乗算器１３２により時間補間非直線性
と乗算する。または、図６Ｂに示すように、先ず１３１
で、Ａ／Ｄ ＤＮＬ及びＴＩＮＬ補正係数を互いに乗算
し、次に、これら組み合わせた補正係数を、乗算器１３
４でピクセル輝度に適用する。

【００５５】図５に戻る。補正ルックアップ・テーブル
１５０により、補正係数を非直線性補正回路１３０に供
給する。これら補正係数であるＡ／Ｄ ＤＮＬ及びＴＩ
ＮＬの両方がピクセル単位で変化すると、図２に示すラ
スタ・アドレス発生器４５からのラスタ・アドレスによ
りアクセスされる（必要ならば、適切な遅延を伴う）。
直線性補正を用いると、輝度マッピング回路５０への入
力は、図６Ａの乗算器１３２の出力からか、又は、図６
Ｂの乗算器１３４の出力である。これら乗算器の一方又
は他方が、図５に非直線性補正ブロックとして示されて
いる。

【００５６】補正ルックアップ・テーブル１５０に必要
な補正係数は、工場で、又は、機器に構成ソフトウェア
を組み込むことにより、定めることができる。ＤＮＬ及
びＴＩＮＬが、機器の使用年数及び温度に適切であるな
らば、１組の工場決定値で充分である。そうでなけれ
ば、向上した精度が望ましいならば、機器の信号経路補
正ソフトウェアがユーザの要求に応じて校正を行える。

【００５７】理想的な正弦波又はある他の既知の理想的
波形をＡ／Ｄに供給し、デジタル化し、各デジタル化レ
ベルに対するヒット率の統計値を累積して、Ａ／Ｄ Ｄ
ＮＬ補正係数を決定することができる。波形が各電圧レ
ベルにある時点に比例する取込み統計値を、理想的な波
形の既知の統計値と比較して、統計的に一致した適切な
補正係数を決定する。

【００５８】時間補間非直線性用の補正係数を決定する
ために、スコープへの非同期の最初のトリガをトリガ回
路に供給し、ヒットした分布のヒストグラムの概観を均
一な平均レベルと比較する。この均一な平均レベルは、
理想的に完全に線形な時間補間器で期待できる。また、
適切な補正係数は、実際のデータを理想と一致するよう
にする。

【００５９】上述のラスタ化方法に応じて、取込みデー
タの直線性輝度累積を実行することは、累積した輝度の
一般的レベルが、累積した取込みの数に正比例すること
を意味する。このラスタは、スクリーンが更新される各
時点で、周期的にクリアされるか、減衰される。更新間
の時間が一定でなければ、これは、しばしば他のプロセ
ッサのアクティビティ、他の表示のアクティビティ、又
はデータ依存ラスタ・コピー時間に帰さないので、累積
した取込みラスタ・メモリ内容の固定スケーリングは、
観察できる非信号関連輝度変動を導く。また、指数関数
的減衰が、表示更新間の累積取込みラスタ・メモリ内容
に適用されると、状態ｑｕｏに達するまで、全体的な輝
度を構成する初期遷移がマップ内に存在する。これらの
効果は、除去するのが望ましい不要なアーティファクト
である。

【００６０】ラスタライザにて、処理を終わらせるに
は、取込みの線形累積により輝度変化とすることが最も
簡単であるが、ユーザの視点から最適な表現は、より非
直線性である。例えば、ユーザは、ほとんど滅多に起き
ない事象に強い関心を時々持つので、総ての非ゼロのピ
クセルを最も明るい輝度にマップして画像を表示したが
る。代わりに、ピクセル・ヒット率のある領域と、対応
する累積輝度とが存在し、取込みデータが影響する周波
数において、微妙な差をより明確に区別するために、ユ
ーザは、利用可能なダイナミック輝度の全レンジにマッ
ピングしようとする。

【００６１】ユーザが制御可能な輝度マッピング機能に
より、上述のゴールのセットの両方をアドレス指定でき
る。これにより、利得の制御と、移動カーブのオフセッ
トを制御できる。ユーザの視点から、かかる制御は、夫
々コントラスト及び明るさとして現れる。図７に示し後
述する如く実施した場合、伝達関数を変更できるこの手
段は、最大ピクセル輝度基準値の大きさを制御し、マッ
ピング関数を作る１５個のブレーク・ポイントの小数部
のサイズを制御する。１５個のブレーク・ポイントの各
々は、対応する小数部と最大ピクセル輝度基準値とを乗
算して求める。これら小数部は、ユーザが変更できる正
規化された伝達関数を定義する一方、最大ピクセル輝度
値は、取込みラスタ・メモリ内の予測データ累積用のス
ケーリングを行う。

【００６２】図５及び図７を参照する。輝度マッピング
処理５０は、ブレーク・ポイント値により制御される。
図７は、どのようにこれらブレーク・ポイントを輝度マ
ッピング回路内に用いて、所望の方法で単位ピクセル当
たりのビットを確立するかを示している。１５個のブレ
ーク・ポイント値の割り当てにより、１６個の輝度レベ
ルの境界を定める。これら輝度レベルは、単位ピクセル
当たり４ビットのマッピングによって発生する。

【００６３】図７に示す回路は、逐次近似デジタル化と
して動作し、ピクセルのビット・カウントを低減する。
しかし、先ず、２１ビット・ピクセル輝度ワードを整え
て、どんなタグ・ビットも除去する。タグ・ビットが存
在するならば、これらタグ・ビットは、最上位ビット
（ＭＳＢ）であり、多くてこれらの４個が存在し、これ
ら４個のＭＳＢをアンド・ゲート５１にて４ビット・タ
グ・マスクと論理積処理する。左側に示すタグ・ビット
／値のテーブル５９は、いくつのタグ・ビットが存在す
るかを示している。右に示す１６進の値を表す複数ビッ
トにより、これらタグ・ビットをマスクするので、入力
ピクセル輝度値を総て表す１７から２１ビットを発生す
る。

【００６４】５２で、入力ピクセル輝度値をブレーク・
ポイント８と比較する。このブレーク・ポイント８は、
マスクされた入力ピクセル輝度値内のビット数のＭＳＢ
に対応する値、即ち、最大ピクセル輝度値の２分の１を
有する。入力ピクセル輝度値がブレーク・ポイント８の
値よりも大きいと、マッピングされた４ビット・ピクセ
ル輝度値のビット３（ＭＳＢ）は、１である。逆に言え
ば、入力ピクセル輝度値がブレーク・ポイント８の値よ
りも小さければ、マッピングされた４ビット・ピクセル
輝度値のビット３（ＭＳＢ）は、ゼロである。同様な方
法で、５４が入力ピクセル輝度値を、入力ピクセル輝度
値範囲の夫々１／４及び３／４を表すブレーク・ポイン
ト４又はブレーク・ポイント１２のいずれかと比較し
て、マッピングされた４ビット・ピクセル輝度値のビッ
ト２を決定する。比較する値が１／４又は３／４のいず
れかであるかは、前の比較５２の結果により、マルチプ
レクサ５３のどの出力を選択するかに依存する。

【００６５】同様に、最初の２回の比較５２、５４の結
果が、マルチプレクサ５５の入力を選択し、入力ピクセ
ル輝度値が、最大入力輝度値の夫々１／８、３／８、５
／８又は７／８を表すブレーク・ポイント２、６、１０
又は１４と５６で比較される。この比較５６の結果は、
マッピングされた４ビット輝度値のビット１である。こ
の処理は、１つの追加時間で繰り返され、最初の３回の
比較５２、５４、５６の結果に応じて、マルチプレクサ
５７の出力が、ブレーク・ポイント１、３、５、７、
９、１１、１３又は１５の１個となり、その出力が５８
で入力ピクセル輝度値と比較されて、ビット０の状態を
定める。この処理の出力は、マッピングされたビンを探
す２進検索として特徴付けることができる４ビット・ピ
クセル輝度値である。

【００６６】入力ピクセル輝度値及びブレーク・ポイン
トが通常は総て２１ビットの整数であるが、タグ・ビッ
トがあれば、入力ピクセル輝度値のＭＳＢをゼロに強要
し、範囲内に制限されたブレーク・ポイントが作られ
る。これは、総てのブレーク・ポイントのスケールを、
値の減少した最大ピクセル輝度基準値の小数部に落と
す。

【００６７】詳細に上述した実施例とは別の実施例を用
いて、実際のマッピングを実行できる。ハードウェア又
はソフトウェアで実現したルックアップ・テーブル、又
は、２進検索又はある他のソート機能を実施するソフト
ウェア・アルゴリズムも用い、ブレーク・ポイント及び
それらが表す小数部に応じて、入力ピクセル輝度値を出
力ピクセル輝度値に変換できる。本発明の最も重要な観
点及び実際の値は、多くの方法にて、最大ピクセル輝度
基準値の大きさを変更できるものであり、また、ブレー
ク・ポイントを種々に定義できるものである。よって、
伝達関数は、２個のピクセル輝度の代表値の間で変形で
きる。出力ビットの数が入力ビットの数よりも小さい限
り、入力ビット及び出力ビットの数を変更できる。可能
な出力輝度値の数Ｎは、２の累乗以外にもできる。伝達
を実施するのに用いる小数部及びブレーク・ポイントの
数は、Ｎ−１未満にできるので、マッピング機能の対称
性を変えたり、部分的になくせる。

【００６８】最大ピクセル基準値を確立するために、ま
た、入力ビットの大きな数で表される最大ピクセル輝度
値を簡単に決定するために、多くの興味深い可能な方法
がある。操作者は、輝度制御を用いて、最大ピクセル輝
度基準値を設定できる。別の方法で実際に実施すること
により、操作者は、自動輝度オン・モード及び自動輝度
オフ・モードの間での選択ができる。自動輝度オン・モ
ードにおいて、データ経路のどこかにハードウェア又は
ソフトウェアによる調整を行って、最大ピクセル基準値
を、最大入力ピクセル輝度値の実際の輝度値の関数にで
きる。これとは逆に、自動輝度オフ・モードにおいて、
最大輝度基準値を、輝度データが取込みラスタ・メモリ
４０内に累積される時間量の関数にできる。自動輝度モ
ード概念での上述の使用は、ここでは好適実施例に現れ
ているが、オン・モードは、最大入力ピクセル輝度値の
実際の輝度値以外のある要因に依存でき、オフ・モード
は、取込んだ時間以外の他の要因に依存できる。

【００６９】最大ピクセル輝度基準値は、取込みラスタ
・メモリ４０内の蓄積されたピクセルの平均ピクセル輝
度値の関数で得られる。代わりに、最大ピクセル輝度基
準値は、取込みラスタ・メモリ４０内に蓄積されたピク
セルの平均のゼロでないピクセル輝度値の関数でも得ら
れる。

【００７０】上述に本来的に説明したように、自動輝度
オフの場合において、用いる最大ピクセル値は、取込み
が画像内に累積される時間量に正比例した理論上の最大
ピクセル輝度値である。この自動輝度オフのオプション
により、全体的な処理は、アナログ・オシロスコープの
アーティファクトを複製したものである、即ち、表示輝
度がユーザのトリガ・レートに依存する。ある状況にお
いて、これは、付加的な情報、特に、信号レートの質的
な指示をユーザに送る。他の状況においては、この動き
が好ましくないので、自動輝度オンと、総ての事象の自
動的なスケーリングの代わりに、実際の最大限の輝度に
する。取込み用に用いる時間のみに依存した理論的最大
ピクセル輝度を用いると、実際に受けた最大ピクセル輝
度に基づいたスケーリングを用いることから得た画像と
比較した場合、存在する画像にミスマッチが生じる。通
常、充分なトリガが利用可能なとき、このシステムは、
これら基準のどれを用いるかに関係なく、同じ画像を発
生することを期待される。実際には、これらは、非常に
困難であり、どれを用いるかをユーザが制御できること
が望ましい。

【００７１】存在する最大スルー・レートに応じて、最
大ピクセル輝度に広いダイナミック・レンジが生じる。
例えば、一定電圧レベルに維持された信号用の最大ピク
セル輝度値は、１ピクセル列に関連した時間内で、表示
の総ての２００個の電圧レベルに拡がった信号の２００
倍の大きさである。この全体的輝度レベルの変化は、ｄ
ｖ／ｄｔ重み係数Ｗが与えられると、非常に大きくな
る。この重み係数Ｗは、最大の信号と、垂直変化のない
信号との間の輝度差で、３１：１の他の要因となり、全
体的な輝度差係数が６２００：１となる。（関連したト
リガに対して）輝度変化に関連したこの信号を補償する
１つの方法は、理論的最大ピクセル輝度に基づく時間を
効率係数で乗算することである。この効率係数は、期待
理論最大ピクセル輝度に対する実際の最大ピクセル輝度
の比に基づいており、これ自体は、取込みカウント倍し
た圧縮係数に等しい。よって、全体として、システム
は、理論的最大ピクセル輝度＝取込み係数＊スケール係
数＊（実際の最大ピクセル輝度／（取込み時間＊圧縮係
数））を計算する。

【００７２】最大ピクセル輝度基準値を計算する更に別
の方法は、平均のゼロでないピクセル輝度、又は、ゼロ
・ピクセルを含んだ平均ピクセル輝度に基づく。ある実
施においては、ハードウェアは、ゼロでないピクセルの
総てと、総てのピクセル輝度の和とをカウントする手段
を含んでおり、これらアプローチのいずれかを利用でき
るようにしている。

【００７３】再び図５を参照する。もし、しかし、単
に、稀な事象を強調するためのイネーブル信号がアクテ
ィブならば、輝度マッピング５０の出力は、次に輝度変
換器１２０により操作される。操作者が稀な事象を強調
し、より頻繁に起きる事象を強調しないことを望めば、
操作者制御により、この信号を活性化する。イネーブル
されると、輝度変換器１２０は、ピクセルの明るさを変
更して、稀な事象を強調する。この最も簡単な実施にお
いて、これは、総てのゼロでないピクセル輝度を補正す
る。これにより、最低の明るさのピクセルを最高の明る
さにし、最高の明るさのピクセルを最も暗くする。中間
の明るさのピクセルは、最小の影響を受けるか、又は、
全く影響を受けない。単一のルックアップ・テーブル又
は複数のテーブルを用いて、他のより複雑なアルゴリズ
ムを使用できる。このテーブルの作成又は選択は、ユー
ザの制御の下に行われ、マッピングを含んで、ユーザ
は、輝度又はカラーのいずれかで、生じる複数の周波数
の間を選択して、ハイライトをできる。

【００７４】本発明の好適実施例を図示し説明したが、
広い概念において本発明から逸脱することなく、多くの
変形及び変更が可能であることが当業者には明らかであ
ろう。

【００７５】

【発明の効果】上述の如く、本発明によれば、可変の明
るさが、観測できる信号のアクティビティに関する情報
を効果的に伝える。さらに、本発明は、他の状態では繰
り返し信号内に生じる間欠性の信号異常を検出できる。

【図面の簡単な説明】

【図１】取込んだデータの流れの簡略化したブロック図
であり、この取込んだデータは、取込みメモリ及びラス
タ化セクションを介して、本発明のオシロスコープの表
示セクションに流れる。

【図２】本発明によるラスタ化処理が、どのように取込
みメモリから供給されたデータを操作し、取込みラスタ
・メモリ用のデータを発生するかを示すブロック図であ
る。

【図３】図２及び４に示すカウンタ及びラッチ・ブロッ
クの入力、出力及び一部を示す詳細なブロック図であ
る。

【図４】本発明による可変輝度ラスタライザの特定の好
適実施例のブロック図である。

【図５】表示準備処理における輝度マッピング及び稀な
事象の強化を行うことを示す簡略化したブロック図であ
る。

【図６】非直線性補正を実行できる２つの方法を示すブ
ロック図である。

【図７】スケーリング及び利得が制御可能な方法で単位
ピクセル当たりのビット低減を行うための輝度マッピン
グ回路の回路図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン・ティー・アイバーズ アメリカ合衆国 ワシントン州 98674 ウッドランド ノース・ウェスト ブリッ ジ・ロード 3417

Claims (2)

【特許請求の範囲】
1. 【請求項１】 デジタル・オシロスコープにおけるラス
   タライザの利用性を最大化する方法であって、上記ラス
   タライザが１つ以上の取込みレコードを受ける機能を実
   行し、取込みレコードの各々が入力信号の電圧対時間の
   動きを示す複数のデータ／アドレス対を具え、上記ラス
   タライザがその出力としてピクセルの列に対するピクセ
   ル輝度データを発生し、単位列当たりのピクセルの数が
   Ｍであり、上記列の各ピクセルを更新するのに要する平
   均時間がＰであって、 時間／列における上記ラスタライザのスループット・レ
   ートＭ＊Ｐを計算し、 個別のデータ／アドレス対を受ける平均時間であってこ
   のデータ／アドレス対のデータ部分の値に基づく上記平
   均時間を予め定め、直前に受けたデータ／アドレス対の
   上記データ部分の値が、上記ピクセルの列におけるどの
   ピクセルが影響されるかの指示である単位データ／アド
   レス対当たり時間におけるＤを発生し、 ピクセルの各列に影響する単位取込みレコード当たりの
   データ／アドレス対における適切な圧縮係数Ｃを決定
   し、 関係Ｎ＝（Ｍ＊Ｐ）／（Ｃ＊Ｄ）に応じて、単位列当た
   りに処理すべき取込みの数Ｎを選択することを特徴とす
   る方法。
2. 【請求項２】 デジタル・オシロスコープにおけるラス
   タライザの利用性を最大化する方法であって、上記ラス
   タライザが１つ以上の取込みレコードを受ける機能を実
   行し、取込みレコードの各々が入力信号の電圧対時間の
   動きを示す複数のデータ／アドレス対を具え、上記ラス
   タライザがその出力としてピクセルの列に対するピクセ
   ル輝度データを発生し、単位列当たりのピクセルの数が
   Ｍであり、上記列の各ピクセルを更新するのに要する平
   均時間がＰであり、取込みレコードの入力ソース及びピ
   クセル輝度データの出力ディスティネーションがピクセ
   ルの列に対して同じ共有したメモリであって、 時間／列における上記ラスタライザのスループット・レ
   ートＭ＊Ｐを計算し、 個別のデータ／アドレス対を受ける平均時間であってこ
   のデータ／アドレス対のデータ部分の値に基づく上記平
   均時間を予め定め、直前に受けたデータ／アドレス対の
   上記データ部分の値が、上記ピクセルの列におけるどの
   ピクセルが影響されるかの指示である単位データ／アド
   レス対当たりの時間におけるＤを発生し、 取込みデータの単一のサンプル対をアクセスするのに必
   要な平均時間Ａを求め、 ＤからＡを減算して、上記取込みラスタ・メモリを更新
   するのに利用可能な時間を求め、 ピクセルの各列に影響する単位取込みレコード当たりの
   データ／アドレス対における適切な圧縮係数Ｃを決定
   し、 関係Ｎ＝（Ｍ＊Ｐ）／（Ｃ＊（Ｄ−Ａ））に応じて、単
   位列当たりに処理すべき取込みの数Ｎを選択することを
   特徴とする方法。