JPH11326388A - デジタル・オシロスコ―プにおけるラスタライザの利用性を最大化する方法 - Google Patents

デジタル・オシロスコ―プにおけるラスタライザの利用性を最大化する方法

Info

Publication number
JPH11326388A
JPH11326388A JP11096231A JP9623199A JPH11326388A JP H11326388 A JPH11326388 A JP H11326388A JP 11096231 A JP11096231 A JP 11096231A JP 9623199 A JP9623199 A JP 9623199A JP H11326388 A JPH11326388 A JP H11326388A
Authority
JP
Japan
Prior art keywords
data
pixels
column
pixel
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11096231A
Other languages
English (en)
Other versions
JP3640831B2 (ja
Inventor
Eric P Etheridge
エリック・ピー・イーサリッジ
Kevin T Ivers
ケビン・ティー・アイバーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JPH11326388A publication Critical patent/JPH11326388A/ja
Application granted granted Critical
Publication of JP3640831B2 publication Critical patent/JP3640831B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • G01R13/22Circuits therefor
    • G01R13/34Circuits for representing a single waveform by sampling, e.g. for very high frequencies
    • G01R13/345Circuits for representing a single waveform by sampling, e.g. for very high frequencies for displaying sampled signals by using digital processors by intermediate A.D. and D.A. convertors (control circuits for CRT indicators)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】新たなオシロスコープ設計により、効果的な高
速取込みと、データを、単位ピクセル当たり多数ビット
の輝度情報を含む形式にラスタ化して、取込んだ電圧対
時間データの処理を改善する。 【解決手段】単位ピクセル当たり多ビットの可変輝度ラ
スタライザを、最大スループット及びメモリ帯域最大利
用効率に最適化する。ふらつくトリガ・レートが存在す
る場合、ラスタ化の中断により、遅いトリガに関連した
データを高い確率で捕捉する。取込み時間及び振幅非直
線性を補償する回路を設ける。制御可能な伝達関数によ
り、単位ピクセル当たり多数ビットの輝度情報を単位ビ
ット当たり少ないビットにマッピングして、操作者が多
数の観測をできるようにする。他の動作モードでは、輝
度又はカラーを変更して、一般に生じる事象の中の稀な
事象を強調する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、被観測信号のアク
ティビティを表す取込み電圧対時間データを、デジタル
・オシロスコープで表示するのに適する形式に処理する
ことに関する。また、本発明は、特に、かかるデータ
を、可変輝度表示用に、単位ピクセル当たり複数ビット
の輝度情報を含む形式に効率的に高速取込み及びラスタ
化することに関する。
【0002】
【従来の技術】デジタル・オシロスコープは、一般に、
ラスタ走査表示を用いて、これらオシロスコープのユー
ザに対して、電気信号のアクティビティを示している。
コンピュータ・スクリーンで毎日見ているようなラスタ
走査表示の各々は、ピクセルの2次元配列で構成されて
おり、各ピクセル位置は、行番号及び列番号で唯一無二
に定まる。かかる表示の内、最も簡単で安価なものは、
単一ビット表示である。この単一ビット表示では、メモ
リから表示すべき情報を導出するが、このメモリでは、
各ピクセルに関連した輝度情報は、1ビットである。か
かる表示においては、情報の単一ビットは、そのビット
に関連したピクセルがオンであるか又はオフであるかを
決定する。オンは、所定値の輝度を用いてピクセルを明
るくすることを示し、オフは、ピクセルが全く明るくさ
れないことを示す。
【0003】単一ビット表示の代わりの一層複雑で高価
な表示は、マルチビット表示である。このマルチビット
表示は、輝度を可変できるし(グレー・スケールとして
も知られている)、又は、明るさの指標の代わりに色を
可変することもできる。可変輝度表示の各ピクセルに関
連したメモリの記憶場所には、輝度情報の多数ビットが
蓄積されている。この輝度情報は、可変輝度レベルの番
号を示し、これらレベルに応じてピクセルが照明され
る。単一ビット表示のピクセルと同様に、マルチビット
表示のピクセルは、オフ、即ち、暗い状態を示すが、単
一値の明るさの代わりに、ピクセルは、多数の値を有す
る。典型的には、利用可能な値の数は、2N−1であ
る。なお、Nは、ラスタ・メモリの各アドレスにおける
メモリの深さである。よって、例えば、深さが4ビット
のラスタ走査メモリは、最大の明るさまでの部分的明る
さとしての15レベルと、暗い状態、即ち、オフ状態と
を維持できる。ピクセル輝度は、輝度又は明るさと同様
に、異なる色にも変換できる。
【0004】この膨大な量のデータにより、マルチビッ
ト表示は、特に、被観測電気信号が完全な繰り返しでは
なく、ある部分のアクティビティが他の部分よりも少な
い場合、この電気信号波形の動きに関してより多くの情
報を知らせることができる。参考として組み入れたカタ
ヤマ等のアメリカ合衆国特許第4949931号「シェ
ーディング・トーン表示を行うデジタル波形表示装置」
は、デジタル可変輝度表示を行うシステムを記載してい
る。
【0005】典型的には、デジタル・オシロスコープ
は、回路ノードに現れた電圧を周期的にサンプリングす
ることにより、そのノードにおける動きに関する情報を
取り込む。オシロスコープのプローブ先端をこのノード
に接触させ、このオシロスコープのプローブ及びフロン
ト・エンドは、その信号、若しくはこの信号の所定の分
圧値又は倍数値を正確に写し取り、アナログ・デジタル
変換器に供給する。このアナログ・デジタル変換器の出
力は、一連のマルチビット・データ・ワードであり、取
込みメモリに蓄積される。連続的に取り込まれたサンプ
ルは、取込みメモリ内の連続した関連アドレスに蓄積さ
れ、時間軸に関連付けられる。これらアドレスは、最後
には、時間軸に戻される。なお、これらアドレスの1つ
ずつが、オシロスコープのラスタ走査表示のx軸に沿っ
た水平距離として表される。
【0006】典型的なデジタル・オシロスコープにおい
て、取込みメモリ記憶場所のデータ内容から導出した電
圧振幅値は、明るくされたピクセルの垂直位置(行番
号)を決定する一方、この取込みメモリのアドレスから
導出した時間値は、水平位置(列番号)を決定する。2
次元ラスタ・メモリの内容を形成するために、取込みメ
モリの記憶内容及びアドレスを展開する処理は、ラスタ
化として知られている。
【0007】ラスタ化処理の出力は、通常、ラスタ・メ
モリに先在するいくつかの記憶内容と組み合わされ、そ
の結果の合成ラスタ内容は、その後、減衰処理のいくつ
かのソートを規則的に受ける。デジタル持続性及び減衰
に関するこれ以上の情報は、参考として組み入れた以下
のアメリカ合衆国特許、即ち、アラパット等のアメリカ
合衆国特許第5440676号「ピクセル輝度グラデー
ションによるラスタ走査波形表示ラスタライザ」、アラ
パット等のアメリカ合衆国特許第5387896号「適
合減衰によるラスタ走査表示」、ロング等によるアメリ
カ合衆国特許第5254983号「ラスタ走査オシロス
コープ表示用デジタル合成グレー・スケール」に記載さ
れている。
【0008】オシロスコープ表示の設定と、取込んだ波
形データとの任意特定の組み合わせに対して、取込んだ
データ点を時間(x軸)対電圧(y軸)表示ラスタにマ
ッピングする、ある機能が存在する。このマッピング機
能は、マッピングすべきサンプルの数と、ラスタ表示内
のピクセル列の数との間である比が含まれている。この
比は、1:1にできるが、通常は、N:1又は1:Nで
ある。マッピングすべきピクセルの列よりも多いデータ
点が存在すると、ある形式のデータ圧縮及び/又はデシ
メーションを用いる。デシメーションとは、N番目のデ
ータ点を除く総てを廃棄して、利用可能な情報の一部を
無視することを意味する。一方、圧縮とは、取込みメモ
リ内の多数の時間位置からのデータを、ラスタ走査表示
における1つの水平位置、即ち、ピクセルの単一の列に
マッピングすることを意味する。ピクセルの列よりも少
ないデータ点が存在すれば、即ち、上記の1:Nの場
合、一般的には、ある種の補間又は等化時間サンプリン
グを用いる。本発明の場合、より詳細には後述する等化
時間サンプリングを用いる。
【0009】長年の間、デジタル・オシロスコープで
は、効果的に処理され、ユーザに表示されるプローブ先
端のアクティビティの割合が制限されていた。不慣れな
ユーザや、アナログ・オシロスコープにのみ精通してい
るユーザは、デジタル・オシロスコープのプローブ先端
のアクティビティのほとんど又は総てをユーザが見てい
るという印象を受けるが、多くの環境において、その表
示は、実は、そこで生じた実際のアクティビティのわず
かな割合を示しているに過ぎない。これは、オシロスコ
ープが、信号を取り込むよりも多くの時間を、信号処理
に費やすためである。信号が完全に繰り返しならば、1
つの波形が丁度他の波形と同様なため、このライブ時間
の損失は問題にならない。しかし、信号がある種の間欠
性異常状態を示す場合、ライブ時間の割合が低いので、
かかる異常を検出できない。したがって、ユーザが実際
に観察できるプローブ先端の信号アクティビティの割合
及び波形スループットを増加させることが、いよいよ、
最新のデジタル・オシロスコープ設計のゴールである。
参考として組み入れたメアドウ等のアメリカ合衆国特許
第5412579号「高速取込みシステムによるデジタ
ル・オシロスコープ用低速表示方法」は、取込みを、交
互に(ピンポンやり取りとして知られている)表示バッ
ファで合成させて、一方の表示バッファの記憶内容が、
表示すべきデータ源として使用されている期間中に、他
方の表示バッファが更にデータを集め合成するのに使用
されるオシロスコープを記載している。しかし、この特
許に記載されたこの設計の低速表示は、単位ピクセル当
たり単一ビットの輝度データを供給するのみなので、ア
ナログ状のグレー・スケール、即ち、可変輝度機能がな
かった。
【0010】非常に多くの波形を処理する能力は、デジ
タル・オシロスコープにおいて非常に望ましい機能であ
る。参考として組み入れたイサリッジ等のアメリカ合衆
国特許第5530454号「強化されたデューティ・サ
イクルによる信号モニタ用デジタル・オシロスコープ・
アーキテクチャ」は、各波形レコードが短く、トリガ事
象の周波数が充分に高い場合に、単位秒当たり40万波
形までを取り込むことができるオシロスコープを記載し
ている。このオシロスコープは、アナログ・オシロスコ
ープの性能を多少エミュレーションし、そのライブ時間
の割合は、タイムベースの設定、オンになっているチャ
ンネルの数、トリガ事象の有用性に応じて、約6%から
約99%まで変化する。
【0011】このイサリッジの454特許に記載された
アーキテクチャの速度は、2個のラスタ・メモリ、即
ち、取込みシステムのラスタ・メモリ及び表示システム
のラスタ・メモリを用いて達成する。これらラスタ・メ
モリの第1メモリは、ラスタ取込みメモリと呼ばれ、取
込まれた波形がほとんど連続的に供給される。高速取込
みラスタライザ及び同種の迅速な画像組み合わせ器によ
り波形を取り込むとほぼ同じ程度の高速で、これら波形
をラスタ取込みメモリ内にラスタ化し、合成している。
よって、多くの波形が合成された後、単位ピクセル当た
り単位ビットのラスタ取込みメモリの記憶内容を、単位
ピクセル当たり多数ビットの表示ラスタ・メモリに転送
する。ここで、この記憶内容が、予め表示されたデータ
と組み合わされる。この表示ラスタ・メモリの記憶内容
は、上述の如きデジタル・パーシスタンス制御を受ける
ので、各ピクセルの輝度が時間と共に減衰する。
【0012】
【発明が解決しようとする課題】多くのユーザ、特に、
アナログ・オシロスコープのいくらかの経験があるユー
ザにとって、可変輝度は、被観測信号のアクティビティ
に関する情報を有効に伝える。これらユーザの多くは、
アナログ・オシロスコープの動きに似たいくつかの動き
を熱望している。例えば、アナログ・オシロスコープが
水平走査期間中に垂直偏位を行って、プローブ先端の信
号アクティビティの実時間映像を与えると、これら偏位
により発生したラインの傾きの逆関数として、これら偏
位が表示の輝度を変化させることになる。これが生じる
理由は、CRTの陰極電子銃が、輝度制御の設定に応じ
た一定の電子を供給し、単位時間の軌跡の長さが、任意
特定の掃引速度に関連したx軸距離により最小に決まる
が、この軌跡の長さが、いくつか又は総てのy軸偏位よ
り長くなるためである。また、y軸偏位は、対応するx
軸距離の大きな倍数になれるので、一定の利用可能な電
子ビーム・エネルギーが、このより長い距離にわたって
拡がると、この電子ビーム・エネルギーが大きな係数で
減少する。よって、アナログ・オシロスコープは、この
オシロスコープが描くラインの傾きの逆関数でラインの
輝度が本質的に変化する。
【0013】波形スループットが高いアナログ・オシロ
スコープ及びデジタル・オシロスコープの更に望ましい
他の特徴は、他の点では繰り返しである信号内に生じる
間欠信号異常を検出する能力である。ライブ時間の短い
古いデジタル・オシロスコープは、あるクラスの間欠信
号アクティビティを検出するように設計された特殊なト
リガ・モードが少なくとも存在しないと、間欠信号アク
ティビティの観察ができそうもなくなる。アナログ・オ
シロスコープは、この間欠的で異常の信号の動きの存在
を示すぼんやりしたトレースを表示する。もちろん、信
号が間欠過ぎると、トレースの輝度がぼんやりして、オ
シロスコープの操作者が完全に見逃すかもしれない。
【0014】
【課題を解決するための手段】本発明の第1の観点によ
れば、デジタル・オシロスコープにおけるラスタライザ
の利用性を最大化する方法であって、ラスタライザが1
つ以上の取込みレコードを受ける機能を実行し、取込み
レコードの各々が入力信号の電圧対時間の動きを示す複
数のデータ/アドレス対を具え、ラスタライザがその出
力としてピクセルの列に対するピクセル輝度データを発
生し、単位列当たりのピクセルの数がMであり、列の各
ピクセルを更新するのに要する平均時間がPであって;
時間/列におけるラスタライザのスループット・レート
M*Pを計算し;個別のデータ/アドレス対を受ける平
均時間であってこのデータ/アドレス対のデータ部分の
値に基づく平均時間を予め定め、直前に受けたデータ/
アドレス対のデータ部分の値が、ピクセルの列における
どのピクセルが影響されるかの指示である単位データ/
アドレス対当たり時間におけるDを発生し;ピクセルの
各列に影響する単位取込みレコード当たりのデータ/ア
ドレス対における適切な圧縮係数Cを決定し;関係N=
(M*P)/(C*D)に応じて、単位列当たりに処理
すべき取込みの数Nを選択することを特徴とする方法で
ある。
【0015】本発明の第2の観点によれば、デジタル・
オシロスコープにおけるラスタライザの利用性を最大化
する方法であって、ラスタライザが1つ以上の取込みレ
コードを受ける機能を実行し、取込みレコードの各々が
入力信号の電圧対時間の動きを示す複数のデータ/アド
レス対を具え、ラスタライザがその出力としてピクセル
の列に対するピクセル輝度データを発生し、単位列当た
りのピクセルの数がMであり、列の各ピクセルを更新す
るのに要する平均時間がPであり、取込みレコードの入
力ソース及びピクセル輝度データの出力ディスティネー
ションがピクセルの列に対して同じ共有したメモリであ
って;時間/列におけるラスタライザのスループット・
レートM*Pを計算し;個別のデータ/アドレス対を受
ける平均時間であってこのデータ/アドレス対のデータ
部分の値に基づく平均時間を予め定め、直前に受けたデ
ータ/アドレス対のデータ部分の値が、ピクセルの列に
おけるどのピクセルが影響されるかの指示である単位デ
ータ/アドレス対当たりの時間におけるDを発生し;取
込みデータの単一のサンプル対をアクセスするのに必要
な平均時間Aを求め;DからAを減算して、取込みラス
タ・メモリを更新するのに利用可能な時間を求め;ピク
セルの各列に影響する単位取込みレコード当たりのデー
タ/アドレス対における適切な圧縮係数Cを決定し;関
係N=(M*P)/(C*(D−A))に応じて、単位
列当たりに処理すべき取込みの数Nを選択することを特
徴とする方法である。
【0016】
【発明の実施の形態】図1を参照すると、取込んだデー
タの流れの簡略されたブロック図が示されている。取込
んだデータは、本発明によるオシロスコープの取込みメ
モリ及びラスタ化セクション200を介して、表示セク
ション300に入力する。垂直スケーリング及び垂直オ
フセットの機能がデジタル化の前に適用されるので、こ
の図において、これら機能を直接見ることができない
が、これらは、取込みプロセス10の一部である。プロ
セス制御器180に管理されるトリガ回路15は、入力
信号及び他の判断基準(図示せず)をモニタし、トリガ
条件を満足したことを取込み回路10及びプロセス制御
器180に伝える。
【0017】プロセス制御器180は、タイマー及びス
テート・マシンを含んでおり、これらにより、後述する
が図1には示さないいくつかのオプションとしての処理
を含む取込み及びラスタ化処理の総てを制御できる。理
解できる如く、プロセス制御器180は、取込みメモリ
及びラスタ化セクション200のほとんどの部分と共
に、トリガ回路15及び取込み回路10にコマンド及び
情報を送ると共に、これらから種々の信号を受ける。デ
ータが準備できると、プロセス制御器180は、ラスタ
組み合わせ器80に通知する。プロセス制御器180
は、トリガ回路15をモニタし、適切な時点、即ち、ラ
スタ化するのに充分な取込みがあるか、又は、最初のト
リガからか、新たなデータが表示器110に到達した最
後の表示更新から充分な時間が経過した時、取込み回路
10及びラスタライザ30を動作開始させる。
【0018】データが表示器110に到達すると、プロ
セス制御器180は、輝度マッピング50に引き続き、
DMA回路70の動作を開始させる。詳細に後述するよ
うに、プロセス制御器180は、取込み中断が必要な時
を判断し、トリガ位置計算機を動作させ、ブレーク・ポ
イントを計算する。
【0019】取込みプロセス10の出力として、データ
対時間データ・アドレス対が、取込みメモリ20に蓄積
される。取込みメモリ20は、512Kサンプル長まで
の2個の波形レコードを保持できるが、各々768サン
プルを含む256個の短い波形レコードまで保持できる
ように分割することもできる。各サンプルの記憶場所
は、256個の可能な電圧振幅レベルの1個を定める8
ビットの情報を蓄積する。これら電圧振幅レベルの内の
200個は、ピクセル当たり21ビットの200×50
0取込みラスタ・メモリ40の各列における200個の
ピクセル位置の1個に対応する。
【0020】各取込みメモリ及びラスタ化セクション2
00は、単位秒当たり100,000波形レコードを取
り込むことができ、1取込み当たり全体で500ナノ秒
の場合、各レコードは、500データ点を含んでおり、
各データ点は1ナノ秒間隔で取り込まれる。多数の取込
みメモリ及びラスタ化セクション20は、特に、2個又
は4個の場合、互いにインターリーブして、1個のオシ
ロスコープ・チャンネルで利用可能な全体のスループッ
トを2倍又は4倍にできる。表示セクション300のラ
スタ組み合わせ器80は、表示セクション300内で、
これら多数の取込みメモリ及びラスタ化セクション20
0の出力をマルチプレックスして、一緒にする。
【0021】逆に言えば、1チャンネルよりも多いチャ
ンネルを、1個の取込みメモリ及びラスタ化セクション
200にマルチプレックスできる。また、ラスタ組み合
わせ器80の代替えのバージョンにより、これら多数の
チャンネルを、より少ない取込みメモリ及びラスタ化セ
クション200にデマルチプレックスして、表示ラスタ
・メモリ90及び100の各ピクセル記憶場所における
特別なタグ・ビットを用いることにより、ラスタ表示器
110上に分離した複数チャンネルとして表示できる。
これらタグ・ビットにより、複数チャンネルに優先順位
を付けるか、層状にして、2個以上のチャンネルが重な
った場合、上になった1チャンネルの輝度のみを表示す
る。代わりに、2個以上のチャンネルが重なったとき
に、もし望むならば、これら2個以上のチャンネルから
の輝度を互いに加算することもできる。
【0022】ラスタ組み合わせ器80は、輝度変化をカ
ラー変化に変換するようにも作れる。この場合、必要な
らば、適切にサポートするような変更を表示ラスタ・メ
モリ90及び100並びにラスタ表示器100に行う。
【0023】次に、図2を参照する。簡略化するため
に、この図では、クロック及びタイミング信号、並びに
プロセス制御器180からの制御信号を示していない点
に留意されたい。ラスタ化処理30は、アドレス制御器
31が発生したアドレスに応じて、取込みメモリ20か
らの適切なサンプルをアクセスする。アドレス制御器3
1は、1単位目盛りの時間設定を受け、表1に示す情報
の部分により予めプログラミングされている。よって、
これら単位目盛り当たりの時間設定をアドレスに変換す
ることができる。これらアドレスは、圧縮幅及び取込み
の深さの所望組み合わせに反映する。取込みの深さは、
各ピクセルの輝度を決定する際に関与する。表1の内容
の残りは、プロセス制御器180に伝えられる。
【0024】アドレス制御器31は、連続的なサンプル
・オフセット及びバッファ選択情報をデータ・バッファ
32に供給する一方、プロセス制御器180(図1に示
す)が指示したように取込みデータをフェッチする。ま
た、アドレス制御器31は、各列の終わりを識別するの
で、カウンタ・ブロック36を適切にリセットでき且つ
ラッチできる。これら制御は、実際には、データ・パイ
プラインに沿って進むので、この制御は、データの流れ
を追う。ラスタの更新には、圧縮処理よりも長い時間が
かかるので、この圧縮処理は、その時の圧縮動作の終わ
りにて中止される。
【0025】
【表1】
【0026】表1は、異なる単位目盛り値の時間設定に
用いる値を含んでいる。表1に示される最も左側の列
は、インデックス番号を含んでおり、このインデックス
番号により、特定の行と、これら行が含んでいる複数組
のデータとを参照できる。次の列である単位目盛り当た
りの時間は、本発明を実施する第1オシロスコープの総
ての水平設定に対する事項を含んでいる。カウント列
は、対応する単位目盛り当たりの時間設定にて、各ラス
タ化処理の入力として用いる取込みレコードがいくつか
を示している。等化時間動作(更に後述する)におい
て、各ラスタ化サイクル期間中に、256個のレコード
の1個のみを処理している。しかし、メモリ内のバッフ
ァの数である256は、非等化時間設定、インデックス
番号9、単位目盛り当たり50ナノ秒に匹敵する数12
8の2倍である。サイズ列は、この設定において、各ラ
スタ化レコードにいくつのデータ点を蓄積したかを示
し、使用列は、ラスタ化を実行するのに実際にいくつの
データ点を用いたかを示している。
【0027】等化時間又はデシメーションの列は、取込
みハードウェアが実行する等化時間で満たす量又はデシ
メーション(事実上棄てる)の量に関する情報を含んで
いる。等化時間サンプリングは、取込みハードウェアが
実行できるよりも実際に高速である掃引速度又はサンプ
ル・レートに対応して、多数の取込みによりデータを効
果的に取り込む技術である。等化時間サンプリングによ
り生じた取込みレコードの場合、連続データ点の非連続
的な取込みにより生じた取込みレコードの仮定的な特性
と、このレコードを生じるためにサンプリングした波形
が完全な繰り返しではないという事実とから、異常が生
じるかもしれない。
【0028】次の最後の列である拡大/圧縮は、ラスタ
化処理の期間中に実行される拡大又は圧縮の量に関する
情報を含んでいる。これは、これら要素、即ち、拡大及
び圧縮と、その前の列である等化時間での満たし又はデ
シメーションからの要素とを組み合わせたものである。
これら要素は、取込みメモリ20内のレコードにどのサ
ンプルが寄与したか、また最後に、取込みラスタ・メモ
リ40に送られたラスタ化結果にどのサンプルが影響し
たかを判断する。単一チャンネル・モードで動作してい
る単一の取込みメモリ及びラスタ化セクションでは、取
込んだ取込み結果の処理に94%を費やしているのに比
較して、実時間の6%を取込みに費やしている。
【0029】インデックス行番号9で、単位目盛り値の
時間が50ナノ秒の列は、最高の実時間設定となってい
る。行番号9より上の総ての行で、単位目盛り当たり5
0ナノ秒よりも速い単位目盛り当たりの時間設定では、
等化時間サンプリングを用いる必要がある。この等化時
間サンプリングとは、多数のレコードを集めて、各レコ
ードからのいくつかのデータ点のみを用いて、複合デー
タ・レコードを作ることである。この場合、行番号0に
おいて、250個の取込みの各々から2個のデータ点の
みを用いて、単位目盛り当たり200ピコ秒を達成す
る。このオシロスコープは、1ナノ秒ごとに1回、サン
プルを取り込んで、単位レコード当たり2個のデータ点
のみが、1レコードの時間フレーム内となる。水平タイ
ムベース上で単位目盛り当たり200ピコ秒で、単位表
示当たり10目盛りの場合、各表示は、端から端までわ
ずか2ナノ秒である。250個のレコードの各々から2
個のサンプルを組み合わせて、単位表示当たり500個
のレコードを、1個の等化時間画像内に複合化できる。
【0030】インデックス番号9より下の行において、
デシメーションを用いてレコード長を制限し、圧縮を用
いて、レコード内に含まれる点がスクリーン上に取る距
離を短くする。例えば、単位目盛り当たり500ミリ秒
の場合、10目盛り幅のスクリーンは、5秒を表す。単
位ナノ秒当たり1サンプルのサンプル・レートにおい
て、50億個のサンプルが5秒間に利用可能である。1
0,000によるデシメーションによって、500,00
0個のデータ点を集めることができる。圧縮係数が10
00で500,000個のデータ点を圧縮すると、単位
表示当たり500個の点と、単位目盛り当たり50個の
点が生じる。
【0031】再び図2を参照する。アドレス制御器31
により特定された取込みメモリ20からのデータをデー
タ・バッファ32に伝達する。データ・バッファ32
は、全部で64×16バイトのデータを保持できる一
方、このバッファは、16ナノ秒ごとに8バイトのみを
実際に受ける。データ・バッファ32が取込みデータの
8バイトの1セットを、サンプルからベクトルへの変換
器33に供給している間に、次の伝達により、取込みメ
モリ20から他の8バイトで満たされる。16ナノ秒当
たり8バイトとは、取込みデータの単一サンプル点当た
り2ナノ秒のアクセス時間に匹敵する。
【0032】取込みメモリ20からの8ビット・データ
は、256個の垂直電圧レベルを定める一方、取込みラ
スタ・メモリは、200ピクセルを含む垂直列を有す
る。よって、200個の垂直ピクセル位置のどれにも対
応しない8ビット出力で定めた56個の特別な電圧レベ
ルが存在する。勿論、28個が、表示スクリーンに対応
する200個の垂直ピクセル位置の底部よりも低い電圧
を表し、28個が、200個のピクセル位置及びスクリ
ーンの頂部よりも上の電圧を表す。このスクリーンは、
典型的には、目盛りを表し、9個の水平線がこの表示の
8個の垂直目盛りを表す。これら垂直目盛りの各々は、
取込みラスタ・メモリ40の各列内の200ピクセルの
25個からのデータを受ける。詳細に後述するように、
このデータが実際のスクリーンに達する前に、1対2の
垂直拡大が生じ、最終的には、表示の各垂直(及び水
平)目盛りは、50ピクセルに対応する。
【0033】28個の頂部の値及び28個の底部の値
は、各列の200ピクセルに直接的には影響せず、詳細
に後述する如く、対象の列内の200ピクセルに影響す
るベクトルの傾斜を定める計算において用いることによ
って、これらの値は、間接的な影響に作用する。ベクト
ルの傾き計算に影響することは、ベクトル内のピクセル
が受ける増分輝度値への影響に作用する。
【0034】28個の頂部及び底部の値は、互いにも作
用する。クリップ対スクリーン機能がアクティブであ
り、総ての現在のベクトルが頂部28個又は底部28個
の垂直位置にある、即ち、現在の列内の総ての点が一方
の方向に又は他方の方向に沿ってスクリーンから外れる
と、特別なタグ・ビットが取込みメモリ40内の1番目
又は200番目の位置にセットされて、その状態を示
す。
【0035】図2について続ける。サンプル・ベクトル
変換器33は、各ベクトル頂部及び底部信号の発生に関
連して、3個のサンプル・データ点N、N−1及びN−
2を試験する。総ての信号データが単調ならば、2個の
データ点で充分である。しかし、データ内の接近した湾
曲点の可能性については、3点を用いる必要がある。サ
ンプル・ベクトル変換器33は、高及び低信号を絶対値
減算器34に供給する。高及び低信号の最大差は、25
5個の垂直増分である。これは、これら増分が、各々8
ビットのデータ・サンプルにより可能性を秘めて定まっ
た完全スパンの値から導出されたためである。絶対値減
算器34は、垂直(又は電圧)変化値dVを発生し、ル
ックアップ・テーブル35に転送される。ルックアップ
・テーブル35は、垂直変化値dVを用いて、現在のベ
クトルに対する適切な重みWを見つける。ここで述べた
実施においては、Wは、0から31までの値である。一
般に、Wは、dV/dTと逆関係となる値である。特定
の単位目盛り当たりの時間設定に対して、dTは、ラス
タ化されるピクセルの各列により表される距離と一定関
係がある。Wをどの様に計算するかというこれ以上の情
報は、参考として組み入れたシエゲル等のアメリカ合衆
国特許第5550963号「デジタル的に圧縮した波形
の等級分け表示」を参照されたい。
【0036】サンプル・ベクトル変換器33は、1対の
頂部及び底部信号を200カウンタ・ブロック36に供
給する。これら信号は、夫々、現在のサンプル・データ
点の結果として描かれる符号なしベクトルの長さを定め
る1から200までの値を規定する。定義された領域内
の各カウンタは、ルックアップ・テーブル35のベクト
ル重み出力であるWの値により増分される。1個のデー
タ点に関連した8ビットの電圧振幅値は、ラスタ化処理
期間中に、潜在的に大きな拡大を施される点に留意され
たい。そのデータが特定する位置は、前のデータ点によ
って特定される位置から離れた完全な垂直スクリーン距
離にまで及ぶので、1個の取込みデータ点のベクトル化
の結果、200個もの多くのピクセルが更新を必要とす
る。19ビット・カウントと4タグ・ビットがあり、こ
れらは、後で、200個のピクセル位置の各々における
21ビットの情報に圧縮されるので、8ビットの単一デ
ータ点に対する総合的なラスタ化処理は、21ビットの
取込みラスタ・メモリ40内の4200ビットもの多く
の状態に影響する。よって、これは、取込みメモリ及び
ラスタ化セクション200の波形スループット、よっ
て、デジタル・オシロスコープ全体(限定された数のか
かるセクションを利用可能)のスループットをデータ拡
大が不必要に妨害しないようにするのに重要である。
【0037】図3を参照する。200カウンタ・ブロッ
ク36及びラッチ37が、それら入力及び出力に沿って
詳細に示されている。図3の左側部分は、200個の4
ビット・チャンネル・タグ・レジスタ36Bのバンクで
ある。図3の中央部分は、200個の19ビット・カウ
ント36Aの配列である。カウンタ・ブロック36内の
カウンタ用の19ビット長が、他のアプリケーション内
で同じ回路を用いる両立性の一部として、選択される。
Wの最大値は31であり、219/31=16912なの
で、この深さによる最大圧縮係数は、16,000であ
る。
【0038】頂部及び底部入力信号は、各々8ビットの
長さで、200個の19ビット・カウントの1個を識別
する。重みWは、0から31までの値を特定する5ビッ
ト信号であり、これにより、頂部及び底部により定めら
れたベクトル内の各19ビット・カウントが増分され
る。図3の右側部分は、200個の23ビット・ラッチ
37のバンクである。200個の23ビット・ラッチ3
7は、出力用に、200個の4ビット・チャンネル・タ
グ・レジスタ36B及び200個の19ビット・カウン
ト36Aの配列の両方の内容を保持する。一方、これら
レジスタ及びカウンタは、(クリア信号を用いて)クリ
アされ、これらを用いて、データの次の列を累積する。
カウンタのこの配列は、実施するのに比較的高価であ
り、典型的には、取込みメモリからアクセスできるサン
プル・データよりも遅いレートでベクトルを描画でき
る。これらカウンタと共にラッチ37を含むことによ
り、カウンタ内に次の列を描画している期間中に、現在
の列を更新可能である。よって、このリソースを充分に
利用しないということを避けられる。
【0039】ラスタ・アドレス発生器45が発生するア
ドレスにより、加算器38は、200個の23ビット・
ラッチ37のバンク内の輝度データの19ビットを、一
連の読出し・変更・書込み動作によって、取込みラスタ
・メモリ40の適切な列の既存の内容に加算する。同じ
読出し・変更・書込み動作期間中に、4ビットのチャン
ネル・タグを、取込みラスタ・メモリ40からの対応ビ
ットと論理和処理する。1個の取込みメモリ及びラスタ
化セクション200にマルチプレックスされたチャンネ
ルの数を記述するには充分な数であるチャンネル識別ビ
ットは、輝度基準能力のあるMSBを犠牲にして、21
ビット・ピクセルに束ねられる。
【0040】優先コード化により、重なったチャンネル
の領域における輝度を求めるとき、チャンネル当たりの
スループットが低くなるが、必要なダイナミック・レン
ジも小さくなる。4チャンネルに対して、(どの輝度を
表示するかを決定するチャンネルの優先度の代わりに)
重なった領域が互いに加算されると、最悪な場合が生じ
る。輝度情報に対して利用可能なのは、わずか17ビッ
トである。重なっている輝度が加算するので、この情報
は直ぐに飽和する。最大輝度更新重みWが31なので、
飽和を生じる更新の最小数は、217/31=4338で
ある。単位秒当たり100,000波形を取り込むと
き、4338取込み毎に更新する必要があるということ
は、最小更新必要レートが単位秒当たり23回であるこ
とを意味する。正規化更新レートは、単位秒当たり30
回及び60回の間なので、この条件は、通常容易に満足
される。チャンネル識別は、21ビット・ピクセルに束
ねられて、MSBの輝度能力が棄てられる。1個の取込
みメモリ及びラスタ化セクション200内でラスタ化さ
れたチャンネルの数を扱うのに必要なビットのみが犠牲
になる。
【0041】取込みラスタ・メモリ40は、ピクセルの
200×500配列をサポートするのに268Kバイト
のメモリを必要とする。このメモリの8バイトとは、同
時にアクセス可能である。よって、各アクセスには、3
ピクセルの各々に対して21ビットのデータ(1ビット
は無駄にされる)を含んでいる。200ピクセルの列
は、3ピクセルの各々に対して67回のアクセスが必要
である。よって、8(バイト/アクセス)×67(アク
セス/列)×500(列/表示)=268K(バイト/
表示)である。
【0042】図4を参照する。実際に構成した実施例に
おいて、1個の大型組み合わせ取込みメモリ20、40
内で、取込みメモリ20及び取込みラスタ・メモリ40
を組み合わせることは、有効であることが判った。ま
た、この説明でのここまでで、この説明は、従来の電圧
対時間の、即ち、YTの表示に限定されたが、図4にお
いては、XY又はXYZの如き他のモードも、1つの全
体的設計の中に組み込めることが判る。アドレス・ソー
ス選択器46は、その複数のソースの1個として、ET
/XY/XYZアドレス・ソース41と共に、ラスタ・
アドレス発生器45と、256×16RAM31A及び
2×8ポインタ伸張31Bとしてここで示す(図2の)
アドレス制御器31の2個の部分とを有する。ポインタ
伸張は、単一の>65536バッファをラスタ化するた
めに供給される。ラスタ化処理は、多数の小さなバッフ
ァ、単一の大きなバッファ、又は、これらの中間のバッ
ファ上で動作するので、RAM対長さによる無駄な空間
と、同時にラスタ化できるカウントとの間で、トレード
オフが行われる。
【0043】図2で上述したことと共に、図4に示した
ことに関連する処理を更に説明する。サンプル・プロセ
ッサ33’は、サンプル・ベクトル変換器33に対応す
る。図4は、図2で行った頂部及び底部信号と、高及び
低信号との間の区別を示していない。しかし、底部信号
が、マルチプレクサ44を介してアドレス・ソースET
/XY/XYZ41への可能性のある入力の1つである
ことを示している。マルチプレクサ44の他の入力は、
選択されたA/Dデータである。「選択されたA/Dデ
ータ」をXY及びXYZモードで用いるが、データ・プ
ロセス、取込みデータ・バッファ、デルタから輝度への
マップ、及び取込みキュー・ポインタは、XY及びXY
Zモードでは用いない。デルタ・輝度マップ及びカウン
タ・ブロック36は、等化時間(ET)動作期間中は用
いない。
【0044】図2に示した加算器38は、図4におい
て、21ビット飽和加算器が3個の場合としてより詳細
に示されている。飽和加算器は、オーバーフローしな
い、即ち、MSBキャリアを発生しないが、その代わ
り、これら加算器がフルになったときに、総てが1の最
大値に留まる。(組み合わせ)取込みメモリ20、40
への読出し及び書込みアクセスの各々は、16ナノ秒か
かり、64ビット幅である。よって、読出し・変更・書
込みサイクルを、32ナノ秒ごとに3個の21ビット・
ピクセルに対して実行できる。これは、単位ピクセルの
更新当たりの平均時間が10.67ナノ秒である。した
がって、1列内の200ピクセル総てを更新するのにか
かる最長時間は、67×32ナノ秒、即ち、2.144
秒である。よって、各列に対する入力データは、取込
みメモリからの134×8/7=154データ点を含ん
でいるならば、取込みラスタ・メモリ40の更新時間
は、ラスタ化速度を制限せず、このラスタ化処理速度自
体が制限要因になる。(組み合わせ)取込みメモリ2
0、40をアクセスして、16ナノ秒ごとに並列に8バ
イトを供給できるので、取込み波形データが処理される
よりも8倍も高速に、この波形データを読み出すことが
できる。データ・バッファ32は、並行処理として12
8個までの8バイト取込みシーケンスを保持できるの
で、ラスタ化処理の出力で取込みラスタ・メモリを更新
するために、(組み合わせ)取込みメモリ帯域幅の8
7.5%を利用可能である。
【0045】この設計におけるように、単位列当たりの
ピクセルの数が200(M=100ピクセル/列)で、
各ピクセルを更新するのに必要な平均時間が10.67
ナノ秒(P=10.67ナノ秒/ピクセル更新)なら
ば、ラスタライザのスループット・レートは、2.13
4 秒/列(M*P=2.134 秒/列)である。そ
して、単一の新たなデータ点を基にしたベクトルを描画
する時間が16ナノ秒(D=16ナノ秒/サンプル対)
で、取込みデータの単一のサンプル対をアクセスするの
に必要な平均時間が2ナノ秒(A=2ナノ秒)ならば、
取込みラスタ・メモリを更新するのに利用可能な時間
は、D−A、即ち、14ナノ秒である。よって、単位列
当たりの取込みピクセルNと、各列内の圧縮ピクセルC
との最大組み合わせN*Cは、ラスタライザを完全な占
有状態に維持するのに用いるが、(充分なトリガが利用
可能であると仮定すると)、N*C=(M*P)/(D
−A)、即ち、N*C=(2134ナノ秒/列)/14
ナノ秒、即ち、N*C=152.4ピクセルとなる。そ
して、適切な圧縮係数Cが既知ならば、Nは、N>15
2.4/Cにより計算できる。この効率関数は、図4に
示す設計に特定され、出力帯域幅及び入力帯域幅は、単
一の全体のメモリ帯域幅、即ち、DからAを減算した値
を占める。
【0046】より一般的な効率関数は、図2に関連して
得られる。ここでは、入力及び出力帯域幅は、互いに独
立している。この場合、C、P及びMが決まれば、取込
みの理想的回数Nは、N=(M*P)/(C*D)とな
る。この方法で、オシロスコープ・ラスタライザを設計
し、プログラムすることにより、充分な数のトリガがあ
れば、総ての時間/目盛りにおける一定のサンプル/秒
レートにて画像をスクリーンに供給することが可能であ
る。均一な取込みレートを維持するために、ラスタ化の
単一パスで用いる場合の2倍の数の取込みバッファを有
することが重要である。この方法において、現在はラス
タ化されていないバッファ内に取込みを持続できる。こ
れらバッファは、交互に取り込まれ、ラスタ化される2
個のバンクとして配置してもよいし、表示更新期限、即
ち、所望数のレコードが取り込まれたときにラスタ化を
開始するバッファの環状キューとして配置してもよい。
【0047】再び図1を参照する。単位ピクセル当たり
21ビットの200×500の取込みラスタ・メモリ4
0は、50にマッピングされ、第2の短い深さで単位ピ
クセル当たり4ビットで同じ平面(200×500)デ
ィメンションの取込みラスタ・メモリ60に入る。この
短い単位ピクセル当たり4ビットの取込みメモリ60は
依然200×500ピクセル位置を含んでいる。しか
し、各ピクセルは、それに関連した輝度情報の単位ピク
セル当たり4ビットのみを有しているので、16レベル
の輝度を単に表示できる。このマッピング50は、16
輝度レベルの境界を(単調に)定義する15個のブレー
ク・ポイントを用いることにより、達成できる。一実施
例において、マッピング50は、16ナノ秒ごとに並列
に3個の21ビット・ピクセル値入力を処理するように
構成されている。このアプローチには、3個の21ビッ
ト・ピクセル値の16ナノ秒の読みと、8バイト幅メモ
リへの3個の4ビット・ピクセル値出力の5個のグルー
プを対応する16ナノ秒での書込みとの間に、数個のパ
イプライン遅延が必要である。マッピング動作は、取込
みラスタ・メモリ40内に蓄積されたデータの利用に依
存するので、そのデータを出すことは、全体的な利用を
束縛する他の要因であり、帯域幅を制限する。マッピン
グ用にデータを出すことは、各表示更新に対して約60
0 秒、又は約.6m秒/30m秒を使う。この結果、
ラスタ化処理の効率を2%長引かせる。
【0048】短い単位ピクセル当たり4ビットのラスタ
・メモリ60の内容は、ダイレクト・メモリ・アクセス
(DMA)処理70により、表示セクション300内の
ラスタ組み合わせ器80に転送される。表示セクション
300は、2個の表示ラスタ・メモリ90及び100を
含んでいる。これらラスタ・メモリは、単位ピクセル当
たり4ビットにもできるし、チャンネル識別及び色つけ
のために付加ビットを含むこともできる。4個のタグ・
ビットは、4個の独立チャンネル、又はチャンネルの1
6個の組み合わせを識別できる。
【0049】2個の表示ラスタ・メモリ90及び100
の一方である90は、現在の表示用のデータをラスタ表
示器110に供給する間、その内容は、ラスタ組み合わ
せ器80により、短い単位ピクセル当たり4ビットの取
込みラスタ・メモリ60の内容と組み合わされる。この
処理の出力を、他の表示ラスタ・メモリ100内に蓄積
する。表示器110の垂直帰線時間の間、2個の表示ラ
スタ・メモリ90及び100は、機能的にスワッピング
され、ラスタ組み合わせ器80の出力を他方の表示ラス
タ・メモリ90内に蓄積する一方、その入力及びラスタ
表示器110の入力が表示ラスタ・メモリ100に供給
される。ラスタ組み合わせ処理期間中、取込みラスタ・
メモリの200個の垂直位置が、2個の表示ラスタ・メ
モリ90及び100内の400個の位置に拡大される。
望むならば、上のライン及び下のラインの平均化の如き
より複雑な手段を用いることができるが、簡単な実施例
において、これは、データの各ラインの複製により行わ
れる。
【0050】ある実施においては、各取込みメモリ及び
ラスタ化セクション200は、オシロスコープの1チャ
ンネルに関連したデータを扱うのみであるが、別の実施
例においては、多数チャンネルからのデータを単一の取
込みメモリ及びラスタ化セクション200に置くことが
可能である。これが行われるとき、各取込みメモリ・レ
コードにおいて、異なるチャンネルからのサンプルをイ
ンターリーブするので、特定チャンネルからの各サンプ
ルは、データ・レコードにおいて分離した一定の予め定
まった数の位置にある。単一の水平タイムベースをマル
チプレックスして用いることによりチョップして2個以
上の信号を表示できるというアナログ・オシロスコープ
の用語を参考にすると、取込みメモリ及びラスタ化セク
ション200を用いるこの方法は、チョップ・モードに
なぞらえる。異なるチャンネルからのデータがチョップ
・モードでインターリーブされると、各ピクセルに関連
した特別ビット内のラスタ化処理40により、個別のチ
ャンネルに関連したデータにタグを付けるので、各ピク
セルの内容にどのチャンネルが影響するかを後で判断で
きる。200カウンタ・ブロック36において、カウン
タの一部である19ビットのわきに、チャンネルのタグ
を付ける4個の特別ビットがある。
【0051】上述したシステムにおいて最大スループッ
トを維持するために、取込みは、バッチにて処理する。
必要な速度でラスタ化処理に絶えず利用可能な取込みデ
ータの流れを維持するために、前の取込みの終了から平
均信号取込みラスタ化時間が経過した後、次の取込みを
開始しなければならない。しかし、次のトリガがいつ生
じるかを知ることなく、又は、たとえ次のトリガが生じ
たとしても、データをサンプリングし、このデータを取
込みメモリに移動することにより、取込みが開始する。
依然、取込みメモリ及びラスタ化セクション200のゴ
ールは、知覚可能な中断がなく、データの流れが表示セ
クション300に向かうように維持することである。よ
って、データを出力し続ける能力がその動作の過程によ
って不可能ならば、ラスタ化処理30は、受信すべきト
リガを不確実に待つことはできない。
【0052】この問題を扱うために、プロセス制御器1
80は、まだ行われていないが次の取込みが利用可能と
なった後の経過時間の追跡を維持する。かかる遅いトリ
ガ・インターバルが経過すると、プロセス制御器180
は、トリガ回路15にトリガを既に受けたかを質問す
る。トリガを受けたならば、いかなる事象においても、
もうじき完了する取込みを諦めることはない。しかし、
トリガを受けておらず、プロセス制御器180が、その
質問に応答してトリガ回路15からトリガ受信信号を受
けていなければ、現在の取込み処理を中断し、その部分
的な結果を(非直線性補正回路130が存在すれば、こ
の回路を介して)輝度マッピング回路50に送る。典型
的には、遅いトリガ・インターバルは、連続した取込み
の間の時間長の10倍のオーダーにある。これにより、
約90%の時間で、均一に分布した遅いトリガを検出で
きる。この解決法により、通常の取込み遅延プラス遅い
トリガ・インターバルにほぼ等しいインバータで到達す
る周期的な遅いトリガが存在するという他の問題が生じ
る。ほとんど総てのこれらトリガを見逃すのを避けるた
めに、ある期間、例えば、通常の取込みレート数の10
倍の50%から150%までにわたって、遅いトリガ・
インターバルをランダムに可変できる。
【0053】単位ピクセル当たり21ビットの取込みラ
スタ・メモリ40の統計的データベースが深く、高スル
ープットの可変輝度ラスタ化処理30がデータを供給す
る上述の設計では、従来のラスタライザでは見えないア
ーティファクトを見ることができる。特に、取込み処理
10からのA/D差動非直線性(A/D DNL)が、
水平帯となり、表示器110で見ることができる。ま
た、タイムベース選択に、等化時間設定を使用する必要
があると、時間補間非直線性(TINL)が、表示器1
10に垂直帯として現れる。
【0054】先ず、図5を参照する。非直線性補正回路
130を用いて、取込みラスタ・メモリ40から輝度マ
ッピング処理50へ移動するピクセル輝度データとし
て、これら要因を補償できる。図6A及びBを参照す
る。図6Aに示すように、個別のピクセル輝度を、乗算
器131によりA/D差動非直線性用補正係数と連続的
に乗算し、また、乗算器132により時間補間非直線性
と乗算する。または、図6Bに示すように、先ず131
で、A/D DNL及びTINL補正係数を互いに乗算
し、次に、これら組み合わせた補正係数を、乗算器13
4でピクセル輝度に適用する。
【0055】図5に戻る。補正ルックアップ・テーブル
150により、補正係数を非直線性補正回路130に供
給する。これら補正係数であるA/D DNL及びTI
NLの両方がピクセル単位で変化すると、図2に示すラ
スタ・アドレス発生器45からのラスタ・アドレスによ
りアクセスされる(必要ならば、適切な遅延を伴う)。
直線性補正を用いると、輝度マッピング回路50への入
力は、図6Aの乗算器132の出力からか、又は、図6
Bの乗算器134の出力である。これら乗算器の一方又
は他方が、図5に非直線性補正ブロックとして示されて
いる。
【0056】補正ルックアップ・テーブル150に必要
な補正係数は、工場で、又は、機器に構成ソフトウェア
を組み込むことにより、定めることができる。DNL及
びTINLが、機器の使用年数及び温度に適切であるな
らば、1組の工場決定値で充分である。そうでなけれ
ば、向上した精度が望ましいならば、機器の信号経路補
正ソフトウェアがユーザの要求に応じて校正を行える。
【0057】理想的な正弦波又はある他の既知の理想的
波形をA/Dに供給し、デジタル化し、各デジタル化レ
ベルに対するヒット率の統計値を累積して、A/D D
NL補正係数を決定することができる。波形が各電圧レ
ベルにある時点に比例する取込み統計値を、理想的な波
形の既知の統計値と比較して、統計的に一致した適切な
補正係数を決定する。
【0058】時間補間非直線性用の補正係数を決定する
ために、スコープへの非同期の最初のトリガをトリガ回
路に供給し、ヒットした分布のヒストグラムの概観を均
一な平均レベルと比較する。この均一な平均レベルは、
理想的に完全に線形な時間補間器で期待できる。また、
適切な補正係数は、実際のデータを理想と一致するよう
にする。
【0059】上述のラスタ化方法に応じて、取込みデー
タの直線性輝度累積を実行することは、累積した輝度の
一般的レベルが、累積した取込みの数に正比例すること
を意味する。このラスタは、スクリーンが更新される各
時点で、周期的にクリアされるか、減衰される。更新間
の時間が一定でなければ、これは、しばしば他のプロセ
ッサのアクティビティ、他の表示のアクティビティ、又
はデータ依存ラスタ・コピー時間に帰さないので、累積
した取込みラスタ・メモリ内容の固定スケーリングは、
観察できる非信号関連輝度変動を導く。また、指数関数
的減衰が、表示更新間の累積取込みラスタ・メモリ内容
に適用されると、状態quoに達するまで、全体的な輝
度を構成する初期遷移がマップ内に存在する。これらの
効果は、除去するのが望ましい不要なアーティファクト
である。
【0060】ラスタライザにて、処理を終わらせるに
は、取込みの線形累積により輝度変化とすることが最も
簡単であるが、ユーザの視点から最適な表現は、より非
直線性である。例えば、ユーザは、ほとんど滅多に起き
ない事象に強い関心を時々持つので、総ての非ゼロのピ
クセルを最も明るい輝度にマップして画像を表示したが
る。代わりに、ピクセル・ヒット率のある領域と、対応
する累積輝度とが存在し、取込みデータが影響する周波
数において、微妙な差をより明確に区別するために、ユ
ーザは、利用可能なダイナミック輝度の全レンジにマッ
ピングしようとする。
【0061】ユーザが制御可能な輝度マッピング機能に
より、上述のゴールのセットの両方をアドレス指定でき
る。これにより、利得の制御と、移動カーブのオフセッ
トを制御できる。ユーザの視点から、かかる制御は、夫
々コントラスト及び明るさとして現れる。図7に示し後
述する如く実施した場合、伝達関数を変更できるこの手
段は、最大ピクセル輝度基準値の大きさを制御し、マッ
ピング関数を作る15個のブレーク・ポイントの小数部
のサイズを制御する。15個のブレーク・ポイントの各
々は、対応する小数部と最大ピクセル輝度基準値とを乗
算して求める。これら小数部は、ユーザが変更できる正
規化された伝達関数を定義する一方、最大ピクセル輝度
値は、取込みラスタ・メモリ内の予測データ累積用のス
ケーリングを行う。
【0062】図5及び図7を参照する。輝度マッピング
処理50は、ブレーク・ポイント値により制御される。
図7は、どのようにこれらブレーク・ポイントを輝度マ
ッピング回路内に用いて、所望の方法で単位ピクセル当
たりのビットを確立するかを示している。15個のブレ
ーク・ポイント値の割り当てにより、16個の輝度レベ
ルの境界を定める。これら輝度レベルは、単位ピクセル
当たり4ビットのマッピングによって発生する。
【0063】図7に示す回路は、逐次近似デジタル化と
して動作し、ピクセルのビット・カウントを低減する。
しかし、先ず、21ビット・ピクセル輝度ワードを整え
て、どんなタグ・ビットも除去する。タグ・ビットが存
在するならば、これらタグ・ビットは、最上位ビット
(MSB)であり、多くてこれらの4個が存在し、これ
ら4個のMSBをアンド・ゲート51にて4ビット・タ
グ・マスクと論理積処理する。左側に示すタグ・ビット
/値のテーブル59は、いくつのタグ・ビットが存在す
るかを示している。右に示す16進の値を表す複数ビッ
トにより、これらタグ・ビットをマスクするので、入力
ピクセル輝度値を総て表す17から21ビットを発生す
る。
【0064】52で、入力ピクセル輝度値をブレーク・
ポイント8と比較する。このブレーク・ポイント8は、
マスクされた入力ピクセル輝度値内のビット数のMSB
に対応する値、即ち、最大ピクセル輝度値の2分の1を
有する。入力ピクセル輝度値がブレーク・ポイント8の
値よりも大きいと、マッピングされた4ビット・ピクセ
ル輝度値のビット3(MSB)は、1である。逆に言え
ば、入力ピクセル輝度値がブレーク・ポイント8の値よ
りも小さければ、マッピングされた4ビット・ピクセル
輝度値のビット3(MSB)は、ゼロである。同様な方
法で、54が入力ピクセル輝度値を、入力ピクセル輝度
値範囲の夫々1/4及び3/4を表すブレーク・ポイン
ト4又はブレーク・ポイント12のいずれかと比較し
て、マッピングされた4ビット・ピクセル輝度値のビッ
ト2を決定する。比較する値が1/4又は3/4のいず
れかであるかは、前の比較52の結果により、マルチプ
レクサ53のどの出力を選択するかに依存する。
【0065】同様に、最初の2回の比較52、54の結
果が、マルチプレクサ55の入力を選択し、入力ピクセ
ル輝度値が、最大入力輝度値の夫々1/8、3/8、5
/8又は7/8を表すブレーク・ポイント2、6、10
又は14と56で比較される。この比較56の結果は、
マッピングされた4ビット輝度値のビット1である。こ
の処理は、1つの追加時間で繰り返され、最初の3回の
比較52、54、56の結果に応じて、マルチプレクサ
57の出力が、ブレーク・ポイント1、3、5、7、
9、11、13又は15の1個となり、その出力が58
で入力ピクセル輝度値と比較されて、ビット0の状態を
定める。この処理の出力は、マッピングされたビンを探
す2進検索として特徴付けることができる4ビット・ピ
クセル輝度値である。
【0066】入力ピクセル輝度値及びブレーク・ポイン
トが通常は総て21ビットの整数であるが、タグ・ビッ
トがあれば、入力ピクセル輝度値のMSBをゼロに強要
し、範囲内に制限されたブレーク・ポイントが作られ
る。これは、総てのブレーク・ポイントのスケールを、
値の減少した最大ピクセル輝度基準値の小数部に落と
す。
【0067】詳細に上述した実施例とは別の実施例を用
いて、実際のマッピングを実行できる。ハードウェア又
はソフトウェアで実現したルックアップ・テーブル、又
は、2進検索又はある他のソート機能を実施するソフト
ウェア・アルゴリズムも用い、ブレーク・ポイント及び
それらが表す小数部に応じて、入力ピクセル輝度値を出
力ピクセル輝度値に変換できる。本発明の最も重要な観
点及び実際の値は、多くの方法にて、最大ピクセル輝度
基準値の大きさを変更できるものであり、また、ブレー
ク・ポイントを種々に定義できるものである。よって、
伝達関数は、2個のピクセル輝度の代表値の間で変形で
きる。出力ビットの数が入力ビットの数よりも小さい限
り、入力ビット及び出力ビットの数を変更できる。可能
な出力輝度値の数Nは、2の累乗以外にもできる。伝達
を実施するのに用いる小数部及びブレーク・ポイントの
数は、N−1未満にできるので、マッピング機能の対称
性を変えたり、部分的になくせる。
【0068】最大ピクセル基準値を確立するために、ま
た、入力ビットの大きな数で表される最大ピクセル輝度
値を簡単に決定するために、多くの興味深い可能な方法
がある。操作者は、輝度制御を用いて、最大ピクセル輝
度基準値を設定できる。別の方法で実際に実施すること
により、操作者は、自動輝度オン・モード及び自動輝度
オフ・モードの間での選択ができる。自動輝度オン・モ
ードにおいて、データ経路のどこかにハードウェア又は
ソフトウェアによる調整を行って、最大ピクセル基準値
を、最大入力ピクセル輝度値の実際の輝度値の関数にで
きる。これとは逆に、自動輝度オフ・モードにおいて、
最大輝度基準値を、輝度データが取込みラスタ・メモリ
40内に累積される時間量の関数にできる。自動輝度モ
ード概念での上述の使用は、ここでは好適実施例に現れ
ているが、オン・モードは、最大入力ピクセル輝度値の
実際の輝度値以外のある要因に依存でき、オフ・モード
は、取込んだ時間以外の他の要因に依存できる。
【0069】最大ピクセル輝度基準値は、取込みラスタ
・メモリ40内の蓄積されたピクセルの平均ピクセル輝
度値の関数で得られる。代わりに、最大ピクセル輝度基
準値は、取込みラスタ・メモリ40内に蓄積されたピク
セルの平均のゼロでないピクセル輝度値の関数でも得ら
れる。
【0070】上述に本来的に説明したように、自動輝度
オフの場合において、用いる最大ピクセル値は、取込み
が画像内に累積される時間量に正比例した理論上の最大
ピクセル輝度値である。この自動輝度オフのオプション
により、全体的な処理は、アナログ・オシロスコープの
アーティファクトを複製したものである、即ち、表示輝
度がユーザのトリガ・レートに依存する。ある状況にお
いて、これは、付加的な情報、特に、信号レートの質的
な指示をユーザに送る。他の状況においては、この動き
が好ましくないので、自動輝度オンと、総ての事象の自
動的なスケーリングの代わりに、実際の最大限の輝度に
する。取込み用に用いる時間のみに依存した理論的最大
ピクセル輝度を用いると、実際に受けた最大ピクセル輝
度に基づいたスケーリングを用いることから得た画像と
比較した場合、存在する画像にミスマッチが生じる。通
常、充分なトリガが利用可能なとき、このシステムは、
これら基準のどれを用いるかに関係なく、同じ画像を発
生することを期待される。実際には、これらは、非常に
困難であり、どれを用いるかをユーザが制御できること
が望ましい。
【0071】存在する最大スルー・レートに応じて、最
大ピクセル輝度に広いダイナミック・レンジが生じる。
例えば、一定電圧レベルに維持された信号用の最大ピク
セル輝度値は、1ピクセル列に関連した時間内で、表示
の総ての200個の電圧レベルに拡がった信号の200
倍の大きさである。この全体的輝度レベルの変化は、d
v/dt重み係数Wが与えられると、非常に大きくな
る。この重み係数Wは、最大の信号と、垂直変化のない
信号との間の輝度差で、31:1の他の要因となり、全
体的な輝度差係数が6200:1となる。(関連したト
リガに対して)輝度変化に関連したこの信号を補償する
1つの方法は、理論的最大ピクセル輝度に基づく時間を
効率係数で乗算することである。この効率係数は、期待
理論最大ピクセル輝度に対する実際の最大ピクセル輝度
の比に基づいており、これ自体は、取込みカウント倍し
た圧縮係数に等しい。よって、全体として、システム
は、理論的最大ピクセル輝度=取込み係数*スケール係
数*(実際の最大ピクセル輝度/(取込み時間*圧縮係
数))を計算する。
【0072】最大ピクセル輝度基準値を計算する更に別
の方法は、平均のゼロでないピクセル輝度、又は、ゼロ
・ピクセルを含んだ平均ピクセル輝度に基づく。ある実
施においては、ハードウェアは、ゼロでないピクセルの
総てと、総てのピクセル輝度の和とをカウントする手段
を含んでおり、これらアプローチのいずれかを利用でき
るようにしている。
【0073】再び図5を参照する。もし、しかし、単
に、稀な事象を強調するためのイネーブル信号がアクテ
ィブならば、輝度マッピング50の出力は、次に輝度変
換器120により操作される。操作者が稀な事象を強調
し、より頻繁に起きる事象を強調しないことを望めば、
操作者制御により、この信号を活性化する。イネーブル
されると、輝度変換器120は、ピクセルの明るさを変
更して、稀な事象を強調する。この最も簡単な実施にお
いて、これは、総てのゼロでないピクセル輝度を補正す
る。これにより、最低の明るさのピクセルを最高の明る
さにし、最高の明るさのピクセルを最も暗くする。中間
の明るさのピクセルは、最小の影響を受けるか、又は、
全く影響を受けない。単一のルックアップ・テーブル又
は複数のテーブルを用いて、他のより複雑なアルゴリズ
ムを使用できる。このテーブルの作成又は選択は、ユー
ザの制御の下に行われ、マッピングを含んで、ユーザ
は、輝度又はカラーのいずれかで、生じる複数の周波数
の間を選択して、ハイライトをできる。
【0074】本発明の好適実施例を図示し説明したが、
広い概念において本発明から逸脱することなく、多くの
変形及び変更が可能であることが当業者には明らかであ
ろう。
【0075】
【発明の効果】上述の如く、本発明によれば、可変の明
るさが、観測できる信号のアクティビティに関する情報
を効果的に伝える。さらに、本発明は、他の状態では繰
り返し信号内に生じる間欠性の信号異常を検出できる。
【図面の簡単な説明】
【図1】取込んだデータの流れの簡略化したブロック図
であり、この取込んだデータは、取込みメモリ及びラス
タ化セクションを介して、本発明のオシロスコープの表
示セクションに流れる。
【図2】本発明によるラスタ化処理が、どのように取込
みメモリから供給されたデータを操作し、取込みラスタ
・メモリ用のデータを発生するかを示すブロック図であ
る。
【図3】図2及び4に示すカウンタ及びラッチ・ブロッ
クの入力、出力及び一部を示す詳細なブロック図であ
る。
【図4】本発明による可変輝度ラスタライザの特定の好
適実施例のブロック図である。
【図5】表示準備処理における輝度マッピング及び稀な
事象の強化を行うことを示す簡略化したブロック図であ
る。
【図6】非直線性補正を実行できる2つの方法を示すブ
ロック図である。
【図7】スケーリング及び利得が制御可能な方法で単位
ピクセル当たりのビット低減を行うための輝度マッピン
グ回路の回路図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン・ティー・アイバーズ アメリカ合衆国 ワシントン州 98674 ウッドランド ノース・ウェスト ブリッ ジ・ロード 3417

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 デジタル・オシロスコープにおけるラス
    タライザの利用性を最大化する方法であって、上記ラス
    タライザが1つ以上の取込みレコードを受ける機能を実
    行し、取込みレコードの各々が入力信号の電圧対時間の
    動きを示す複数のデータ/アドレス対を具え、上記ラス
    タライザがその出力としてピクセルの列に対するピクセ
    ル輝度データを発生し、単位列当たりのピクセルの数が
    Mであり、上記列の各ピクセルを更新するのに要する平
    均時間がPであって、 時間/列における上記ラスタライザのスループット・レ
    ートM*Pを計算し、 個別のデータ/アドレス対を受ける平均時間であってこ
    のデータ/アドレス対のデータ部分の値に基づく上記平
    均時間を予め定め、直前に受けたデータ/アドレス対の
    上記データ部分の値が、上記ピクセルの列におけるどの
    ピクセルが影響されるかの指示である単位データ/アド
    レス対当たり時間におけるDを発生し、 ピクセルの各列に影響する単位取込みレコード当たりの
    データ/アドレス対における適切な圧縮係数Cを決定
    し、 関係N=(M*P)/(C*D)に応じて、単位列当た
    りに処理すべき取込みの数Nを選択することを特徴とす
    る方法。
  2. 【請求項2】 デジタル・オシロスコープにおけるラス
    タライザの利用性を最大化する方法であって、上記ラス
    タライザが1つ以上の取込みレコードを受ける機能を実
    行し、取込みレコードの各々が入力信号の電圧対時間の
    動きを示す複数のデータ/アドレス対を具え、上記ラス
    タライザがその出力としてピクセルの列に対するピクセ
    ル輝度データを発生し、単位列当たりのピクセルの数が
    Mであり、上記列の各ピクセルを更新するのに要する平
    均時間がPであり、取込みレコードの入力ソース及びピ
    クセル輝度データの出力ディスティネーションがピクセ
    ルの列に対して同じ共有したメモリであって、 時間/列における上記ラスタライザのスループット・レ
    ートM*Pを計算し、 個別のデータ/アドレス対を受ける平均時間であってこ
    のデータ/アドレス対のデータ部分の値に基づく上記平
    均時間を予め定め、直前に受けたデータ/アドレス対の
    上記データ部分の値が、上記ピクセルの列におけるどの
    ピクセルが影響されるかの指示である単位データ/アド
    レス対当たりの時間におけるDを発生し、 取込みデータの単一のサンプル対をアクセスするのに必
    要な平均時間Aを求め、 DからAを減算して、上記取込みラスタ・メモリを更新
    するのに利用可能な時間を求め、 ピクセルの各列に影響する単位取込みレコード当たりの
    データ/アドレス対における適切な圧縮係数Cを決定
    し、 関係N=(M*P)/(C*(D−A))に応じて、単
    位列当たりに処理すべき取込みの数Nを選択することを
    特徴とする方法。
JP09623199A 1998-04-03 1999-04-02 デジタル・オシロスコープにおけるラスタライザの利用性を最大化する方法 Expired - Fee Related JP3640831B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/054,799 US6278435B1 (en) 1998-04-03 1998-04-03 Compression and acquisition count optimization in a digital oscilloscope variable intensity rasterizer
US09/054,799 1998-04-03

Publications (2)

Publication Number Publication Date
JPH11326388A true JPH11326388A (ja) 1999-11-26
JP3640831B2 JP3640831B2 (ja) 2005-04-20

Family

ID=21993615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09623199A Expired - Fee Related JP3640831B2 (ja) 1998-04-03 1999-04-02 デジタル・オシロスコープにおけるラスタライザの利用性を最大化する方法

Country Status (6)

Country Link
US (1) US6278435B1 (ja)
EP (1) EP0947839B1 (ja)
JP (1) JP3640831B2 (ja)
KR (1) KR100559352B1 (ja)
CN (1) CN1140807C (ja)
DE (1) DE69927869T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980212B2 (en) * 2001-04-17 2005-12-27 Tektronix, Inc. Method and apparatus for computing thresholds for identification of waveform anomalies
US7154532B2 (en) * 2003-02-07 2006-12-26 Tektronix, Inc. Video field rate persistence
US6768430B1 (en) * 2003-03-19 2004-07-27 Agilent Technologies, Inc. System and method for establishing a subsampling rate for repetitive signals
US20040189636A1 (en) * 2003-03-27 2004-09-30 Azinger Frederick A. Automated storage of unique waveforms presented as an oscilloscope image
US7009533B1 (en) 2004-02-13 2006-03-07 Samplify Systems Llc Adaptive compression and decompression of bandlimited signals
US7088276B1 (en) 2004-02-13 2006-08-08 Samplify Systems Llc Enhanced data converters using compression and decompression
US7394410B1 (en) 2004-02-13 2008-07-01 Samplify Systems, Inc. Enhanced data converters using compression and decompression
US7071852B1 (en) 2004-02-13 2006-07-04 Samplify Systems Llc Enhanced test and measurement instruments using compression and decompression
US7652465B2 (en) * 2006-03-24 2010-01-26 Tektronix, Inc. No dead time data acquisition
US8059129B2 (en) * 2006-03-29 2011-11-15 Tektronix, Inc. Fast rasterizer
US8009889B2 (en) * 2006-06-27 2011-08-30 Affymetrix, Inc. Feature intensity reconstruction of biological probe array
US8102396B2 (en) * 2006-07-17 2012-01-24 Tektronix, Inc. Apparatus and method for improved measurement speed in test and measurement instruments
GB2511073B (en) * 2013-02-22 2017-03-08 Phabrix Ltd Monitoring video waveforms
KR20150096217A (ko) * 2014-02-14 2015-08-24 한국전자통신연구원 디지털 데이터 압축 방법 및 장치
US20160293144A1 (en) * 2015-03-31 2016-10-06 Tektronix, Inc. Intensity information display
US10812820B2 (en) * 2016-11-30 2020-10-20 Qualcomm Incorporated Systems and methods for signaling and constraining a high dynamic range (HDR) video system with dynamic metadata

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2381313A2 (fr) * 1975-12-31 1978-09-15 Labo Electronique Physique Enregistrement et visualisation de signaux
US4225940A (en) * 1978-10-02 1980-09-30 Tektronix, Inc. Oscilloscope system for acquiring, processing, and displaying information
US5111191A (en) * 1988-06-23 1992-05-05 Motorola, Inc. Method and apparatus for waveform digitization
US5530454A (en) * 1994-04-13 1996-06-25 Tektronix, Inc. Digital oscilloscope architecture for signal monitoring with enhanced duty cycle
US5550963A (en) * 1994-12-08 1996-08-27 Tektronix, Inc. Graded display of digitally compressed waveforms
DE69634972T2 (de) * 1995-05-23 2006-05-24 Koninklijke Philips Electronics N.V. Bildqualitätsverbesserung bei rasterabbildung
US5941926A (en) * 1996-04-10 1999-08-24 Snap-On Technologies, Inc. Engine analyzer with cylinder triggering of oscilloscope display having fixed-time sweep

Also Published As

Publication number Publication date
CN1232970A (zh) 1999-10-27
JP3640831B2 (ja) 2005-04-20
DE69927869T2 (de) 2006-07-20
KR100559352B1 (ko) 2006-03-15
EP0947839A2 (en) 1999-10-06
KR19990082904A (ko) 1999-11-25
EP0947839A3 (en) 2000-12-27
US6278435B1 (en) 2001-08-21
DE69927869D1 (de) 2005-12-01
EP0947839B1 (en) 2005-10-26
CN1140807C (zh) 2004-03-03

Similar Documents

Publication Publication Date Title
JP3640832B2 (ja) デジタル・オシロスコープ
JPH11326388A (ja) デジタル・オシロスコ―プにおけるラスタライザの利用性を最大化する方法
US5929842A (en) Method and apparatus for improving time variant image details on a raster display
JPH11327532A (ja) 入力ピクセル輝度値のマッピング方法
JPH07294560A (ja) デジタル・オシロスコープ
JP3644843B2 (ja) 波形画像の可変輝度又は可変カラーの表示における繰り返しでない波形部分を強調する方法
JP3375062B2 (ja) ベクトル変換方法
US5387896A (en) Rasterscan display with adaptive decay
JP3610273B2 (ja) デジタル試験測定機器の調整方法及び装置
JP3571250B2 (ja) ラスタライザの機能維持方法
JP3548046B2 (ja) デジタル・オシロスコープにおける取込みシステムの取込みシステム非直線性の補正方法
JP2014190981A (ja) オシロスコープ及び波形表示方法
JPH04288594A (ja) 表示メモリ制御装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees