JPH113229A - Program loading method and system for realizing the method - Google Patents

Program loading method and system for realizing the method

Info

Publication number
JPH113229A
JPH113229A JP15243697A JP15243697A JPH113229A JP H113229 A JPH113229 A JP H113229A JP 15243697 A JP15243697 A JP 15243697A JP 15243697 A JP15243697 A JP 15243697A JP H113229 A JPH113229 A JP H113229A
Authority
JP
Japan
Prior art keywords
program
difference
speed memory
function
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15243697A
Other languages
Japanese (ja)
Inventor
Keiji Kawamura
圭司 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15243697A priority Critical patent/JPH113229A/en
Publication of JPH113229A publication Critical patent/JPH113229A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a program loading method capable of executing a multi- functional program requesting a processing speed by an extremely small memory size in a DSP(digital signal processor) system provided with a high-speed memory, and a system for realizing it. SOLUTION: In a low-speed memory, a basic program 10 and a program difference table group 12 deformed from a basic program are arranged. After transferring the basic program 10 from the low-speed memory 1 to the high- speed memory 2 by a basic program transfer means 13, by selecting required difference tables 1-N from specified parameters 1-N, rewriting a basic program corresponding to the difference table and executing it, the need of a branching processing by the parameter inside the program is eliminated and a function corresponding to the parameter is processed at a high speed. Further, by this method, various parameters are coped with by the small memory size.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はDSP(Digtal Sign
al Processor)を用いたシステムのプログラムロード方
法およびそれを実現するシステムに関する。
[0001] The present invention relates to a DSP (Digital Sign).
al Processor) and a system for implementing the method.

【0002】[0002]

【従来の技術】DSPを用いたシステムにおいて、RO
M(Read Only Memory)など外付けメモリとDSPの内部
に組み込まれているウェイトサイクルなしで読み書きで
きる高速メモリを組み合わせて利用する場合が多い。F
FT(Fast Fourier Transform)やディジタルフィルタな
ど高速処理が要求されるプログラムを実行する場合、低
速メモリに配置されているプログラムをDSPチップの
内部メモリなど高速のメモリに転送して実行するのが一
般的である。
2. Description of the Related Art In a system using a DSP, RO
In many cases, an external memory such as an M (Read Only Memory) is used in combination with a high-speed memory that can be read and written without a wait cycle built in the DSP. F
When executing a program that requires high-speed processing such as an FT (Fast Fourier Transform) or a digital filter, it is common to transfer the program allocated in the low-speed memory to a high-speed memory such as the internal memory of the DSP chip and execute it. It is.

【0003】ディジタルフィルタ処理を行いパラメータ
によってデータの入出力をAD変換器や波形メモリに切
り換えられるプログラムなど、基本的な処理内容が同じ
で、その処理から派生した複数の機能1〜Nを実現する
プログラムをDSP内部メモリにロードして実行する場
合の従来の第1の方法を図4に示す。
A plurality of functions 1 to N having the same basic processing contents, such as a program for performing digital filter processing and switching data input / output to an AD converter or a waveform memory according to parameters, are realized. FIG. 4 shows a first conventional method when a program is loaded into a DSP internal memory and executed.

【0004】低速メモリ1に配置されている機能1〜N
のすべてを実現するプログラム31、高速メモリ2に転送
された機能1〜Nのプログラム31を実現するプログラム
32より構成される。電源投入時あるいはシステムリセッ
ト時に高速メモリ2の内容は不定であるため、不揮発性
メモリである低速メモリ1上のプログラムを高速メモリ
2に転送する。プログラム実行時、実行機能指定パラメ
ータを渡し制御を高速メモリ2に転送されたプログラム
に渡す。高速メモリ2に転送されたプログラム32は上位
から渡された機能指定パラメータに対応する固有の機能
の処理321,322,・・・32Nを実行し、各機能と共通する
処理を行う。
Functions 1 to N arranged in low-speed memory 1
, A program that realizes the programs 31 of the functions 1 to N transferred to the high-speed memory 2
Consists of 32. When the power is turned on or the system is reset, the contents of the high-speed memory 2 are undefined, so the program on the low-speed memory 1 which is a nonvolatile memory is transferred to the high-speed memory 2. At the time of program execution, an execution function designating parameter is passed and control is passed to the program transferred to the high-speed memory 2. The program 32 transferred to the high-speed memory 2 executes processing 321, 322,... 32N of a unique function corresponding to the function specification parameter passed from the upper level, and performs processing common to each function.

【0005】入力したデータをディジタルフィルタ処理
を行い、処理したデータを出力するシステムを例にとっ
て説明する。例えば、AD変換器からデータを受け取り
フィルタ処理しDA変換器に出力する機能、波形メモリ
からデータを受け取りフィルタ処理を行い波形メモリに
処理したデータを格納する機能、外部入力ポートからデ
ータを受け取りフィルタ処理を行ったデータを外部出力
ポートへ出力する機能の3種類の機能から構成されるシ
ステムにおいて、それぞれ機能番号が1〜3まで割り当
てられているとする。
A description will be given of an example of a system that performs digital filter processing on input data and outputs the processed data. For example, a function of receiving data from an AD converter, filtering and outputting the data to a DA converter, a function of receiving data from a waveform memory and performing a filtering process and storing the processed data in a waveform memory, a function of receiving data from an external input port and performing a filtering process It is assumed that function numbers 1 to 3 are respectively assigned to a system including three types of functions of outputting the data subjected to the above operation to an external output port.

【0006】そのシステムを従来の第1の方法に応用し
た例を図5に示す。低速メモリ1上には機能1〜3の処
理を一体化したプログラム36が配置されており、システ
ム初期化時に高速メモリ2に転送される。高速メモリ2
に転送されたプログラム37は実行時に上位システムから
渡された実行機能指定のパラメータ1〜3を受け取る。
受け取ったパラメータに従って、データ入力処理を分岐
命令にてAD変換器からの入力371、波形メモリからの
入力372と、外部入力ポートからの入力処理の中から選
択し、データ入力373を行う。入力したデータをディジ
タルフィルタ処理374を行った後に、上位から渡された
パラメータに従って出力処理を、DA変換器への出力37
5、波形メモリへの出力376、外部出力ポートへの出力37
7の中から分岐命令にて選択しデータを出力する。
FIG. 5 shows an example in which the system is applied to the first conventional method. On the low-speed memory 1, a program 36 in which the processes of the functions 1 to 3 are integrated is arranged, and is transferred to the high-speed memory 2 at the time of system initialization. High-speed memory 2
The program 37 received at the time of execution receives the parameters 1-3 of the execution function designation passed from the host system.
According to the received parameters, the data input process is selected from the input 371 from the AD converter, the input 372 from the waveform memory, and the input process from the external input port by a branch instruction, and data input 373 is performed. After performing digital filter processing 374 on the input data, output processing is performed in accordance with parameters passed from a higher order, and output processing to a DA converter 37 is performed.
5, output to waveform memory 376, output to external output port 37
Select from 7 and output data by selecting a branch instruction.

【0007】このように第1の方法ではそれぞれの機能
を高速メモリ2に転送されたプログラムの分岐命令で実
現する。
As described above, in the first method, each function is realized by the branch instruction of the program transferred to the high-speed memory 2.

【0008】次に、複数の機能1〜Nを実現するプログ
ラムを高速メモリにロードして実行する第2の従来の方
法を図6に示す。
Next, FIG. 6 shows a second conventional method of loading a program realizing a plurality of functions 1 to N into a high-speed memory and executing it.

【0009】低速メモリ1に配置されている各機能1〜
Nのそれぞれを実現するプログラム群33、実行機能指定
パラメータに従ってプログラム群33から高速メモリ2に
ロードするプログラムを選択する手段34、この選択手段
34によって選択され高速メモリ2に転送されたプログラ
ム35で構成される。この構成において低速メモリ1上の
上位から指定されたプログラム群33の中から機能に対応
するプログラムを選択手段34で選択して高速メモリ2に
転送し制御を移しプログラムを実行する。上位からの実
行機能指定が変更された場合、選択手段34によって対応
するプログラムを新たに転送し、実行される。
Each function 1-1 arranged in the low-speed memory 1
N, a means 34 for selecting a program to be loaded into the high-speed memory 2 from the program group 33 in accordance with an execution function designating parameter,
It comprises a program 35 selected by and transferred to the high-speed memory 2. In this configuration, the program corresponding to the function is selected by the selecting means 34 from the program group 33 specified from the upper level on the low-speed memory 1 and transferred to the high-speed memory 2 to transfer control and execute the program. When the execution function designation from the upper level is changed, the corresponding program is newly transferred by the selection means 34 and executed.

【0010】第1の方法と同様に、入力したデータをデ
ィジタルフィルタ処理を行い、処理したデータを出力す
るシステムを例にとって説明する。そのシステムを従来
の第2の方法で実施した例を図7に示す。低速メモリ1
上には機能1〜3それぞれに対応するプログラム群38が
配置されている。プログラム選択手段39は上位システム
から渡された実行機能指定のパラメータ1〜3を受け取
り、それに対応するプログラムを選択して高速メモリ2
に転送する。高速メモリ2に転送されたプログラム40は
指定された機能に対応しており、そのまま実行される。
Similar to the first method, an example of a system for performing digital filter processing on input data and outputting the processed data will be described. FIG. 7 shows an example in which the system is implemented by the second conventional method. Low-speed memory 1
At the top, a program group 38 corresponding to each of the functions 1 to 3 is arranged. The program selecting means 39 receives the parameters 1-3 for designating the execution function passed from the host system, selects a program corresponding to the parameters, and selects the program corresponding thereto.
Transfer to The program 40 transferred to the high-speed memory 2 corresponds to the designated function and is executed as it is.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上述し
た図4に示す従来の第1の方法では、機能1〜Nのすべ
てを含むプログラムから指定された機能に相当する処理
のみ実行するため分岐命令を多用する必要がある。図5
で示す応用例でも明らかなように、フィルタ処理するデ
ータを入出力する度に分岐命令が実行される。そして大
量のデータ処理を行う場合、実行される分岐処理に要す
る時間は無視できなくなる。一般的なDSPの命令セッ
トにおいて分岐命令は他の命令と比較して多くのサイク
ル数を必要とし、その結果、処理速度が遅くなるという
問題がある。
However, in the first conventional method shown in FIG. 4 described above, a branch instruction for executing only processing corresponding to a function designated from a program including all of functions 1 to N is used. You need to use it a lot. FIG.
As is apparent from the application example shown in FIG. 7, a branch instruction is executed each time data to be filtered is input / output. When a large amount of data processing is performed, the time required for the executed branch processing cannot be ignored. In a general DSP instruction set, a branch instruction requires a larger number of cycles than other instructions, and as a result, there is a problem that the processing speed is reduced.

【0012】一方、上述した図6に示す従来の第2の方
法では、機能1〜Nの各機能に対応するプログラムを用
意する必要がある。図7に示すディジタルフィルタ処理
のように各プログラム間で共通な処理があってもそれぞ
れは独立したプログラムとして存在する必要があり、低
速メモリに配置する全プログラムのサイズが大きくなっ
てしまうといった問題がある。
On the other hand, in the second conventional method shown in FIG. 6, it is necessary to prepare programs corresponding to the functions 1 to N. Even if there is a common process between programs as in the digital filter process shown in FIG. 7, each program must exist as an independent program, and the size of all programs allocated in the low-speed memory increases. is there.

【0013】また、共通部分をサブルーチン化して共通
モジュールとして機能1〜Nに対応するプログラムから
サブルーチン呼び出しを行い、低速メモリに配置するプ
ログラムを小さくする方法も考えられるが、一般的なD
SPではサブルーチン呼び出し命令、サブルーチン復帰
命令は他の命令と比較して多くのサイクル数を必要と
し、処理時間が長くなるといった問題がある。
It is also conceivable to make a common part into a subroutine and call a subroutine from a program corresponding to the functions 1 to N as a common module to reduce the program to be arranged in the low-speed memory.
In the SP, the subroutine call instruction and the subroutine return instruction require a larger number of cycles than other instructions, and there is a problem that the processing time becomes longer.

【0014】本発明は、このような従来の問題点を解決
するものであり、極めて小さいメモリサイズで高速に実
行可能なプログラムを高速メモリにロードすることを課
題とする。
An object of the present invention is to solve such a conventional problem and to load a high-speed executable program with a very small memory size into a high-speed memory.

【0015】[0015]

【課題を解決するための手段】本発明は、上記課題を達
成するために、従来のプログラムロード方法に高速メモ
リにロードするプログラムと複数の機能を実現するプロ
グラムとの差分と、上位から指定された機能に対応する
差分を選択する手段と、その差分にて高速メモリにロー
ドされているプログラムを編集する手段を有するもので
あり、分岐命令やサブルーチン呼び出し命令、サブルー
チン復帰命令などクロック数を消費する命令を使用せず
に高速に処理できるうえ、複数の機能の中の共通な処理
を、低速メモリ上で一つのプログラムに実装すれば良
く、その他の機能は差分として低速メモリ上に格納すれ
ば良いためメモリサイズが小さくできるといった有効な
効果が得られる。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a conventional program loading method in which a difference between a program to be loaded into a high-speed memory and a program for realizing a plurality of functions is specified from the upper level. Means for selecting a difference corresponding to the function, and means for editing a program loaded in the high-speed memory based on the difference, and consumes the number of clocks such as a branch instruction, a subroutine call instruction, and a subroutine return instruction. High-speed processing can be performed without using instructions, and common processing among multiple functions can be implemented in one program on a low-speed memory, and other functions can be stored as differentials on a low-speed memory. Therefore, an effective effect that the memory size can be reduced can be obtained.

【0016】[0016]

【発明の実施の形態】本発明の請求項1記載の発明は、
低速メモリ上に配置し高速メモリに転送しそのプログラ
ムが有する機能から上位システムより指定された他の機
能を実現するためのプログラムの差分にて高速メモリ上
のプログラムを編集し実行することを特徴とするプログ
ラムロード方法であり、これにより、分岐命令やサブル
ーチン呼び出し/復帰命令を用いることなく目的のプロ
グラムを高速メモリ上に得られ、目的のプログラムが高
速に実行可能となる。
BEST MODE FOR CARRYING OUT THE INVENTION
It is characterized in that the program is edited and executed on the high-speed memory based on the difference between the program for realizing other functions specified by the host system from the functions possessed by the program, arranged on the low-speed memory and transferred to the high-speed memory. In this way, a target program can be obtained on a high-speed memory without using a branch instruction or a subroutine call / return instruction, and the target program can be executed at high speed.

【0017】本発明の請求項2記載の発明は、低速メモ
リ上に配置し、高速メモリに転送して実行する基本形プ
ログラムと、前記基本形プログラムを高速メモリに転送
する手段と、その基本形プログラムが有する機能から他
の機能を実現するためのプログラムの差分と、実行する
機能指定とプログラムの差分とを関連づけるプログラム
差分テーブルと、指定された機能に対応するプログラム
差分テーブルを参照して高速メモリに転送されたプログ
ラムを編集する手段と、編集されたプログラムを実行す
る手段を有するシステムであり、これによって、各機能
での共通な処理を共有し、それぞれの機能固有の処理を
基本形プログラムの差分として低速メモリ上に配置する
ことによって、小さなプログラムサイズでシステムの実
現が可能となる。
According to a second aspect of the present invention, there is provided a basic program arranged on a low-speed memory and transferred to the high-speed memory for execution, means for transferring the basic program to the high-speed memory, and the basic program. A program difference table for associating a program difference for realizing another function from a function, a function difference to be executed and a program difference, and a program difference table corresponding to the specified function are transferred to the high-speed memory. A system having a means for editing a program which has been edited and a means for executing the edited program. By arranging them on the upper side, the system can be realized with a small program size.

【0018】本発明の請求項3記載の発明は、基本形プ
ログラムから実行する機能を実現するための修正箇所
と、低速メモリに配置されたプログラムの差分のアドレ
スと、プログラムの差分を転送する高速メモリ上の転送
先アドレスから構成されるプログラム差分テーブルを備
えたシステムであり、これにより、各機能の固有の処理
を実現する差分情報そのものも他の機能の実現のために
共通に利用が可能となり、さらにプログラムサイズの縮
小が可能となる。
According to a third aspect of the present invention, there is provided a high-speed memory for transferring a corrected portion for realizing a function to be executed from a basic program, a difference address of a program arranged in a low-speed memory, and a difference between programs. This is a system with a program difference table composed of the above transfer destination addresses, whereby the difference information itself that realizes the unique processing of each function can be commonly used to realize other functions, Further, the program size can be reduced.

【0019】本発明の請求項4記載の発明は、実行する
機能指定に対応した差分プログラムテーブルから差分プ
ログラムの先頭アドレスを得て差分プログラムテーブル
の転送先アドレスに指定されたアドレスに差分プログラ
ムを転送し、高速メモリ上のプログラムを編集する手段
を備えたシステムであり、これによって、上位システム
から指定された機能を実現するプログラムを高速メモリ
上に得ることができる。
According to a fourth aspect of the present invention, a difference program table is obtained from a difference program table corresponding to a function to be executed, and the difference program is transferred to an address specified as a transfer destination address of the difference program table. In addition, the system is provided with means for editing a program on the high-speed memory, whereby a program for realizing the function specified by the host system can be obtained on the high-speed memory.

【0020】(実施の形態)以下、本発明の実施の形態
について、図1,図2および図3を参照して説明する。
(Embodiment) An embodiment of the present invention will be described below with reference to FIG. 1, FIG. 2 and FIG.

【0021】図1は本発明の実施の形態におけるプログ
ラムロード方法を実現するシステムの構成を示すブロッ
ク図、図2は本発明の実施の形態におけるプログラムロ
ード方法の手順を示すフローチャート、図3は本発明の
図1に示すプログラムロード方法を従来のロード方法の
説明で用いたシステムに応用した例のブロック図であ
る。
FIG. 1 is a block diagram showing a configuration of a system for realizing a program loading method according to an embodiment of the present invention. FIG. 2 is a flowchart showing a procedure of a program loading method according to an embodiment of the present invention. FIG. 2 is a block diagram of an example in which the program loading method shown in FIG. 1 of the present invention is applied to a system used for describing a conventional loading method.

【0022】まず図1および図2を参照して本発明の実
施の形態におけるプログラムロード方法を実現するシス
テムの構成を説明する。図1において、10は機能1〜N
を実現するプログラムの中で基本となる基本形プログラ
ム、11は基本形プログラム10から機能1〜Nを実現する
ためのプログラムの差分群、12は上位システムからの実
行機能の指定に対応したプログラムの編集を指示するた
めのプログラム差分テーブル群、13は基本形プログラム
を高速メモリ2に転送する手段、14は差分プログラムテ
ーブル群12から上位システムより指定される実行機能指
定パラメータ1〜Nに対応したテーブルを選択する手
段、15は選択されたプログラム差分テーブルにしたがっ
て高速メモリ2に転送されたプログラムを編集する手
段、16は編集されたプログラムを実行する手段、17は高
速メモリ2に転送され編集されたプログラムである。
First, the configuration of a system for realizing a program loading method according to an embodiment of the present invention will be described with reference to FIGS. In FIG. 1, reference numeral 10 denotes functions 1 to N
Is a basic program among the programs for realizing the functions, 11 is a group of program differences for realizing the functions 1 to N from the basic program 10, and 12 is a program for editing a program corresponding to the designation of the execution function from the host system. A program difference table group for instructing; 13 means for transferring the basic type program to the high-speed memory 2; 14 a table corresponding to the execution function specification parameters 1 to N specified by the host system from the difference program table group 12 Means, 15 means for editing the program transferred to the high-speed memory 2 according to the selected program difference table, 16 means for executing the edited program, and 17 means the program transferred to the high-speed memory 2 and edited. .

【0023】ここで、プログラム差分テーブル群(1〜
N)12には、指定された機能に対応するプログラムを基
本形プログラムから生成するために編集する修正箇所数
(0〜L)121、プログラムの差分が低速メモリ1に配置
されているプログラム差分アドレス122、その差分を高
速メモリ2上に転送するプログラム差分転送先アドレス
123、プログラム差分のサイズ124から構成される。プロ
グラム差分アドレス122、プログラム差分転送先アドレ
ス123、プログラム差分サイズ124はそのテーブルの修正
箇所数分存在する。
Here, the program difference table group (1 to
N) 12 is the number of correction points to be edited to generate a program corresponding to the specified function from the basic form program
(0-L) 121, a program difference address 122 in which the program difference is located in the low-speed memory 1, and a program difference transfer destination address for transferring the difference to the high-speed memory 2.
123 and a program difference size 124. The program difference address 122, the program difference transfer destination address 123, and the program difference size 124 exist as many as the number of corrected portions of the table.

【0024】次に、図2に示す本実施の形態におけるプ
ログラムロード方法のフローチャートによりプログラム
ロード方法を説明する。図中のN1,N2,・・・,N
11は処理手順番号を示す。まず、N1において低速メモ
リ1上に配置している基本形プログラム10を高速メモリ
2に転送する。次にN2にて上位システムから与えられ
る実行機能指定のパラメータ1〜Nを得る。N3に進
み、図1に示す選択手段14によって実行機能指定パラメ
ータ1〜Nに対応するプログラム差分テーブル群(1〜
N)12の先頭アドレスを得て、N5にてプログラム差分
テーブルの修正箇所数121を参照する。N5において修
正箇所が0であるか判断し、0ならばプログラム編集処
理は行わずN11に進み転送したプログラムをそのまま実
行する。
Next, the program loading method will be described with reference to the flowchart of the program loading method in the present embodiment shown in FIG. N1, N2, ..., N in the figure
Reference numeral 11 denotes a processing procedure number. First, at N1, the basic program 10 arranged on the low-speed memory 1 is transferred to the high-speed memory 2. Next, in N2, parameters 1 to N for specifying execution functions given from the host system are obtained. Proceeding to N3, the selection means 14 shown in FIG.
N) The start address of 12 is obtained, and the number of corrected locations 121 in the program difference table is referred to in N5. In N5, it is determined whether or not the corrected portion is 0. If it is 0, the program editing process is not performed and the process proceeds to N11 to execute the transferred program as it is.

【0025】修正箇所が0でない場合、N6にて低速メ
モリ1上に配置されているプログラムの1番目の差分の
アドレス122を取得し、N7においてプログラムの1番
目の差分のサイズを読み取る。さらに、N8にてその差
分を高速メモリ2に転送する1番目のアドレス123を得
る。次に、N9にて先のN7にて読み取った差分のサイ
ズ分、N6にて取得したアドレスからN9で取得した高
速メモリ2上のアドレスにプログラムの差分を転送す
る。N10において修正箇所の残りがあるか判断し、修正
箇所がさらにある場合、N6に戻り2番目のプログラム
の差分のアドレスを取得する。以上のN6からN10まで
の処理を修正箇所数分繰り返す。高速メモリ2に転送さ
れたプログラムの修正が終了した後、N11にて編集済み
のプログラムを実行する。
If the corrected portion is not 0, the address 122 of the first difference of the program arranged on the low-speed memory 1 is obtained at N6, and the size of the first difference of the program is read at N7. Further, at N8, a first address 123 for transferring the difference to the high-speed memory 2 is obtained. Next, at N9, the difference of the program is transferred from the address acquired at N6 to the address on the high-speed memory 2 acquired at N9 by the size of the difference read at N7. At N10, it is determined whether there is a remaining portion to be corrected. If there is another portion to be corrected, the process returns to N6 to obtain the address of the difference of the second program. The above processing from N6 to N10 is repeated for the number of correction points. After the correction of the program transferred to the high-speed memory 2 is completed, the edited program is executed in N11.

【0026】次に、図3を用いて本発明のプログラムロ
ード方法をディジタルフィルタ処理を行うシステムに応
用した例にあげて説明する。AD変換器からデータを入
力しフィルタ処理しDA変換器に出力する機能、波形メ
モリからデータを入力しフィルタ処理を行い波形メモリ
に処理したデータを格納する機能、外部入力ポートから
データを受け取りフィルタ処理を行ったデータを外部出
力ポートへ出力する機能の3種類の機能から構成される
システムでそれぞれ機能番号が1〜3まで割り当てられ
ているとする。
Next, an example in which the program loading method of the present invention is applied to a digital filter processing system will be described with reference to FIG. Function to input data from AD converter, filter and output to DA converter, Input data from waveform memory, perform filter processing and store processed data in waveform memory, Receive data from external input port and filter It is assumed that function numbers 1 to 3 are assigned to respective systems in a system including three types of functions of outputting data subjected to the above to an external output port.

【0027】まず、AD変換器からデータを入力し、デ
ィジタルフィルタ処理を行い、DA変換器に出力する機
能1を実現するプログラムを基本形プログラム18として
低速メモリ1上に配置し、基本形プログラム転送手段26
によって高速メモリ2に転送される。基本形プログラム
18から、波形メモリよりデータを入力しフィルタ処理を
行い波形メモリに処理したデータを格納する機能2を実
現するためプログラムの差分として、波形メモリから入
力する処理19と、波形メモリへ出力する処理21をそれぞ
れプログラム差分1、プログラム差分3として低速メモ
リ1上に配置する。
First, a program for realizing the function 1 of inputting data from the AD converter, performing digital filter processing and outputting to the DA converter is arranged on the low-speed memory 1 as the basic program 18, and the basic program transfer means 26 is provided.
Is transferred to the high-speed memory 2. Basic program
In order to realize the function 2 of inputting data from the waveform memory and performing filter processing and storing the processed data in the waveform memory from step 18, processing 19 for inputting from the waveform memory as a program difference and processing 21 for outputting to the waveform memory 21 Are arranged on the low-speed memory 1 as a program difference 1 and a program difference 3, respectively.

【0028】同様に基本形プログラム18から、外部入力
ポートよりデータを入力しフィルタ処理を行ったデータ
を外部出力ポートへ出力する機能3を実現するためのプ
ログラム差分として、入力ポートから入力する処理20
と、出力ポートへ出力する処理22をそれぞれプログラム
差分2、プログラム差分4として低速メモリ1に配置す
る。
Similarly, a process 20 for inputting data from an input port as a program difference for realizing a function 3 for inputting data from an external input port and outputting filtered data to an external output port from the basic type program 18
And a process 22 for outputting to the output port are arranged in the low-speed memory 1 as a program difference 2 and a program difference 4, respectively.

【0029】一方、機能1〜3にそれぞれ対応するプロ
グラム差分テーブル23〜25が用意される。機能1は基本
形プログラム18から高速メモリ2に転送されてそのまま
実行されるため、それに対応するプログラム差分テーブ
ル23の修正箇所数は0である。
On the other hand, program difference tables 23 to 25 respectively corresponding to the functions 1 to 3 are prepared. Since the function 1 is transferred from the basic form program 18 to the high-speed memory 2 and executed as it is, the number of correction points in the program difference table 23 corresponding to the function 1 is zero.

【0030】機能2に対応するプログラム差分テーブル
24において、基本形プログラム18の入力処理と出力処理
を変更するため修正箇所は2である。また同テーブルの
プログラム差分アドレス1には低速メモリ1上に配置さ
れている波形メモリから入力するプログラム差分1の先
頭アドレスが、プログラム差分転送先アドレスには基本
形プログラム18が高速メモリ2に転送されたときのAD
変換器に入力する処理の先頭アドレスがそれぞれ格納さ
れる。また、プログラム差分サイズ1にはプログラム差
分1のワード数が格納されている。プログラム差分アド
レス2、プログラム差分転送先アドレス2、プログラム
差分サイズ2には低速メモリ1上に配置されている波形
メモリへ出力するプログラム差分3の先頭アドレス、基
本形プログラム18が高速メモリ2に転送されたときのD
A変換器に出力する先頭アドレス、プログラム差分サイ
ズ3のワード数がそれぞれ格納されている。
Program difference table corresponding to function 2
At 24, the number of corrections is 2 to change the input processing and output processing of the basic form program 18. In the same table, the program difference address 1 is the start address of the program difference 1 input from the waveform memory arranged on the low-speed memory 1, and the program difference transfer destination address is the basic type program 18 transferred to the high-speed memory 2. AD of time
The start address of the process to be input to the converter is stored. In the program difference size 1, the number of words of the program difference 1 is stored. In the program difference address 2, the program difference transfer destination address 2, and the program difference size 2, the top address of the program difference 3 to be output to the waveform memory arranged on the low-speed memory 1 and the basic program 18 were transferred to the high-speed memory 2. Time D
The head address to be output to the A converter and the number of words of the program difference size 3 are stored.

【0031】機能3に対応するプログラム差分テーブル
25においても、機能2と同様に外部ポートに入出力する
処理に関連したプログラム差分アドレス、プログラム転
送先アドレス、プログラム差分サイズが格納されてい
る。
Program difference table corresponding to function 3
25 also stores a program difference address, a program transfer destination address, and a program difference size related to processing to be input / output to / from an external port, as in the case of the function 2.

【0032】プログラム差分テーブル選択手段27は、上
位システムから指定された機能パラメータ1〜3に対応
するプログラム差分テーブルのアドレスを得てプログラ
ム編集手段28に渡す。機能2の実行が指定された場合、
プログラム差分テーブル選択手段27はプログラム差分テ
ーブル2の先頭アドレスをプログラム編集手段28に渡
す。プログラム編集手段28は、プログラム差分テーブル
2のアドレスからプログラム修正箇所を読み取る。プロ
グラム修正箇所が0ではなく2であるので編集作業を行
う。
The program difference table selecting means 27 obtains the address of the program difference table corresponding to the function parameters 1 to 3 designated by the host system, and transfers it to the program editing means 28. If execution of function 2 is specified,
The program difference table selecting means 27 passes the start address of the program difference table 2 to the program editing means 28. The program editing means 28 reads a program correction location from the address of the program difference table 2. Since the program correction location is 2 instead of 0, editing work is performed.

【0033】次に、プログラム編集手段28はプログラム
差分テーブル2からプログラム差分アドレス1,プログ
ラム差分転送先アドレスアドレス2およびプログラム差
分サイズのそれぞれを取得し、プログラム差分アドレス
1が指し示す低速メモリ1上にあるプログラム差分1
を、高速メモリ2上のプログラム差分転送先アドレス
へ、プログラム差分サイズ分転送する。
Next, the program editing means 28 obtains each of the program difference address 1, the program difference transfer destination address address 2 and the program difference size from the program difference table 2 and stores them in the low-speed memory 1 indicated by the program difference address 1. Program difference 1
To the program difference transfer destination address on the high-speed memory 2 by the program difference size.

【0034】さらに、プログラム差分アドレス2、プロ
グラム差分転送先アドレス2、プログラム差分サイズ2
に関しても同様の処理を行う。
Further, program difference address 2, program difference transfer destination address 2, program difference size 2
The same processing is performed for.

【0035】このようにして、波形メモリよりデータを
入力しフィルタ処理を行い波形メモリに処理したデータ
を格納する機能2のプログラムが高速メモリ上に編集さ
れ、プログラム実行手段29によってそのプログラムが実
行される。
As described above, the program of the function 2 for inputting data from the waveform memory, performing filter processing and storing the processed data in the waveform memory is edited on the high-speed memory, and the program is executed by the program execution means 29. You.

【0036】さらに、波形メモリからデータを入力し、
フィルタ処理したデータをポートに出力するような新た
な機能を追加する場合、その機能に対応するプログラム
差分テーブルを用意するだけでよく、波形メモリから入
力するプログラム差分1と、出力ポートへ出力するプロ
グラム差分4をそのまま利用することができる。
Further, data is input from the waveform memory,
When adding a new function that outputs filtered data to a port, it is only necessary to prepare a program difference table corresponding to the function, a program difference 1 input from the waveform memory and a program output to the output port. The difference 4 can be used as it is.

【0037】[0037]

【発明の効果】以上説明したように本発明は特にプログ
ラムの差分群と実行する機能に対応したプログラム差分
テーブルと、高速メモリに転送された基本形プログラム
を編集する手段を設けることによって、分岐命令やサブ
ルーチン呼び出し/復帰など多くのサイクル数を必要と
する命令を用いることなしに希望する機能を高速に実行
することができる。
As described above, the present invention provides a program difference table corresponding to a group of program differences and a function to be executed, and a means for editing a basic program transferred to a high-speed memory. A desired function can be executed at high speed without using an instruction requiring a large number of cycles such as subroutine call / return.

【0038】また、基本形プログラムが持つ機能から派
生する機能をプログラムの差分で低速メモリ上に配置す
ることから、各機能が共通に持つ処理を基本形プログラ
ムただ1つに持たせることができるため、小さいプログ
ラムサイズでシステムの実現が可能である。このように
プログラム差分テーブルを用いることによって、要求さ
れる機能によってはプログラムの差分そのものも共有す
ることが可能であり、さらに低速メモリの節約ができる
利点がある。
Further, since functions derived from the functions of the basic program are arranged in the low-speed memory by the difference between the programs, the processing common to each function can be provided in only one basic program. The system can be realized with a program size. By using the program difference table in this manner, the program difference itself can be shared depending on the required function, and there is an advantage that low-speed memory can be saved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態におけるプログラムロード
方法を実現するシステムの構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing a configuration of a system for realizing a program loading method according to an embodiment of the present invention.

【図2】図1に示すプログラムロード方法の手順を示す
フローチャートである。
FIG. 2 is a flowchart showing a procedure of a program loading method shown in FIG. 1;

【図3】図1に示すプログラムロード方法の応用例を示
すブロック図である。
FIG. 3 is a block diagram showing an application example of the program loading method shown in FIG.

【図4】従来のプログラムロード方法を実現する第1の
システムのブロック図である。
FIG. 4 is a block diagram of a first system for realizing a conventional program loading method.

【図5】図4に示す従来のプログラムロード方法の応用
例を示すブロック図である。
FIG. 5 is a block diagram showing an application example of the conventional program loading method shown in FIG.

【図6】従来のプログラムロード方法を実現する第2の
システムのブロック図である。
FIG. 6 is a block diagram of a second system for realizing a conventional program loading method.

【図7】図6に示す従来のプログラムロード方法の応用
例を示すブロック図である。
FIG. 7 is a block diagram showing an application example of the conventional program loading method shown in FIG.

【符号の説明】[Explanation of symbols]

1…低速メモリ、 2…高速メモリ、 10,18…基本形
プログラム、 11…プログラムの差分群、 12…プログ
ラム差分テーブル群、 13,26…基本形プログラム転送
手段、 14,27…プログラム差分テーブル選択手段、
15,28…プログラム編集手段、 16,29…プログラム実
行手段、 17,30…編集済プログラム、19…プログラム
差分1、 20…プログラム差分2、 21…プログラム差
分3、22…プログラム差分4、 23…プログラム差分テ
ーブル1、 24…プログラム差分テーブル2、 25…プ
ログラム差分テーブル3、 31…低速メモリに配置する
機能1〜Nを実現するプログラム、 32…高速メモリに
転送された機能1〜Nを実現するプログラム、 33,38
…機能1〜Nを実現するプログラム群、 34,39…プロ
グラム選択手段、 35,40…選択され高速メモリに転送
されたプログラム、 36…低速メモリに配置する機能1
〜3を実現するプログラム、 37…高速メモリに転送さ
れた機能1〜3を実現するプログラム。
1, low-speed memory, 2: high-speed memory, 10, 18 basic program, 11 program difference group, 12 program difference table group, 13, 26 basic program transfer means, 14, 27 program difference table selection means
15, 28 ... program editing means, 16, 29 ... program execution means, 17, 30 ... edited program, 19 ... program difference 1, 20 ... program difference 2, 21 ... program difference 3, 22 ... program difference 4, 23 ... Program difference table 1, 24: Program difference table 2, 25: Program difference table 3, 31: Program for realizing functions 1 to N arranged in low-speed memory, 32: Realization of functions 1 to N transferred to high-speed memory Programs, 33, 38
... A program group for realizing functions 1 to N, 34, 39... A program selecting means, 35, 40... A program selected and transferred to a high-speed memory, 36.
A program that realizes functions 1 to 3 transferred to the high-speed memory.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 低速メモリ上に配置し高速メモリに転送
して実行するプログラムが有する機能から上位システム
より指定された他の機能を実現するため、プログラムの
差分にて高速メモリ上のプログラムを編集し実行するこ
とを特徴とするプログラムロード方法。
1. A program stored in a low-speed memory and transferred to the high-speed memory to execute another function specified by the host system from a function of the program to be executed. And loading the program.
【請求項2】 低速メモリ上に配置し、高速メモリに転
送して実行する基本形プログラムと、前記基本形プログ
ラムを高速メモリに転送する手段と、その基本形プログ
ラムが有する機能から他の機能を実現するためのプログ
ラムの差分と、実行する機能指定とプログラムの差分と
を関連づけるプログラム差分テーブルと、指定された機
能に対応するプログラム差分テーブルを参照して高速メ
モリに転送されたプログラムを編集する手段と、編集さ
れたプログラムを実行する手段を具備することを特徴と
するプログラムロード方法を実現するシステム。
2. A basic program arranged on a low-speed memory and transferred to a high-speed memory for execution, means for transferring the basic program to a high-speed memory, and other functions from the functions of the basic program are realized. A program difference table for associating the program difference with the function specification to be executed and the program difference, means for editing the program transferred to the high-speed memory with reference to the program difference table corresponding to the specified function, and editing. And a means for executing the program.
【請求項3】 基本形プログラムから実行する機能を実
現するための修正箇所と、低速メモリに配置されたプロ
グラムの差分のアドレスと、プログラムの差分を転送す
る高速メモリ上の転送先アドレスから構成されるプログ
ラム差分テーブルを備えたことを特徴とする請求項2記
載のプログラムロード方法を実現するシステム。
3. Modifications for realizing a function to be executed from a basic program, a difference address of a program arranged in a low-speed memory, and a transfer destination address on a high-speed memory for transferring the difference of the program. 3. The system according to claim 2, further comprising a program difference table.
【請求項4】 実行する機能指定に対応した差分プログ
ラムテーブルから差分プログラムの先頭アドレスを得て
差分プログラムテーブルの転送先アドレスに指定された
アドレスに差分プログラムを転送し、高速メモリ上のプ
ログラムを編集する手段を備えたことを特徴とする請求
項3記載のプログラムロード方法を実現するシステム。
4. A difference program starting address is obtained from a difference program table corresponding to a function to be executed, the difference program is transferred to an address designated as a transfer destination address of the difference program table, and a program on the high-speed memory is edited. 4. A system for realizing a program loading method according to claim 3, further comprising:
JP15243697A 1997-06-10 1997-06-10 Program loading method and system for realizing the method Pending JPH113229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15243697A JPH113229A (en) 1997-06-10 1997-06-10 Program loading method and system for realizing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15243697A JPH113229A (en) 1997-06-10 1997-06-10 Program loading method and system for realizing the method

Publications (1)

Publication Number Publication Date
JPH113229A true JPH113229A (en) 1999-01-06

Family

ID=15540498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15243697A Pending JPH113229A (en) 1997-06-10 1997-06-10 Program loading method and system for realizing the method

Country Status (1)

Country Link
JP (1) JPH113229A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242917A (en) * 1999-12-29 2001-09-07 Robert Bosch Gmbh Method and device for controlling drive sequence in vehicle and memory means
JP2002190990A (en) * 2000-12-22 2002-07-05 Matsushita Electric Ind Co Ltd Video signal processor
JP2009141853A (en) * 2007-12-10 2009-06-25 Sony Ericsson Mobilecommunications Japan Inc Mobile terminal device, method of storing communication program, and multiband communication method
JP2010044574A (en) * 2008-08-12 2010-02-25 Sony Ericsson Mobilecommunications Japan Inc Portable terminal, portable terminal control method and portable terminal control program
JP5141551B2 (en) * 2006-03-15 2013-02-13 富士通株式会社 ROM storage data generation method and ROM storage data generation program

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242917A (en) * 1999-12-29 2001-09-07 Robert Bosch Gmbh Method and device for controlling drive sequence in vehicle and memory means
JP2002190990A (en) * 2000-12-22 2002-07-05 Matsushita Electric Ind Co Ltd Video signal processor
JP5141551B2 (en) * 2006-03-15 2013-02-13 富士通株式会社 ROM storage data generation method and ROM storage data generation program
JP2009141853A (en) * 2007-12-10 2009-06-25 Sony Ericsson Mobilecommunications Japan Inc Mobile terminal device, method of storing communication program, and multiband communication method
JP2010044574A (en) * 2008-08-12 2010-02-25 Sony Ericsson Mobilecommunications Japan Inc Portable terminal, portable terminal control method and portable terminal control program
US8826263B2 (en) 2008-08-12 2014-09-02 Sony Corporation Portable terminal, portable terminal control method, and portable terminal control program

Similar Documents

Publication Publication Date Title
JPS6027964A (en) Memory access control circuit
JP2003167751A (en) Processor processing method and processor system
JPH113229A (en) Program loading method and system for realizing the method
JP2008090455A (en) Multiprocessor signal processor
JP2006302132A (en) Signal processor, reconfigurable logic circuit device and reconfigurable sequential circuit
JPH10124473A (en) Neural module
US6772271B2 (en) Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory
JPS6346855B2 (en)
JPH0531170B2 (en)
JP2002041310A (en) Class dynamic bind system and its method
JPH0830466A (en) Multitask switching control method
JPH02110631A (en) Microprogram controlling method
JPH10171509A (en) Process controller
JPH04268925A (en) Microprocessor
JPH0269826A (en) System for controlling instruction with condition
JPH01112347A (en) Address control circuit for digital signal processor
JPH03185520A (en) Microprogram control circuit
JPH0371336A (en) Microprogram control system
JPH0821027B2 (en) Microcomputer with built-in A / D converter
JPH04138554A (en) Parallel type digital signal processor
JPS5987550A (en) Data processing system
JPH02252026A (en) Data processor
JPH0337719A (en) System for expanding master file on main storage device
JPH0390931A (en) Generation of rom transformation program
JPH01267751A (en) System for program transition