JPH11317753A - 双方向デ―タ転送の方法及び装置 - Google Patents
双方向デ―タ転送の方法及び装置Info
- Publication number
- JPH11317753A JPH11317753A JP11017614A JP1761499A JPH11317753A JP H11317753 A JPH11317753 A JP H11317753A JP 11017614 A JP11017614 A JP 11017614A JP 1761499 A JP1761499 A JP 1761499A JP H11317753 A JPH11317753 A JP H11317753A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- link layer
- bus
- layer integrated
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000002457 bidirectional effect Effects 0.000 title abstract description 12
- 238000012546 transfer Methods 0.000 abstract description 5
- 230000004044 response Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 235000008694 Humulus lupulus Nutrition 0.000 description 3
- 101100349149 Schizosaccharomyces pombe (strain 972 / ATCC 24843) nse2 gene Proteins 0.000 description 3
- 101100297821 Schizosaccharomyces pombe (strain 972 / ATCC 24843) pli1 gene Proteins 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 101100301524 Drosophila melanogaster Reg-5 gene Proteins 0.000 description 2
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 2
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101001096074 Homo sapiens Regenerating islet-derived protein 4 Proteins 0.000 description 1
- 101710121972 Prolactin-3D1 Proteins 0.000 description 1
- 108700012361 REG2 Proteins 0.000 description 1
- 101150108637 REG2 gene Proteins 0.000 description 1
- 108091058543 REG3 Proteins 0.000 description 1
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 1
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 1
- 102100027336 Regenerating islet-derived protein 3-alpha Human genes 0.000 description 1
- 102100037889 Regenerating islet-derived protein 4 Human genes 0.000 description 1
- ZOKIJEBQDZFGMW-PSXMRANNSA-N [(2R)-2-[12-(4-azido-2-nitroanilino)dodecanoyloxy]-3-tetradecanoyloxypropyl] 2-(trimethylazaniumyl)ethyl phosphate Chemical compound CCCCCCCCCCCCCC(=O)OC[C@H](COP([O-])(=O)OCC[N+](C)(C)C)OC(=O)CCCCCCCCCCCNc1ccc(cc1[N+]([O-])=O)N=[N+]=[N-] ZOKIJEBQDZFGMW-PSXMRANNSA-N 0.000 description 1
- GOVKLKKLYMXKNS-ZCSGCDBXSA-N [3-hexadecanoyloxy-2-[7-[2-[4-[3-(trifluoromethyl)diazirin-3-yl]phenyl]-1-tritioethoxy]heptanoyloxy]propyl] 2-(trimethylazaniumyl)ethyl phosphate Chemical compound C1=CC(CC([3H])OCCCCCCC(=O)OC(COC(=O)CCCCCCCCCCCCCCC)COP([O-])(=O)OCC[N+](C)(C)C)=CC=C1C1(C(F)(F)F)N=N1 GOVKLKKLYMXKNS-ZCSGCDBXSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- MJEMIOXXNCZZFK-UHFFFAOYSA-N ethylone Chemical compound CCNC(C)C(=O)C1=CC=C2OCOC2=C1 MJEMIOXXNCZZFK-UHFFFAOYSA-N 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40117—Interconnection of audio or video/imaging devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 本発明は、１個のIEEE1394バスノードだけを
表すバスインタフェース用の双方向データ転送機能を形
成するため、双方向IEEE1394バスリンクレイヤICを組み
合わせる方法の提供を目的とする。 【解決手段】 本発明によれば、単一の物理レイヤIC
は、一方でIEEE1394バスケーブルに接続され、他方でデ
ータ入力用の第１のリンクレイヤICと、データ出力用並
びに付加的にデータ入力用の第２のリンクレイヤICに割
り当てられる。第１及び第２のリンクレイヤICは、共に
同一のアプリケーション機器に割り当てられる。第１及
び第２のリンクレイヤICと、第１又は第２のリンクレイ
ヤICを介する物理レイヤICと、アプリケーション機器
は、全て単一のマイクロコントローラによって制御され
得る。
表すバスインタフェース用の双方向データ転送機能を形
成するため、双方向IEEE1394バスリンクレイヤICを組み
合わせる方法の提供を目的とする。 【解決手段】 本発明によれば、単一の物理レイヤIC
は、一方でIEEE1394バスケーブルに接続され、他方でデ
ータ入力用の第１のリンクレイヤICと、データ出力用並
びに付加的にデータ入力用の第２のリンクレイヤICに割
り当てられる。第１及び第２のリンクレイヤICは、共に
同一のアプリケーション機器に割り当てられる。第１及
び第２のリンクレイヤICと、第１又は第２のリンクレイ
ヤICを介する物理レイヤICと、アプリケーション機器
は、全て単一のマイクロコントローラによって制御され
得る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＥＥＥ１３９４
バスと、ＩＥＥＥ１３９４バスによって制御される機器
の間で双方向にデータを転送する方法及び装置に関す
る。
バスと、ＩＥＥＥ１３９４バスによって制御される機器
の間で双方向にデータを転送する方法及び装置に関す
る。
【０００２】
【従来の技術】ＩＥＥＥ１３９４バスは、低コストの高
性能シリアルバスである。このバスは、読み出し／書き
込みメモリアーキテクチャと、高度に複雑化された通信
プロトコルとを有する。１００、２００又は４００Ｍビ
ット／秒(Mbit/s)のデータレートは、略実時間で伝送さ
れ得る。同時に、データは双方向に伝送され得る。伝送
されるアドレス値の最初の１０ビットは、最大１０２３
通りの実現可能なＩＥＥＥ１３９４バスクラスタの中の
一つを参照する。伝送されたアドレス値の中の次の６ビ
ットは、特定のクラスタ内の最大６３ノードの中でアプ
リケーション又は機器が割り当てられた一つのノードを
参照する。ノード間のデータはホストコントローラの介
入が無くても交換され得る。機器は、いつでもネットワ
ークに接続し、或いは、ネットワークから切り離すこと
ができ、プラグ・アンド・プレイ動作が実現される。
性能シリアルバスである。このバスは、読み出し／書き
込みメモリアーキテクチャと、高度に複雑化された通信
プロトコルとを有する。１００、２００又は４００Ｍビ
ット／秒(Mbit/s)のデータレートは、略実時間で伝送さ
れ得る。同時に、データは双方向に伝送され得る。伝送
されるアドレス値の最初の１０ビットは、最大１０２３
通りの実現可能なＩＥＥＥ１３９４バスクラスタの中の
一つを参照する。伝送されたアドレス値の中の次の６ビ
ットは、特定のクラスタ内の最大６３ノードの中でアプ
リケーション又は機器が割り当てられた一つのノードを
参照する。ノード間のデータはホストコントローラの介
入が無くても交換され得る。機器は、いつでもネットワ
ークに接続し、或いは、ネットワークから切り離すこと
ができ、プラグ・アンド・プレイ動作が実現される。
【０００３】ノードのための標準的なケーブルコネクシ
ョンは、４．５ｍの長さを有し、３本の撚り線ケーブル
対を含み、その中の２本の対はデータ及び制御情報伝送
のため使用され、残りの対は８Ｖ乃至４０Ｖの電源電圧
を搬送する。ハイ（Ｈ）と、ロー（Ｌ）と、ハイインピ
ーダンス（Ｚ）の３レベルの符号化が使用される。ハイ
（Ｈ）はロー（Ｌ）に優先し、ロー（Ｌ）はハイインピ
ーダンス（Ｚ）に優先する。特性インピーダンスは１１
０Ωである。また、２本の撚り線ケーブル対だけを含
み、電源電圧を搬送しないバージョンＩＥＥＥ１３９４
−１９９５もある。通信プロトコルは、物理レイヤ、リ
ンクレイヤ及びトランザクションレイヤの三つのレイヤ
を有する。典型的に、トランザクションレイヤはファー
ムウェアによって実現され、他のレイヤはチップセット
を用いて実現される。
ョンは、４．５ｍの長さを有し、３本の撚り線ケーブル
対を含み、その中の２本の対はデータ及び制御情報伝送
のため使用され、残りの対は８Ｖ乃至４０Ｖの電源電圧
を搬送する。ハイ（Ｈ）と、ロー（Ｌ）と、ハイインピ
ーダンス（Ｚ）の３レベルの符号化が使用される。ハイ
（Ｈ）はロー（Ｌ）に優先し、ロー（Ｌ）はハイインピ
ーダンス（Ｚ）に優先する。特性インピーダンスは１１
０Ωである。また、２本の撚り線ケーブル対だけを含
み、電源電圧を搬送しないバージョンＩＥＥＥ１３９４
−１９９５もある。通信プロトコルは、物理レイヤ、リ
ンクレイヤ及びトランザクションレイヤの三つのレイヤ
を有する。典型的に、トランザクションレイヤはファー
ムウェアによって実現され、他のレイヤはチップセット
を用いて実現される。
【０００４】物理レイヤはアナログトランシーバ及びデ
ィジタル状態マシーンを含む。物理レイヤは、バス自動
コンフィギュレーション及びホットプラグを処理する。
物理レイヤは、全てのパケットを再同期し、再生し、繰
り返し、全てのパケットをローカルリンクレイヤに転送
する。物理レイヤは、パケットフレーミング、例えば、
速度コード、プレフィックス、及び、パケットエンドの
組立を行う。物理レイヤは、ローカルリンクレイヤから
のパケットを調停し、送信する。利用可能なＩＣのタイ
プは、例えば、テキサスインスツルメント製のTSB11C0
1、TSB11LV01 、TSB21LV03 及びTSB41LV03 と、富士通
製のMB86611 と、ＩＢＭ製の21S750とである。
ィジタル状態マシーンを含む。物理レイヤは、バス自動
コンフィギュレーション及びホットプラグを処理する。
物理レイヤは、全てのパケットを再同期し、再生し、繰
り返し、全てのパケットをローカルリンクレイヤに転送
する。物理レイヤは、パケットフレーミング、例えば、
速度コード、プレフィックス、及び、パケットエンドの
組立を行う。物理レイヤは、ローカルリンクレイヤから
のパケットを調停し、送信する。利用可能なＩＣのタイ
プは、例えば、テキサスインスツルメント製のTSB11C0
1、TSB11LV01 、TSB21LV03 及びTSB41LV03 と、富士通
製のMB86611 と、ＩＢＭ製の21S750とである。
【０００５】リンクレイヤは、全てのディジタル論理を
実行する。リンクレイヤは、アドレス認識によってノー
ドにアドレス指定されたパケットを認識し、パケットヘ
ッダをデコードする。リンクレイヤは、パケットを上位
レイヤに配信し、上位レイヤからのパケットを生成す
る。リンクレイヤは、ＡＶデータ用の同期式、或いは、
制御データ用の非同期式で動作する。
実行する。リンクレイヤは、アドレス認識によってノー
ドにアドレス指定されたパケットを認識し、パケットヘ
ッダをデコードする。リンクレイヤは、パケットを上位
レイヤに配信し、上位レイヤからのパケットを生成す
る。リンクレイヤは、ＡＶデータ用の同期式、或いは、
制御データ用の非同期式で動作する。
【０００６】同期モードの場合、保証された帯域幅を有
するチャネルが確立される。明確な潜伏期(latency) が
存在する。伝送は、１２５μｓのタイムスロット又はサ
イクルで行われる。パケットのヘッダ又はデータブロッ
クは、分離したＣＲＣ（巡回冗長性検査ビット）を有す
る。同期モードは、非同期データ転送モードよりも高い
優先度を有する。
するチャネルが確立される。明確な潜伏期(latency) が
存在する。伝送は、１２５μｓのタイムスロット又はサ
イクルで行われる。パケットのヘッダ又はデータブロッ
クは、分離したＣＲＣ（巡回冗長性検査ビット）を有す
る。同期モードは、非同期データ転送モードよりも高い
優先度を有する。
【０００７】非同期モードは時間的にクリティカルでは
なく、むしろ安全である。非同期モードは、ビジー・ア
ンド・リトライ・プロトコル（使用中であるならば再試
行するプロトコル）を備えた承認型のサービスとして動
作する。固定アドレスが使用される。伝送は、バスがア
イドル（空いている）状態であるときに行われる。非同
期モードは、読み出しの要求／応答、書き込みの要求／
応答、及び、ロックの要求／応答を処理する。非同期モ
ードは、サイクル制御、ＣＲＣ作成及び確認を行う。利
用可能なリンクレイヤ集積回路のタイプは、例えば、テ
キサスインスツルメント製のTSB12C01A 、TSB12LV21 、
TSB12LV31 及びTSB12LV41 と、フィリップス製のPDI139
4L11である。
なく、むしろ安全である。非同期モードは、ビジー・ア
ンド・リトライ・プロトコル（使用中であるならば再試
行するプロトコル）を備えた承認型のサービスとして動
作する。固定アドレスが使用される。伝送は、バスがア
イドル（空いている）状態であるときに行われる。非同
期モードは、読み出しの要求／応答、書き込みの要求／
応答、及び、ロックの要求／応答を処理する。非同期モ
ードは、サイクル制御、ＣＲＣ作成及び確認を行う。利
用可能なリンクレイヤ集積回路のタイプは、例えば、テ
キサスインスツルメント製のTSB12C01A 、TSB12LV21 、
TSB12LV31 及びTSB12LV41 と、フィリップス製のPDI139
4L11である。
【０００８】トランザクションレイヤは、読み出し要求
／読み出し応答、書き込み要求／書き込み応答、及び、
ロック要求／ロック応答の非同期バストランザクション
を実現する。前述の通り、トランザクションレイヤは、
例えば、SparcLite i960のようなマイクロコントローラ
上で動くソフトウェアによって実現され得る。この他
に、機器制御、コネクション管理、タイムスタンプ、及
び、パケット化を実施するＡＶ（オーディオビデオ）レ
イヤが存在する。
／読み出し応答、書き込み要求／書き込み応答、及び、
ロック要求／ロック応答の非同期バストランザクション
を実現する。前述の通り、トランザクションレイヤは、
例えば、SparcLite i960のようなマイクロコントローラ
上で動くソフトウェアによって実現され得る。この他
に、機器制御、コネクション管理、タイムスタンプ、及
び、パケット化を実施するＡＶ（オーディオビデオ）レ
イヤが存在する。
【０００９】
【発明が解決しようとする課題】リンクレイヤ集積回路
は、通常、例えば、３２ｋ又は６ｋビットの容量を有す
るＦＩＦＯ（先入れ先出し）メモリと、別のバッファと
を含み、アプリケーションから与えられるデータをＩＥ
ＥＥ１３９４バス仕様の必要条件に適合させる。したが
って、リンクレイヤチップは、多数の回路を含み、完全
なＩＥＥＥ１３９４インタフェースの最もコストのかか
る部品である。これらのコスト上の理由から、ＩＥＥＥ
１３９４バス仕様が双方向の性質を支援するにもかかわ
らず、市販されている殆どのＩＣは双方向形ではない。
流入若しくは流出するデータパケットは、ＦＩＦＯメモ
リに中間的に記憶される。
は、通常、例えば、３２ｋ又は６ｋビットの容量を有す
るＦＩＦＯ（先入れ先出し）メモリと、別のバッファと
を含み、アプリケーションから与えられるデータをＩＥ
ＥＥ１３９４バス仕様の必要条件に適合させる。したが
って、リンクレイヤチップは、多数の回路を含み、完全
なＩＥＥＥ１３９４インタフェースの最もコストのかか
る部品である。これらのコスト上の理由から、ＩＥＥＥ
１３９４バス仕様が双方向の性質を支援するにもかかわ
らず、市販されている殆どのＩＣは双方向形ではない。
流入若しくは流出するデータパケットは、ＦＩＦＯメモ
リに中間的に記憶される。
【００１０】一部のリンクレイヤ集積回路は、双方向形
であるが、例えば、ビデオデータ操作のような多数のア
プリケーションに対し、かかる標準的な双方向リンクＩ
Ｃのメモリサイズは不足しているので、同時には同期デ
ータの送信又は受信のいずれか一方だけのために使用さ
れる。したがって、実際上、このようなＩＣは一方向に
しか使用できないので、実時間双方向データ転送は不可
能である。コストの増加に見合う実時間双方向データ転
送の必要性が無いので、このような標準的なリンクＩＣ
に対しより大きなメモリサイズは選択されない。
であるが、例えば、ビデオデータ操作のような多数のア
プリケーションに対し、かかる標準的な双方向リンクＩ
Ｃのメモリサイズは不足しているので、同時には同期デ
ータの送信又は受信のいずれか一方だけのために使用さ
れる。したがって、実際上、このようなＩＣは一方向に
しか使用できないので、実時間双方向データ転送は不可
能である。コストの増加に見合う実時間双方向データ転
送の必要性が無いので、このような標準的なリンクＩＣ
に対しより大きなメモリサイズは選択されない。
【００１１】この問題に対する従来の解決法は、同じア
プリケーションに割り当てられた２個の別々のＩＥＥＥ
１３９４バスノードを設けることである。２個のバス
は、２個の物理レイヤ集積回路と、２個のリンクレイヤ
集積回路と、２個のマイクロコントローラと、余分なケ
ーブルコネクションとを含むので、この解決法は、非常
に複雑、かつ、高価な解決法である。２個のノードを物
理的に分離するため、ネットワーク潜伏期を増加させ、
余分なケーブルホップを必要とする。ＩＥＥＥ１３９４
バス仕様の場合、１６箇所のケーブルホップしか許容さ
れないので、余分なケーブルホップの要求は、一部のア
プリケーションに重大な欠点を生じさせる。
プリケーションに割り当てられた２個の別々のＩＥＥＥ
１３９４バスノードを設けることである。２個のバス
は、２個の物理レイヤ集積回路と、２個のリンクレイヤ
集積回路と、２個のマイクロコントローラと、余分なケ
ーブルコネクションとを含むので、この解決法は、非常
に複雑、かつ、高価な解決法である。２個のノードを物
理的に分離するため、ネットワーク潜伏期を増加させ、
余分なケーブルホップを必要とする。ＩＥＥＥ１３９４
バス仕様の場合、１６箇所のケーブルホップしか許容さ
れないので、余分なケーブルホップの要求は、一部のア
プリケーションに重大な欠点を生じさせる。
【００１２】本発明の目的は、１個のＩＥＥＥ１３９４
バスノードだけを表すＩＥＥＥ１３９４バスインタフェ
ース用の双方向データ転送機能を形成するため、広く利
用可能な、したがって、低価格の双方向ＩＥＥＥ１３９
４バスリンクレイヤ集積回路を組み合わせる方法を提供
することである。この本発明の目的は請求項１又は２に
記載された方法によって実現される。
バスノードだけを表すＩＥＥＥ１３９４バスインタフェ
ース用の双方向データ転送機能を形成するため、広く利
用可能な、したがって、低価格の双方向ＩＥＥＥ１３９
４バスリンクレイヤ集積回路を組み合わせる方法を提供
することである。この本発明の目的は請求項１又は２に
記載された方法によって実現される。
【００１３】本発明の別の目的は、上記本発明の方法を
使用する装置を提供することである。この本発明の目的
は請求項５及び６に記載された装置によって実現され
る。
使用する装置を提供することである。この本発明の目的
は請求項５及び６に記載された装置によって実現され
る。
【００１４】
【課題を解決するための手段】物理リンクレイヤインタ
フェースが上記の本発明の目的のため設計されていない
場合でも、付加的なリンクレイヤ集積回路が個々にプロ
グラムされるならば、物理リンクレイヤインタフェース
は、最大で３個のリンクレイヤ集積回路及び１個の物理
レイヤ集積回路と共に正しく動作することが明らかにさ
れ、シミュレーションによって確認された。
フェースが上記の本発明の目的のため設計されていない
場合でも、付加的なリンクレイヤ集積回路が個々にプロ
グラムされるならば、物理リンクレイヤインタフェース
は、最大で３個のリンクレイヤ集積回路及び１個の物理
レイヤ集積回路と共に正しく動作することが明らかにさ
れ、シミュレーションによって確認された。
【００１５】本発明によれば、同じアプリケーション又
は機器に接続されている２個以上のリンクレイヤ集積回
路が１個のノード内で１個の物理レイヤ集積回路と共に
動作する。全てのリンクレイヤ集積回路と、物理レイヤ
集積回路と、アプリケーションとが、例えば、ソフトウ
ェア制御及びバス管理を行う単一のマイクロコントロー
ラによって制御できる方が有利である。リンクＩＣは、
例えば、固有のＩ2 Ｃバスアドレス又はホストチップイ
ネーブルを用いて選択的にアドレス指定され得る。
は機器に接続されている２個以上のリンクレイヤ集積回
路が１個のノード内で１個の物理レイヤ集積回路と共に
動作する。全てのリンクレイヤ集積回路と、物理レイヤ
集積回路と、アプリケーションとが、例えば、ソフトウ
ェア制御及びバス管理を行う単一のマイクロコントロー
ラによって制御できる方が有利である。リンクＩＣは、
例えば、固有のＩ2 Ｃバスアドレス又はホストチップイ
ネーブルを用いて選択的にアドレス指定され得る。
【００１６】本発明は、同時にデータパケットの実時間
入力及び出力を行うことができる。或いは、本発明は、
２個のデータパケットを同時に入力することができ、例
えば、ビデオチャネルとオーディオチャネルを同時に受
信し、若しくは、例えば、ＰＩＰ（ピクチャー・イン・
ピクチャー）の目的のため、２個のビデオチャネルを同
時に受信することができる。
入力及び出力を行うことができる。或いは、本発明は、
２個のデータパケットを同時に入力することができ、例
えば、ビデオチャネルとオーディオチャネルを同時に受
信し、若しくは、例えば、ＰＩＰ（ピクチャー・イン・
ピクチャー）の目的のため、２個のビデオチャネルを同
時に受信することができる。
【００１７】原則として、本発明の方法は、ＩＥＥＥ１
３９４バスとこのバスによって制御されるべき機器との
間で双方向にデータを転送するため適した方法であり、
上記バスと上記機器との間を相互接続するため、物理レ
イヤ集積回路及び第１のリンクレイヤ集積回路が使用さ
れ、第２のリンクレイヤ集積回路は、一方側で上記第１
のリンクレイヤ集積回路のインタフェース入出力に接続
され、他方側で上記機器に接続されて動作し、上記第１
のリンクレイヤ集積回路はバス関連データの入力及び出
力を行い、上記第２のリンクレイヤ集積回路はバス関連
データの入力若しくは出力のいずれかを行い、又は、第
１のバス関連データ及び第２のバス関連データが別々の
データストリーム、特に、二つのビデオデータストリー
ム、若しくは、ビデオデータストリームとオーディオデ
ータストリームの二つのデータストリームに属する場合
に、上記第１のリンクレイヤ集積回路は上記第１のバス
関連データの入力を行い、上記第２のリンクレイヤ集積
回路は上記第２のバス関連データの入力を行なう。
３９４バスとこのバスによって制御されるべき機器との
間で双方向にデータを転送するため適した方法であり、
上記バスと上記機器との間を相互接続するため、物理レ
イヤ集積回路及び第１のリンクレイヤ集積回路が使用さ
れ、第２のリンクレイヤ集積回路は、一方側で上記第１
のリンクレイヤ集積回路のインタフェース入出力に接続
され、他方側で上記機器に接続されて動作し、上記第１
のリンクレイヤ集積回路はバス関連データの入力及び出
力を行い、上記第２のリンクレイヤ集積回路はバス関連
データの入力若しくは出力のいずれかを行い、又は、第
１のバス関連データ及び第２のバス関連データが別々の
データストリーム、特に、二つのビデオデータストリー
ム、若しくは、ビデオデータストリームとオーディオデ
ータストリームの二つのデータストリームに属する場合
に、上記第１のリンクレイヤ集積回路は上記第１のバス
関連データの入力を行い、上記第２のリンクレイヤ集積
回路は上記第２のバス関連データの入力を行なう。
【００１８】本発明の方法の有利な実施例は各従属項に
記載されている。原則として、本発明の装置は、ＩＥＥ
Ｅ１３９４バスとこのバスによって制御されるべき機器
との間で双方向にデータを転送するため適した方法装置
であり、上記バスと上記機器との間を相互接続するため
の物理レイヤ集積回路及び第１のリンクレイヤ集積回路
と、一方側で上記第１のリンクレイヤ集積回路のインタ
フェース入出力に接続され、他方側で上記機器に接続さ
れた第２のリンクレイヤ集積回路とを含み、上記第１の
リンクレイヤ集積回路はバス関連データの入力及び出力
を行い、上記第２のリンクレイヤ集積回路はバス関連デ
ータの入力若しくは出力のいずれかを行い、又は、第１
のバス関連データ及び第２のバス関連データが別々のデ
ータストリーム、特に、二つのビデオデータストリー
ム、若しくは、ビデオデータストリームとオーディオデ
ータストリームの二つのデータストリームに属する場合
に、上記第１のリンクレイヤ集積回路は上記第１のバス
関連データの入力を行い、上記第２のリンクレイヤ集積
回路は上記第２のバス関連データの入力を行なう。
記載されている。原則として、本発明の装置は、ＩＥＥ
Ｅ１３９４バスとこのバスによって制御されるべき機器
との間で双方向にデータを転送するため適した方法装置
であり、上記バスと上記機器との間を相互接続するため
の物理レイヤ集積回路及び第１のリンクレイヤ集積回路
と、一方側で上記第１のリンクレイヤ集積回路のインタ
フェース入出力に接続され、他方側で上記機器に接続さ
れた第２のリンクレイヤ集積回路とを含み、上記第１の
リンクレイヤ集積回路はバス関連データの入力及び出力
を行い、上記第２のリンクレイヤ集積回路はバス関連デ
ータの入力若しくは出力のいずれかを行い、又は、第１
のバス関連データ及び第２のバス関連データが別々のデ
ータストリーム、特に、二つのビデオデータストリー
ム、若しくは、ビデオデータストリームとオーディオデ
ータストリームの二つのデータストリームに属する場合
に、上記第１のリンクレイヤ集積回路は上記第１のバス
関連データの入力を行い、上記第２のリンクレイヤ集積
回路は上記第２のバス関連データの入力を行なう。
【００１９】本発明の装置の有利な実施例は各従属項に
記載されている。
記載されている。
【００２０】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を説明する。図１を参照するに、第１の物理レ
イヤ集積回路ＰＬＩ１は、ＩＥＥＥ１３９４バスケーブ
ルコネクションを介して第２の物理レイヤ集積回路ＰＬ
Ｉ２に接続され、第２の物理レイヤ集積回路ＰＬＩ２は
別のＩＥＥＥ１３９４バスケーブルＢに接続される。第
１の物理レイヤ集積回路ＰＬＩ１は、反対側でデータ入
力用の第１のリンクレイヤ集積回路ＬＬＩ１に割り当て
られ、第２の物理レイヤ集積回路ＰＬＩ２はデータ出力
用の第２のリンクレイヤ集積回路ＬＬＩ２に割り当てら
れる。リンクレイヤ集積回路ＬＬＩ１及びＬＬＩ２は、
共に同一のアプリケーション機器ＡＰＰに割り当てられ
る。第１のリンクレイヤ集積回路ＬＬＩ１と、第１のリ
ンクレイヤ集積回路ＬＬＩ１を介する第１の物理レイヤ
集積回路ＰＬＩ１は、第１のマイクロコントローラμＰ
１によって制御される。第２のリンクレイヤ集積回路Ｌ
ＬＩ２と、第２のリンクレイヤ集積回路ＬＬＩ２を介す
る第２の物理レイヤ集積回路ＰＬＩ２は、第２のマイク
ロコントローラμＰ２によって制御される。アプリケー
ション機器ＡＰＰは、第１及び第２のマイクロコントロ
ーラμＰ１及びμＰ２、或いは、いずれか一方によって
制御され得る。いずれの場合も、第１及び第２のマイク
ロコントローラμＰ１及びμＰ２は互いに相互作用する
（図示されていない）。
の実施例を説明する。図１を参照するに、第１の物理レ
イヤ集積回路ＰＬＩ１は、ＩＥＥＥ１３９４バスケーブ
ルコネクションを介して第２の物理レイヤ集積回路ＰＬ
Ｉ２に接続され、第２の物理レイヤ集積回路ＰＬＩ２は
別のＩＥＥＥ１３９４バスケーブルＢに接続される。第
１の物理レイヤ集積回路ＰＬＩ１は、反対側でデータ入
力用の第１のリンクレイヤ集積回路ＬＬＩ１に割り当て
られ、第２の物理レイヤ集積回路ＰＬＩ２はデータ出力
用の第２のリンクレイヤ集積回路ＬＬＩ２に割り当てら
れる。リンクレイヤ集積回路ＬＬＩ１及びＬＬＩ２は、
共に同一のアプリケーション機器ＡＰＰに割り当てられ
る。第１のリンクレイヤ集積回路ＬＬＩ１と、第１のリ
ンクレイヤ集積回路ＬＬＩ１を介する第１の物理レイヤ
集積回路ＰＬＩ１は、第１のマイクロコントローラμＰ
１によって制御される。第２のリンクレイヤ集積回路Ｌ
ＬＩ２と、第２のリンクレイヤ集積回路ＬＬＩ２を介す
る第２の物理レイヤ集積回路ＰＬＩ２は、第２のマイク
ロコントローラμＰ２によって制御される。アプリケー
ション機器ＡＰＰは、第１及び第２のマイクロコントロ
ーラμＰ１及びμＰ２、或いは、いずれか一方によって
制御され得る。いずれの場合も、第１及び第２のマイク
ロコントローラμＰ１及びμＰ２は互いに相互作用する
（図示されていない）。
【００２１】図２には、単一の物理レイヤ集積回路ＰＬ
Ｉが示され、物理レイヤ集積回路ＰＬＩはＩＥＥＥ１３
９４バスケーブルＢに接続される。物理レイヤ集積回路
ＰＬＩは、反対側で、例えば、データ入力用の第１のリ
ンクレイヤ集積回路ＬＬＩ１に割り当てられ、また、デ
ータ出力用並びに付加的にデータ入力用の第２のリンク
レイヤ集積回路ＬＬＩ２に割り当てられる。第１及び第
２のリンクレイヤ集積回路ＬＬＩ１及びＬＬＩ２は、共
に同一のアプリケーション機器ＡＰＰに割り当てられ
る。第１及び第２のリンクレイヤ集積回路ＬＬＩ１及び
ＬＬＩ２と、第１又は第２のリンクレイヤ集積回路ＬＬ
Ｉ１又はＬＬＩ２を介する物理レイヤ集積回路ＰＬＩ
と、アプリケーション機器ＡＰＰとは、全て単一のマイ
クロコントローラμＰによって制御され得る点が有利で
ある。
Ｉが示され、物理レイヤ集積回路ＰＬＩはＩＥＥＥ１３
９４バスケーブルＢに接続される。物理レイヤ集積回路
ＰＬＩは、反対側で、例えば、データ入力用の第１のリ
ンクレイヤ集積回路ＬＬＩ１に割り当てられ、また、デ
ータ出力用並びに付加的にデータ入力用の第２のリンク
レイヤ集積回路ＬＬＩ２に割り当てられる。第１及び第
２のリンクレイヤ集積回路ＬＬＩ１及びＬＬＩ２は、共
に同一のアプリケーション機器ＡＰＰに割り当てられ
る。第１及び第２のリンクレイヤ集積回路ＬＬＩ１及び
ＬＬＩ２と、第１又は第２のリンクレイヤ集積回路ＬＬ
Ｉ１又はＬＬＩ２を介する物理レイヤ集積回路ＰＬＩ
と、アプリケーション機器ＡＰＰとは、全て単一のマイ
クロコントローラμＰによって制御され得る点が有利で
ある。
【００２２】本発明の双方向モードが使用され得るより
詳細な構造は図３に示されている。同図において、第１
のリンク集積回路ＬＬＩ１は、入力と出力の両方のモー
ドをサポートし、第２のリンク集積回路ＬＬＩ２は、Ｉ
ＥＥＥ１３９４バスからの入力だけをサポートする。こ
の構造は、多数のリンクレイヤ集積回路と１個の物理レ
イヤ集積回路ＰＬＩとによる双方向動作のための最も簡
単なタイプの構造である。図３には、物理レイヤ集積回
路ＰＬＩと、第１及び第２のリンクレイヤ集積回路ＬＬ
Ｉ１及びＬＬＩ２とにおけるデータ交換用の主要回路が
示されている。第２のリンクレイヤ集積回路ＬＬＩ２内
の隠線の下側の部品は、使用しなくてもよく、省略でき
る点が有利である。
詳細な構造は図３に示されている。同図において、第１
のリンク集積回路ＬＬＩ１は、入力と出力の両方のモー
ドをサポートし、第２のリンク集積回路ＬＬＩ２は、Ｉ
ＥＥＥ１３９４バスからの入力だけをサポートする。こ
の構造は、多数のリンクレイヤ集積回路と１個の物理レ
イヤ集積回路ＰＬＩとによる双方向動作のための最も簡
単なタイプの構造である。図３には、物理レイヤ集積回
路ＰＬＩと、第１及び第２のリンクレイヤ集積回路ＬＬ
Ｉ１及びＬＬＩ２とにおけるデータ交換用の主要回路が
示されている。第２のリンクレイヤ集積回路ＬＬＩ２内
の隠線の下側の部品は、使用しなくてもよく、省略でき
る点が有利である。
【００２３】図３に示されるようなセットアップの場
合、第１のリンクレイヤ集積回路ＬＬＩ１だけがバス上
のサイクルマスタになり得る。したがって、サイクルス
タートパケットは、第１のリンクレイヤ集積回路ＬＬＩ
１からそのまま、インタフェース入出力ＩＦＩＯ及びパ
ッド・ツー・パッド・コネクションＰＴＰＣを介して、
第２のリンクレイヤ集積回路ＬＬＩ２に送られる。
合、第１のリンクレイヤ集積回路ＬＬＩ１だけがバス上
のサイクルマスタになり得る。したがって、サイクルス
タートパケットは、第１のリンクレイヤ集積回路ＬＬＩ
１からそのまま、インタフェース入出力ＩＦＩＯ及びパ
ッド・ツー・パッド・コネクションＰＴＰＣを介して、
第２のリンクレイヤ集積回路ＬＬＩ２に送られる。
【００２４】第２のリンクレイヤ集積回路ＬＬＩ２は、
この集積回路が入力専用であるため、バスに伝送を要求
するＩＥＥＥ１３９４規格のリンク要求ピンＬＲＥＱ
（図示しない）が必要とされない点で簡単化される。上
記の通り、シミュレーションによって、ＩＥＥＥ１３９
４の容量性分離バリヤの性状が、最大３個のリンクレイ
ヤ集積回路と１個の物理レイヤ集積回路を用いて正常に
機能することが示された。米国特許US-A-5 384 808に詳
細に説明されているこの分離バリヤは、以下の構成部品
の値を使用する。物理レイヤ電源ＰＰＯと物理レイヤグ
ランドＰＧＮＤとの間に２個の５ｋΩの抵抗Ｒ６及びＲ
７の回路が配置される。リンクレイヤ電源ＬＰＯとリン
クレイヤグランドＬＧＮＤとの間に２個の５ｋΩの抵抗
Ｒ１及びＲ２の回路が配置される。物理レイヤ集積回路
ＰＬＩは抵抗Ｒ６とＲ７の接合点に接続され、第１及び
第２のリンクレイヤ集積回路ＬＬＩ１及びＬＬＩ２は抵
抗Ｒ１とＲ２の接合点に接続される。抵抗Ｒ１とＲ２の
接合点と、抵抗Ｒ６とＲ７の接合点との間には、１ｎＦ
のキャパシタＣ１と、１００Ωの抵抗Ｒ３と、１００Ω
の抵抗Ｒ５と、１ｎＦのキャパシタＣ２とを含む回路が
挿入される。抵抗Ｒ３とＲ５の接合点と、グランドＰＧ
ＮＤとの間に、３００Ωの抵抗Ｒ４が設けられている。
この物理レイヤ集積回路ＰＬＩとリンクレイヤ集積回路
ＬＬＩの接続回路は、他の形でも実現することが可能で
ある。
この集積回路が入力専用であるため、バスに伝送を要求
するＩＥＥＥ１３９４規格のリンク要求ピンＬＲＥＱ
（図示しない）が必要とされない点で簡単化される。上
記の通り、シミュレーションによって、ＩＥＥＥ１３９
４の容量性分離バリヤの性状が、最大３個のリンクレイ
ヤ集積回路と１個の物理レイヤ集積回路を用いて正常に
機能することが示された。米国特許US-A-5 384 808に詳
細に説明されているこの分離バリヤは、以下の構成部品
の値を使用する。物理レイヤ電源ＰＰＯと物理レイヤグ
ランドＰＧＮＤとの間に２個の５ｋΩの抵抗Ｒ６及びＲ
７の回路が配置される。リンクレイヤ電源ＬＰＯとリン
クレイヤグランドＬＧＮＤとの間に２個の５ｋΩの抵抗
Ｒ１及びＲ２の回路が配置される。物理レイヤ集積回路
ＰＬＩは抵抗Ｒ６とＲ７の接合点に接続され、第１及び
第２のリンクレイヤ集積回路ＬＬＩ１及びＬＬＩ２は抵
抗Ｒ１とＲ２の接合点に接続される。抵抗Ｒ１とＲ２の
接合点と、抵抗Ｒ６とＲ７の接合点との間には、１ｎＦ
のキャパシタＣ１と、１００Ωの抵抗Ｒ３と、１００Ω
の抵抗Ｒ５と、１ｎＦのキャパシタＣ２とを含む回路が
挿入される。抵抗Ｒ３とＲ５の接合点と、グランドＰＧ
ＮＤとの間に、３００Ωの抵抗Ｒ４が設けられている。
この物理レイヤ集積回路ＰＬＩとリンクレイヤ集積回路
ＬＬＩの接続回路は、他の形でも実現することが可能で
ある。
【００２５】本例の分離バリヤ内では、リンクＡのパッ
ド上に１又は２個の余分のリンクレイヤ集積回路の容量
性負荷が存在しても、論理レベルの低下は認められな
い。各リンクレイヤ集積回路の付加的なアドレス指定
は、標準的なリンクレイヤ集積回路設計に僅かな追加を
することによって実現され得る。付加的なチャネル番号
レジスタ及び比較器が使用される付加的なリンクレイヤ
集積回路毎に必要とされるので、データストリームは特
定のリンクレイヤ集積回路にアドレス指定され得る。
ド上に１又は２個の余分のリンクレイヤ集積回路の容量
性負荷が存在しても、論理レベルの低下は認められな
い。各リンクレイヤ集積回路の付加的なアドレス指定
は、標準的なリンクレイヤ集積回路設計に僅かな追加を
することによって実現され得る。付加的なチャネル番号
レジスタ及び比較器が使用される付加的なリンクレイヤ
集積回路毎に必要とされるので、データストリームは特
定のリンクレイヤ集積回路にアドレス指定され得る。
【００２６】他の構造を使用してもよく、例えば、入力
及び出力の両方の機能を有する２個のリンクレイヤ集積
回路と、１個の物理レイヤ集積回路とを使用することが
できる。
及び出力の両方の機能を有する２個のリンクレイヤ集積
回路と、１個の物理レイヤ集積回路とを使用することが
できる。
【００２７】
【実施例】本発明は、例えば、図４に示されたアプリケ
ーションに使用することができる。同図において、受信
ユニットＲＵと、ＭＰＥＧ方式復号器ＭＤＥＣと、ＩＥ
ＥＥ１３９４インタフェース１３９４Ｓとを備えたセッ
トトップボックスＳＴＢは、衛星又はケーブルを介して
ディジタルテレビジョン番組を受信する。受信ユニット
の出力信号は、ＩＥＥＥ１３９４インタフェース１３９
４Ｖを備えたビデオレコーダＶＣＲＲに記録するため、
ＩＥＥＥ１３９４バスを介して送信される。同時に、Ｄ
ＶＤプレーヤＤＶＤＰはＤＶＤディスクを再生し、ＤＶ
Ｄデータは、ＩＥＥＥ１３９４バスインタフェース１３
９４Ｄを介して、セットトップボックスのＩＥＥＥ１３
９４バスインタフェース１３９４Ｓに転送され、ＭＰＥ
Ｇ方式復号器によって復号化され、テレビジョン受像機
ＴＶの画面に表示される。テレビジョン受像機ＴＶは、
セットトップボックスへのアナログ信号コネクションを
有するが、ＩＥＥＥ１３９４バスインタフェースによっ
てセットトップボックスに接続してもよい。そのため、
セットトップボックスのＩＥＥＥ１３９４バスノード１
３９４Ｓは、双方向機能を必要とする。
ーションに使用することができる。同図において、受信
ユニットＲＵと、ＭＰＥＧ方式復号器ＭＤＥＣと、ＩＥ
ＥＥ１３９４インタフェース１３９４Ｓとを備えたセッ
トトップボックスＳＴＢは、衛星又はケーブルを介して
ディジタルテレビジョン番組を受信する。受信ユニット
の出力信号は、ＩＥＥＥ１３９４インタフェース１３９
４Ｖを備えたビデオレコーダＶＣＲＲに記録するため、
ＩＥＥＥ１３９４バスを介して送信される。同時に、Ｄ
ＶＤプレーヤＤＶＤＰはＤＶＤディスクを再生し、ＤＶ
Ｄデータは、ＩＥＥＥ１３９４バスインタフェース１３
９４Ｄを介して、セットトップボックスのＩＥＥＥ１３
９４バスインタフェース１３９４Ｓに転送され、ＭＰＥ
Ｇ方式復号器によって復号化され、テレビジョン受像機
ＴＶの画面に表示される。テレビジョン受像機ＴＶは、
セットトップボックスへのアナログ信号コネクションを
有するが、ＩＥＥＥ１３９４バスインタフェースによっ
てセットトップボックスに接続してもよい。そのため、
セットトップボックスのＩＥＥＥ１３９４バスノード１
３９４Ｓは、双方向機能を必要とする。
【００２８】図５の別の実施例には、単一の物理レイヤ
集積回路ＰＬＩを、データ出力用並びに付加的にデータ
入力用の僅かに変更された第１のリンクレイヤ集積回路
ＬＬＩ１と、対応して変更されたデータ入力用、すなわ
ち、受信モードの第２のリンクレイヤ集積回路ＬＬＩ２
とに接続するコネクションが示されている。第１及び第
２の各リンクレイヤ集積回路ＬＬＩ１及びＬＬＩ２は、
５個のレジスタＲＥＧ１乃至ＲＥＧ５と、特定の集積回
路がデータ受信モードで動作しているかどうかを決定す
る信号ＳＷによって制御されるマルチプレクサ又はスイ
ッチＭＵＸを有する。
集積回路ＰＬＩを、データ出力用並びに付加的にデータ
入力用の僅かに変更された第１のリンクレイヤ集積回路
ＬＬＩ１と、対応して変更されたデータ入力用、すなわ
ち、受信モードの第２のリンクレイヤ集積回路ＬＬＩ２
とに接続するコネクションが示されている。第１及び第
２の各リンクレイヤ集積回路ＬＬＩ１及びＬＬＩ２は、
５個のレジスタＲＥＧ１乃至ＲＥＧ５と、特定の集積回
路がデータ受信モードで動作しているかどうかを決定す
る信号ＳＷによって制御されるマルチプレクサ又はスイ
ッチＭＵＸを有する。
【００２９】第１及び第２のリンクレイヤ集積回路ＬＬ
Ｉ１及びＬＬＩ２は、付加的な制御信号入力ＣＴＬＩＮ
と、データ用の出力ＤＯＵＴ及び制御信号用の出力ＣＴ
ＬＯＵＴの２個の付加的な出力とを有する。バス制御信
号ＣＴＬは、第１のリンクレイヤ集積回路ＬＬＩ１のレ
ジスタＲＥＧ２及びレジスタＲＥＧ４と、出力ＣＴＬＯ
ＵＴとを通過して、第２のリンクレイヤ集積回路ＬＬＩ
２の制御信号入力ＣＴＬＩＮに達する。次に、バス制御
信号ＣＴＬは、レジスタＲＥＧ５及びマルチプレクサＭ
ＵＸを通り、第２のリンクレイヤ集積回路ＬＬＩ２内の
内部制御信号ＣＴＬ＿ＩＮＴとして利用可能になる。ま
た、第１のリンクレイヤ集積回路ＬＬＩ１のレジスタＲ
ＥＧ２の出力は、マルチプレクサＭＵＸに供給され、第
１のリンクレイヤ集積回路ＬＬＩ１内の内部制御信号Ｃ
ＴＬ＿ＩＮＴとして利用可能になる。
Ｉ１及びＬＬＩ２は、付加的な制御信号入力ＣＴＬＩＮ
と、データ用の出力ＤＯＵＴ及び制御信号用の出力ＣＴ
ＬＯＵＴの２個の付加的な出力とを有する。バス制御信
号ＣＴＬは、第１のリンクレイヤ集積回路ＬＬＩ１のレ
ジスタＲＥＧ２及びレジスタＲＥＧ４と、出力ＣＴＬＯ
ＵＴとを通過して、第２のリンクレイヤ集積回路ＬＬＩ
２の制御信号入力ＣＴＬＩＮに達する。次に、バス制御
信号ＣＴＬは、レジスタＲＥＧ５及びマルチプレクサＭ
ＵＸを通り、第２のリンクレイヤ集積回路ＬＬＩ２内の
内部制御信号ＣＴＬ＿ＩＮＴとして利用可能になる。ま
た、第１のリンクレイヤ集積回路ＬＬＩ１のレジスタＲ
ＥＧ２の出力は、マルチプレクサＭＵＸに供給され、第
１のリンクレイヤ集積回路ＬＬＩ１内の内部制御信号Ｃ
ＴＬ＿ＩＮＴとして利用可能になる。
【００３０】バスデータ信号Ｄは、第１のリンクレイヤ
集積回路ＬＬＩ１の入力ＤＩＮを介して、レジスタＲＥ
Ｇ１及びＲＥＧ３と、出力ＤＯＵＴとを通って、第２の
リンクレイヤ集積回路ＬＬＩ２の入力ＤＩＮに達する。
第１及び第２のリンクレイヤ集積回路ＬＬＩ１及びＬＬ
Ｉ２のレジスタＲＥＧ１の出力で、第１及び第２のリン
クレイヤ集積回路ＬＬＩ１及びＬＬＩ２内の内部バスデ
ータ信号Ｄ＿ＩＮＴが利用可能になる。
集積回路ＬＬＩ１の入力ＤＩＮを介して、レジスタＲＥ
Ｇ１及びＲＥＧ３と、出力ＤＯＵＴとを通って、第２の
リンクレイヤ集積回路ＬＬＩ２の入力ＤＩＮに達する。
第１及び第２のリンクレイヤ集積回路ＬＬＩ１及びＬＬ
Ｉ２のレジスタＲＥＧ１の出力で、第１及び第２のリン
クレイヤ集積回路ＬＬＩ１及びＬＬＩ２内の内部バスデ
ータ信号Ｄ＿ＩＮＴが利用可能になる。
【００３１】バスリンク要求信号ＬＲＥＱは第１のリン
クレイヤ集積回路ＬＬＩ１だけから与えられる。バスク
ロックＳＣＬＫは、第１及び第２のリンクレイヤ集積回
路ＬＬＩ１及びＬＬＩ２の両方に配布される。バスデー
タ信号Ｄ、バス制御信号ＣＴＬ、バスリンク要求信号Ｌ
ＲＥＱ及びバスクロック信号ＳＣＬＫは、分離回路ＩＳ
を介して、物理レイヤ集積回路ＰＬＩと第１のリンクレ
イヤ集積回路ＬＬＩ１との間で転送され得る。
クレイヤ集積回路ＬＬＩ１だけから与えられる。バスク
ロックＳＣＬＫは、第１及び第２のリンクレイヤ集積回
路ＬＬＩ１及びＬＬＩ２の両方に配布される。バスデー
タ信号Ｄ、バス制御信号ＣＴＬ、バスリンク要求信号Ｌ
ＲＥＱ及びバスクロック信号ＳＣＬＫは、分離回路ＩＳ
を介して、物理レイヤ集積回路ＰＬＩと第１のリンクレ
イヤ集積回路ＬＬＩ１との間で転送され得る。
【００３２】第１及び第２のリンクレイヤ集積回路ＬＬ
Ｉ１及びＬＬＩ２は、共に同一のアプリケーション機器
に割り当てられる。
Ｉ１及びＬＬＩ２は、共に同一のアプリケーション機器
に割り当てられる。
【図１】従来技術による双方向実時間ビデオアプリケー
ション用のＩＥＥＥ１３９４形の２重ノードを示す図で
ある。
ション用のＩＥＥＥ１３９４形の２重ノードを示す図で
ある。
【図２】本発明による双方向実時間ビデオアプリケーシ
ョン用のＩＥＥＥ１３９４ノードを示す図である。
ョン用のＩＥＥＥ１３９４ノードを示す図である。
【図３】容量性分離バリヤを含む図２のＩＥＥＥ１３９
４ノードの詳細図である。
４ノードの詳細図である。
【図４】ＩＥＥＥ１３９４バス接続されたセットトップ
ボックスと、ＶＣＲと、ＤＶＤプレーヤとを示す図であ
る。
ボックスと、ＶＣＲと、ＤＶＤプレーヤとを示す図であ
る。
【図５】本発明の他の実施例による双方向実時間ビデオ
アプリケーション用のＩＥＥＥ１３９４ノードを示す図
である。
アプリケーション用のＩＥＥＥ１３９４ノードを示す図
である。
ＡＰＰ アプリケーション機器 Ｂ バスケーブル ＩＦＩＯ インタフェース入出力 ＬＬＩ１ 第１のリンクレイヤ集積回路 ＬＬＩ２ 第２のリンクレイヤ集積回路 ＰＬＩ 物理レイヤ集積回路 μＰ マイクロコントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ティモシー ハイウェイ ドイツ連邦共和国，30167 ハノーヴァー, ヴェディゲヌファ ３ (72)発明者 ハインツ−ヴェルナー ケーゼン ドイツ連邦共和国，30173 ハノーヴァー, ズィーメンスシュトラーセ 22
Claims (7)
- 【請求項１】 物理レイヤ集積回路及び第１のリンクレ
イヤ集積回路がＩＥＥＥ１３９４バスと上記バスによっ
て制御されるべき機器の間を相互接続するため使用さ
れ、上記バスと上記機器の間で双方向にデータを転送す
る方法において、 一方側で上記第１のリンクレイヤ集積回路のインタフェ
ース入出力に接続され、他方側で上記機器に接続された
第２のリンクレイヤ集積回路が動作し、 上記第１のリンクレイヤ集積回路は、バス関連データの
入力及び出力を実行し、 上記第２のリンクレイヤ集積回路は、バス関連データの
入力又は出力のいずれか一方を実行することを特徴とす
る方法。 - 【請求項２】 物理レイヤ集積回路及び第１のリンクレ
イヤ集積回路がＩＥＥＥ１３９４バスと上記バスによっ
て制御されるべき機器の間を相互接続するため使用さ
れ、上記バスと上記機器の間で双方向にデータを転送す
る方法において、 一方側で上記第１のリンクレイヤ集積回路のインタフェ
ース入出力に接続され、他方側で上記機器に接続された
第２のリンクレイヤ集積回路が動作し、 上記第１のリンクレイヤ集積回路は第１のバス関連デー
タの入力を実行し、 上記第２のリンクレイヤ集積回路は第２のバス関連デー
タの入力を実行し、 上記第１のバス関連データと上記第２のバス関連データ
は、別個のデータストリームに含まれ、特に、２個のビ
デオデータストリーム、又は、１個のビデオデータスト
リームと１個のオーディオデータストリームに含まれる
ことを特徴とする方法。 - 【請求項３】 少なくとも１個の更なるリンクレイヤ集
積回路が、上記第２のリンクレイヤ集積回路と並列に接
続され、作動されることを特徴とする請求項１又は２記
載の方法。 - 【請求項４】 上記第１のリンクレイヤ集積回路、上記
第２のリンクレイヤ集積回路及び／又は上記更なるリン
クレイヤ集積回路は１個のマイクロコントローラによっ
て制御される請求項１乃至３のうちいずれか一項記載の
方法。 - 【請求項５】 ＩＥＥＥ１３９４バスと上記バスによっ
て制御されるべき機器の間で双方向にデータを転送する
装置において、 上記バスと上記機器の間を相互接続する物理レイヤ集積
回路及び第１のリンクレイヤ集積回路と、 一方側で上記第１のリンクレイヤ集積回路のインタフェ
ース入出力に接続され、他方側で上記機器に接続された
第２のリンクレイヤ集積回路とを含み、 上記第１のリンクレイヤ集積回路は、バス関連データの
入力及び出力を実行し、 上記第２のリンクレイヤ集積回路は、バス関連データの
入力又は出力のいずれか一方を実行することを特徴とす
る装置。 - 【請求項６】 ＩＥＥＥ１３９４バスと上記バスによっ
て制御されるべき機器の間で双方向にデータを転送する
装置において、 上記バスと上記機器の間を相互接続する物理レイヤ集積
回路及び第１のリンクレイヤ集積回路と、 一方側で上記第１のリンクレイヤ集積回路のインタフェ
ース入出力に接続され、他方側で上記機器に接続された
第２のリンクレイヤ集積回路とを含み、 上記第１のリンクレイヤ集積回路は第１のバス関連デー
タの入力を実行し、 上記第２のリンクレイヤ集積回路は第２のバス関連デー
タの入力を実行し、 上記第１のバス関連データと上記第２のバス関連データ
は、別個のデータストリームに含まれ、特に、２個のビ
デオデータストリーム、又は、１個のビデオデータスト
リームと１個のオーディオデータストリームに含まれる
ことを特徴とする装置。 - 【請求項７】 上記第１のリンクレイヤ集積回路及び上
記第２のリンクレイヤ集積回路は１個のマイクロコント
ローラによって制御される請求項５又は６記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98250026:6 | 1998-01-27 | ||
| EP98250026A EP0932103A1 (en) | 1998-01-27 | 1998-01-27 | Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11317753A true JPH11317753A (ja) | 1999-11-16 |
Family
ID=8234579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11017614A Withdrawn JPH11317753A (ja) | 1998-01-27 | 1999-01-26 | 双方向デ―タ転送の方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6247083B1 (ja) |
| EP (1) | EP0932103A1 (ja) |
| JP (1) | JPH11317753A (ja) |
| CN (1) | CN1210660C (ja) |
| DE (1) | DE69920782T2 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19833693C2 (de) * | 1998-07-27 | 2002-11-07 | Wolf Gmbh Richard | Schnittstelle für I·2·C-Bus |
| US6484218B1 (en) * | 1998-10-08 | 2002-11-19 | Texas Instruments Incorporated | Method for improving direct memory access performance |
| JP2000324200A (ja) * | 1999-05-14 | 2000-11-24 | Mitsubishi Electric Corp | インタフェース回路 |
| US6628607B1 (en) | 1999-07-09 | 2003-09-30 | Apple Computer, Inc. | Method and apparatus for loop breaking on a serial bus |
| US6691096B1 (en) | 1999-10-28 | 2004-02-10 | Apple Computer, Inc. | General purpose data container method and apparatus for implementing AV/C descriptors |
| US6959343B1 (en) * | 1999-11-01 | 2005-10-25 | Apple Computer, Inc. | Method and apparatus for dynamic link driver configuration |
| US6671768B1 (en) | 1999-11-01 | 2003-12-30 | Apple Computer, Inc. | System and method for providing dynamic configuration ROM using double image buffers for use with serial bus devices |
| US8762446B1 (en) | 1999-11-02 | 2014-06-24 | Apple Inc. | Bridged distributed device control over multiple transports method and apparatus |
| US6813663B1 (en) | 1999-11-02 | 2004-11-02 | Apple Computer, Inc. | Method and apparatus for supporting and presenting multiple serial bus nodes using distinct configuration ROM images |
| US6618750B1 (en) | 1999-11-02 | 2003-09-09 | Apple Computer, Inc. | Method and apparatus for determining communication paths |
| US6631426B1 (en) | 1999-11-02 | 2003-10-07 | Apple Computer, Inc. | Automatic ID allocation for AV/C entities |
| US6636914B1 (en) | 1999-11-05 | 2003-10-21 | Apple Computer, Inc. | Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases |
| US6587904B1 (en) * | 1999-11-05 | 2003-07-01 | Apple Computer, Inc. | Method and apparatus for preventing loops in a full-duplex bus |
| US6457086B1 (en) | 1999-11-16 | 2002-09-24 | Apple Computers, Inc. | Method and apparatus for accelerating detection of serial bus device speed signals |
| US6584521B1 (en) * | 1999-12-27 | 2003-06-24 | Pmc-Sierra, Inc. | Scaleable bandwidth interconnect for simultaneous transfer of mixed pleisiochronous digital hierarchy (PDH) clients |
| US6639918B1 (en) * | 2000-01-18 | 2003-10-28 | Apple Computer, Inc. | Method and apparatus for border node behavior on a full-duplex bus |
| US7266617B1 (en) * | 2000-01-18 | 2007-09-04 | Apple Inc. | Method and apparatus for border node behavior on a full-duplex bus |
| US7421507B2 (en) * | 2000-02-16 | 2008-09-02 | Apple Inc. | Transmission of AV/C transactions over multiple transports method and apparatus |
| US6831928B1 (en) | 2000-02-17 | 2004-12-14 | Apple Computer, Inc. | Method and apparatus for ensuring compatibility on a high performance serial bus |
| US7050453B1 (en) | 2000-02-17 | 2006-05-23 | Apple Computer, Inc. | Method and apparatus for ensuring compatibility on a high performance serial bus |
| AU2001243537A1 (en) * | 2000-03-10 | 2001-09-24 | Meta Controls, Inc. | Smart camera |
| US6988008B2 (en) | 2000-03-10 | 2006-01-17 | Adept Technology, Inc. | Smart camera |
| AU3948701A (en) | 2000-03-10 | 2001-09-17 | Infotech Ag | Digital feature separation |
| US20010034557A1 (en) * | 2000-03-10 | 2001-10-25 | Hudson Edison T. | Hardware architecture and method for distributed machine control |
| US6605500B2 (en) | 2000-03-10 | 2003-08-12 | Infotech Ag | Assembly process |
| US6985780B2 (en) | 2000-03-10 | 2006-01-10 | Adept Technology, Inc. | Smart camera |
| US6618785B1 (en) | 2000-04-21 | 2003-09-09 | Apple Computer, Inc. | Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus |
| US6718497B1 (en) | 2000-04-21 | 2004-04-06 | Apple Computer, Inc. | Method and apparatus for generating jitter test patterns on a high performance serial bus |
| US6463359B2 (en) | 2001-02-20 | 2002-10-08 | Infotech Ag | Micro-alignment pick-up head |
| US7139344B2 (en) | 2001-05-16 | 2006-11-21 | Lexmark International, Inc. | Method and apparatus for effecting synchronous pulse generation for use in variable speed serial communications |
| US7103125B1 (en) * | 2001-05-16 | 2006-09-05 | Lexmark International, Inc. | Method and apparatus for effecting synchronous pulse generation for use in serial communications |
| JP3890927B2 (ja) | 2001-07-23 | 2007-03-07 | ヤマハ株式会社 | 他ノードを管理する通信装置及び他ノードに管理される通信装置 |
| US6912596B2 (en) * | 2002-08-02 | 2005-06-28 | Texas Instruments Incorporated | Automatic resume from suspend for IEEE-1394 PHY |
| US6983342B2 (en) * | 2002-10-08 | 2006-01-03 | Lsi Logic Corporation | High speed OC-768 configurable link layer chip |
| JP4094931B2 (ja) * | 2002-10-29 | 2008-06-04 | 三菱電機株式会社 | トランシーバ集積回路及び通信モジュール |
| US7417973B1 (en) | 2002-12-31 | 2008-08-26 | Apple Inc. | Method, apparatus and computer program product for ensuring node participation in a network bus |
| US7457302B1 (en) | 2002-12-31 | 2008-11-25 | Apple Inc. | Enhancement to loop healing for malconfigured bus prevention |
| US7353284B2 (en) | 2003-06-13 | 2008-04-01 | Apple Inc. | Synchronized transmission of audio and video data from a computer to a client via an interface |
| US7668099B2 (en) | 2003-06-13 | 2010-02-23 | Apple Inc. | Synthesis of vertical blanking signal |
| US8275910B1 (en) | 2003-07-02 | 2012-09-25 | Apple Inc. | Source packet bridge |
| US7788567B1 (en) | 2003-11-18 | 2010-08-31 | Apple Inc. | Symbol encoding for tolerance to single byte errors |
| US7995606B1 (en) | 2003-12-03 | 2011-08-09 | Apple Inc. | Fly-by and ack-accelerated arbitration for broadcast packets |
| US7308517B1 (en) | 2003-12-29 | 2007-12-11 | Apple Inc. | Gap count analysis for a high speed serialized bus |
| US7237135B1 (en) * | 2003-12-29 | 2007-06-26 | Apple Inc. | Cyclemaster synchronization in a distributed bridge |
| US8291241B2 (en) * | 2009-06-04 | 2012-10-16 | Apple Inc. | Low power peer detection circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5579486A (en) * | 1993-01-14 | 1996-11-26 | Apple Computer, Inc. | Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer |
| US5815678A (en) * | 1995-07-14 | 1998-09-29 | Adaptec, Inc. | Method and apparatus for implementing an application programming interface for a communications bus |
| JP3305183B2 (ja) * | 1996-01-12 | 2002-07-22 | 株式会社東芝 | ディジタル放送受信端末装置 |
| US5991520A (en) * | 1996-02-02 | 1999-11-23 | Sony Corporation | Application programming interface for managing and automating data transfer operations between applications over a bus structure |
| JP3601205B2 (ja) * | 1996-08-26 | 2004-12-15 | ソニー株式会社 | 電子機器及びその動作モード制御方法 |
| US6032211A (en) * | 1998-06-17 | 2000-02-29 | Advanced Micro Devices, Inc. | Method of mode control in a bus optimized for personal computer data traffic |
-
1998
- 1998-01-27 EP EP98250026A patent/EP0932103A1/en not_active Withdrawn
-
1999
- 1999-01-15 DE DE69920782T patent/DE69920782T2/de not_active Expired - Fee Related
- 1999-01-15 US US09/232,108 patent/US6247083B1/en not_active Expired - Fee Related
- 1999-01-18 CN CN99100966.5A patent/CN1210660C/zh not_active Expired - Fee Related
- 1999-01-26 JP JP11017614A patent/JPH11317753A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN1234558A (zh) | 1999-11-10 |
| US6247083B1 (en) | 2001-06-12 |
| DE69920782T2 (de) | 2005-10-20 |
| EP0932103A1 (en) | 1999-07-28 |
| CN1210660C (zh) | 2005-07-13 |
| DE69920782D1 (de) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11317753A (ja) | 双方向デ―タ転送の方法及び装置 | |
| US6138196A (en) | Communication system for providing digital data transfer, electronic equipment for transferring data using the communication system, and an interface control device | |
| US5991831A (en) | High speed serial communications link for desktop computer peripherals | |
| US8379654B2 (en) | Method of and apparatus for providing isochronous services over switched ethernet including a home network wall plate having a combined IEEE 1394 and ethernet modified hub | |
| US6378000B1 (en) | Address mapping in home entertainment network | |
| US6754185B1 (en) | Multi link layer to single physical layer interface in a node of a data communication system | |
| US8094678B2 (en) | Method of and apparatus for providing reserved bandwidth to ethernet devices over switched ethernet including a home network wall plate having a combined IEEE 1394 and ethernet modified HUB | |
| US7145921B2 (en) | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure | |
| JP2000032016A (ja) | デジタル信号受信機、ネットワ―ク及びトランスポ―トストリ―ム送信方法 | |
| US20010011310A1 (en) | Method of and apparatus for capturing and processing continuous media-based data streams transmitted over an ieee 1394 serial bus | |
| JP4504497B2 (ja) | バスとアプリケーション装置を連結するためメモリを利用する方法及びバスインタフェース | |
| KR100746900B1 (ko) | 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법 | |
| JPH10229410A (ja) | データ処理装置、電子機器および通信システム | |
| EP0932104B1 (en) | Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and a device | |
| US6993022B1 (en) | Method of and apparatus for directly mapping communications through a router between nodes on different buses within a network of buses | |
| US6643723B1 (en) | Method and apparatus for releasing bus control by a device connected to the bus | |
| EP1018819A2 (en) | Data transmission control apparatus and data transmission method | |
| MXPA04007194A (es) | Circuito de pelicula fisico y circuito de interfaz. | |
| CN1309361A (zh) | 具有存储格式信息的配置只读存储器的设备 | |
| KR200239091Y1 (ko) | Ieee1394 ohci 카드 | |
| Walker | Hardware for transputing without transputers | |
| Thompson | IEEE 1394: changing the way we do multimedia communications | |
| Wetzel et al. | Consumer Applications of the IEEE 1394 Serial Bus, and a 1394/DV Video Editing System | |
| JP3967792B2 (ja) | パケット化されたデータ通信インタフェース機器のｐｃｉシリアルバスインタフェース機器回路を自律的に動作させるための方法ならびに自律ブート回路 | |
| US6367026B1 (en) | Unbalanced clock tree for a digital interface between an IEEE 1394 serial bus system and a personal computer interface (PCI) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080523 |