CN1234558A - 1394总线与其所控制设备间数据双向传送方法和装置 - Google Patents

1394总线与其所控制设备间数据双向传送方法和装置 Download PDF

Info

Publication number
CN1234558A
CN1234558A CN99100966.5A CN99100966A CN1234558A CN 1234558 A CN1234558 A CN 1234558A CN 99100966 A CN99100966 A CN 99100966A CN 1234558 A CN1234558 A CN 1234558A
Authority
CN
China
Prior art keywords
integrated circuit
link layer
layer integrated
bus
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99100966.5A
Other languages
English (en)
Other versions
CN1210660C (zh
Inventor
汉斯-赫尔曼·黑克
蒂莫西·海格韦
海因茨-沃纳·基森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson Brandt GmbH
Original Assignee
Deutsche Thomson Brandt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson Brandt GmbH filed Critical Deutsche Thomson Brandt GmbH
Publication of CN1234558A publication Critical patent/CN1234558A/zh
Application granted granted Critical
Publication of CN1210660C publication Critical patent/CN1210660C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40117—Interconnection of audio or video/imaging devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

在IEEE 1394总线与由所述总线控制的设备之间双向传送数据的方法和装置。IEEE1394总线通信协议有三层:物理层、链路层和事务处理层。链路层IC通常包含FIFO。将两单独的IEEE 1394总线节点分配给同一应用,这两节点包括两个物理层IC和两个链路层IC。已发现尽管物理层接口不是为此设计的,若对附加链路层IC作相应编程,它对多达三个链路层IC和一个物理层IC正确工作。因此在其中链路层IC连接到同一应用或设备的节点,两个或多个链路层IC可与一物理层IC一起工作。

Description

1394总线与其所控制设备间 数据双向传送方法和装置
本发明涉及一种在IEEE 1394总线与由所述总线控制的设备之间双向传送数据的方法和装置。
IEEE 1394总线是一种低成本、高性能的串行总线。它具有读/写存储器结构和高度复杂的通信协议。100、200或400兆比特/秒的数据速率几乎能够实时地传输。同时，能够双向地传输数据。所传输地址值的头10位涉及多达1023个可能的IEEE 1394总线束中之一。在一个特定的束内所传输地址值的后六位涉及多达63个节点之一，一个应用或者设备被分配给该节点。节点之间的数据可以交换而无需主控制器相互作用。考虑到塞和放的工作情况，设备可在任何时候连接到网络或者从网络断开。
节点的标准化电缆连接有4.5m长并包含三个绞合电缆对，其中两对用于数据和控制信息传输，另一对传导8伏到40伏的电源电压。用到三种电平的编码：高(H)、低(L)、及高阻抗(Z)。H大于L,L大于Z。特性阻抗是110欧姆。还存在一种仅包括两个绞合电缆对的IEEE 1394-1995总线规范，在这两个绞合电缆对上不提供电源电压。通信协议有三层：物理层、链路层、和事务处理层。一般，事务处理层是用固件实现的，而其他两层是用芯片装置实现的。
物理层包含模拟收发信机和数字状态机。它管理总线自动配置和热塞。它再计时、再生及重复所有的数据包并将所有数据包传送到本地链路层。执行包成帧，例如速度码、前缀和包末尾组合。它对来自本地链路层的数据包进行判优和传输。可获得的集成电路类型为例如得克萨斯仪器公司的TSB11C01、TSB11LV01、TSB21LV03、和TSB41LV03、富士通的MB86611、以及IBM的21S750。
链路层执行所有的数字逻辑。它通过地址识别来识别寻址到节点的数据包并将包首标译码。它将数据包传递到较高层并从较高层产生数据包。它在AV数据应用时同步地工作，或者在控制数据应用的情况下异步地工作。
在同步模式下，建立具有保用带宽的信道。存在规定的等待时间。以125μs的时隙或周期进行传输。一个数据包的首标和数据块具有单独的CRC(循环冗余度检验)。这一模式具有比异步数据传送模式高的优先级。
异步模式不是时间临界的，但是安全。它按照具有占用和再试协议的已确认业务操作。采用了固定地址。当总线空闲时进行传输。异步模式管理读请求/应答、写请求/应答、和锁定请求/应答。它执行周期控制，CRC发生和确认。可获得的链路层集成电路类型为例如得克萨斯仪器公司的TSB12C01A、TSB12LV21、TSB12LV31、及TSB12LV41、菲利普公司的PDI1394L11。
事务处理层实现异步总线事务处理：
读请求/读应答
写请求/写应答
锁定请求/锁定应答
如上所述，可通过在一个微控制器上运行的软件来实施它，比如SparcLite的i960。
还有可能存在一个AV(音频视频)层，执行设备控制、连接管理、时间标记及打包。
链路层集成电路通常包含一个容量为例如32k或64k比特的FIFO(先进先出)存储器和其他缓冲器，并使来自该应用的数据适应IEEE 1394总线规范的要求。因此，链路层芯片包含许多电路，是整个IEEE 1394接口的最昂贵部分。由于这些费用原因，市场上的大多数集成电路都不是双向的，尽管IEEE1394总线规范支持这一特征。进入或者输出的数据包过渡地存储在FIFO中。
事实上某些链路层集成电路是双向的，但对于许多应用而言，例如视频数据操作，这种标准双向链路集成电路的存储容量在任何时候仅在传输或接收同步数据时是充足的。因此，在实践中，这种集成电路仅能够单向应用，即，实时双向数据传送是不可能的。没有为这种标准链路集成电路选择较大存储容量，因为已了解到没有任何对实时双向数据传送的需求会证明额外成本是合理的。
当前对这一问题的解决方案是将两个单独的IEEE 1394总线节点分配给同一应用，这两个节点包括两个物理层集成电路、两个链路层集成电路、两个微控制器、及一个附加电缆连接，即一个相当复杂和昂贵的解决方案。两个节点的实际间距与网络等待时间相加并需要额外的电缆中继段(hop)。因为在IEEE 1394总线规范中仅允许16个电缆中继段，所以这后一需求可能带来某些应用中的严重缺陷。
本发明的一个目的是公开一种将可随处购买到因而便宜的单向IEEE1394总线链路层集成电路组合、以形成仅代表一个IEEE 1394总线节点的IEEE 1394总线接口的双向数据传送功能的方法。这一目的用权利要求1或2的方法实现。
本发明的另一目的是公开一种采用本发明方法的装置。这一目的用权利要求5或6的装置实现。
本发明人业已发现，且得到仿真的证实，尽管物理链路层接口不是为这一目的而设计的，在附加链路层集成电路或一些集成电路被分别编程的情况下，它对于多达三个链路层集成电路和一个物理层集成电路正确地工作。
按照本发明，两个或多个链路层集成电路与一个物理层集成电路在一个节点上一起工作，其中链路层集成电路连接到同一应用或设备。所有链路层集成电路、物理层集成电路和应用可有益地用一个执行例如软件控制和总线管理的微控制器控制。利用例如一个唯一的I2C总线地址或主芯片使能可以有选择地对链路集成电路寻址。
本发明允许同时实时输入和输出数据包或同时输入两个数据包，例如接收视频通道和音频通道或为了例如PIP(画中画)的目的接收两个视频通道。
原理上，本发明方法适用于在IEEE 1394总线与由所述总线控制的设备之间双向地传送数据，其中一个物理层集成电路作为总线与所述设备之间的接口并采用一个第一链路层集成电路，第二链路层集成电路也在工作，其一例连接至所述第一链路层集成电路的接口输入/输出端而另一侧连接至所述设备，
其中所述第一链路层集成电路执行总线相关数据的输入和输出，所述第二链路层集成电路执行总线相关数据的输入或者输出，
或者，其中所述第一链路层集成电路执行第一总线相关数据的输入，而所述第二链路层集成电路执行第二总线相关数据的输入，所述第一和第二总线相关数据属于不同的数据流，尤其是两个视频数据流或一个视频及一个音频数据流。
在相应从属权利要求中公开了本发明方法的有益附加实施例。
原理上，本发明装置适用于在IEEE 1394总线与由所述总线控制的设备之间双向地传送数据，它包括：
形成总线与所述设备之间的接口的物理层集成电路和第一链路层集成电路；
第二链路层集成电路，其一侧连接至所述第一链路层集成电路的接口输入/输出端而另一侧连接至所述设备，
其中所述第一链路层集成电路执行总线相关数据的输入和输出，所述第二链路层集成电路执行总线相关数据的输入或者输出，
或者，其中所述第一链路层集成电路执行第一总线相关数据的输入，而所述第二链路层集成电路执行第二总线相关数据的输入，所述第一和第二总线相关数据属于不同的数据流，尤其是两个视频数据流或一个视频及一个音频数据流。
本发明装置的有益附加实施例在相应从属权利要求中公开。
以下参见附图描述本发明的实施例，其中：
图1是双向实时视频应用的公知IEEE 1394双节点；
图2是本发明的双向实时视频应用的IEEE 1394节点；
图3是图2的IEEE 1394节点的细节，包括一容性隔离势垒；
图4是IEEE 1394总线连接机顶盒、VCR和DVD播放机；
图5是本发明另一实施例的双向实时视频应用的IEEE 1394节点。
在图1中，经IEEE 1394总线电缆连接将第一物理层集成电路PLI1连接到第二物理层集成电路PLI2,PLI2本身也连接到另一IEEE 1394总线电缆B。为数据输入在另一侧将PLI1分配给第一链路层集成电路LLI1，而PLI2则分配给第二链路层集成电路LLI2，以作数据输出。LLI1和LLI2均分配给同一应用设备APP。LLI1和PLI1经LLI1由第一微控制器μP1控制。LLI2和PLI2经LLI2由第二微控制器μP2控制。可以用μP1和μP2或者用其中之一来控制应用设备APP。在两种情况下μP1和μP2彼此相互作用(未示出)。
在图2中，仅一个物理层集成电路PLI连接到IEEE 1394总线电缆B。在另一侧将PLI分配给第一链路层集成电路LLI1，用于例如数据输入，还分配给第二链路层集成电路LLI2，用于数据输出和例如也用于数据输入。LLI1和LLI2均分配给同一应用设备APP。有利的是，LLI1、LLI2、经LLI1或LLI2的PLI以及APP均可用一个微控制器μP控制。
能够采用本发明的双向模式的一种更详细的配置如图3所示，其中第一链路层集成电路LLI1支持输入和输出模式，而第二链路层集成电路LLI2仅支持输入(自IEEE 1394总线)。这将是带多链路层集成电路和一个物理层集成电路PLI的双向运转状态的最简单类型的配置。图3描绘了进行数据交换的PLI和LLI1/LLI2中的主要电路。LLI2中在虚线后的部件可有利地省去或者不使用。
采用如图3所示的配备，仅LLI1能够成为总线上的循环主方。这意味着循环起始包将直接从LLI1经接口输入/输出IFIO和焊点(pad)到焊点连接PTPC传送到LLI2。由于LLI2集成电路仅仅是输入，对于这一集成电路的简化在于将不需要向总线请求传输的IEEE 1394标准化链接请求引线LREQ(未示出)。
如上所述，仿真已表明IEEE 1394的容性隔离势垒特征对多达三个链路层集成电路和一个物理层集成电路正确地起作用。这一隔离势垒在US-A-5384 808中有详细解释，其采用下列元件值：在物理电源PPO与物理地PGND之间设置一由两个5kΩ电阻R6和R7构成的通路。在链路电源LPO与链路地LGNDa之间设置两个5kΩ电阻R1和R2构成的通路。PLI连接到R6/R7接点，LLI1/LLI2连接到R1/R2接点。在R6/R7接点与R1/R2接点之间插入一由C1/1nF、R3/100Ω、R5/100Ω、及C2/1nF构成的通路。电阻R4/300Ω从R3/R5接点连接到PGND。这种PLI/LLI连接电路的其他变型也是可能的。
在这一隔离势垒中，对于链路A的焊点上的一个或两个额外链路层集成电路的容性负载不发生明显的逻辑电平衰减。通过对标准链路层集成电路设计的较小增加可以获得对每一链路层集成电路的额外访问。所用的每一额外链路层集成电路需要一额外通道数的寄存器和比较器，因此可将数据流提供给特定链路层集成电路。也可以采用其他配置，例如两个链路层集成电路和一个物理层集成电路，两个链路层集成电路均具有输入和输出功能。
本发明可用于例如图4所示应用：一个带接收单元RU的机顶盒STB、MPEG译码器MDEC和IEEE 1394接口1394S通过卫星或电缆接收数字电视节目。接收单元输出信号经IEEE 1394总线传送，以记录到也包括IEEE 1394接口1394V的录像机VCRR。同时，一DVD播放机DVDP重放DVD光盘，而DVD数据也经由IEEE 1394总线接口1394D传输到机顶盒的IEEE 1394总线接口1394S，以便用MPEG译码器MDEC译码并在电视接收机TV的屏幕上显示。电视机可仍具有至机顶盒的模拟信号连接，但是也可用IEEE 1394总线接口连接到STB。因此，机顶盒IEEE 1394总线节点1394S需要双向功能。
图5的另一实施例表示单个物理层集成电路PLI至一略为修改的第一链路层集成电路LLI1的连接，以进行数据输出和例如又进行数据输入，并连接到一相应修改的第二链路层集成电路LLI2，以进行数据输入，即接收模式。LL11和LLI2各包括五个寄存器REG1至REG5和由信号SW控制的一个多路复用器或开关MUX，信号SW确定这一具体集成电路是否工作在数据接收模式。
LLI1和LLI2具有一附加控制信号输入端CTLIN和两个附加的输出端、即数据输出端DOUT和控制信号输出端CTLOUT。总线控制信号CTL通过寄存器REG2和REG4和LLI1的输出端CTLOUT到LLI2的CTLIN。然后它通过REG5和MUX，由此可在LLI2中作为内部控制信号CTL_INT获得。它还从LLI1的REG2输出端提供给MUX，由此可在LLI1内作为内部控制信号CTL_INT获得。
总线数据信号D经由输入端DIN通过寄存器REG1和REG3及LLI1的输出端DOUT到LLI2的DIN。在LLI1和LLI2的REG1的输出端，内部总线数据信号D_INT可在LLI1和LLI2内获得。总线链接请求信号LREQ仅来自LLI1。总线时钟SCLK分配给LLI1以及LLI2。经一个隔离电路IS可在PLI与LLI1之间传送D、CTL、LREQ及SCLK。LLI1和LLI2均分配给同一应用设备。

Claims (7)

1．一种在IEEE 1394总线(B)与由所述总线控制的设备(APP)之间双向传送数据的方法，其中用一物理层集成电路(PLI1,PLI)和第一链路层集成电路(LLI1)作为总线与所述设备之间的接口，其特征在于：第二链路层集成电路(LLI2)也在工作，其一侧连接至所述第一链路层集成电路的接口输入/输出(IFIO)端，另一侧连接至所述设备，其中所述第一链路层集成电路执行总线相关数据的输入和输出，所述第二链路层集成电路要么执行总线相关数据的输入要么执行总线相关数据的输出。
2．一种在IEEE 1394总线(B)与由所述总线控制的设备(APP)之间双向传送数据的方法，其中用一物理层集成电路(PLI1,PLI)和第一链路层集成电路(LLI1)作为总线与所述设备之间的接口，其特征在于：第二链路层集成电路（LLI2)也在工作，其一侧连接至所述第一链路层集成电路的接口输入/输出(IFIO)端，另一侧连接至所述设备，其中所述第一链路层集成电路执行第一总线相关数据的输入，所述第二链路层集成电路执行第二总线相关数据的输入，以及所述第一和第二总线相关数据属于不同的数据流，尤其是两个视频数据流或一个视频及一个音频数据流。
3．如权利要求1或2所述的方法，其中至少一个另外的链路层集成电路与所述第二链路层集成电路并行连接和操作。
4．如权利要求1至3所述的方法，其中所述第一和所述第二和/或所述另一链路层集成电路由一个微控制器(μP)控制。
5．一种在IEEE 1394总线(B)与由所述总线控制的设备(APP)之间双向传送数据的装置，包括：
作为总线与所述设备之间接口的物理层集成电路(PLI1,PLI)和第一链路层集成电路(LLI1)；
第二链路层集成电路(LLI2)，其一侧连接至所述第一链路层集成电路的接口输入/输出(IFIO)端，另一侧连接至所述设备，
其中所述第一链路层集成电路执行总线相关数据的输入和输出，所述第二链路层集成电路执行总线相关数据的输入或者输出。
6．一种在IEEE 1394总线(B)与由所述总线控制的设备(APP)之间双向传送数据的装置，包括：
作为总线与所述设备之间接口的物理层集成电路(PLI1,PLI)和第一链路层集成电路(LLI1)；
第二链路层集成电路(LLI2)，其一侧连接至所述第一链路层集成电路的接口输入/输出(IFIO)端，另一侧连接至所述设备，
其中所述第一链路层集成电路执行第一总线相关数据的输入，而所述第二链路层集成电路执行第二总线相关数据的输入，所述第一和第二总线相关数据属于不同的数据流，尤其是两个视频数据流或一个视频及一个音频数据流。
7．如权利要求5或6所述的装置，其中所述第一和所述第二链路层集成电路由一个微控制器(μP)控制。
CN99100966.5A 1998-01-27 1999-01-18 Ieee1394总线与所控制设备间数据双向传送方法和装置 Expired - Fee Related CN1210660C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98250026A EP0932103A1 (en) 1998-01-27 1998-01-27 Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and device
EP98250026.6 1998-01-27

Publications (2)

Publication Number Publication Date
CN1234558A true CN1234558A (zh) 1999-11-10
CN1210660C CN1210660C (zh) 2005-07-13

Family

ID=8234579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99100966.5A Expired - Fee Related CN1210660C (zh) 1998-01-27 1999-01-18 Ieee1394总线与所控制设备间数据双向传送方法和装置

Country Status (5)

Country Link
US (1) US6247083B1 (zh)
EP (1) EP0932103A1 (zh)
JP (1) JPH11317753A (zh)
CN (1) CN1210660C (zh)
DE (1) DE69920782T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100361466C (zh) * 2002-08-02 2008-01-09 德克萨斯仪器股份有限公司 数据通信系统暂停的自动恢复

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19833693C2 (de) * 1998-07-27 2002-11-07 Wolf Gmbh Richard Schnittstelle für I·2·C-Bus
US6484218B1 (en) * 1998-10-08 2002-11-19 Texas Instruments Incorporated Method for improving direct memory access performance
JP2000324200A (ja) * 1999-05-14 2000-11-24 Mitsubishi Electric Corp インタフェース回路
US6628607B1 (en) 1999-07-09 2003-09-30 Apple Computer, Inc. Method and apparatus for loop breaking on a serial bus
US6691096B1 (en) 1999-10-28 2004-02-10 Apple Computer, Inc. General purpose data container method and apparatus for implementing AV/C descriptors
US6671768B1 (en) 1999-11-01 2003-12-30 Apple Computer, Inc. System and method for providing dynamic configuration ROM using double image buffers for use with serial bus devices
US6959343B1 (en) * 1999-11-01 2005-10-25 Apple Computer, Inc. Method and apparatus for dynamic link driver configuration
US6631426B1 (en) 1999-11-02 2003-10-07 Apple Computer, Inc. Automatic ID allocation for AV/C entities
US6813663B1 (en) 1999-11-02 2004-11-02 Apple Computer, Inc. Method and apparatus for supporting and presenting multiple serial bus nodes using distinct configuration ROM images
US8762446B1 (en) 1999-11-02 2014-06-24 Apple Inc. Bridged distributed device control over multiple transports method and apparatus
US6618750B1 (en) 1999-11-02 2003-09-09 Apple Computer, Inc. Method and apparatus for determining communication paths
US6587904B1 (en) 1999-11-05 2003-07-01 Apple Computer, Inc. Method and apparatus for preventing loops in a full-duplex bus
US6636914B1 (en) 1999-11-05 2003-10-21 Apple Computer, Inc. Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases
US6457086B1 (en) 1999-11-16 2002-09-24 Apple Computers, Inc. Method and apparatus for accelerating detection of serial bus device speed signals
US6584521B1 (en) * 1999-12-27 2003-06-24 Pmc-Sierra, Inc. Scaleable bandwidth interconnect for simultaneous transfer of mixed pleisiochronous digital hierarchy (PDH) clients
US7266617B1 (en) * 2000-01-18 2007-09-04 Apple Inc. Method and apparatus for border node behavior on a full-duplex bus
US6639918B1 (en) * 2000-01-18 2003-10-28 Apple Computer, Inc. Method and apparatus for border node behavior on a full-duplex bus
US7421507B2 (en) * 2000-02-16 2008-09-02 Apple Inc. Transmission of AV/C transactions over multiple transports method and apparatus
US6831928B1 (en) 2000-02-17 2004-12-14 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
US7050453B1 (en) * 2000-02-17 2006-05-23 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
AU2001243537A1 (en) * 2000-03-10 2001-09-24 Meta Controls, Inc. Smart camera
US6988008B2 (en) 2000-03-10 2006-01-17 Adept Technology, Inc. Smart camera
US20010034557A1 (en) * 2000-03-10 2001-10-25 Hudson Edison T. Hardware architecture and method for distributed machine control
US6605500B2 (en) 2000-03-10 2003-08-12 Infotech Ag Assembly process
US6985780B2 (en) 2000-03-10 2006-01-10 Adept Technology, Inc. Smart camera
EP1264334B1 (en) 2000-03-10 2009-02-18 Infotech, AG Method and apparatus for aligning a component on a substrate using digital feature separation
US6718497B1 (en) 2000-04-21 2004-04-06 Apple Computer, Inc. Method and apparatus for generating jitter test patterns on a high performance serial bus
US6618785B1 (en) * 2000-04-21 2003-09-09 Apple Computer, Inc. Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus
US6463359B2 (en) 2001-02-20 2002-10-08 Infotech Ag Micro-alignment pick-up head
US7139344B2 (en) 2001-05-16 2006-11-21 Lexmark International, Inc. Method and apparatus for effecting synchronous pulse generation for use in variable speed serial communications
US7103125B1 (en) * 2001-05-16 2006-09-05 Lexmark International, Inc. Method and apparatus for effecting synchronous pulse generation for use in serial communications
JP3890927B2 (ja) * 2001-07-23 2007-03-07 ヤマハ株式会社 他ノードを管理する通信装置及び他ノードに管理される通信装置
US6983342B2 (en) * 2002-10-08 2006-01-03 Lsi Logic Corporation High speed OC-768 configurable link layer chip
JP4094931B2 (ja) * 2002-10-29 2008-06-04 三菱電機株式会社 トランシーバ集積回路及び通信モジュール
US7417973B1 (en) 2002-12-31 2008-08-26 Apple Inc. Method, apparatus and computer program product for ensuring node participation in a network bus
US7457302B1 (en) 2002-12-31 2008-11-25 Apple Inc. Enhancement to loop healing for malconfigured bus prevention
US7668099B2 (en) 2003-06-13 2010-02-23 Apple Inc. Synthesis of vertical blanking signal
US7353284B2 (en) 2003-06-13 2008-04-01 Apple Inc. Synchronized transmission of audio and video data from a computer to a client via an interface
US8275910B1 (en) 2003-07-02 2012-09-25 Apple Inc. Source packet bridge
US7788567B1 (en) 2003-11-18 2010-08-31 Apple Inc. Symbol encoding for tolerance to single byte errors
US7995606B1 (en) 2003-12-03 2011-08-09 Apple Inc. Fly-by and ack-accelerated arbitration for broadcast packets
US7308517B1 (en) 2003-12-29 2007-12-11 Apple Inc. Gap count analysis for a high speed serialized bus
US7237135B1 (en) 2003-12-29 2007-06-26 Apple Inc. Cyclemaster synchronization in a distributed bridge
US8291241B2 (en) * 2009-06-04 2012-10-16 Apple Inc. Low power peer detection circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579486A (en) * 1993-01-14 1996-11-26 Apple Computer, Inc. Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer
US5815678A (en) * 1995-07-14 1998-09-29 Adaptec, Inc. Method and apparatus for implementing an application programming interface for a communications bus
JP3305183B2 (ja) * 1996-01-12 2002-07-22 株式会社東芝 ディジタル放送受信端末装置
US5991520A (en) * 1996-02-02 1999-11-23 Sony Corporation Application programming interface for managing and automating data transfer operations between applications over a bus structure
JP3601205B2 (ja) * 1996-08-26 2004-12-15 ソニー株式会社 電子機器及びその動作モード制御方法
US6032211A (en) * 1998-06-17 2000-02-29 Advanced Micro Devices, Inc. Method of mode control in a bus optimized for personal computer data traffic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100361466C (zh) * 2002-08-02 2008-01-09 德克萨斯仪器股份有限公司 数据通信系统暂停的自动恢复

Also Published As

Publication number Publication date
EP0932103A1 (en) 1999-07-28
DE69920782T2 (de) 2005-10-20
JPH11317753A (ja) 1999-11-16
US6247083B1 (en) 2001-06-12
CN1210660C (zh) 2005-07-13
DE69920782D1 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
CN1210660C (zh) Ieee1394总线与所控制设备间数据双向传送方法和装置
US7145921B2 (en) Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
CN1148667C (zh) 数据包预处理方法及其中的总线接口和数据处理单元
US6366964B1 (en) Method of and apparatus for dynamically enumerating objects representing devices within an IEEE 1394 serial bus networking
Kunzman et al. 1394 high performance serial bus: The digital interface for ATV
JP4504497B2 (ja) バスとアプリケーション装置を連結するためメモリを利用する方法及びバスインタフェース
CN1337109A (zh) 群集的联网设备
WO2000023906A1 (en) System for dynamically binding subobjects into objects to represent devices within ieee 1394 serial bus network
JPH02224554A (ja) Ｉｓｄｎマルチプロトコル通信制御装置
EP0936779A1 (en) Network system
US6909699B2 (en) Data transfer system, data transfer management apparatus and data transfer method
US6535522B1 (en) Multiple protocol interface and method for use in a communications system
US6775714B1 (en) Communication method, communication apparatus, communication system and providing medium
US7606963B2 (en) Multimedia interface device, information processing method corresponding information carrier and computer program
EP1171825B1 (en) Method for the compilation of bus packets for isochronous data transmission via a data bus, and apparatus for carrying out the method
EP0932104B1 (en) Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and a device
US6993022B1 (en) Method of and apparatus for directly mapping communications through a router between nodes on different buses within a network of buses
US6643723B1 (en) Method and apparatus for releasing bus control by a device connected to the bus
EP1037424B1 (en) Method and Bus Interface for linking a bus with an application device
CN1663202A (zh) 用于串行通信总线的数据链路层设备
EP1058193A1 (en) Method and apparatus for pre-processing data packets in a bus interface unit
EP1059590A1 (en) Method for pre-processing packets in a bus interface
KR20020058983A (ko) 엠펙-4 코덱의 외부 비트 스트림의 전송방법
WO2000023869A1 (en) Dynamic enumeration of device within a network

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee