JPH11312890A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JPH11312890A
JPH11312890A JP10132574A JP13257498A JPH11312890A JP H11312890 A JPH11312890 A JP H11312890A JP 10132574 A JP10132574 A JP 10132574A JP 13257498 A JP13257498 A JP 13257498A JP H11312890 A JPH11312890 A JP H11312890A
Authority
JP
Japan
Prior art keywords
layer
board
printed
main board
shield case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10132574A
Other languages
Japanese (ja)
Inventor
Jun Imai
潤 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10132574A priority Critical patent/JPH11312890A/en
Publication of JPH11312890A publication Critical patent/JPH11312890A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a printed wiring board which is capable of shielding and separating from each other front and rear circuits attached to the printed board at a relatively low cost. SOLUTION: A signal processing section 2 and a shield case 3 which shields the section 2 are arranged on the front surface of a main board 1. The whole surface of the first layer 4 of the main board 1 is composed of a grounding conductor, and the layer 4 has a front and rear surface shielding functions and imparts reinforcing effect on the shield case 3. A digital control section 8 is arranged on the rear surface side of the substrate 1, and the circuit of the control section 8 is constituted by using an interstitial via hole between a third layer 6 and fourth layer 7 of the board 1, so as to prevent the circuit of the control section 8 from being exposed to the first layer 4 used as the grounding conductor for the board 1. The third layer 5 of the substrate 1 is constituted in a power source section or grounding conductor so as to reinforce the shielding effect.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パソコンなどの電
子機器にて用いられる各種ユニット形式で筐体に収納す
る場合の基本構成となるプリント配線基板に関し、特に
比較的低コストでプリント基板に取り付けられる表裏回
路の遮蔽分離を可能にするよう構成したものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board having a basic structure when housed in a housing in various types of units used in electronic equipment such as a personal computer, and more particularly to a printed wiring board mounted on a printed board at a relatively low cost. It is configured to enable the shielding separation of the front and back circuits to be performed.

【0002】[0002]

【従来の技術】パソコンの普及や電子機器のユニット化
構造などにより、電子機器に機能をプリント基板に載せ
て組み込む構造が広がりつつある。それに伴いディジタ
ル制御部とアナログ回路を含む信号処理部をプリント基
板において共存させる必要が生じてきている。そこで、
プリント基板自体にシールド層を設けた構造の電磁波シ
ールド配線板などが提案されている。すなわち、従来、
図5に示されているように、導電性支持体15が配線導体
14によってサンドイッチ状にされてシールド効果を持た
せるよう構成されている。
2. Description of the Related Art With the spread of personal computers and the unitized structure of electronic devices, the structure in which functions are incorporated in electronic devices by mounting them on printed circuit boards is expanding. Accordingly, it has become necessary to coexist a digital control unit and a signal processing unit including an analog circuit on a printed circuit board. Therefore,
An electromagnetic shield wiring board having a structure in which a shield layer is provided on a printed board itself has been proposed. That is,
As shown in FIG. 5, the conductive support 15 is a wiring conductor.
It is configured to have a shielding effect by being sandwiched by 14.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、プリン
ト基板内にシールド層を設けることは特定の基板メーカ
に依頼することが必要であり、機器の製作上コストアッ
プになってしまう。また、プリント基板に配置したシー
ルドケースのシールド効果を高める必要がある。
However, providing a shield layer in a printed circuit board requires a request from a specific board maker, which increases the manufacturing cost of the device. Further, it is necessary to enhance the shielding effect of the shielding case arranged on the printed circuit board.

【0004】本発明はこのような課題を解決するため
に、比較的低コストでプリント基板に取り付ける表裏回
路の遮蔽分離を実現させるよう構成したプリント配線基
板を提供することを目的とする。
[0004] In order to solve such problems, an object of the present invention is to provide a printed circuit board configured to realize shielding separation of a front and back circuit attached to a printed circuit board at a relatively low cost.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に第1の発明は、多層メイン基板の第1層をアース導体
として使用し、且つインターステイシャルバイアホール
を用いることで、裏面に構成している回路を表面に露出
させずプリント基板の表面と裏面とを遮蔽分離させ、表
面のシールドケースとアース導体とを接続させることに
より、シールドケースのシールド効果を相乗させるよう
構成したものである。
In order to achieve the above object, a first aspect of the present invention is to use a first layer of a multilayer main substrate as a ground conductor and to use an interstitial via hole to form a structure on a back surface. By shielding and separating the front and back surfaces of the printed circuit board without exposing the circuit on the front surface, and connecting the shield case and the ground conductor on the front surface, the shield effect of the shield case is synergized. .

【0006】また第2の発明は、多層メイン基板の中間
の一つの層をアース導体として使用し、且つインタース
テイシャルバイアホールを用いることで、プリント基板
の表面に構成している回路を裏面に露出させず、また同
様に裏面に構成している回路を表面に露出させないで表
面と裏面を遮蔽分離するよう構成したものである。
According to a second aspect of the present invention, a circuit formed on a front surface of a printed circuit board is formed on a rear surface by using one intermediate layer of a multilayer main substrate as a ground conductor and using an interstitial via hole. The circuit is configured such that the front and back surfaces are shielded and separated without exposing, and similarly, the circuit formed on the back surface is not exposed on the front surface.

【0007】[0007]

【発明の実施の形態】本発明の請求項1に記載の発明
は、多層メイン基板の第1層をアース導体として使用
し、且つインターステイシャルバイアホールを用いるこ
とで、プリント基板の表面と裏面とを遮蔽分離させ、部
品面のシールドケースとアース導体とを接続させること
により、シールドケースのシールド効果を相乗させるよ
う構成したことを特徴とするプリント配線基板としたも
のであり、プリント基板の表面と裏面とを遮蔽分離させ
且つ部品面のシールドケースとアース導体とを接続させ
るのでシールドケースのシールド効果を相乗させること
ができるという作用を有する。
DETAILED DESCRIPTION OF THE INVENTION According to the first aspect of the present invention, the first and second layers of a multilayer main board are used as ground conductors and interstitial via holes are used, so that the front and rear faces of a printed board are used. The printed circuit board is characterized in that the shielding effect is shielded and separated, and the shielding effect of the shielding case is synergized by connecting the shield case and the ground conductor on the component surface. And the rear surface are shielded and separated, and the shield case on the component surface is connected to the ground conductor, so that the shield effect of the shield case can be synergized.

【0008】また、請求項2に記載の発明は、多層メイ
ン基板の中間の一つの層をアース導体として使用し、且
つインターステイシャルバイアホールを用いることで、
プリント基板の表面と裏面とを遮蔽分離させるよう構成
したことを特徴とするプリント配線基板としたものであ
り、プリント基板の表面と裏面とを遮蔽分離させること
ができるという作用を有する。
According to a second aspect of the present invention, an intermediate layer of a multilayer main substrate is used as a ground conductor and an interstitial via hole is used.
This is a printed wiring board characterized in that the front surface and the back surface of the printed circuit board are configured to be shielded and separated, and has an effect that the front surface and the back surface of the printed circuit board can be shielded and separated.

【0009】以下、本発明の実施の形態について、図1
から図4を用いて説明する。
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG.

【0010】(第1の実施の形態)図1は本発明の第1
の実施形態のプリント配線基板の基本構成を示す側画図
である。図1において、プリント配線基板11を構成する
第一のメイン基板1は、主たる回路構成部を構成するも
のであってプリント配線されている。このメイン基板1
は、4層構造のインターステイシャルバイヤホールを使
用するようにされる。メイン基板1の表面側には、プリ
ント配線され第二の基板を構成する信号処理部2と、そ
の信号処理部2をシールドするシールドケース3が取り
付けられている。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
It is a side view which shows the basic structure of the printed wiring board of embodiment. In FIG. 1, a first main board 1 constituting a printed wiring board 11 constitutes a main circuit component and is printed and wired. This main board 1
Uses an interstitial via hole having a four-layer structure. On the front side of the main board 1, a signal processing unit 2 that is printed and wired to form a second board, and a shield case 3 that shields the signal processing unit 2 are attached.

【0011】また、メイン基板1の第1層4は、全面が
アース導体になっており、シールドケース3と接続され
ている。メイン基板1の第2層5には、信号処理部2の
電源およびアース導体を配置しメイン基板1の第1層4
のアース導体を補助する。
The entire surface of the first layer 4 of the main substrate 1 is a ground conductor, and is connected to the shield case 3. On the second layer 5 of the main board 1, the power supply and the ground conductor of the signal processing section 2 are arranged, and the first layer 4 of the main board 1 is provided.
Assist the earth conductor.

【0012】メイン基板1の裏面側にはディジタル制御
部8が取り付けられており、メイン基板の第3層6は主
としてディジタル制御部8の信号パターンに使用し、メ
イン基板1の第4層7はディジタル制御部8のアース導
体およびメイン基板1の第3層6で不足するディジタル
制御部8の信号パターンに使用する。
A digital controller 8 is mounted on the back side of the main board 1. The third layer 6 of the main board is mainly used for signal patterns of the digital controller 8, and the fourth layer 7 of the main board 1 is It is used for the ground conductor of the digital control unit 8 and the signal pattern of the digital control unit 8 that is insufficient on the third layer 6 of the main board 1.

【0013】図2は本発明の第1の実施形態に係るメイ
ン基板1のインターステイシャルバイヤホールの構造を
示すもので、メイン基板1のプリント配線は4層構造で
表面の第1層4と第2層5との間はインターステイシャ
ルバイヤホールの中から第1−2層間のブラインドバイ
ヤホール9で回路パターンは接続されている。
FIG. 2 shows a structure of an interstitial via hole of the main board 1 according to the first embodiment of the present invention. The circuit pattern is connected to the second layer 5 by a blind via hole 9 between the first and second layers from among the interstitial via holes.

【0014】またメイン基板1の裏面の第4層7と第3
層6との間もインターステイシャルバイヤホールの中か
ら第3−4層間のブラインドバイヤホール10で回路パタ
ーンは接続されている。これによって、信号処理部2で
は必要としないディジタル制御部8の信号パターンは表
面側に露出することが無くなる。
The fourth layer 7 on the back surface of the main substrate 1 and the third
The circuit pattern is also connected to the layer 6 by a blind via hole 10 between the third and fourth layers from among the interstitial via holes. As a result, the signal pattern of the digital control unit 8 which is not required in the signal processing unit 2 is not exposed on the front side.

【0015】以上のように本発明の第1の実施形態によ
れば、表面側に配置された信号処理部2と裏面側に配置
されたディジタル制御部8との遮蔽分離を完全に行なう
と共に信号処理部2をシールドケース3とメイン基板1
の第1層4とで完全にシールドすることができる。
As described above, according to the first embodiment of the present invention, the signal processing unit 2 disposed on the front side and the digital control unit 8 disposed on the back side are completely shielded and separated, and Processing part 2 is composed of shield case 3 and main board 1
And the first layer 4 can completely shield.

【0016】(第2の実施の形態)図3は本発明の第2
の実施形態のプリント配線基板の基本構成を示す側面図
である。図3においてプリント配線基板11を構成する第
一のメイン基抜1は、主たる回路構成部を構成するもの
であってプリント配線されている。このメイン基板1
は、6層構造のインターステイシャルバイヤホールを使
用するようにされる。メイン基板1の表面側には、プリ
ント配線され第二の基板を構成する信号処理部2と、そ
の信号処理部2をシールドするシールドケース3が取り
付けられている。
(Second Embodiment) FIG. 3 shows a second embodiment of the present invention.
FIG. 3 is a side view illustrating a basic configuration of the printed wiring board according to the embodiment. In FIG. 3, a first main blank 1 constituting a printed wiring board 11 constitutes a main circuit component and is printed and wired. This main board 1
Uses an interstitial via hole having a six-layer structure. On the front side of the main board 1, a signal processing unit 2 that is printed and wired to form a second board, and a shield case 3 that shields the signal processing unit 2 are attached.

【0017】また、メイン基板1の中間層である第3層
6または第4層7は、全面がアース導体になっており、
シールドケース3と接続している。メイン基板1の第1
層4と第2層5には、信号処理部2の信号パターン、電
源およびアース導体を配置する。
The entire surface of the third layer 6 or the fourth layer 7 which is an intermediate layer of the main substrate 1 is a ground conductor,
Connected to shield case 3. 1st of main board 1
On the layer 4 and the second layer 5, a signal pattern of the signal processing unit 2, a power supply and a ground conductor are arranged.

【0018】メイン基板1の裏面側にはディジタル制御
部8が配置されており、メイン基板の第5層12は主とし
てディジタル制御部8の信号パターンに使用し、メイン
基板1の第6層13はディジタル制御部8のアース導体お
よびメイン基板の第5層12で不足するディジタル制御部
8の信号パターンに使用する。
On the back side of the main board 1, a digital controller 8 is arranged. The fifth layer 12 of the main board is mainly used for signal patterns of the digital controller 8, and the sixth layer 13 of the main board 1 is It is used for a signal pattern of the digital control unit 8 which is insufficient in the ground conductor of the digital control unit 8 and the fifth layer 12 of the main board.

【0019】図4は本発明の第2の実施形態に係るメイ
ン基板1のインターステイシャルバイヤホールの構造を
示すもので、メイン基板1のプリント配線は6層構造で
表面の第1層4と第2層5との問はインターステイシャ
ルバイヤホールの中から第1−2層間のブラインドバイ
ヤホール9で回路パターンは接続される。
FIG. 4 shows a structure of an interstitial via hole of a main board 1 according to a second embodiment of the present invention. The circuit pattern is connected to the second layer 5 by a blind via hole 9 between the first and second layers from among the interstitial via holes.

【0020】また裏面の第5層12と第6層13との間もイ
ンターステイシャルバイヤホールの中から第5−6層間
のブラインドバイヤホール10で回路パターンは接続され
る。残りの第3層6と第4層7は全面がアース導体なっ
ている。
The circuit patterns are also connected between the fifth layer 12 and the sixth layer 13 on the back surface through the blind via holes 10 between the fifth and sixth layers from among the interstitial via holes. The remaining third layer 6 and fourth layer 7 are all ground conductors.

【0021】これによって、信号処理部2では必要とし
ないディジタル制御部8の信号パターンは表面側に露出
することが無く、また表面側の信号処理部2の信号パタ
ーンは裏面側に露出することが無くなる。
As a result, the signal pattern of the digital control unit 8 which is not required in the signal processing unit 2 is not exposed on the front side, and the signal pattern of the signal processing unit 2 on the front side is exposed on the back side. Disappears.

【0022】以上のように本発明の第2の実施形態によ
れば、表面側に配置された信号処理部2と裏面側に配置
されたディジタル制御部8との遮蔽分離を完全に行なう
と共に信号処理部2をシールドケース3とメイン基板1
の第3層6および第4層7とで完全にシールドすること
ができる。
As described above, according to the second embodiment of the present invention, the signal processing unit 2 disposed on the front side and the digital control unit 8 disposed on the rear side are completely shielded and separated. Processing part 2 is composed of shield case 3 and main board 1
Can be completely shielded by the third layer 6 and the fourth layer 7.

【0023】[0023]

【発明の効果】以上の説明から明らかなように本発明に
よれば、プリント基板の表面と裏面とを遮蔽分離させる
ことが可能であり、また、部品面のシールドケースとア
ース導体によりシールドケースのシールド効果を相乗さ
せる構造を比較的低コストで実現できるという効果を有
する。
As is apparent from the above description, according to the present invention, the front and back surfaces of the printed circuit board can be shielded and separated, and the shield case on the component side and the ground conductor can be used for the shield case. This has the effect that a structure for synergizing the shielding effect can be realized at a relatively low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態のプリント配線基板
の基本構成を示す側面図、
FIG. 1 is a side view showing a basic configuration of a printed wiring board according to a first embodiment of the present invention;

【図2】本発明に第1の実施形態に係るメイン基板1の
インターステイシャルバイヤホールの構造を示す図、
FIG. 2 is a diagram showing a structure of an interstitial via hole of a main substrate 1 according to the first embodiment of the present invention;

【図3】本発明の第2の実施の形態のプリント配線基板
の基本構成を示す側面図、
FIG. 3 is a side view showing a basic configuration of a printed wiring board according to a second embodiment of the present invention;

【図4】本発明の第2の実施の形態に係るメイン基板1
のインターステイシャルバイヤホールの構造を示す図、
FIG. 4 is a main board 1 according to a second embodiment of the present invention.
Diagram showing the structure of the interstitial via hole of

【図5】従来の電磁波シールド配線板の断面を示す図で
ある。
FIG. 5 is a view showing a cross section of a conventional electromagnetic wave shielding wiring board.

【符号の説明】[Explanation of symbols]

1 メイン基板 2 信号処理部 3 シールドケース 4 多層基板第1層 5 多層基板第2層 6 多層基板第3層 7 多層基板第4層 8 ディジタル制御部 9 ブラインドバイヤホール 10 ブラインドバイヤホール 11 プリント配線基板 12 多層基板第5層 13 多層基板第6層 14 配線導体 15 導電性支持体 DESCRIPTION OF SYMBOLS 1 Main board 2 Signal processing part 3 Shield case 4 Multilayer board 1st layer 5 Multilayer board 2nd layer 6 Multilayer board 3rd layer 7 Multilayer board 4th layer 8 Digital control part 9 Blind via hole 10 Blind via hole 11 Printed wiring board 12 Fifth layer of multilayer board 13 Sixth layer of multilayer board 14 Wiring conductor 15 Conductive support

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 多層メイン基板の第1層をアース導体と
して使用し、且つインターステイシャルバイアホールを
用いることで、プリント基板の表面と裏面とを遮蔽分離
させ、部品面のシールドケースとアース導体とを接続さ
せることにより、シールドケースのシールド効果を相乗
させるよう構成したことを特徴とするプリント配線基
板。
The present invention uses a first layer of a multilayer main board as a ground conductor and uses an interstitial via hole to shield and separate the front and back surfaces of a printed circuit board, thereby providing a shield case and a ground conductor for a component surface. A printed wiring board characterized in that the shield effect of the shield case is synergized by connecting the printed circuit board to the printed circuit board.
【請求項2】 多層メイン基板の中間の一つの層をアー
ス導体として使用し、且つインターステイシャルバイア
ホールを用いることで、プリント基板の表面と裏面とを
遮蔽分離させるよう構成したことを特徴とするプリント
配線基板。
2. The printed circuit board according to claim 1, wherein a middle layer of the multilayer main board is used as a ground conductor and an interstitial via hole is used to shield and separate the front and rear faces of the printed board. Printed wiring board.
JP10132574A 1998-04-28 1998-04-28 Printed wiring board Pending JPH11312890A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10132574A JPH11312890A (en) 1998-04-28 1998-04-28 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10132574A JPH11312890A (en) 1998-04-28 1998-04-28 Printed wiring board

Publications (1)

Publication Number Publication Date
JPH11312890A true JPH11312890A (en) 1999-11-09

Family

ID=15084509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10132574A Pending JPH11312890A (en) 1998-04-28 1998-04-28 Printed wiring board

Country Status (1)

Country Link
JP (1) JPH11312890A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295083B2 (en) 2004-03-17 2007-11-13 Mitsubishi Denki Kabushiki Kaisha Structure for electromagnetically shielding a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295083B2 (en) 2004-03-17 2007-11-13 Mitsubishi Denki Kabushiki Kaisha Structure for electromagnetically shielding a substrate

Similar Documents

Publication Publication Date Title
US4954929A (en) Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
EP0379686B1 (en) Printed circuit board
JP4689461B2 (en) Printed board
JPH098482A (en) Heat dissipating method of switching element
JPH08242078A (en) Printed board
JPH11220263A (en) Printed wiring board
US20070075418A1 (en) Emi shielding device for pcb
JP2004303812A (en) Multilayer circuit board and electromagnetic shield method thereof
JP2002344092A (en) Printed board
JPH11312890A (en) Printed wiring board
JPH08330682A (en) Flexible printed board to mount semiconductor component
JPH09162594A (en) Shielding method of electric noise in electronic apparatus, and multilayered printed wiring board
JPH07114317B2 (en) Electronic device shield structure
JP3499399B2 (en) High frequency circuit shield structure
JP2846803B2 (en) Multilayer wiring board
JP2007158243A (en) Multilayer printed circuit board
JPH05160540A (en) Circuit board unit
JPH05335771A (en) Electromangetic wave shielding structure
JPH05136593A (en) Shield structure
JP2614034B2 (en) Printed wiring board
JP2005303067A (en) Shield structure of electronic component
JPH096468A (en) Electronic device
JPH0637249A (en) Mounting structure for capacitor
JPH0325993A (en) Printed circuit board
JP2000058987A (en) Circuit board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040629